DE4446881C2 - Durchgangslochstruktur und ihr Herstellungsverfahren - Google Patents
Durchgangslochstruktur und ihr HerstellungsverfahrenInfo
- Publication number
- DE4446881C2 DE4446881C2 DE19944446881 DE4446881A DE4446881C2 DE 4446881 C2 DE4446881 C2 DE 4446881C2 DE 19944446881 DE19944446881 DE 19944446881 DE 4446881 A DE4446881 A DE 4446881A DE 4446881 C2 DE4446881 C2 DE 4446881C2
- Authority
- DE
- Germany
- Prior art keywords
- metal layer
- hole
- substrate
- layer
- evaporated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Description
Die vorliegende Erfindung betrifft eine Durchgangslochstruktur,
deren Verhältnis der Tiefe zur Öffnungsbreite einen großen
Betrag (Tiefe/Öffnungsbreite) aufweist, und ein Verfahren
zu ihrer Herstellung.
In einer herkömmlichen Halbleitervorrichtung wird eine
Durchgangslochstruktur als eine Verdrahtungsstruktur zum Verbinden
gegenüberliegender vorderseitiger und rückseitiger Oberflä
chen eines Halbleiter- oder Isolatorsubstrats durch ein
Loch, das das Substrat durchdringt, verwendet.
Die Fig. 9(a)-9(e) zeigen Schnittansichten, die die
Verarbeitungsschritte zum Ausbilden einer Durchgangslochstruktur
in einem herkömmlichen Herstellungsverfahren einer Halblei
tervorrichtung darstellen. In den Figuren bezeichnet das
Bezugszeichen 1 ein GaAs-Substrat, das Bezugszeichen 1a be
zeichnet ein Bodenloch, das in dem Substrat 1 ausgebildet
ist, und das Bezugszeichen 1b bezeichnet ein Durchgangs
loch, das das Substrat 1 durchdringt. Das Bezugszeichen 2
bezeichnet einen Isolationsfilm, der SiN oder SiON umfaßt,
und das Bezugszeichen 33 bezeichnet ein Photoresist-Muster
bzw. eine Photolackstruktur. Das Bezugszeichen 8 bezeichnet
eine Metallschicht, die unter Verwendung eines Bedampfungs
verfahrens bzw. eines Sputter-Verfahrens durch Ablagern von
Ti und Au in dieser Reihenfolge ausgebildet wird (hier im
weiteren Verlauf als eine aufgedampfte Metallschicht be
zeichnet) und das Bezugszeichen 8a bezeichnet einen Ab
schnitt einer inneren Oberfläche des Lochs 1a, auf dem die
aufgedampfte Metallschicht 8 nicht abgelagert ist.
Des weiteren bezeichnet das Bezugszeichen 9 eine elek
troplattierte bzw. elektrisch aufgetragene Au-Schicht, das
Bezugszeichen 10 bezeichnet ein Verdrahtungsmuster und das
Bezugszeichen 11 bezeichnet eine Metallschicht mit einem
niedrigen Widerstand, die über der rückseitigen Oberfläche
des Substrats 1 durch Bedampfungsablagerung oder Plattie
rung ausgebildet ist.
Es folgt eine Beschreibung des Herstellungsverfahrens.
Anfänglich wird ein Isolationsfilm 2 aus zum Beispiel
SiN oder SiON auf einem GaAs-Substrat 1 ausgebildet, und
ein Photoresist-Muster (nicht gezeigt) wird auf dem Isola
tionsfilm 2 ausgebildet. Unter Verwendung des Photoresist-
Musters als Maske werden der Isolationsfilm 2 und das
Substrat 1 selektiv durch RIE (Reactive Ion Etching, reak
tives Ionenätzen) selektiv weggeätzt, um ein Loch 1a auszu
bilden, das eine vorgeschriebene Breite und Tiefe aufweist,
worauf ein Entfernen des Photoresist-Musters folgt (Fig.
9(a)).
Danach wird die gesamte Oberfläche des GaAs-Substrats
1, die die innere Oberfläche des Lochs 1a beinhaltet, einem
Aufdampfen von Ti und Au in dieser Reihenfolge ausgesetzt,
um eine aufgedampfte Metallschicht 8 auszubilden (Fig. 9
(b)). Danach wird ein Photoresist-Muster 33 auf der aufge
dampften Metallschicht 8 mit Ausnahme eines Bereichs, auf
dem ein Verdrahtungsmuster erzeugt wird, ausgebildet. Durch
Verwendung des Photoresist-Musters 33 als Maske und der Au-
Schicht mit einem niedrigen Widerstand der aufgedampften
Metallschicht 8 als Einspeisungsschicht wird eine Au-
Schicht 9 auf dem freigelegten Teil der aufgedampften Me
tallschicht 8 selektiv elektroplattiert (Fig. 9(c)).
Nach einem Entfernen des Photoresist-Musters 33 werden
Abschnitte der auf gedampften Metallschicht 8, die durch das
Entfernen des Photoresist-Musters 33 freigelegt worden
sind, selektiv durch Ionenfräsen oder Ätzen entfernt, wo
durch ein Verdrahtungsmuster 10 von der vorderseitigen
Oberfläche des GaAs-Substrats 1 entlang der inneren Wand
des Lochs 1a ausgebildet wird (Fig. 9(d)).
Danach wird die rückseitige Oberfläche des GaAs-
Substrats 1 poliert, bis ein Durchgangsloch 1b, das das
Substrat durchdringt, ausgebildet wird, d. h. bis das Ver
drahtungsmuster 10 an der rückseitigen Oberfläche des
Substrats freigelegt wird. Schließlich wird eine Metall
schicht 11 mit einem niedrigen Widerstand, die Au oder et
was ähnliches umfaßt, über der rückseitigen Oberfläche des
GaAs-Substrats 1, das die freigelegte Verdrahtungsstruktur
10 beinhaltet, bevorzugt durch Bedampfungsablagerung oder
Plattierung ausgebildet, wodurch eine in Fig. 9(a) gezeig
te Durchgangslochstruktur erreicht wird.
Diese Durchgangslochstruktur wird als eine Verdrahtungsstruk
tur zum Legen eines Mikrostreifenleiters eines Hochfre
quenzhalbleiter-IC-Chips an Masse oder als eine Verdrah
tungsstruktur zum Legen einer Source eines FET an Masse
verwendet.
Die Fig. 10 und 11 stellen einen Hochfrequenz- und
Hochleistungsausgangs-GaAs-MMIC- (Monolithische integrierte
Mikrowellenschaltung) -Chip dar, in welchem Durchgangslö
cher als Verdrahtungen zum Legen von Sourceelektroden von
FETs an Masse verwendet werden. Fig. 10(a) zeigt eine
Draufsicht auf den MMIC-Chip, und Fig. 10(b) zeigt eine
vergrößerte Ansicht eines Abschnitts A in Fig. 10(a).
Fig. 11(a) zeigt eine Schnittansicht, die entlang einer Li
nie 11a-11a in Fig. 10(a) genommen wird, und Fig. 11(b)
zeigt eine Schnittansicht, die entlang einer Linie 11b-11b
in Fig. 10(a) genommen ward.
In den Figuren bezeichnet das Bezugszeichen 1 ein GaAs-
Substrat. Eine Mehrzahl von FETs sind in einer Linie auf
dem GaAs-Substrat 1 angeordnet Gateelektroden 203a der je
weiligen FETs sind an eine gemeinsame Gateelektrode 203 an
geschlossen, und die gemeinsame Gateelektrode 203 ist an
eine Gateverbindungs-Anschlußfläche 223 angeschlossen.
Drainelektroden der jeweiligen FETs sind an Drain-Verdrah
tungen 201a angeschlossene und die Drain-Verdrahtungen 201a
sind an eine gemeinsame Drain-Verdrahtung 201 angeschlos
sen. Des weiteren ist die gemeinsame Drain-Verdrahtung 201
an eine Drainverbindungs-Anschlußfläche 221 angeschlossen.
Sourceelektroden der jeweiligen FETs sind an Source-Masse
legungsverdrahtungen 10a angeschlossen. In den Fig.
11(a) und 11(c) ist die Source-Masseverdrahtung 10a durch
das Loch 1b an eine an Masse gelegte Metallschicht 11a mit
einem niedrigen Widerstand auf der rückseitigen Oberfläche
des Substrats 1 angeschlossen.
In dem zuvor beschriebenen Herstellungsverfahren eines
Durchgangslochs wird nach dem Ausbilden der aufgedampften
Metallschicht 8 über der gesamten Oberfläche des Substrats
1, die die innere Oberfläche des Lochs 1a beinhaltet, die
Au-Schicht 9 unter Verwendung der aufgedampften Metall
schicht 8 als Einspeisungsschicht selektiv elektro
plattiert. Danach wird die rückseitige Oberfläche des
Substrats 1 poliert, um das Verdrahtungsmuster 10 freizule
gen, und die Metallschicht 11 mit einem niedrigen Wider
stand wird auf der rückseitigen Oberfläche des Substrats 1
ausgebildet. In diesem herkömmlichen Verfahren wird jedoch,
wenn das Loch 1a ein Verhältnis der Tiefe zur Öffnungsbrei
te eines großen Betrags aufweist, zum Beispiel eine Öff
nungsbreite von weniger als 60 µm und eine Tiefe, die 100
µm überschreitet, die aufgedampfte Metallschicht 8, die als
Einspeisungsschicht zum Elektroplattieren verwendet wird,
nicht gleichmäßig auf der inneren Oberfläche des Lochs 1a
abgelagert. Die Unebenheit der aufgedampften Metallschicht
8 verursacht eine ungleichmäßige Dicke der Au-Schicht 9,
die auf der aufgedampften Metallschicht 8 elektroplattiert
wird. Wenn die aufgedampfte Metallschicht 8, wie in Fig.
9(b) gezeigt ist, auf der inneren Oberfläche des Lochs 1a
unterbrochen ist, ist die Au-Schicht 9, die auf die aufge
dampfte Metallschicht 8 elektroplattiert wird, wie in
Fig. 9(c) gezeigt ist, zwischen dem oberen Teil und dem un
teren Teil des Lochs 1a ebenso unterbrochen. Folglich ist
die Verdrahtungsschicht auf der vorderseitigen Oberfläche
des Substrats 1, d. h., die elektroplattierte Au-Schicht 9,
nicht durch das Loch 1b an die Verdrahtung auf der rücksei
tigen Oberfläche des Substrats 1, d. h., die Metallschicht 11
mit einem niedrigen Widerstand, angeschlossen.
Nach dem Stand der Technik gibt es ein Verfahren zum
Ausbilden einer Durchgangslochverdrahtung, in welchem eine
Au-Schicht über die innere Oberfläche des Lochs des
Substrats durch stromloses Plattieren plattiert wird und
danach die rückseitige Oberfläche des Substrats poliert
wird und die rückseitige Verdrahtung ausgebildet wird. Je
doch ist die Dicke der plattierten Au-Schicht sehr dünn, da
das stromlose Plattieren eine sehr niedrige Wachstumsge
schwindigkeit der Au-Schicht liefert. Des weiteren weist
die stromlos plattierte Au-Schicht eine schlechte Adhäsion
zu der inneren Oberfläche des Lochs auf. Deshalb ist es in
diesem Verfahren nach dem Stand der Technik unmöglich, ein
Durchgangsloch mit einer zuverlässigen Festigkeit und einem
niedrigen Widerstand zu erzeugen.
Aus "Thin Solid Films", 226, 1993, Seiten 87 bis 93, ist ei
ne Halbleitervorrichtung mit einem Durchgangsloch bekannt,
bei der in dem Durchgangsloch eine Metallschicht aufge
stäubt ist und des weiteren das Durchgangsloch mit einer
stromlos plattierten Metallschicht aufgefüllt ist. Es ist
ersichtlich, daß sich bei dieser Durchgangslochstruktur
ähnliche negative Auswirkungen ergeben, wie sie zuvor be
schrieben worden sind.
Die Aufgabe der vorliegenden Erfindung besteht demgemäß
darin, eine Durchgangslochstruktur, bei welcher eine einen
niedrigen Widerstand aufweisende dicke Metallschicht über
einer inneren Oberfläche eines ein großes Seitenverhältnis
(Tiefe/Öffnungsbreite) aufweisenden Lochs eines Halbleiter-
oder Isolatorsubstrats angeordnet ist und bei welcher die
Metallschicht fest an der inneren Oberfläche des Lochs haf
tet, sowie ein Herstellungsverfahren für eine derartige
Durchgangslochstruktur zu schaffen.
Diese Aufgabe wird erfindungsgemäß durch eine Durch
gangslochstruktur nach Anspruch 1 oder 2 sowie ein Verfah
ren nach Anspruch 7 oder 10 gelöst.
Weitere vorteilhafte Ausgestaltungen der vorliegenden
Erfindung sind Gegenstand der Unteransprüche.
Andere Aspekte und Vorteile der Erfindung werden aus
der folgenden detaillierten Beschreibung offensichtlich.
Die detaillierte Beschreibung und die beschriebenen spezi
fischen Ausführungsbeispiele sind lediglich zur Erläuterung
vorgesehen, da zahlreiche Zusätze und Abänderungen inner
halb des Umfangs der Erfindung für Fachleute aus der de
taillierten Beschreibung ersichtlich sind.
Gemäß einem ersten Aspekt der vorliegenden Erfindung
wird in einem Verfahren zum Herstellen einer Durchgangs
lochstruktur ein Loch, das eine vorgeschriebene Tiefe aufweist, in
einem vorgeschriebenen Bereich eines Halbleitersubstrats
ausgebildet, und eine Basismetallschicht, die eine Funktion
einer Einspeisungsschicht zum Elektroplattieren bzw. elek
trischen Auftragen aufweist, wird auf der inneren Ober
fläche des Lochs durch Aufdampfen bzw. Besprühen bzw. Zer
stäuben oder stromloses Plattieren ausgebildet. Danach wird
ein Metall mit einem niedrigen Widerstand unter Verwendung
der Basismetallschicht als Einspeisungsschicht elektro
plattiert. Schließlich wird die rückseitige Oberfläche des
Substrats poliert und eine Verdrahtungsschicht auf der
rückseitigen Oberfläche des Substrats ausgebildet, die die
elektroplattierte Metallschicht mit einem niedrigen Wider
stand elektrisch kontaktiert. In diesem Verfahren kann eine
dicke Metallschicht mit einem niedrigen Widerstand über der
inneren Oberfläche des Lochs ohne Ungleichmäßigkeit elek
troplattiert werden, da die innere Oberfläche des Lochs
vollständig mit der Basismetallschicht, die durch Aufdamp
fen und stromloses Plattieren ausgebildet wird, bedeckt
ist.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung
wird in einem Verfahren zum Herstellen einer Durchgangs
lochstruktur ein Loch, das eine vorgeschriebene Tiefe aufweist, in
einem vorgeschriebenen Bereich einer Substrats ausgebildet,
und eine Metallschicht, die eine gute Adhäsion zu der inne
ren Oberfläche des Lochs und eine Funktion einer Einspei
sungsschicht zum Elektroplattieren aufweist, über der ge
samten Oberfläche des Substrats, die die innere Oberfläche
des Lochs beinhaltet, aufgedampft.
Danach wird durch stromloses Plattieren unter Verwen
dung der aufgedampften Metallschicht als Katalysator eine
Metallschicht, die eine gute Adhäsion zu der Oberfläche der
aufgedampften Metallschicht und der inneren Oberfläche des
Lochs aufweist, selektiv auf die Oberfläche der aufgedampf
ten Metallschicht und auf die innere Oberfläche des Lochs,
auf der die aufgedampfte Metallschicht fehlt, plattiert.
Danach wird ein Metall mit einem niedrigen Widerstand unter
Verwendung der aufgedampften Metallschicht und der stromlos
plattierten Metallschicht als Einspeisungsschichten elek
troplattiert, worauf ein Polieren der rückseitigen Ober
fläche des Substrats folgt. Schließlich wird eine Verdrah
tungsschicht auf der rückseitigen Oberfläche des Substrats
ausgebildet, die die elektroplattierte Metallschicht mit
einem niedrigen Widerstand elektrisch kontaktiert. In die
sem Verfahren kann, da die innere Oberfläche des Lochs
vollständig mit der aufgedampften Metallschicht und der
stromlos plattierten Metallschicht bedeckt ist, eine dicke
Metallschicht mit einem niedrigen Widerstand über die inne
re Oberfläche des Lochs ohne Ungleichmäßigkeit elektro
plattiert werden. Des weiteren wird, da die aufgedampfte
Metallschicht und die stromlos plattierte Metallschicht
eine gute Adhäsion zu der inneren Oberfläche des Lochs auf
weisen, die elektroplattierte Metallschicht mit einem nied
rigen Widerstand mit einer guten Adhäsion zu der inneren
Oberfläche des Lochs durch die aufgedampfte Metallschicht
und die stromlos plattierte Metallschicht ausgebildet.
Gemäß einem dritten Aspekt der vorliegenden Erfindung
wird in einem Verfahren zum Erzeugen einer Durchgangslochstruktur
ein Loch, das eine vorgeschriebene Tiefe aufweist, in einem
vorgeschriebenen Bereich eines Substrats ausgebildet, und
eine Metallschicht, die eine gute Adhäsion zu der inneren
Oberfläche des Lochs aufweist, selektiv auf der inneren
Oberfläche des Lochs durch stromloses Plattieren plattiert.
Danach wird eine Metallschicht, die eine gute Adhäsion zu
den Oberflächen des Substrats und der stromlos plattierten
Metallschicht und eine Funktion einer Einspeisungsschicht
aufweist, über diesen Oberflächen aufgedampft. Danach wird
ein Metall mit einem niedrigen Widerstand unter Verwendung
der aufgedampften Metallschicht und der stromlos plattier
ten Metallschicht als - Einspeisungsschichten elektro
plattiert, worauf ein Polieren der rückseitigen Oberfläche
des Substrats folgt. Schließlich wird eine Verdrahtungs
schicht auf der rückseitigen Oberfläche des Substrats aus
gebildet, die die elektroplattierte Metallschicht mit einem
niedrigen Widerstand elektrisch kontaktiert. In diesem Ver
fahren kann, da die innere Oberfläche des Lochs vollständig
mit der aufgedampften Metallschicht und der stromlos plat
tierten Metallschicht bedeckt ist, eine dicke Metallschicht
mit einem niedrigen Widerstand über die innere Oberfläche
des Lochs ohne Ungleichmäßigkeit elektroplattiert werden.
Des weiteren wird, da die aufgedampfte Metallschicht und
die stromlos plattierte Metallschicht eine gute Adhäsion zu
der inneren Oberfläche des Lochs aufweisen, die elek
troplattierte Metallschicht mit einem niedrigen Widerstand
mit einer guten Adhäsion zu der inneren Oberfläche des
Lochs durch die aufgedampfte Metallschicht und die stromlos
plattierte Metallschicht ausgebildet.
Gemäß einem vierten Aspekt der vorliegenden Erfindung
wird in dem zuvor genannten Verfahren zum Herstellen einer
Durchgangslochstruktur die stromlos plattierte Metallschicht auf
der inneren Oberfläche des Lochs so ausgebildet, daß diese
keinen Bereich aufweist, der aus dem Loch über die vorder
seitige Oberfläche des Substrats hinausragt. Deshalb
schwellen die aufgedampfte Metallschicht und die elek
troplattierte Metallschicht, die auf der stromlos plattier
ten Metallschicht ausgebildet sind, an dem Umfangsbereich
des Lochs nicht an, so daß Abschnitte dieser Schichten auf
der vorderseitigen Oberfläche des Substrats flach herge
stellt werden.
Die Erfindung wird nachstehend anhand der Beschreibung
von Ausführungsbeispielen unter Bezugnahme auf die Zeich
nung näher beschrieben. Es zeigen:
die Fig. 1(a)-1(d) Schnittansichten zum Veranschau
lichen von Verarbeitungsschritten in einem Verfahren zum
Herstellen einer Durchgangslochstruktur einer Halbleitervorrich
tung gemäß einem ersten Ausführungsbeispiel der vorliegen
den Erfindung;
die Fig. 2(a)-2(c) und 3(a)-3(c) Schnittansichten
zum Veranschaulichen von Verarbeitungsschritten in einem
Verfahren zum Herstellen einer Durchgangslochstruktur einer Halb
leitervorrichtung gemäß einem zweiten Ausführungsbeispiel
der vorliegenden Erfindung;
die Fig. 4(a)-4(d) und 5(a)-5(c) Schnittansichten
zum Veranschaulichen von Verarbeitungsschritten in einem
Verfahren zum Herstellen einer Durchgangslochstruktur einer Halb
leitervorrichtung gemäß einem dritten Ausführungsbeispiel
der vorliegenden Erfindung;
die Fig. 6(a) und 6(b) Schnittansichten zum Erklären
eines Problems in dem Herstellungsverfahren gemäß dem zwei
ten und dritten Ausführungsbeispiel der vorliegenden Erfin
dung;
die Fig. 7(a)-7(c) und 8(a)-8(c) Schnittansichten
zum Veranschaulichen von Verarbeitungsschritten in einem
Verfahren zur Herstellen einer Durchgangslochstruktur einer Halb
leitervorrichtung gemäß einem vierten Ausführungsbeispiel
der vorliegenden Erfindung;
die Fig. 9(a)-9(e) Schnittansichten zum Veranschau
lichen von Verarbeitungsschritten in einem Verfahren zum
Herstellen einer Durchgangslochstruktur einer Halbleitervorrich
tung gemäß dem Stand der Technik;
die Fig. 10(a) und 10(b) Diagramme zum Erklären ei
nes herkömmlichen Hochfrequenz- und Hochleistungsausgangs-
MMIC, wobei Fig. 10(a) eine Draufsicht auf die MMIC und
Fig. 10(b) eine vergrößerte Ansicht eines Abschnitts A in
Fig. 10(a) darstellt;
Fig. 11(a) eine Schnittansicht, die entlang einer Li
nie 11a-11a in Fig. 10(a) genommen wird, und Fig. 11(b)
eine Schnittansicht, die entlang einer Linie 11b-11b in
Fig. 10(a) genommen wird.
Es folgt eine detaillierte Beschreibung eines ersten
bevorzugten Ausführungsbeispiels der vorliegenden Erfin
dung.
Die Fig. 1(a)-1(d) sind Schnittansichten, die die
Verarbeitungsschritte in einem Verfahren zum Herstellen ei
ner Durchgangslochstruktur einer Halbleitervorrichtung gemäß einem
ersten Ausführungsbeispiel der vorliegenden Erfindung dar
stellen. In den Figuren bezeichnen die gleichen Bezugszei
chen wie in den Fig. 9(a)-9(e) die gleichen oder ent
sprechende Teile. Das Bezugszeichen 7 bezeichnet eine Ni-
Basislegierungsschicht, die zum Beispiel Ni-P, Ni-B oder
Ni-B-W umfaßt, die durch stromloses Plattieren ausgebildet
wird (im weiteren Verlauf als eine stromlos plattierte Ni-
Basislegierungsschicht bezeichnet).
Es folgt eine Beschreibung des Herstellungsverfahrens.
Zu Beginn wird ein Isolationsfilm, wie zum Beispiel SiN
oder SiON, auf der Oberfläche des GaAs-Substrats 1 ausgebil
det und ein Photoresist-Muster (nicht gezeigt) bzw. eine
Photolackstruktur wird auf dem Isolationsfilm 2 ausgebildet.
Unter Verwendung des Photoresist-Musters als Maske werden
der Isolationsfilm 2 und das GaAs-Substrat 1 selektiv durch
RIE geätzt, um ein Loch auszubilden, das eine Tiefe von 100
- 120 µm und eine Öffnungsbreite von 50-60 µm aufweist,
worauf ein Entfernen des Photoresist-Musters folgt.
Danach werden eine erste Metallschicht, die Ti, Cr oder
Ni umfaßt und eine Dicke von weniger als 50 nm (0,1 nm 1 Å) aufweist,
und eine zweite Metallschicht, die ein Metall mit einem
niedrigen wie zum Beispiel Au, umfaßt und eine
Dicke von ungefähr 200 nm aufweist, nacheinander über der
gesamten Oberfläche des GaAs-Substrats 1, die die innere
Oberfläche des Lochs 1a beinhaltet, unter Verwendung eines
Bedampfungsverfahrens bzw. Sputter-Verfahrens abgelagert,
wodurch eine aufgedampfte Metallschicht 8 ausgebildet wird
(Fig. 1(a)). Die erste Metallschicht, die Ti, Cr oder Ni
umfaßt, weist eine gute Adhäsion zu der inneren Oberfläche
des Lochs 1a des GaAs-Substrats 1 auf. Danach wird ein Pho
toresist-Muster 33 auf der aufgedampften Metallschicht 8,
mit Ausnahme eines Bereichs, auf dem ein Verdrahtungsmuster
auszubilden ist, ausgebildet. Unter Verwendung des Photo
resist-Musters 33 als Maske und der aufgedampften Metall
schicht 8 als Katalysator wird eine Ni-Basislegierungs
schicht 7 mit einer Dicke von ungefähr 500 nm selektiv auf
dem nicht maskierten Abschnitt der aufgedampften Metall
schicht 8 und auf der inneren Oberfläche des Lochs 1a, bei
dem die aufgedampfte Metallschicht 8 fehlt, durch strom
loses Plattieren ausgebildet (Fig. 1(b)). Die stromlos
plattierte Ni-Basislegierungsschicht 7 weist eine gute Ad
häsion zu der Oberfläche der aufgedampften Metallschicht 8
und der inneren Oberfläche des Lochs 1a auf.
Danach wird unter Verwendung der Au-Schicht mit einem
niedrigen Widerstand, die in der aufgedampften Metall
schicht 8 beinhaltet ist und der stromlos plattierten
Ni-Basislegierungsschicht 7 als Einspeisungsschich
ten eine Au-Schicht 9, die eine Dicke aufweist, die 3 µm
überschreitet, auf der stromlos plattierten Ni-Basislegie
rungsschicht 7 durch Elektroplattieren ausgebildet (Fig.
1(c)).
Nach einem Entfernen des Photoresist-Musters 33 werden
Abschnitte der aufgedampften Metallschicht 8, die durch das
Entfernen des Photoresist-Musters 33 freigelegt werden,
durch Ionenfräsen oder Ätzen selektiv entfernt, wodurch ein
Verdrahtungsmuster 10 von der vorderseitigen Oberfläche des
GaAs-Substrats 1 über der inneren Oberfläche des Lochs 1
des Substrats 1 ausgebildet wird. Danach wird die rücksei
tige Oberfläche des GaAs-Substrats 1 poliert, bis das Ver
drahtungsmuster 10 freigelegt ist, d. h., bis ein Durch
gangsloch 1d, das das Substrat 1 durchdringt, ausgebildet
ist. Schließlich wird eine Au-Schicht 11 über der rücksei
tigen Oberfläche des GaAs-Substrats 1, die die freigelegte
Oberfläche des Verdrahtungsmusters 10 beinhaltet, bevorzugt
durch Bedampfungsablagerung oder Plattieren ausgebildet,
was zu einer Durchgangslochstruktur führt, in welcher das
Verdrahtungsmuster 10 mit der rückseitigen Verdrahtung 11
über das Durchgangsloch 1b verbunden ist (Fig. 1(d)). Da
die erste Metallschicht der aufgedampften Metallschicht 8,
die Ti, Cr oder Ni umfaßt, einen großen Widerstand auf
weist, ist es erwünscht, daß das Polieren des GaAs-
Substrats 1 durchgeführt wird, bis die erste Metallschicht
mit einem hohen Widerstand vollständig entfernt und die
zweite Metallschicht, d. h., die Au-Schicht mit einem nied
rigen Widerstand, freigelegt ist.
In diesem ersten Ausführungsbeispiel der vorliegenden
Erfindung wird nach einem Ausbilden der aufgedampften Me
tallschicht 8 auf der inneren Oberfläche des Lochs 1a des
GaAs-Substrats 1 die stromlos plattierte Ni-Basislegie
rungsschicht 7 auf der auf gedampften Metallschicht 8 und
auf Abschnitten der inneren Oberfläche des Lochs 1a, bei
denen die aufgedampfte Metallschicht fehlt, ausgebildet.
Danach wird unter Verwendung der aufgedampften Metall
schicht 8 und der stromlos plattierten Ni-Basislegierungs
schicht 7 als Einspeisungsschichten die Au-Schicht 9 elek
troplattiert. Dadurch wird eine dicke elektroplattierte Au-
Schicht 9, die 3 µm überschreitet, eben über der inneren
Oberfläche des Lochs 1a ohne Ungleichmäßigkeit ausgebildet.
Außerdem haftet die erste Metallschicht, die Ti, Cr oder Ni
umfaßt, die in der aufgedampften Metallschicht 8 beinhaltet
ist, fest an der inneren Oberfläche des Lochs 1a mit einer
guten Adhäsion und die stromlos plattierte Ni-Basislegie
rungsschicht 7 haftet fest an der aufgedampften Metall
schicht 8 und der inneren Oberfläche des Lochs 1a mit einer
guten Adhäsion. Dadurch wird die elektroplattierte Au-
Schicht 9 durch die aufgedampfte Metallschicht 8 und die
stromlos plattierte Ni-Basisschicht 7 mit einer guten Adhä
sion zu der inneren Oberfläche des Lochs 1a ausgebildet.
Nach dem Ausbilden des Verdrahtungsmusters 10, das die zu
vor beschriebenen Schichten 7, 8 und 9 umfaßt, wird die
rückseitige Oberfläche des GaAs-Substrats 1 poliert, um das
Verdrahtungsmuster 10 freizulegen, und die Au-Schicht 11
wird auf der rückseitigen Oberfläche des Substrats ausge
bildet. In der auf diese Weise erzeugten Durchgangsloch
struktur wird die Verdrahtung auf der vorderseitigen Ober
fläche des Substrats 1, d. h., das Verdrahtungsmuster 10,
das die elektroplattierte Au-Schicht 9 beinhaltet, durch
das Durchgangsloch 1b mit großer Zuverlässigkeit an die
Verdrahtung auf der rückseitigen Oberfläche des Substrats,
d. h., die Au-Schicht 11, angeschlossen. Des weiteren wird
die Festigkeit des Durchgangslochs verbessert.
Nachfolgend wird ein zweites Ausführungsbeispiel der
vorliegenden Erfindung beschrieben.
Die Fig. 2(a)-2(c) und 3(a)-3(c) zeigen Schnittan
sichten, die die Verarbeitungsschritte in einem Verfahren
zum Erzeugen einer Durchgangslochstruktur einer Halbleitervorrich
tung gemäß einem zweiten Beispiel der vorliegenden Erfin
dung darstellen. In den Figuren bezeichnen die gleichen Be
zugszeichen wie in den Fig. 1(a)-1(d) die gleichen oder
entsprechende Teile. Das Bezugszeichen 66 bezeichnet Pd-
Atomkerne, die als Katalysator zum stromlosen Plattieren
dienen.
Es folgt eine Beschreibung des Herstellungsverfahrens.
Anfänglich wird ein Isolationsfilm 2, der aus SiN oder
SiON zusammengesetzt ist, auf der Oberfläche des GaAs-
Substrats 1 ausgebildet und ein Photoresist-Muster 3 wird
auf dem Isolationsfilm 2 ausgebildet. Unter Verwendung des
Photoresist-Musters 3 als Maske werden der Isolationsfilm 2
und das GaAs-Substrat durch RIE weggeätzt, um ein Loch 1a
auszubilden, das eine Tiefe von 100-120 µm und eine Öff
nungsbreite von 50-60 µm aufweist. Danach wird unter Ver
wendung des Photoresist-Musters 3 als Maske eine PD-ioni
sierte bzw. -ionisierende Lösung, zum Beispiel eine
Mischung von PdCl₂ und HCl, zu der inneren Oberfläche des
Lochs a geliefert, wodurch Pd-Atomkerne 66 auf der inneren
Oberfläche des Lochs 1a abgelagert werden (Fig. 2(a)).
Nach einem Entfernen des Photoresist-Musters 3 (Fig.
2(b)) durch stromloses Plattieren unter Verwendung des Iso
lationsfilms 2 als Maske und der Pd-Atomkerne 66 als Kata
lysator wird eine Ni-Basislegierungsschicht 7 wie zum Bei
spiel Ni-P, Ni-B oder Ni-B-W auf der inneren Oberfläche des
Lochs 1a mit einer Dicke von ungefähr 500 nm selektiv aus
gebildet (Fig. 2(c)). Die stromlos plattierte Ni-Basisle
gierungsschicht 7 haftet fest an der Oberfläche des Lochs
1a mit einer guten Adhäsion.
Danach werden eine erste Metallschicht, die Ti, Cr oder
Ni umfaßt und eine Dicke von weniger als 50 nm aufweist,
und eine zweite Metallschicht, die ein Metall mit einem
niedrigen Widerstand, wie zum Beispiel Au, umfaßt und eine
Dicke von ungefähr 200 nm aufweist, nacheinander auf die
Oberfläche des Isolationsfilms 2 und auf die Oberfläche der
stromlos plattierten Ni-Basislegierungsschicht 7 in dem
Loch 1a aufgedampft, was zu einer aufgedampften Metall
schicht 8 führt (Fig. 3(a)).
In dem Schritt von Fig. 3(b) wird ein Photoresist-
Muster 33 auf der aufgedampften Metallschicht 8 mit Ausnah
me eines Bereichs, auf dem ein Verdrahtungsmuster ausgebil
det wird, ausgebildet. Unter Verwendung des Photoresist-
Musters 33 als Maske wird eine Au-Schicht, die eine Dicke
von 3 µm oder mehr aufweist, auf die aufgedampfte Metall
schicht 8 und auf die stromlos plattierte Ni-Basislegie
rungsschicht 7 selektiv elektroplattiert. Die aufgedampfte
Metallschicht 8 und die Ni-Basislegierungsschicht 7 dienen
als Einspeisungsschichten für das Elektroplattieren.
Nach dem Entfernen des Photoresist-Musters 33 werden
Bereiche der aufgedampften Metallschicht 8, die durch das
Entfernen des Photoresist-Musters 33 freigelegt worden
sind, durch Ionenfräsen oder Ätzen selektiv entfernt, wo
durch ein Verdrahtungsmuster 10 aus der vorderseitigen
Oberfläche des GaAs-Substrats 1 über der inneren Oberfläche
des Lochs 1a des Substrats 1 ausgebildet wird.
Danach wird die rückseitige Oberfläche des GaAs-
Substrats 1 poliert, bis das Verdrahtungsmuster 10 an der
rückseitigen Oberfläche freigelegt ist, d. h., bis ein
Durchgangsloch 1b, das das Substrat 1 durchdringt, ausge
bildet ist. Schließlich wird eine Au-Schicht 11 auf der
rückseitigen Oberfläche des GaAs-Substrats 1, die die frei
gelegte Oberfläche des Verdrahtungsmusters 10 beinhaltet,
durch Bedampfungsablagerung oder Plattieren ausgebildet,
was zu einer Durchgangslochstruktur führt, in welcher das
Verdrahtungsmuster 10 mit der rückseitigen Au-Verdrahtung
11 durch das Durchgangsloch 1b verbunden ist (Fig. 3(c)).
In diesem zweiten Ausführungsbeispiel der vorliegenden
Erfindung wird nach dem selektiven stromlosen Plattieren
der Ni-Basislegierungsschicht 7 auf der inneren Oberfläche
des Lochs 1a des GaAs-Substrats 1 die aufgedampfte Metall
schicht 8, die eine Funktion einer Einspeisungsschicht zum
Elektroplattieren aufweist, auf der vorderseitigen Ober
fläche des GaAs-Substrats 1 und auf der Oberfläche der
stromlos plattierten Ni-Basislegierungsschicht 7 ausgebil
det. Danach wird die Au-Schicht auf die aufgedampfte Me
tallschicht 8 und auf die stromlos plattierte Ni-Basisle
gierungsschicht 7 unter Verwendung dieser Schichten als
Einspeisungsschichten elektroplattiert. Dadurch kann eine
dicke elektroplattierte Au-Schicht, die 3 µm überschreitet,
ohne Ungleichmäßigkeit ausgebildet werden. Außerdem haftet
die stromlos plattierte Ni-Basislegierungsschicht 7, die
Ni-P, Ni-B, Ni-B-W oder etwas ähnliches umfaßt, fest an der
Oberfläche des Lochs 1a des GaAs-Substrats 1 mit einer gu
ten Adhäsion, und die erste Metallschicht, die Ti, Cr oder
Ni umfaßt und in der aufgedampften Metallschicht 8 beinhal
tet ist) haftet fest an der stromlos plattierten Ni-Basis
legierungsschicht 7 und dem Isolationsfilm 2 mit einer
guten Adhäsion. Dadurch wird die elektroplattierte Au-
Schicht 9 durch die aufgedampfte Metallschicht 8 und die
stromlos plattierte Ni-Basisschicht 7 mit einer guten Adhä
sion zu der inneren Oberfläche des Lochs 1a ausgebildet.
Nach dem Ausbilden des Verdrahtungsmusters 10, das die zu
vor beschriebenen Schichten 7, 8 und 9 umfaßt, wird die
rückseitige Oberfläche des GaAs-Substrats 1 poliert, um das
Verdrahtungsmuster 10 freizulegen, und die Au-Schicht 11
wird auf der rückseitigen Oberfläche des Substrats ausge
bildet. In der auf diese Weise erzeugten Durchgangsloch
struktur wird die Verdrahtung auf der vorderseitigen Ober
fläche des Substrats 1, d. h., das Verdrahtungsmuster 10,
das die elektroplattierte Au-Schicht 9 beinhaltet, über das
Durchgangsloch 1b mit großer Zuverlässigkeit mit der Ver
drahtung auf der rückseitigen Oberfläche des Substrats 1,
d. h., der Au-Schicht 11, verbunden. Des weiteren wird die
Festigkeit des Durchgangslochs verbessert.
Nachfolgend wird ein drittes Ausführungsbeispiel der
vorliegenden Erfindung beschrieben.
Die Fig. 4(a)-4(d) und 5(a)-5(c) zeigen Schnittan
sichten, die Verarbeitungsschritte zum Herstellen einer
Durchgangslochstruktur in einer Halbleitervorrichtung gemäß einem
dritten Ausführungsbeispiel der vorliegenden Erfindung dar
stellen. In diesen Figuren bezeichnen die gleichen Bezugs
zeichen wie die in den Fig. 1(a)-1(d) die gleichen oder
entsprechende Teile. Das Bezugszeichen 4 bezeichnet eine
Metallschicht, die entweder Ti, Cr oder Ni umfaßt, das Be
zugszeichen 5 bezeichnet eine Au-Schicht und das Bezugs
zeichen 6 bezeichnet eine Pd-Schicht. Diese Schichten 4, 5
und 6 werden durch Bedampfungsablagerung ausgebildet.
Es folgt eine Beschreibung des Herstellungsverfahrens.
Anfänglich wird ein Isolationsfilm 2 wie zum Beispiel
SiN oder SiON auf der Oberfläche des GaAs-Substrats 1 aus
gebildet, und ein Photoresist-Muster 3 wird auf dem Isola
tionsfilm 2 ausgebildet. Unter Verwendung des Photoresist-
Musters als Maske werden der Isolationsfilm 2 und das GaAs-
Substrat 1 durch RIE selektiv weggeätzt, um ein Loch 1a
auszubilden, das eine Tiefe von 100-120 µm und eine Öff
nungsbreite von 50-60 µm aufweist (Fig. 4(a)).
Unter Verwendung des Photoresist-Musters 3 als Maske
werden eine Metallschicht 4, die Ti, Cr oder Ni umfaßt und
eine Dicke aufweist, die kleiner als 50 nm ist, eine Au-
Schicht 5, die eine Dicke aufweist, die kleiner als 50 nm
ist, und eine Pd-Schicht 6, die eine Dicke aufweist, die
kleiner als 50 nm ist, nacheinander auf den Boden des Lochs
1a durch Aufdampfen abgelagert (Fig. 4(b)). Die Metall
schicht 4, die Ti, Cr oder Ni umfaßt, haftet fest an dem
Boden des Lochs 1a. Die Pd-Schicht 6 dient als Katalysator
für das nachfolgende Verfahren des stromlosen Plattierens.
Die Au-Schicht 5, die zwischen der Metallschicht 4 und der
Pd-Schicht 6 angeordnet ist, dient als Pufferschicht, die
eine Trennung der Pd-Schicht 6 von der Metallschicht 4 auf
grund der Differenz in den linearen Expansionskoeffizienten
zwischen diesen Schichten 4 und 6 verhindert.
Nach einem Entfernen des Photoresist-Musters 3 (Fig.
4(c)) unter Verwendung des Isolationsfilms 2 als Maske und
der Pd-Schicht als Katalysator wird eine Ni-Basislegie
rungsschicht 7, die ungefähr 500 nm dick ist, auf der inne
ren Oberfläche des Lochs 1a durch stromloses Plattieren
ausgebildet (Fig. 4(d)).
Danach werden eine erste Metallschicht die Ti, Cr oder
Ni umfaßt und eine Dicke von weniger als 50 nm aufweist,
und eine zweite Metallschicht, die ein Metall mit einem
niedrigen Widerstand, wie zum Beispiel Au, umfaßt und eine
Dicke von ungefähr 200 nm aufweist, nacheinander auf die
Oberfläche des Isolationsfilms 2 und auf die Oberfläche der
stromlos plattierten Ni-Basislegierungsschicht 7 in dem
Loch 1a aufgedampft, was zu einer aufgedampften Metall
schicht 8 führt (Fig. 5(a)).
In dem Schritt von Fig. 5(b) wird ein Photoresist-
Muster 33 auf der aufgedampften Metallschicht 8 mit Ausnah
me eines Bereichs, auf dem ein Verdrahtungsmuster auszubil
den ist, ausgebildet. Unter Verwendung des Photoresist-Mu
sters 33 als Maske wird eine Au-Schicht 9, die eine Dicke
von 3 µm überschreitet, selektiv auf die aufgedampfte Me
tallschicht 8 und auf die stromlos plattierte Ni-Basisle
gierungsschicht 7 elektroplattiert. Die aufgedampfte Me
tallschicht 8 und die stromlos plattierte Ni-Basislegie
rungsschicht 7 dienen als Einspeisungsschichten in dem
Elektroplattierungsverfahren.
Nach dem Entfernen das Photoresist-Musters 33 werden
Abschnitte der aufgedampften Metallschicht 8, die durch das
Entfernen des Photoresist-Musters 33 freigelegt worden
sind, durch Ionenfräsen oder Ätzen selektiv entfernt, wo
durch ein Verdrahtungsmuster 10 auf der vorderseitigen
Oberfläche des GaAs-Substrats 1 über der inneren Oberfläche
des Lochs 1a ausgebildet wird. Danach wird die rückseitige
Oberfläche des GaAs-Substrats 1 poliert, bis das Verdrah
tungsmuster 10 an der rückseitigen Oberfläche freigelegt
ist, d. h., bis ein Durchgangsloch 1b, das das Substrat 1
durchdringt, ausgebildet ist. Schließlich wird eine Au-
Schicht 11 über der rückseitigen Oberfläche des GaAs-
Substrats 1, die die freigelegte Oberfläche des Verdrah
tungsmusters 10 beinhaltet, durch Aufdampfen oder Plattie
ren ausgebildet, was zu einer Durchgangslochstruktur führt,
in welcher das Verdrahtungsmuster 10 mit der rückseitigen
Au-Verdrahtung 11 über das Durchgangsloch 1b verbunden ist
(Fig. 5(c)). Da die Metallschicht 4, die Ti, Cr oder Ni
umfaßt, einen hohen Widerstand aufweist, ist es erwünscht,
daß das Polieren des Substrats 1 durchgeführt wird, bis die
Metallschicht 4 mit einem hohen Widerstand vollständig ent
fernt ist und die Au-Schicht 5 mit einem niedrigen Wider
stand freigelegt ist.
Ebenso werden in diesem dritten Ausführungsbeispiel der
Erfindung die gleichen Auswirkungen, wie sie in dem zweiten
Ausführungsbeispiel beschrieben sind, erreicht. Außerdem
kann, da die bedampfungsabgelagerte Pd-Schicht 6 als Kata
lysator für das stromlose Plattieren der Ni-Basislegie
rungsschicht 7 verwendet wird, auf das Verfahren des Ein
tauchens des Substrats 1 in eine Pd-ionisierte bzw. -ioni
sierende Lösung zum Ablagern von Pd-Atomkernen, wie es im
zweiten Ausführungsbeispiel durchgeführt wird, verzichtet
werden.
In der Herstellung der Durchgangslochstruktur gemäß dem
zweiten oder dritten Ausführungsbeispiel der Erfindung ragt
eine stromlos plattierte Ni-Basislegierungsschicht 7 manch
mal über den Umfangsabschnitt der Öffnung des Lochs 1a hin
aus, wie es in Fig. 6(a) gezeigt ist. In diesem Fall verur
sacht der hinausragende Abschnitt der Ni-Basislegierungs
schicht 7, wie es in Fig. 6(b) gezeigt ist, eine unebene
Oberfläche der elektroplattierten Au-Schicht 9 an dem Um
fangsabschnitt der Öffnung des Lochs 1a. Der unebene Ab
schnitt der Au-Schicht 9 stellt ein Hindernis für eine sta
bile Drahtverbindung auf der Au-Schicht 9 dar. Dieses Pro
blem wird in einem vierten Ausführungsbeispiel der vorlie
genden Erfindung, das im folgenden beschrieben wird, ge
löst.
Die Fig. 7(a)-7(c) und 8(a)-8(c) zeigen Schnittan
sichten, die die Verarbeitungsschritte zum Herstellen einer
Durchgangslochstruktur einer Halbleitervorrichtung gemäß dem vier
ten Ausführungsbeispiel der vorliegenden Erfindung darstel
len. In den Figuren bezeichnen die gleichen Bezugszeichen
wie die in den Fig. 1(a)-1(d) die gleichen oder ent
sprechende Teile. Das Bezugszeichen 2a bezeichnet einen
Isolationsfilm 2, und das Bezugszeichen 22 bezeichnet einen
überhängenden Abschnitt des Isolationsfilms 2.
Es folgt eine Beschreibung des Herstellungsverfahrens.
Anfänglich wird ein Isolationsfilm 2 wie zum Beispiel
SiN oder SiON auf der Oberfläche des GaAs-Substrats 1 aus
gebildet, und ein Photoresist-Muster 3 wird auf dem Isola
tionsfilm 2 ausgebildet. Unter Verwendung des Photoresist-
Musters 3 als Maske werden der Isolationsfilm 2 und das
GaAs-Substrat 1 durch RIE selektiv weggeätzt, um ein Loch
auszubilden, das eine vorgeschriebene Tiefe und Breite auf
weist. Danach wird die innere Oberfläche des Lochs 1a
isotropischem chemischen Ätzen ausgesetzt, welches die Sei
tenwand des Lochs überätzt, wodurch ein Loch 1a, das eine
Tiefe von 100-120 µm und eine Öffnungsbreite von 50-60
µm aufweist, ausgebildet wird (Fig. 7(a)). Der Isolations
film 2 weist einen Abschnitt 22 auf, der über dem Loch 1a
hängt.
Wie in dem zuvor beschriebenen dritten Ausführungsbei
spiel werden unter Verwendung des Photoresist-Musters 3 als
Maske eine Metallschicht, die entweder Ti, Cr oder Ni um
faßt und eine Dicke von weniger als 50 nm aufweist, eine
Au-Schicht 5, die eine Dicke von weniger als 50 nm auf
weist, und eine Pd-Schicht 6, die eine Dicke von weniger
50 nm aufweist, nacheinander auf den Boden des Durchgangs
lochs 1 aufgedampft (Fig. 7(b)).
Nach dem Entfernen des Photoresist-Musters 3 (Fig.
7(c)) unter Verwendung des Isolationsfilms 2 als Maske und
der bedampfungsabgelagerten Pd-Schicht 6 als Katalysator
wird eine Ni-Basislegierungsschicht 7, die ungefähr 500 nm
dick ist, auf der inneren Oberfläche des Lochs 1a durch
stromloses Plattieren ausgebildet (Fig. 8(a)). Bei dem
stromlosen Plattieren verhindert der überhängende Abschnitt
22 des Isolationsfilms 2, daß die plattierte Ni-Basislegie
rungsschicht 7 aus der vorderseitigen Oberfläche des GaAs-
Substrats 1 hinausragt.
Der überhängende Abschnitt 22 des Isolationsfilms 2
wird durch Ionenfräsen oder selektives Ätzen entfernt
(Fig. 8(b)). Danach werden, wie in Fig. 8(c) dargestellt,
die aufgedampfte Metallschicht 8 und die elektroplattierte
Au-Schicht 9 in dem gleichen unter Bezugnahme auf die
Fig. 5(a) und 5(b) beschriebenen Verfahren selektiv ausge
bildet. Schließlich wird, wie in Fig. 5(c) dargestellt
ist, die rückseitige Oberfläche des GaAs-Substrats 1 po
liert, um das Verdrahtungsmuster 10 freizulegen, und die
Au-Schicht 11 wird über der rückseitigen Oberfläche des
Substrats ausgebildet, wodurch eine Durchgangslochstruktur
erzeugt wird, in welcher das Verdrahtungsmuster 10 über das
Durchgangsloch 1b mit der rückseitigen Au-Verdrahtung 11
verbunden ist.
Ebenso werden in diesem vierten Ausführungsbeispiel der
Erfindung die gleichen Auswirkungen, wie sie in dem dritten
Ausführungsbeispiel beschrieben worden sind, erreicht. Des
weiteren weist, da das unerwünschte Hinausragen der strom
los plattierten Ni-Basislegierungsschicht 7 aus dem Um
fangsabschnitt der Öffnung des Lochs 1a vermieden wird, die
elektroplattierte Au-Schicht 7 auf der vorderseitigen Ober
fläche des GaAs-Substrats 1 eine ebene Oberfläche auf, die
das nachfolgende mit Draht Verbinden der Au-Schicht 9 er
leichtert.
In den zuvor beschriebenen ersten bis vierten Ausfüh
rungsbeispielen kann nach dem Ausbilden der stromlos plat
tierten Ni-Basislegierungsschicht 7 die Oberfläche der
stromlos plattierten Ni-Basislegierungsschicht 7 durch
einen stromlos plattierten Ersatztyp aus Au ersetzt werden.
In diesem Fall wird die Adhäsion zwischen der stromlos
plattierten Ni-Basislegierungsschicht 7 und der elek
troplattierten Au-Schicht 9 verbessert.
Obwohl in den zuvor beschriebenen ersten bis vierten
Ausführungsbeispielen der Isolationsfilm 2 als Maske für
das stromlose Plattieren der Ni-Basislegierungsschicht 7
verwendet worden ist, wird, wenn ein anderes Metallmuster
in einem Bereich des Substrats, der anders als der in den
Figuren gezeigte Bereich ist, freigelegt wird, vor dem Aus
bilden der stromlos plattierten Ni-Basislegierungsschicht 7
ein Photoresist-Muster, das dieses Metallmuster maskiert,
ausgebildet.
Obgleich in den zuvor beschriebenen ersten bis vierten
Ausführungsbeispielen die stromlos plattierte Metallschicht
7 eine Ni-Basislegierung aufweist, kann die stromlos plat
tierte Metallschicht 7 andere Metalle umfassen, sofern das
Metall eine gute Adhäsion zu der Oberfläche aufweist, an
welchem es plattiert wird.
Obgleich in den zuvor beschriebenen ersten bis vierten
Ausführungsbeispielen Au als ein Metall mit einem niedrigen
Widerstand verwendet worden ist, können andere Metalle mit
einem niedrigen Widerstand, wie zum Beispiel Ag oder Cu, ver
wendet werden.
In der vorhergehenden Beschreibung wurde eine Hervorhe
bung bezüglich einer Durchgangslochstruktur einer Halb
leitervorrichtung, die ein GaAs-Substrat verwendet, vorge
nommen. Jedoch kann die Struktur und das Herstellungsver
fahren der Durchgangslochstruktur gemäß der vorliegenden Erfindung
auf andere Halbleitervorrichtungen, die Substrate aus ande
ren Halbleitermaterialien oder Isolatoren, wie zum Beispiel
Saphir beinhalten, oder Vorrichtungen, die keine Halb
leitervorrichtungen sind, und ein Isolationssubstrat bein
halten, angewendet werden.
Die vorhergehende Beschreibung schildert ein Verfahren
zum Herstellen einer Durchgangslochstruktur mit den Schritten:
Ausbilden eines Lochs (1a) in einem Substrat (14, das ge genüberliegende vorderseitige und rückseitige Oberflächen aufweist, Aufdampfen einer Metallschicht (8) auf der inne ren Oberfläche des Lochs (1a), Plattieren einer Metall schicht (7) auf der inneren Oberfläche des Lochs (1a) und auf der Oberfläche der aufgedampften Metallschicht (8) durch stromloses Plattieren, Elektroplattieren einer Me tallschicht (9) mit einem niedrigen Widerstand auf der stromlos plattierten Metallschicht (7), Polieren der rück seitigen Oberfläche des Substrats (1), bis das Loch (1a) das Substrat (1) durchdringt, und Ausbilden einer Metall schicht (11) mit einem niedrigen Widerstand über der rück seitigen Oberfläche des Substrats (1), die die elektro plattierte Metallschicht (9) elektrisch kontaktiert. In diesem Verfahren kann, da die innere Oberfläche des Lochs (1a) vollständig mit der aufgedampften Metallschicht (8) und der stromlos plattierten Schicht (7) bedeckt ist, eine dicke Metallschicht (9) mit niedrigem Widerstand ohne Un gleichmäßigkeit über der inneren Oberfläche des Lochs aus gebildet werden. Des weiteren wird, da die bedampfte Me tallschicht (8) und die stromlos plattierte Metallschicht (7) eine gute Adhäsion zu der inneren Oberfläche des Lochs aufweisen, die elektroplattierte Metallschicht (9) mit einem niedrigen Widerstand mit einer guten Adhäsion zu der inneren Oberfläche des Lochs durch die aufgedampfte Metall schicht (8) und die stromlos plattierte Metallschicht (7) ausgebildet.
Ausbilden eines Lochs (1a) in einem Substrat (14, das ge genüberliegende vorderseitige und rückseitige Oberflächen aufweist, Aufdampfen einer Metallschicht (8) auf der inne ren Oberfläche des Lochs (1a), Plattieren einer Metall schicht (7) auf der inneren Oberfläche des Lochs (1a) und auf der Oberfläche der aufgedampften Metallschicht (8) durch stromloses Plattieren, Elektroplattieren einer Me tallschicht (9) mit einem niedrigen Widerstand auf der stromlos plattierten Metallschicht (7), Polieren der rück seitigen Oberfläche des Substrats (1), bis das Loch (1a) das Substrat (1) durchdringt, und Ausbilden einer Metall schicht (11) mit einem niedrigen Widerstand über der rück seitigen Oberfläche des Substrats (1), die die elektro plattierte Metallschicht (9) elektrisch kontaktiert. In diesem Verfahren kann, da die innere Oberfläche des Lochs (1a) vollständig mit der aufgedampften Metallschicht (8) und der stromlos plattierten Schicht (7) bedeckt ist, eine dicke Metallschicht (9) mit niedrigem Widerstand ohne Un gleichmäßigkeit über der inneren Oberfläche des Lochs aus gebildet werden. Des weiteren wird, da die bedampfte Me tallschicht (8) und die stromlos plattierte Metallschicht (7) eine gute Adhäsion zu der inneren Oberfläche des Lochs aufweisen, die elektroplattierte Metallschicht (9) mit einem niedrigen Widerstand mit einer guten Adhäsion zu der inneren Oberfläche des Lochs durch die aufgedampfte Metall schicht (8) und die stromlos plattierte Metallschicht (7) ausgebildet.
Claims (19)
1. Durchgangslochstruktur (Fig. 1(d)) in einem eine Ober
fläche aufweisenden Substrat (1) mit:
[1] einem Durchgangsloch (1b), das das Substrat (1) durch dringt und das eine innere Oberfläche aufweist;
[2] einer aufgedampften oder aufgesprühten oder aufgestäub ten Metallschicht (8), die auf einem Teil der Oberflä che des Substrats (1) und auf einer inneren Oberfläche des Durchgangslochs (1b) angeordnet ist;
[3] einer stromlos plattierten oder aufgetragenen Metall schicht (7), die auf der aufgedampften Metallschicht (8) und auf der inneren Oberfläche des Durchgangslochs 1(b) angeordnet ist; und
[4] einer elektroplattierten oder elektrisch aufgetragenen Metallschicht (9), die auf der stromlos plattierten Me tallschicht (7) angeordnet ist.
[1] einem Durchgangsloch (1b), das das Substrat (1) durch dringt und das eine innere Oberfläche aufweist;
[2] einer aufgedampften oder aufgesprühten oder aufgestäub ten Metallschicht (8), die auf einem Teil der Oberflä che des Substrats (1) und auf einer inneren Oberfläche des Durchgangslochs (1b) angeordnet ist;
[3] einer stromlos plattierten oder aufgetragenen Metall schicht (7), die auf der aufgedampften Metallschicht (8) und auf der inneren Oberfläche des Durchgangslochs 1(b) angeordnet ist; und
[4] einer elektroplattierten oder elektrisch aufgetragenen Metallschicht (9), die auf der stromlos plattierten Me tallschicht (7) angeordnet ist.
2. Durchgangslochstruktur (Fig. 3(c)) in einem eine Ober
fläche aufweisenden Substrat mit:
[1] einem Durchgangsloch (1b), das das Substrat (1) durch dringt und das eine innere Oberfläche aufweist;
[2] einer stromlos plattierten Metallschicht (7), die auf der inneren Oberfläche des Durchgangslochs (1b) ange ordnet ist;
[3] einer aufgedampften Metallschicht (8), die auf einem Teil der Oberfläche des Substrats (1) und auf der stromlos plattierten Metallschicht (7) angeordnet ist; und
[4] einer elektroplattierten Metallschicht (9), die auf der stromlos plattierten Metallschicht (7) und auf der auf gedampften Metallschicht (8) angeordnet ist.
[1] einem Durchgangsloch (1b), das das Substrat (1) durch dringt und das eine innere Oberfläche aufweist;
[2] einer stromlos plattierten Metallschicht (7), die auf der inneren Oberfläche des Durchgangslochs (1b) ange ordnet ist;
[3] einer aufgedampften Metallschicht (8), die auf einem Teil der Oberfläche des Substrats (1) und auf der stromlos plattierten Metallschicht (7) angeordnet ist; und
[4] einer elektroplattierten Metallschicht (9), die auf der stromlos plattierten Metallschicht (7) und auf der auf gedampften Metallschicht (8) angeordnet ist.
3. Durchgangslochstruktur nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß das Durchgangsloch (1b) eine Tiefe
und eine Öffnungsbreite in einem Seitenverhältnis
(Tiefe/Öffnungsbreite) aufweist, das größer als 5/3
ist.
4. Durchgangslochstruktur nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die aufgedampfte
Metallschicht (8) eine erste Metallschicht, die entwe
der Ti, Cr oder Ni umfaßt und eine gute Adhäsion zu der
inneren Oberfläche des Durchgangslochs (1b) aufweist,
und eine zweite Metallschicht umfaßt, die einen niedri
gen Widerstand aufweist und auf der ersten Metall
schicht angeordnet ist.
5. Durchgangslochstruktur nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die stromlos
plattierte Metallschicht (7) eine stromlos plattierte
Ni-Basislegierungsschicht ist.
6. Durchgangslochstruktur nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die elektroplat
tierte Metallschicht (9) eine elektroplattierte Au-
Schicht ist.
7. Verfahren zum Herstellen einer Durchgangslochstruktur
(Fig. 1(a)-1(d)) in einem gegenüberliegende Oberflä
chen aufweisenden Substrat (1), das die folgenden
Schritte aufweist:
[a] Ausbilden eines Lochs (1a) in einem vorgeschriebenen Bereich des Substrats (1), wobei das Loch (1a) eine vorgeschriebene Tiefe von der vorderseitigen Oberfläche und eine innere Oberfläche aufweist;
[b] Aufdampfen einer Metallschicht (8) auf die innere Ober fläche des Lochs (1a);
[c] Plattieren einer Metallschicht (7) auf die innere Ober fläche des Lochs (1a) und auf die aufgedampfte Metall schicht (8) durch stromloses Plattieren; und
[d] Elektroplattieren einer Metallschicht (9) mit einem niedrigen Widerstand auf die stromlos plattierte Me tallschicht (7).
[a] Ausbilden eines Lochs (1a) in einem vorgeschriebenen Bereich des Substrats (1), wobei das Loch (1a) eine vorgeschriebene Tiefe von der vorderseitigen Oberfläche und eine innere Oberfläche aufweist;
[b] Aufdampfen einer Metallschicht (8) auf die innere Ober fläche des Lochs (1a);
[c] Plattieren einer Metallschicht (7) auf die innere Ober fläche des Lochs (1a) und auf die aufgedampfte Metall schicht (8) durch stromloses Plattieren; und
[d] Elektroplattieren einer Metallschicht (9) mit einem niedrigen Widerstand auf die stromlos plattierte Me tallschicht (7).
8. Verfahren zum Herstellen einer Durchgangslochstruktur
nach Anspruch 7, dadurch gekennzeichnet, daß:
im Schritt [b] die Metallschicht (8) ebenso auf einen Teil der vorderseitigen Oberfläche des Substrats (1) aufgedampft wird;
im Schritt [c] das Plattieren der Metallschicht (7) auf die innere Oberfläche des Lochs (1a) an einer Stelle, an der die aufgedampfte Metallschicht (8) fehlt, und auf einen Abschnitt dem aufgedampften Metallschicht (8) selektiv unter Verwendung der aufgedampften Metall schicht (8) als Katalysator durchgeführt wird, um eine Verdrahtungsschicht zu bilden; und
im Schritt [d] das Elektroplattieren unter Verwendung der aufgedampften Metallschicht (8) und der stromlos plattierten Metallschicht (7) als Einspeisungsschichten durchgeführt wird.
im Schritt [b] die Metallschicht (8) ebenso auf einen Teil der vorderseitigen Oberfläche des Substrats (1) aufgedampft wird;
im Schritt [c] das Plattieren der Metallschicht (7) auf die innere Oberfläche des Lochs (1a) an einer Stelle, an der die aufgedampfte Metallschicht (8) fehlt, und auf einen Abschnitt dem aufgedampften Metallschicht (8) selektiv unter Verwendung der aufgedampften Metall schicht (8) als Katalysator durchgeführt wird, um eine Verdrahtungsschicht zu bilden; und
im Schritt [d] das Elektroplattieren unter Verwendung der aufgedampften Metallschicht (8) und der stromlos plattierten Metallschicht (7) als Einspeisungsschichten durchgeführt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
die aufgedampfte Metallschicht (8) durch Aufdampfen ei
ner ersten Metallschicht, die eine gute Adhäsion zu der
inneren Oberfläche des Lochs (1a) aufweist, auf die in
nere Oberfläche des Lochs (1a) und anschließendes Auf
dampfen einer zweiten Metallschicht, die einen niedri
gen Widerstand aufweist, auf die erste aufgedampfte Me
tallschicht ausgebildet wird.
10. Verfahren zum Herstellen einer Durchgangslochstruktur
(Fig. 2(a)-2(c) und 3(a)-3(c)) in einem gegenüber
liegende vorderseitige und rückseitige Oberflächen auf
weisenden Substrat (1), das die folgenden Schritte auf
weist:
[a] Ausbilden eines Lochs (1a) in einem vorgeschriebenen Bereich des Substrats (1), wobei das Loch (1a) eine vorgeschriebene Tiefe von der vorderseitigen Oberfläche des Substrats (1) und eine innere Oberfläche aufweist;
[b] Plattieren einer Metallschicht (7) auf die innere Ober fläche des Lochs (1a) durch stromloses Plattieren;
[c] Aufdampfen einer Metallschicht (8) auf die vorderseiti ge Oberfläche des Substrats (1) und auf die stromlos plattierte Metallschicht (7); und
[d] Elektroplattieren einer Metallschicht (9) mit einem niedrigen Widerstand auf die aufgedampfte Metallschicht (8) und auf die stromlos plattierte Metallschicht (7) unter Verwendung der aufgedampften Metallschicht (8) und der stromlos plattierten Metallschicht (7) als Ein speisungsschichten.
[a] Ausbilden eines Lochs (1a) in einem vorgeschriebenen Bereich des Substrats (1), wobei das Loch (1a) eine vorgeschriebene Tiefe von der vorderseitigen Oberfläche des Substrats (1) und eine innere Oberfläche aufweist;
[b] Plattieren einer Metallschicht (7) auf die innere Ober fläche des Lochs (1a) durch stromloses Plattieren;
[c] Aufdampfen einer Metallschicht (8) auf die vorderseiti ge Oberfläche des Substrats (1) und auf die stromlos plattierte Metallschicht (7); und
[d] Elektroplattieren einer Metallschicht (9) mit einem niedrigen Widerstand auf die aufgedampfte Metallschicht (8) und auf die stromlos plattierte Metallschicht (7) unter Verwendung der aufgedampften Metallschicht (8) und der stromlos plattierten Metallschicht (7) als Ein speisungsschichten.
11. Verfahren zum Herstellen einer Durchgangslochstruktur
(Fig. 7(a)-7(c) und 8(a)-8(c)) nach Anspruch 10, da
durch gekennzeichnet, daß:
der Schritt [a] die folgenden Schritte aufweist:
[a-1] Ausbilden eines Isolationsfilms (2) auf der vor derseitigen Oberfläche des Substrats (1);
[a-2] selektives Ätzen von Abschnitten des Isolations films (2) und des Substrats (1) durch anisotropes Ätzen, wodurch eine Öffnung in einem vorgeschrie benen Bereich des Isolationsfilms (2) und ein der Öffnung des Isolationsfilms (2) gegenüberliegen des Loch (1a) in dem Substrat (1) ausgebildet wird; und
[a-3] selektives Ätzen des Substrats (1) an der inneren Oberfläche des Lochs (1a) durch isotropes Ätzen, um die Breite des Lochs (1a) zu erhöhen;
der Schritt [b] die folgenden Schritte aufweist:
[b-1] selektives Plattieren einer Metallschicht (7) auf die innere Oberfläche des Lochs (1a) unter Ver wendung des die Öffnung als Maske aufweisenden Isolationsfilms (2) durch stromloses Plattieren; und
[b-2] selektives Entfernen eines Abschnitts des Isola tionsfilms (2), der die stromlos plattierte Me tallschicht (7) kontaktiert; und
im Schritt [c] die Metallschicht (8) selektiv auf den Isolationsfilm (2) und auf die stromlos plattierte Me tallschicht (7) aufgedampft wird.
der Schritt [a] die folgenden Schritte aufweist:
[a-1] Ausbilden eines Isolationsfilms (2) auf der vor derseitigen Oberfläche des Substrats (1);
[a-2] selektives Ätzen von Abschnitten des Isolations films (2) und des Substrats (1) durch anisotropes Ätzen, wodurch eine Öffnung in einem vorgeschrie benen Bereich des Isolationsfilms (2) und ein der Öffnung des Isolationsfilms (2) gegenüberliegen des Loch (1a) in dem Substrat (1) ausgebildet wird; und
[a-3] selektives Ätzen des Substrats (1) an der inneren Oberfläche des Lochs (1a) durch isotropes Ätzen, um die Breite des Lochs (1a) zu erhöhen;
der Schritt [b] die folgenden Schritte aufweist:
[b-1] selektives Plattieren einer Metallschicht (7) auf die innere Oberfläche des Lochs (1a) unter Ver wendung des die Öffnung als Maske aufweisenden Isolationsfilms (2) durch stromloses Plattieren; und
[b-2] selektives Entfernen eines Abschnitts des Isola tionsfilms (2), der die stromlos plattierte Me tallschicht (7) kontaktiert; und
im Schritt [c] die Metallschicht (8) selektiv auf den Isolationsfilm (2) und auf die stromlos plattierte Me tallschicht (7) aufgedampft wird.
12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch
gekennzeichnet, daß das Loch (1a) eine Tiefe und eine
Öffnungsbreite in einem Seitenverhältnis
(Tiefe/Öffnungsbreite) aufweist, das größer als 5/3
ist.
13. Verfahren nach einem der Ansprüche 7 bis 12, dadurch
gekennzeichnet, daß die stromlos plattierte Metall
schicht (7) eine stromlos plattierte Ni-Basislegie
rungsschicht ist.
14. Verfahren nach Anspruch 10 oder 11, dadurch gekenn
zeichnet, daß die stromlos plattierte Metallschicht (7)
durch stromloses Plattieren einer Ni-Basislegierungs
schicht auf die innere Oberfläche des Lochs (1a) unter
Verwendung einer am Boden des Lochs (1a) selektiv auf
gedampften Pd-Schicht (6) als Katalysator ausgebildet
wird.
15. Verfahren nach einem der Ansprüche 10, 11 oder 14, da
durch gekennzeichnet, daß die aufgedampfte Metall
schicht (8) durch Aufdampfen eines ersten Metalls, das
eine gute Adhäsion zu der Oberfläche des Substrats (1)
und zu der Oberfläche der stromlos plattierten Metall
schicht (7) aufweist und anschließendes Aufdampfen ei
nes zweiten Metalls, das einen niedrigen Widerstand
aufweist, auf das aufgedampfte erste Metall ausgebildet
wird.
16. Verfahren nach einem der Ansprüche 7 bis 15, dadurch
gekennzeichnet, daß die elektroplattierte Metallschicht
(9) eine elektroplattierte Au-Schicht ist.
17. Verfahren nach Anspruch 13 oder 14, dadurch gekenn
zeichnet, daß die Oberfläche der elektroplattierten Ni-
Basislegierungsschicht (9) durch einen stromlos plat
tierten Ersatztyp aus Au ersetzt wird.
18. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß
das erste Metall entweder Ti, Cr oder Ni und das zweite
Metall Au ist.
19. Verfahren nach Anspruch einem der Ansprüche 7 bis 18,
dadurch gekennzeichnet, daß es nach dem Schritt [d] die
folgenden Schritte aufweist:
[e] Polieren der rückseitigen Oberfläche des Substrats (1), bis das Loch (1a) die Oberfläche durchdringt; und
[f] Ausbilden einer die elektroplattierte Metallschicht (9) elektrisch kontaktierenden Metallschicht (11) mit einem niedrigen Widerstand über der rückseitigen Oberfläche des Substrats (1).
[e] Polieren der rückseitigen Oberfläche des Substrats (1), bis das Loch (1a) die Oberfläche durchdringt; und
[f] Ausbilden einer die elektroplattierte Metallschicht (9) elektrisch kontaktierenden Metallschicht (11) mit einem niedrigen Widerstand über der rückseitigen Oberfläche des Substrats (1).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33082293A JPH07193214A (ja) | 1993-12-27 | 1993-12-27 | バイアホール及びその形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4446881A1 DE4446881A1 (de) | 1995-06-29 |
DE4446881C2 true DE4446881C2 (de) | 1997-05-07 |
Family
ID=18236938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944446881 Expired - Fee Related DE4446881C2 (de) | 1993-12-27 | 1994-12-27 | Durchgangslochstruktur und ihr Herstellungsverfahren |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH07193214A (de) |
DE (1) | DE4446881C2 (de) |
GB (1) | GB2285174A (de) |
Families Citing this family (97)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3724110B2 (ja) | 1997-04-24 | 2005-12-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
US7244677B2 (en) | 1998-02-04 | 2007-07-17 | Semitool. Inc. | Method for filling recessed micro-structures with metallization in the production of a microelectronic device |
TW593731B (en) | 1998-03-20 | 2004-06-21 | Semitool Inc | Apparatus for applying a metal structure to a workpiece |
US6197181B1 (en) | 1998-03-20 | 2001-03-06 | Semitool, Inc. | Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece |
US6565729B2 (en) | 1998-03-20 | 2003-05-20 | Semitool, Inc. | Method for electrochemically depositing metal on a semiconductor workpiece |
KR100654413B1 (ko) | 1998-04-30 | 2006-12-05 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판의 도금방법 |
US7033463B1 (en) | 1998-08-11 | 2006-04-25 | Ebara Corporation | Substrate plating method and apparatus |
US6258223B1 (en) * | 1999-07-09 | 2001-07-10 | Applied Materials, Inc. | In-situ electroless copper seed layer enhancement in an electroplating system |
JP2001181854A (ja) * | 1999-12-22 | 2001-07-03 | Ebara Corp | 無電解めっき液及びこれを用いた配線形成方法 |
JP2003045875A (ja) | 2001-07-30 | 2003-02-14 | Nec Kagobutsu Device Kk | 半導体装置およびその製造方法 |
US6824666B2 (en) | 2002-01-28 | 2004-11-30 | Applied Materials, Inc. | Electroless deposition method over sub-micron apertures |
US7138014B2 (en) | 2002-01-28 | 2006-11-21 | Applied Materials, Inc. | Electroless deposition apparatus |
US6905622B2 (en) | 2002-04-03 | 2005-06-14 | Applied Materials, Inc. | Electroless deposition method |
US6899816B2 (en) | 2002-04-03 | 2005-05-31 | Applied Materials, Inc. | Electroless deposition method |
JP4138372B2 (ja) * | 2002-06-07 | 2008-08-27 | 弘明 新妻 | 物理量検出器及び物理量検出器の製造方法 |
US7025866B2 (en) | 2002-08-21 | 2006-04-11 | Micron Technology, Inc. | Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces |
US6821909B2 (en) | 2002-10-30 | 2004-11-23 | Applied Materials, Inc. | Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application |
US7654221B2 (en) | 2003-10-06 | 2010-02-02 | Applied Materials, Inc. | Apparatus for electroless deposition of metals onto semiconductor substrates |
US7827930B2 (en) | 2004-01-26 | 2010-11-09 | Applied Materials, Inc. | Apparatus for electroless deposition of metals onto semiconductor substrates |
US20050230350A1 (en) | 2004-02-26 | 2005-10-20 | Applied Materials, Inc. | In-situ dry clean chamber for front end of line fabrication |
US20060246217A1 (en) | 2005-03-18 | 2006-11-02 | Weidman Timothy W | Electroless deposition process on a silicide contact |
US7651934B2 (en) | 2005-03-18 | 2010-01-26 | Applied Materials, Inc. | Process for electroless copper deposition |
JP4612534B2 (ja) | 2005-12-01 | 2011-01-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP4637009B2 (ja) * | 2005-12-02 | 2011-02-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2008053429A (ja) * | 2006-08-24 | 2008-03-06 | Fujikura Ltd | 半導体装置 |
US20080261392A1 (en) * | 2007-04-23 | 2008-10-23 | John Trezza | Conductive via formation |
US7867900B2 (en) | 2007-09-28 | 2011-01-11 | Applied Materials, Inc. | Aluminum contact integration on cobalt silicide junction |
JP5532743B2 (ja) | 2009-08-20 | 2014-06-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP5663886B2 (ja) | 2010-02-08 | 2015-02-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
EP2546868B1 (de) * | 2010-03-09 | 2020-01-08 | Invensas Corporation | Verfahren zur herstellung einer halbleitervorrichtung |
US9324576B2 (en) | 2010-05-27 | 2016-04-26 | Applied Materials, Inc. | Selective etch for silicon films |
US8771539B2 (en) | 2011-02-22 | 2014-07-08 | Applied Materials, Inc. | Remotely-excited fluorine and water vapor etch |
US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
US9064815B2 (en) | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
US8771536B2 (en) | 2011-08-01 | 2014-07-08 | Applied Materials, Inc. | Dry-etch for silicon-and-carbon-containing films |
US8679982B2 (en) | 2011-08-26 | 2014-03-25 | Applied Materials, Inc. | Selective suppression of dry-etch rate of materials containing both silicon and oxygen |
US8679983B2 (en) | 2011-09-01 | 2014-03-25 | Applied Materials, Inc. | Selective suppression of dry-etch rate of materials containing both silicon and nitrogen |
US8927390B2 (en) | 2011-09-26 | 2015-01-06 | Applied Materials, Inc. | Intrench profile |
US8808563B2 (en) | 2011-10-07 | 2014-08-19 | Applied Materials, Inc. | Selective etch of silicon by way of metastable hydrogen termination |
WO2013070436A1 (en) | 2011-11-08 | 2013-05-16 | Applied Materials, Inc. | Methods of reducing substrate dislocation during gapfill processing |
US9373517B2 (en) | 2012-08-02 | 2016-06-21 | Applied Materials, Inc. | Semiconductor processing with DC assisted RF power for improved control |
US9034770B2 (en) | 2012-09-17 | 2015-05-19 | Applied Materials, Inc. | Differential silicon oxide etch |
US9023734B2 (en) | 2012-09-18 | 2015-05-05 | Applied Materials, Inc. | Radical-component oxide etch |
US9390937B2 (en) | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
US8765574B2 (en) | 2012-11-09 | 2014-07-01 | Applied Materials, Inc. | Dry etch process |
US8969212B2 (en) | 2012-11-20 | 2015-03-03 | Applied Materials, Inc. | Dry-etch selectivity |
US9064816B2 (en) | 2012-11-30 | 2015-06-23 | Applied Materials, Inc. | Dry-etch for selective oxidation removal |
US8980763B2 (en) | 2012-11-30 | 2015-03-17 | Applied Materials, Inc. | Dry-etch for selective tungsten removal |
US9111877B2 (en) | 2012-12-18 | 2015-08-18 | Applied Materials, Inc. | Non-local plasma oxide etch |
US8921234B2 (en) | 2012-12-21 | 2014-12-30 | Applied Materials, Inc. | Selective titanium nitride etching |
US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
US9040422B2 (en) | 2013-03-05 | 2015-05-26 | Applied Materials, Inc. | Selective titanium nitride removal |
US8801952B1 (en) | 2013-03-07 | 2014-08-12 | Applied Materials, Inc. | Conformal oxide dry etch |
US10170282B2 (en) | 2013-03-08 | 2019-01-01 | Applied Materials, Inc. | Insulated semiconductor faceplate designs |
US20140271097A1 (en) | 2013-03-15 | 2014-09-18 | Applied Materials, Inc. | Processing systems and methods for halide scavenging |
US8895449B1 (en) | 2013-05-16 | 2014-11-25 | Applied Materials, Inc. | Delicate dry clean |
US9114438B2 (en) | 2013-05-21 | 2015-08-25 | Applied Materials, Inc. | Copper residue chamber clean |
US9493879B2 (en) | 2013-07-12 | 2016-11-15 | Applied Materials, Inc. | Selective sputtering for pattern transfer |
US9773648B2 (en) | 2013-08-30 | 2017-09-26 | Applied Materials, Inc. | Dual discharge modes operation for remote plasma |
US8956980B1 (en) | 2013-09-16 | 2015-02-17 | Applied Materials, Inc. | Selective etch of silicon nitride |
US8951429B1 (en) | 2013-10-29 | 2015-02-10 | Applied Materials, Inc. | Tungsten oxide processing |
US9236265B2 (en) | 2013-11-04 | 2016-01-12 | Applied Materials, Inc. | Silicon germanium processing |
US9576809B2 (en) | 2013-11-04 | 2017-02-21 | Applied Materials, Inc. | Etch suppression with germanium |
US9520303B2 (en) | 2013-11-12 | 2016-12-13 | Applied Materials, Inc. | Aluminum selective etch |
JP6277693B2 (ja) * | 2013-11-29 | 2018-02-14 | 三菱電機株式会社 | 半導体装置 |
US9245762B2 (en) | 2013-12-02 | 2016-01-26 | Applied Materials, Inc. | Procedure for etch rate consistency |
US9117855B2 (en) | 2013-12-04 | 2015-08-25 | Applied Materials, Inc. | Polarity control for remote plasma |
US9263278B2 (en) | 2013-12-17 | 2016-02-16 | Applied Materials, Inc. | Dopant etch selectivity control |
US9287095B2 (en) | 2013-12-17 | 2016-03-15 | Applied Materials, Inc. | Semiconductor system assemblies and methods of operation |
US9190293B2 (en) | 2013-12-18 | 2015-11-17 | Applied Materials, Inc. | Even tungsten etch for high aspect ratio trenches |
US9287134B2 (en) | 2014-01-17 | 2016-03-15 | Applied Materials, Inc. | Titanium oxide etch |
US9396989B2 (en) | 2014-01-27 | 2016-07-19 | Applied Materials, Inc. | Air gaps between copper lines |
US9293568B2 (en) | 2014-01-27 | 2016-03-22 | Applied Materials, Inc. | Method of fin patterning |
US9385028B2 (en) | 2014-02-03 | 2016-07-05 | Applied Materials, Inc. | Air gap process |
US9299575B2 (en) | 2014-03-17 | 2016-03-29 | Applied Materials, Inc. | Gas-phase tungsten etch |
US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
US9299538B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
US9136273B1 (en) | 2014-03-21 | 2015-09-15 | Applied Materials, Inc. | Flash gate air gap |
US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
US9847289B2 (en) | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
US9406523B2 (en) | 2014-06-19 | 2016-08-02 | Applied Materials, Inc. | Highly selective doped oxide removal method |
US9378969B2 (en) | 2014-06-19 | 2016-06-28 | Applied Materials, Inc. | Low temperature gas-phase carbon removal |
US9425058B2 (en) | 2014-07-24 | 2016-08-23 | Applied Materials, Inc. | Simplified litho-etch-litho-etch process |
US9159606B1 (en) | 2014-07-31 | 2015-10-13 | Applied Materials, Inc. | Metal air gap |
US9496167B2 (en) | 2014-07-31 | 2016-11-15 | Applied Materials, Inc. | Integrated bit-line airgap formation and gate stack post clean |
US9378978B2 (en) | 2014-07-31 | 2016-06-28 | Applied Materials, Inc. | Integrated oxide recess and floating gate fin trimming |
US9165786B1 (en) | 2014-08-05 | 2015-10-20 | Applied Materials, Inc. | Integrated oxide and nitride recess for better channel contact in 3D architectures |
US9659753B2 (en) | 2014-08-07 | 2017-05-23 | Applied Materials, Inc. | Grooved insulator to reduce leakage current |
US9553102B2 (en) | 2014-08-19 | 2017-01-24 | Applied Materials, Inc. | Tungsten separation |
US9355856B2 (en) | 2014-09-12 | 2016-05-31 | Applied Materials, Inc. | V trench dry etch |
JP6272431B2 (ja) * | 2016-10-04 | 2018-01-31 | ラピスセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
JP6863574B2 (ja) * | 2017-02-22 | 2021-04-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
KR102656701B1 (ko) * | 2018-10-04 | 2024-04-11 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
JP7409031B2 (ja) | 2019-11-18 | 2024-01-09 | Toppanホールディングス株式会社 | ガラスコア多層配線基板及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0388563B1 (de) * | 1989-03-24 | 1994-12-14 | STMicroelectronics, Inc. | Verfahren zum Herstellen eines Kontaktes/VIA |
-
1993
- 1993-12-27 JP JP33082293A patent/JPH07193214A/ja active Pending
-
1994
- 1994-12-15 GB GB9425339A patent/GB2285174A/en not_active Withdrawn
- 1994-12-27 DE DE19944446881 patent/DE4446881C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4446881A1 (de) | 1995-06-29 |
GB9425339D0 (en) | 1995-02-15 |
GB2285174A (en) | 1995-06-28 |
JPH07193214A (ja) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4446881C2 (de) | Durchgangslochstruktur und ihr Herstellungsverfahren | |
DE3339957C2 (de) | ||
DE4292563C1 (de) | Verfahren zur Metallisierung von Substraten unter Verwendung einer Verarmungsreaktions-Metalloxid-Reduzierung | |
DE4301408C2 (de) | Verfahren zur Herstellung von Halbleiterchips | |
DE3340563C2 (de) | Schichtkondensator und Verfahren zur Herstellung desselben | |
DE4214391C2 (de) | Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung | |
DE19811042A1 (de) | Halbleiterbauelement, Verfahren zu seiner Herstellung und dafür verwendetes Ätzmittel | |
DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
DE102008052470B4 (de) | Verfahren zum Prozessieren eines Kontaktpads und Verfahren zum Herstellen eines integrierten Schaltkreiselementes | |
DE2729030A1 (de) | Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen | |
DE19745575A1 (de) | Struktur einer Anschlußelektrode und Verfahren für ihre Bildung | |
EP0024572B1 (de) | Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate | |
DE1809115A1 (de) | Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen | |
DE102008047916A1 (de) | Halbleiterbauelement mit Mehrfachschichtmetallisierung | |
DE3043289A1 (de) | Herstellungverfahren fuer eine halbleitereinrichtung | |
DE2709933A1 (de) | Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen | |
DE10158809B4 (de) | Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn | |
DE10146353B4 (de) | Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur | |
EP0644589B1 (de) | Verfahren zur Kontaktlochauffüllung in einem Halbleiterschichtaufbau | |
DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
DE10308275A1 (de) | Strahlungsresistentes Halbleiterbauteil | |
DE1589695A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte | |
DE102004047522B3 (de) | Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben | |
DE19843624C1 (de) | Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE1917058A1 (de) | Halbleiter mit Schottky-Sperrschicht sowie Verfahren zum Herstellen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |