JP4612534B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4612534B2 JP4612534B2 JP2005347487A JP2005347487A JP4612534B2 JP 4612534 B2 JP4612534 B2 JP 4612534B2 JP 2005347487 A JP2005347487 A JP 2005347487A JP 2005347487 A JP2005347487 A JP 2005347487A JP 4612534 B2 JP4612534 B2 JP 4612534B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sic substrate
- semiconductor device
- forming
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 16
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000003054 catalyst Substances 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 24
- 238000007747 plating Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 1
- XTXRWKRVRITETP-UHFFFAOYSA-N Vinyl acetate Chemical compound CC(=O)OC=C XTXRWKRVRITETP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 150000003505 terpenes Chemical class 0.000 description 1
- 235000007586 terpenes Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
本実施の形態に係る半導体装置の製造方法について説明する。この半導体装置は、SiC基板を用いて形成される。SiC基板は表面および裏面を有し、表面側には、高周波用トランジスタ等のGaN系半導体素子が形成されている。まず、この基板に形成された素子を保護するため、SiC基板の表面(素子形成面)に、レジスト膜を塗布する。
本実施の形態に係る半導体装置の製造方法について説明する。本実施の形態では、実施の形態1と異なる点を中心に説明する。まず、実施の形態1と同様にSiC基板を用いて、支持基板1にSiC基板2の表面側を貼り付ける工程(図1参照)から、レジストパターン5を除去するまでの工程(図5参照)を行う。
Claims (5)
- 第1の面および第2の面を有するSiC基板の前記第1の面上に、第1金属パターンを形成する工程と、
前記第1金属パターンの上面にPd膜を形成する工程と、
前記Pd膜の上面に、前記Pd膜を触媒として、無電解メッキ法によりNi膜を形成する工程と、
前記Ni膜をマスクとして前記SiC基板をエッチングして、前記SiC基板を貫通するバイアホールを形成する工程と、
前記バイアホールの内面に金属膜を形成する工程と、
を含み、
前記第1金属パターンは、下層から順に第1のTi膜、第1のAu膜を積層した積層パターンであることを特徴とする半導体装置の製造方法。 - 第1の面および第2の面を有するSiC基板の前記第1の面上に、第1金属パターンを形成する工程と、
前記第1金属パターンの上面に、前記第1金属パターンを電極として、電解メッキ法によりNi膜を形成する工程と、
前記Ni膜をマスクとして前記SiC基板をエッチングして、前記SiC基板を貫通するバイアホールを形成する工程と、
前記バイアホールの内面に金属膜を形成する工程と、
を含み、
前記第1金属パターンは、下層から順に第1のTi膜、第1のAu膜を積層した積層パターンであることを特徴とする半導体装置の製造方法。 - 前記第1金属パターンを形成する工程の前に、前記SiC基板の前記第1の面に凹凸を形成する工程を行うことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記バイアホールの内面に形成する前記金属膜は、下層から順に第2のTi膜、第2のAu膜を積層した積層膜であることを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
- 前記第2のTi膜は、前記Ni膜を覆うように形成することを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005347487A JP4612534B2 (ja) | 2005-12-01 | 2005-12-01 | 半導体装置の製造方法 |
US11/472,384 US7288486B2 (en) | 2005-12-01 | 2006-06-22 | Method for manufacturing semiconductor device having via holes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005347487A JP4612534B2 (ja) | 2005-12-01 | 2005-12-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007157806A JP2007157806A (ja) | 2007-06-21 |
JP4612534B2 true JP4612534B2 (ja) | 2011-01-12 |
Family
ID=38119339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005347487A Expired - Fee Related JP4612534B2 (ja) | 2005-12-01 | 2005-12-01 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7288486B2 (ja) |
JP (1) | JP4612534B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5232511B2 (ja) * | 2008-03-24 | 2013-07-10 | 株式会社アドバンテスト | 基板加工方法 |
JP5347342B2 (ja) * | 2008-06-10 | 2013-11-20 | 富士通株式会社 | 半導体装置の製造方法 |
JP5386962B2 (ja) * | 2008-12-12 | 2014-01-15 | 三菱電機株式会社 | エッチング方法およびエッチング方法を用いた半導体装置の製造方法 |
JP5566803B2 (ja) * | 2010-07-21 | 2014-08-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
JP5649355B2 (ja) * | 2010-07-28 | 2015-01-07 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及びその製造方法 |
JP5795970B2 (ja) * | 2012-03-01 | 2015-10-14 | Nttエレクトロニクス株式会社 | ボンディングパッド電極形成方法 |
GB201217712D0 (en) * | 2012-10-03 | 2012-11-14 | Spts Technologies Ltd | methods of plasma etching |
JP6169500B2 (ja) * | 2014-01-31 | 2017-07-26 | 東京エレクトロン株式会社 | 無電解めっき方法、無電解めっき装置および記憶媒体 |
JP6887125B2 (ja) * | 2017-04-11 | 2021-06-16 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0352239A (ja) * | 1989-07-20 | 1991-03-06 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JPH07161723A (ja) * | 1993-12-09 | 1995-06-23 | Oki Electric Ind Co Ltd | 金属パターンの形成方法 |
JP2003530716A (ja) * | 2000-04-11 | 2003-10-14 | クリー インコーポレイテッド | 炭化珪素においてビアを形成する方法、及び得られるデバイスと回路 |
JP2005322811A (ja) * | 2004-05-10 | 2005-11-17 | Eudyna Devices Inc | 半導体装置および半導体装置の製造方法 |
JP2006073922A (ja) * | 2004-09-06 | 2006-03-16 | Shindengen Electric Mfg Co Ltd | SiC半導体装置およびSiC半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03163835A (ja) | 1989-11-21 | 1991-07-15 | Nec Corp | バイアホール電極構造 |
JPH05175247A (ja) | 1991-12-26 | 1993-07-13 | Nikko Kyodo Co Ltd | 半導体装置の製造方法 |
JPH07193214A (ja) | 1993-12-27 | 1995-07-28 | Mitsubishi Electric Corp | バイアホール及びその形成方法 |
US5571374A (en) * | 1995-10-02 | 1996-11-05 | Motorola | Method of etching silicon carbide |
JP4264992B2 (ja) | 1997-05-28 | 2009-05-20 | ソニー株式会社 | 半導体装置の製造方法 |
US6239033B1 (en) * | 1998-05-28 | 2001-05-29 | Sony Corporation | Manufacturing method of semiconductor device |
US6362495B1 (en) * | 1998-03-05 | 2002-03-26 | Purdue Research Foundation | Dual-metal-trench silicon carbide Schottky pinch rectifier |
JP2002217197A (ja) | 2001-01-18 | 2002-08-02 | Sony Corp | 半導体装置 |
US7470967B2 (en) * | 2004-03-12 | 2008-12-30 | Semisouth Laboratories, Inc. | Self-aligned silicon carbide semiconductor devices and methods of making the same |
-
2005
- 2005-12-01 JP JP2005347487A patent/JP4612534B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-22 US US11/472,384 patent/US7288486B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0352239A (ja) * | 1989-07-20 | 1991-03-06 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JPH07161723A (ja) * | 1993-12-09 | 1995-06-23 | Oki Electric Ind Co Ltd | 金属パターンの形成方法 |
JP2003530716A (ja) * | 2000-04-11 | 2003-10-14 | クリー インコーポレイテッド | 炭化珪素においてビアを形成する方法、及び得られるデバイスと回路 |
JP2005322811A (ja) * | 2004-05-10 | 2005-11-17 | Eudyna Devices Inc | 半導体装置および半導体装置の製造方法 |
JP2006073922A (ja) * | 2004-09-06 | 2006-03-16 | Shindengen Electric Mfg Co Ltd | SiC半導体装置およびSiC半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070128852A1 (en) | 2007-06-07 |
US7288486B2 (en) | 2007-10-30 |
JP2007157806A (ja) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4612534B2 (ja) | 半導体装置の製造方法 | |
JP4286497B2 (ja) | 半導体装置の製造方法 | |
US5731243A (en) | Method of cleaning residue on a semiconductor wafer bonding pad | |
KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
KR20060041983A (ko) | 반도체 장치의 제조 방법 | |
JP2006229112A (ja) | 半導体装置およびその製造方法 | |
JP2007180395A (ja) | 半導体装置の製造方法 | |
US9768120B2 (en) | Semiconductor device assembly including a chip carrier, semiconductor wafer and method of manufacturing a semiconductor device | |
US20080182387A1 (en) | Method of fabricating a semiconductor device employing electroless plating | |
JP5228381B2 (ja) | 半導体装置の製造方法 | |
JP5016321B2 (ja) | サポートプレートの処理方法 | |
JP2007266531A (ja) | 半導体装置の製造方法 | |
JP2007103593A (ja) | 半導体装置及びその製造方法 | |
JP2006286944A (ja) | サブマウント及びその製造方法 | |
JP4797368B2 (ja) | 半導体装置の製造方法 | |
JP2004303915A (ja) | 半導体装置の製造方法 | |
JP4774575B2 (ja) | パターン形成方法 | |
JP2010056258A (ja) | 銅配線基板の製造方法 | |
US6500528B1 (en) | Enhancements in sheet processing and lead formation | |
TWI323288B (en) | Components for a film-forming device and method for cleaning the same | |
JP2983214B1 (ja) | テ―プ形チップサイズパッケ―ジの製造方法、およびテ―プ形チップサイズパッケ―ジ | |
JP4859716B2 (ja) | ウエハ及びその搬送システム | |
JP2016092034A (ja) | 金属セラミック回路基板の製造方法、金属セラミック回路基板、回路基板用基材、及び、回路基板用積層体 | |
JPH09186190A (ja) | 突起電極の構造およびその形成方法 | |
JP2823046B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |