JP5016321B2 - サポートプレートの処理方法 - Google Patents

サポートプレートの処理方法 Download PDF

Info

Publication number
JP5016321B2
JP5016321B2 JP2007042538A JP2007042538A JP5016321B2 JP 5016321 B2 JP5016321 B2 JP 5016321B2 JP 2007042538 A JP2007042538 A JP 2007042538A JP 2007042538 A JP2007042538 A JP 2007042538A JP 5016321 B2 JP5016321 B2 JP 5016321B2
Authority
JP
Japan
Prior art keywords
support plate
substrate
processing method
processing
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007042538A
Other languages
English (en)
Other versions
JP2008205387A (ja
Inventor
吉浩 稲尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2007042538A priority Critical patent/JP5016321B2/ja
Publication of JP2008205387A publication Critical patent/JP2008205387A/ja
Application granted granted Critical
Publication of JP5016321B2 publication Critical patent/JP5016321B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体ウエハなどの基板を薄化する際に基板を支持するサポートプレートの処理方法に関する。
携帯電話、デジタルAV機器およびICカードなどの高機能化にともない、搭載される半導体シリコンチップ(以下、チップ)の小型化、薄型化および高集積化への要求が高まっている。また、CSP(Chip size package)およびMCP(multi-Chip package)に代表されるような複数のチップをワンパッケージ化する集積回路についても、その薄型化が求められている。その中において、一つの半導体パッケージの中に複数のチップを搭載するシステム・イン・パッケージ(SiP)は、搭載されるチップを小型化、薄型化および高集積化し、電子機器の高性能化、小型化かつ軽量化を実現する上で非常に重要な技術となっている。
電子機器の高性能化、小型化かつ軽量化を実現するためには、チップの厚さを150μm以下にまで薄くする必要がある。さらに、CSPおよびMCPにおいては100μm以下、ICカードにおいては50μm以下にチップを研削し、薄板化するための研削工程を行う必要がある。しかし、チップのベースとなる半導体ウエハは、研削することによりその強度は弱くなり、半導体ウエハにクラックおよび反りが生じやすくなる。また、薄板化した半導体ウエハは、搬送を自動化することができないため、人手によって行わなければならず、その取り扱いが煩雑であった。
そのため、研削する半導体ウエハの回路形成面に、サポートプレートと呼ばれるガラスまたは硬質プラスチックなどを貼り合せることによって、半導体ウエハの強度を保持し、クラックの発生および半導体ウエハに反りが生じることを防止する技術が開発されている(特許文献1参照)。
特開2006−156683号公報(平成18年6月15日公開)
近年、半導体チップの微細化および高集積化の要請はさらに大きくなり、半導体ウエハの裏面側にも配線を形成して、多層配線化を図る技術が開発されている。この技術を上記の薄板化された半導体ウエハにも適用する場合には、サポートプレートに支持された状態で、配線を形成するための各種成膜処理やエッチング処理が行われることとなる。通常、サポートプレートの表面積は、半導体ウエハの表面積と同一以上の大きさを有するため、サポートプレートの外周部が露出することがある。このとき、半導体ウエハに対する処理と同じ処理がサポートプレートの露出面に施されることとなる。それゆえ、サポートプレートの露出面に上記処理による付着物が残存することがあり、このことは、サポートプレートの再利用を妨げる一因となる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、半導体ウエハなどの基板を支持するサポートプレートの再利用を可能とするサポートプレートの処理方法を実現することにある。
本発明にかかるサポートプレートの処理方法は、薄化される基板に貼り合せることによって当該基板を支持するサポートプレートを処理する方法であって、該基板と該サポートプレートとが貼着された状態で該基板を処理し、該サポートプレートと基板とを剥離した後、該サポートプレートを薬液に浸漬する工程、該サポートプレートにドライプラズマを施す工程および該サポートプレートを研磨する工程のいずれか1つの工程を含むことを特徴とする。
本発明にかかるサポートプレートの処理方法によれば、薄化される基板を支持するサポートプレートの再利用を実現することができる。サポートプレートと薄化される基板とが貼着された状態で、基板に対する処理が行なわれた場合、サポートプレートの露出部にも、基板に対する処理と同様の処理が施される場合がある。この処理が、たとえば、成膜処理である場合には、サポートプレートの露出部にも成膜されることとなる。サポートプレートは、基板の薄化工程が終了した後、基板から剥がされるが、1枚辺りの費用を考慮すると、再利用されることが好ましい。しかしながら、上記ように、サポートプレートの一部に膜が形成されてしまった場合などには、そのまま再利用することが難しい。そこで、本発明にかかるサポートプレートの処理方法によれば、薬液への浸漬またはドライプラズマ処理を施すことで、サポートプレートに形成された付着物を除去することができる。その結果、サポートプレートの再利用を実現することができる。
以下、図面を参照しつつ本発明の実施形態について説明する。
(第1の実施形態)
まず、サポートプレートに貼り付けられた基板を薄化する工程について図1を参照しつつ説明する。図1(a)〜(d)は、基板の薄化工程を示す断面図である。なお、本実施形態では、基板が半導体ウエハである場合を例として説明する。
(1):図1(a)に示すように、サポートプレート10の上に基板14aを配置する。なお、以下の説明では、基板を「半導体ウエハ」と称して説明する。サポートプレート10と半導体ウエハ14aとは接着剤層(以下、「接着剤」ともいう。)12で貼り合わされている。このとき、半導体ウエハ14aの回路形成面が、サポートプレート10と対向するように貼り合わせる。また、サポートプレート10には、厚み方向に複数の貫通穴が設けられていることが好ましい。この貫通穴を有する利点については、後述する。接着剤層12は、たとえば、公知の接着剤用の組成物を塗布して、塗布物を硬化することで形成される。
サポートプレート10は、貼り合せた半導体ウエハ14を変形させることなく保持できる材質であれば、その材質は特に限定されるものではない。サポートプレート10の材質としては、ガラス、金属、セラミック、およびシリコンを用いることが好ましく、ガラスを用いることがより好ましい。
また、サポートプレート10は、半導体ウエハ14を貼り合せる面が平面であれば、その形状は特に限定されるものではないが、サポートプレート10の形状としては、半導体ウエハ14の形状と相似形であることが好ましい。例えば、その形状として、円形を選択することができる。
また、サポートプレート10の大きさは、半導体ウエハ14のサイズと同等以上であることが好ましく、半導体ウエハ14の外形よりも大きいことがより好ましい。具体的には、サポートプレート10の形状が円形の場合、その直径は、半導体ウエハ14の直径よりも1mm程度大きいことが好ましい。この場合、半導体ウエハ14の支持をより確実に行うことができる。
(2):次に、図1(b)に示すように、半導体ウエハ14aを薄化する。半導体ウエハ14aの薄化は、たとえば、研削により行うことができる。これにより、半導体ウエハ14が得られる。半導体ウエハ14の膜厚は、所望の膜厚を有する。
(3):次に、薄化された半導体ウエハ14の露出面(回路形成面の反対側の面)に、処理を施す。この処理は、金属膜(金属または金属化合物)および有機化合物の少なくとも1種を半導体ウエハ(基板)14に付着する処理である。背景技術の欄において記載したように、半導体ウエハ14の裏面に、多層配線を実現するために、配線パターン(図示せず)が形成されることがある。この形成工程における各処理が、半導体ウエハ14に金属、金属化合物および有機化合物の少なくとも1種の付着物を形成する処理となり得る。
配線パターンを形成する場合には、半導体ウエハ14の裏面全面に導電膜(図示せず)を形成した後、公知のパターニング技術により、導電膜をパターニングすることで形成される。この導電膜は、Al、Ti、Zr、Cd、Au、Ag、Pt、Pd、Zn、Ni、Cu、Snから選択される少なくとも1種を含んで形成されることができる。導電膜の形成は、CVD(化学的気相成長)、PVD(物理蒸着)またはメッキ処理により行うことができる。そして、導電膜の上に、所定パターンを有するレジスト層を形成し、このレジスト層をマスクとして導電膜のエッチングが行われる。また、配線パターン間を埋め込むように無機絶縁膜(SOGなど)を形成することができる。さらに、配線パターンなどの最上にパッシベーション膜として、ポリイミド膜、エポキシ膜を形成することができる。
このような工程において、導電膜の除去や、レジスト層の除去を完全に行うことができず、サポートプレート10の外周に残存することがある。つまり、上記各処理を経ることにより、図1(c)に示すように、サポートプレート10の露出面に、金属、金属化合物および有機化合物のうちの少なくとも1種からなる付着物16が形成されてしまう。
(4):次に、サポートプレート10と半導体ウエハ14とを剥離する。この工程では、まず、半導体ウエハ14をダイシングテープ(図示せず)に貼り付ける。なお、ダイシングテープは、その周囲をダイシングフレーム(固定具)により固定されており、弛むことのないよう、適切な張り度を維持している。なお、半導体ウエハ14の裏面が、ダイシングテープと対向するように貼り付けられる。
ついで、サポートプレート10を半導体ウエハ14から除去する。具体的には、サポートプレート10と、半導体ウエハ14との間にある接着剤12を溶解することにより除去する。本実施の形態では、サポートプレート10が、厚み方向に貫通穴を有するため、この貫通穴を通過して、接着剤12に溶剤を浸透させることで、接着剤12を溶解することができ、サポートプレート10を半導体ウエハ14から除去することができる。
一方、上記のように半導体ウエハ14から除去されたサポートプレート10においては、図1(d)に示すように、その外周部の領域には、付着物16が残存することとなる。
(5):このサポートプレート10に対して、付着物16を除去するため、以下の処理を施す。これにより、サポートプレート10の再利用を可能にすることができる。第1の処理方法として、薬液を用いて付着物16を除去する方法を挙げることができる。
この方法では、サポートプレート10を、付着物16が溶解し得る溶剤に浸漬すればよい。薬液としては、たとえば王水、硫酸、酢酸、硝酸、塩酸、リン酸、加水硫酸、過酸化水素、フッ酸からなる群より選択される少なくとも1種を用いることができる。これらの薬液は、付着物16が、特に金属または金属化合物である場合に有効である。付着物16が有機化合物である場合には、有機溶剤、レジストの剥離液、加水硫酸のいずれかを用いることができる。また、この薬液に浸漬する処理は、複数回行ってもよい。複数回行う場合には、異なる薬液を用いた処理を複数回行ってもよく、あるいは、同一の薬液を用いた処理を複数回行ってもよい。
付着物16を除去する第2の処理方法として、ドライプラズマエッチングが挙げられる。この方法では、公知のプラズマエッチング装置を用いることができる。ドライエッチングは、たとえば、酸素プラズマ(条件例出力600W)により行うことができる。
付着物16を除去する第3の処理方法として、付着物16を含むサポートプレート10を研磨する方法を挙げることができる。
さらに、第1の処理方法から第3の処理方法は、単独で行ってもよく、また、併用してもよい。以上の処理により、サポートプレート10から付着物16を除去することができる。それゆえ、再利用可能なサポートプレートを得ることができる。
本実施形態にかかるサポートプレートの処理方法によれば、薄化される基板である半導体ウエハ14を支持するサポートプレート10の再利用を実現することができる。サポートプレート10と薄化された基板14とが貼着された状態で、基板14に対する処理が行なわれた場合、サポートプレート10の露出面に、基板14に対する処理と同様の処理が施される。この処理が、たとえば、成膜処理である場合には、サポートプレート10の露出部にも成膜されることとなる。サポートプレート10は、基板14の薄化工程が終了した後、基板14から剥離されるが、費用面を考慮しても、再利用されることが好ましい。しかしながら、上記のように、サポートプレート10の一部に膜が形成されてしまった場合などには、そのまま再利用することが難しい。そこで、本実施形態にかかる処理方法では、所定の薬液への浸漬またはドライプラズマ処理により、サポートプレート10に形成された付着物を除去することができる。その結果、サポートプレート10の再利用を実現することができる。
(第2の実施形態)
第2の実施形態では、サポートプレートとして、保護膜が形成されたサポートプレートを用いる場合を、図2を参照しつつ説明する。図2(a)〜(c)は、第2の実施形態にかかる基板の薄化工程を示す断面図である。なお、本明細書では、保護膜が形成されているサポートプレートを、「保護膜付サポートプレート」と称する。
第2の実施形態に係る保護膜付サポートプレート20は、図2(a)に示すように、サポートプレート10の少なくとも側面部と表面の周縁部とを覆う保護膜22を備えている。さらに、サポートプレート10は、上記表面に背向する面である裏面の周縁部を覆う保護膜22を備えていることが好ましい。
また、本明細書等において、サポートプレートの「表面」とは、半導体ウエハに貼り合せる面を指す。また、「裏面」とは、上記表面に背向する面を指す。
保護膜22は、少なくともサポートプレート10の側面部および表面の周縁部に形成されている。これによって、半導体ウエハ14の加工工程において、化学薬品などによって、サポートプレート10の側面部および表面の周縁部がエッチングされることを防ぐことができる。また、CVD、PVD、およびめっき処理などの成膜処理における付着物によって、サポートプレート10の側面部および表面の周縁部が汚染されることを防ぐことができる。
また、保護膜22は、裏面の周縁部にも形成されていることが好ましい。保護膜22が、裏面の周縁部にも形成されていることによって、化学薬品などがサポートプレート10の裏面にまで回り込んだ場合であっても、サポートプレート10の裏面の周縁部がエッチングされることを防ぐことができると共に、上記付着物によってサポートプレート10の裏面の周縁部が汚染されることを防ぐことができる。
保護膜22は、半導体ウエハ14に対する処理工程において、サポートプレート10のエッチングおよび汚染を防ぐことができる保護膜であれば、その材質は特に限定されるものではない。保護膜22は、有機化合物からなる有機被膜であることが好ましい。保護膜22として用いることができる有機化合物としては、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ノボラック樹脂、およびシリカ系樹脂などを挙げることができる。
なお、保護膜22は、無機化合物からなる無機被膜であってもよい。保護膜22に用いることができる具体的な無機化合物としては、金属、セラミック、窒化物、酸化物、カーボンなどを挙げることができる。
保護膜22の膜厚は、0.1μm〜20μmの範囲であることが好ましく、0.1μm〜2.0μmであることがより好ましい。保護膜22の膜厚を20μm以下とすることによって、半導体ウエハ14とサポートプレート10とを貼り合せたときに、保護膜22による段差の影響を抑制することができる。すなわち、半導体ウエハ14とサポートプレート10とを貼り合せたときに、反りまたは撓みが生じることを防ぐことができる。また、保護膜22の膜厚を0.1μm以上とすることによって、半導体ウエハ14の処理工程に対して必要な耐性を確保することができる。
図2(b)に示すように、このような保護膜付サポートプレート20に対して、第1の実施形態の工程(1)と同様にして、半導体ウエハ(基板)14aを貼り合わせる。このとき、半導体ウエハ14aの回路形成面が、サポートプレート10と対向するように貼り合わせる。その後、図2(c)に示すように、第1の実施形態の工程(2)に従って半導体ウエハ14aを薄化して、半導体ウエハ14を得る。
次に、第1の実施形態の工程(3)および(4)に従って、半導体ウエハ14が剥離された保護膜付サポートプレート20を得る。保護膜付サポートプレート20は、図1(d)と同様に、その周縁に付着物16が形成されていることとなる。
次に、サポートプレートを再利用することができるよう、保護膜22および付着物16を除去する。この工程では、保護膜22が溶解し得る薬液に浸漬すること、または研磨することにより、付着物16ごと除去することができる。たとえば、保護膜22がセラミック膜である場合には、セラミック膜を物理的に研削することによって、保護膜22を除去することができる。
第2の実施形態にかかる処理方法によれば、サポートプレート10に形成された保護膜22を除去することで、付着物16を容易に除去することができ、サポートプレートの再利用をより容易なものとすることができる。
以下、実施例を参照しつつ、本発明についてさらに詳細に説明する。なお、本発明は、以下の実施例に限定されることはない。
(サンプル)
本実施例では、次の条件を満たすサンプルを準備した。
材質:無アルカリガラス(サポートプレートの材質と同じである)
処理内容:膜厚が2μmである、エポキシ膜を成膜(サンプル1)
膜厚が2μmである金、銅およびニッケルを含む金属膜を成膜(サンプル2)
さらに、参照用にいずれの膜も形成していないガラス(参照サンプル)を準備した。
(処理)
ついで、サンプル1は、加水硫酸に20分間浸漬した。サンプル2は、王水に40分間浸漬した。
(評価1)
処理後のサンプル1、2について、側面と上面とについてXPS分析を行った。測定結果を、参照用ガラスのXPS分析から得られたチャートと比較して、不純物が残存していないか否かを調べた。測定条件は、下記のとおりである。
分析装置:PHI社製 「XPS5700」
X線源:単色化 AlKα(1486.6eV)200W
測定領域:400μm径
検出角:45°
中和電子銃:使用
測定箇所:上面および側面
サンプル1、2および参照サンプルの上面について、XPS分析をした結果、得られたチャートを比較したところ、不純物に由来するピークを観測することができなかった。そのため、実施例による処理により、成膜された膜が除去されていることが確認された。また、サンプル1、2および参照サンプルの側面での測定においても、同様の結果が得られ、本実施例における処理の有効性を確認することができた。
(評価2)
サンプル1、2および参照用ガラスについて、SEM写真により表面の形態を観察した。サンプル1、2について、有機膜または無機膜に由来すると思われる異物は観測されなかった。なお、サンプル1、2について、実施例にかかる処理を終えた後は、肉眼および光学顕微鏡による観察において残膜は確認できなかった。
(評価3)
サンプル1、2および参照サンプルについて、AFMにより表面の凹凸を調べた。その結果、サンプル1、2では、膜に由来すると考えられる凹凸は観測されず、参照サンプルと同様であった。これにより、サンプル1、2では共に膜が除去されていることが確認された。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
薄板化される基板を支持するサポートプレートの再利用を実現でき、薄化工程に要する費用を低減することができる。
(a)〜(d)は、第2の実施形態で処理されるサポートプレートが薄板化される工程を説明する断面図である。 (a)〜(c)は、第2の実施形態で処理されるサポートプレートが薄板化される工程を説明する断面図である。
符号の説明
10 サポートプレート
12 接着剤
14a 半導体ウエハ(薄化前)
14 半導体ウエハ(基板)
16 付着物
20 保護膜付サポートプレート
22 保護膜

Claims (9)

  1. 薄化される基板に貼り合せることによって当該基板を支持するサポートプレートを処理する方法であって、該基板と該サポートプレートとが貼着された状態で該基板を処理し、該サポートプレートと基板とを剥離した後、該サポートプレートに互いに異なる薬液を用いた浸漬を複数回行うことで付着物を除去する工程、および、該サポートプレートにドライプラズマエッチングを行うことで付着物を除去する工程を行うことを特徴とするサポートプレートの処理方法。
  2. 前記処理は、金属膜を基板に付着させる処理であることを特徴とする請求項1に記載のサポートプレートの処理方法。
  3. 前記金属膜は、Al、Ti、Zr、Cd、Au、Ag、Pt、Pd、Zn、Ni、CuおよびSnからなる群より選択される少なくとも1種を含むことを特徴とする請求項2に記載のサポートプレートの処理方法。
  4. 前記処理は、無機絶縁膜を基板に付着させる処理であることを特徴とする請求項1に記載のサポートプレートの処理方法。
  5. 前記処理は、CVD、PVD、メッキ処理およびスピンコートの少なくとも1種であることを特徴とする請求項1から4のいずれか1項に記載のサポートプレートの処理方法。
  6. 前記薬液のうちの1つは、王水、硫酸、酢酸、硝酸、塩酸、リン酸、加水硫酸、過酸化水素およびフッ酸からなる群より選択される少なくとも1種であることを特徴とする請求項1から5のいずれか1項に記載のサポートプレートの処理方法。
  7. 前記処理は、有機化合物を基板に付着させる処理であることを特徴とする請求項1に記載のサポートプレートの処理方法。
  8. 前記薬液のうちの1つは、有機溶剤、レジストの剥離液、加水硫酸のいずれか1つであることを特徴とする請求項7に記載のサポートプレートの処理方法。
  9. 基板と剥離した後のサポートプレートを研磨する工程をさらに含むことを特徴とする請求項1から8のいずれか1項に記載のサポートプレートの処理方法。
JP2007042538A 2007-02-22 2007-02-22 サポートプレートの処理方法 Active JP5016321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007042538A JP5016321B2 (ja) 2007-02-22 2007-02-22 サポートプレートの処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007042538A JP5016321B2 (ja) 2007-02-22 2007-02-22 サポートプレートの処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012108939A Division JP5285793B2 (ja) 2012-05-10 2012-05-10 サポートプレートの処理方法

Publications (2)

Publication Number Publication Date
JP2008205387A JP2008205387A (ja) 2008-09-04
JP5016321B2 true JP5016321B2 (ja) 2012-09-05

Family

ID=39782525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007042538A Active JP5016321B2 (ja) 2007-02-22 2007-02-22 サポートプレートの処理方法

Country Status (1)

Country Link
JP (1) JP5016321B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5448619B2 (ja) * 2009-07-21 2014-03-19 東京応化工業株式会社 サポートプレートの洗浄方法
JP5617065B2 (ja) * 2011-09-09 2014-11-05 東京エレクトロン株式会社 剥離方法、プログラム、コンピュータ記憶媒体及び剥離システム
JP6114610B2 (ja) * 2013-03-29 2017-04-12 東京応化工業株式会社 処理方法及び処理装置
JP2016174092A (ja) * 2015-03-17 2016-09-29 株式会社ディスコ 光デバイスチップの製造方法
CN112635302A (zh) * 2020-12-21 2021-04-09 中环领先半导体材料有限公司 一种降低硅片边缘抛光碎片率的工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824099B2 (ja) * 1989-05-26 1996-03-06 日本電気株式会社 目合わせ装置
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 S01基板の製造方法
JPH0661335A (ja) * 1992-08-04 1994-03-04 Ulvac Japan Ltd 半導体製造装置用の基板保持プレート
JP3605927B2 (ja) * 1996-02-28 2004-12-22 株式会社神戸製鋼所 ウエハーまたは基板材料の再生方法
JPH11145105A (ja) * 1997-11-13 1999-05-28 Tokyo Electron Ltd 洗浄装置
JPH11158628A (ja) * 1997-12-03 1999-06-15 Asuzakku Kk 成膜及び触刻装置用セラミック素材
JP2001077304A (ja) * 1999-06-28 2001-03-23 Mitsubishi Gas Chem Co Inc 電子部品の製造法
JP3646640B2 (ja) * 2000-09-25 2005-05-11 三菱住友シリコン株式会社 シリコンウェーハのエッジ部保護方法
JP2002141327A (ja) * 2000-10-31 2002-05-17 Canon Inc 結晶薄膜の製造方法
JP2004241443A (ja) * 2003-02-03 2004-08-26 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
EP1667223B1 (en) * 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
JP2006186224A (ja) * 2004-12-28 2006-07-13 Jsr Corp 基板の支持方法および該方法に用いられる支持体

Also Published As

Publication number Publication date
JP2008205387A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
US11348801B2 (en) Processing stacked substrates
JP4286497B2 (ja) 半導体装置の製造方法
KR100852597B1 (ko) 반도체 장치의 제조 방법
KR101413380B1 (ko) 반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자
JP5140014B2 (ja) 半導体装置の製造方法
JP5016321B2 (ja) サポートプレートの処理方法
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
JP2007180395A (ja) 半導体装置の製造方法
JP5399542B2 (ja) 半導体装置の製造方法
US20100144095A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
US7811904B2 (en) Method of fabricating a semiconductor device employing electroless plating
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
JPH08293492A (ja) 半導体装置の製造方法
JP5285793B2 (ja) サポートプレートの処理方法
KR100927778B1 (ko) 반도체 패키지 제조 방법
JP2005109427A (ja) 半導体装置及びその製造方法
JP4958287B2 (ja) 剥がし装置における剥離方法
Kuo et al. Flexible and ultra-thin embedded chip package
JP5554380B2 (ja) 半導体装置
JP7470748B2 (ja) 半導体装置の製造方法
JP2005260144A (ja) 半導体装置の製造方法及び半導体装置
KR101147374B1 (ko) 표면보호층 형성방법 및 이를 이용한 에칭방법
KR100620163B1 (ko) 반도체 소자의 백그라인딩 방법
JP2003152134A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2006100580A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111024

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5016321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250