JPH0719737B2 - Ｓ０１基板の製造方法 - Google Patents

Ｓ０１基板の製造方法

Info

Publication number
JPH0719737B2
JPH0719737B2 JP2045777A JP4577790A JPH0719737B2 JP H0719737 B2 JPH0719737 B2 JP H0719737B2 JP 2045777 A JP2045777 A JP 2045777A JP 4577790 A JP4577790 A JP 4577790A JP H0719737 B2 JPH0719737 B2 JP H0719737B2
Authority
JP
Japan
Prior art keywords
wafer
wafers
bond
bond wafer
masking tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2045777A
Other languages
English (en)
Other versions
JPH03250616A (ja
Inventor
辰夫 伊藤
孝夫 阿部
時男 武井
進 中村
博子 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2045777A priority Critical patent/JPH0719737B2/ja
Priority to EP91301679A priority patent/EP0444942B1/en
Priority to DE69127841T priority patent/DE69127841T2/de
Publication of JPH03250616A publication Critical patent/JPH03250616A/ja
Priority to US08/000,944 priority patent/US5340435A/en
Publication of JPH0719737B2 publication Critical patent/JPH0719737B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y10T428/219—Edge structure

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、２枚のウエーハを接合一体化して成るSOI基
板の製造方法に関する。
（従来の技術） 従来、誘導体基板上に単結晶半導体薄膜を形成する方法
としては、単結晶サファイア基板上に単結晶シリコン
（Si）膜等をエピタキシャル成長させる技術が良く知ら
れているが、この技術においては、基板誘導体と気相成
長されるシリコン単結晶との間に格子定数の不一致があ
るため、シリコン気相成長層に多数の結晶欠陥が発生
し、このために該技術は実用性に乏しい。
又、シリコン基板表面上に熱酸化膜を形成し、この熱酸
化膜上に多結晶若しくはアモルファス状のシリコン膜を
被着し、これに電子線或いはレーザー光線等のエネルギ
ービームを線状に、且つ一方向に照射して該シリコン膜
を線状に融解、冷却及び固化することによって、全体を
単結晶の薄膜とする技術も良く知られている。
ところで、熱酸化膜上のシリコン多結晶膜をレーザー光
線等で単結晶膜化する技術は、例えば特公昭62−34716
号公報に開示されている。この技術においては、単結晶
シリコン基板の端部にこれと一体に連続する単結晶突部
を設け、これを核として多結晶膜の単結晶化を試みてい
るが、溶融シリコンの酸化膜との相互作用によって部分
的には単結晶化は可能であるが、実用に耐え得るシリコ
ン単結晶薄膜は得難いのが実情である。
そこで近年、SOI（Si On Insulator）構造の接合ウエー
ハが特に注目されるに至った。この接合ウエーハは、２
枚の半導体鏡面ウエーハの少なくとも一方を酸化処理し
てその鏡面ウエーハの少なくとも一方の表面に酸化膜を
形成し、これら２枚の半導体鏡面ウエーハを前記酸化膜
が中間層になるように重ね合わせた後、これらを所定温
度に加熱して接着し、一方の半導体鏡面ウエーハ（以
下、薄膜化される半導体鏡面ウエーハをボンドウエーハ
と称する）を平面研削した後、該研削面を研磨してこれ
を薄膜化することによって得られる。
（発明が解決しようとする課題） ところで、SOI基板の製造工程において、２枚の半導体
鏡面ウエーハを前述のように接着した場合、第８図
（ａ）に示すように両半導体鏡面ウエーハ101,102の周
縁部（ダレ面101a,102a部分）には結合していない部分
が存在するため、次工程でボンドウエーハ101を平面研
削或いは研磨すると、該ボンドウエーハ101の周縁部の
未結合部分が同図（ｂ）に示すように剥がれ、ボンドウ
エーハ101の周縁部には、同図（ｃ）に示すように、半
径方向の微小な凹凸が連続的に形成される。尚、第８図
（ａ）は接着後の両半導体鏡面ウエーハ101,102周縁部
の側断面図、同図（ｂ）は平面研削後の両半導体鏡面ウ
エーハ101,102の側断面図、同図（ｃ）は平面研削後の
両半導体鏡面ウエーハ101,102の平面図である。
而して、上記のように研削加工中、或いは研磨加工中に
ボンドウエーハ101周縁部の未結合部分が剥がれて飛散
すると、ボンドウエーハ101の表面がパーティクルで汚
染されたり、傷付けられるという問題が発生する。
本発明は上記問題点に鑑みてなされたもので、その目的
は、ボンドウエーハ周縁部の未結合部分を研磨加工前に
確実に除去することによって、前記パーティクルの発
生、ウエーハの損傷防止し、もって高品質のSOI基板を
製造することにある。
また、本発明の目的は、前記未結合部分を確実に除去す
るための、効率的なエッチング方法を提供することにあ
る。
（課題を解決するための手段） 上記目的を達成するべく、本発明に係るSOI基板の製造
方法は、いずれも鏡面仕上げされたシリコンからなるボ
ンドウエーハとベースウエーハとを用意し、酸化処理に
よりボンドウエーハ、ベースウエーハの少なくとも一方
について鏡面表面に酸化膜を形成するとともに、ボンド
ウエーハの片面をシリコンのままに保持し、前記酸化膜
が中間層になるようにボンドウエーハとベースウエーハ
を重ね合わせて所定温度に加熱することによりこれらの
ウエーハを接着した後、ボンドウエーハについて、前記
接合部の背面からの平面研削、周縁部のエッチング、前
記平面研削面の研磨による薄膜化の順に処理するSOI基
板の製造方法であって、前記接合状態にある平面研削後
のウエーハを複数用意し、ボンドウエーハ同士を対向さ
せて、かつ該ボンドウエーハ間にマスキングテープを介
在させて重ね合わせ、これら接合状態のウエーハを一体
化することにより前記マスキングテープの両面とボンド
ウエーハの平面研削面とを密着させるとともに、前記マ
スキングテープによりボンドウエーハの平面研削面の周
縁部を残して該研削面の周縁部よりも内側をマスクした
状態とし、前記一体化物をエッチング液に所定時間浸漬
してボンドウエーハの周縁部をエッチング除去した後、
それぞれの接合状態のウエーハに分解してマスキングテ
ープを取り外し、ボンドウエーハの前記平面研削面を研
磨することを特徴とする。
（作用） 本発明によれば、接合状態にある研磨加工前のウエーハ
において、マスキングテープにより被われていないボン
ドウエーハ周縁部（未結合部分を含む部分）がエッチン
グにより確実に除去されるため、未結合部分が存在せ
ず、従って次の研磨加工時にボンドウエーハの未結合部
分が剥がれることがなく、パーティクルの発生やウエー
ハの損傷が防止される。
当、接合状態のウエーハを複数用意し、これらを、ボン
ドウエーハ間にマスキングテープを介在・密着させた状
態にして重ね合わせて一体的に保持しつつエッチングす
るので、複数枚の接合状態のウエーハについて、ボンド
ウエーハ周縁部を同時にエッチングすることができる。
（実施例） 以下に本発明の実施例を添付図面に基づいて説明する。
第１図（ａ）〜（ｃ）は、本発明に係るSOI基板の製造
工程を示す説明図、第２図（ａ），（ｂ）は接合状態に
ある複数のウエーハを一体化する要領の説明図、第３図
は第２図（ａ）の平面図、第４図はエッチング方法の説
明図、第５図（ａ），（ｂ）はエッチング後のウエーハ
の形状説明図、第６図は第５図（ａ）の平面図、第７図
（ａ），（ｂ）は研磨工程の説明図である。
先ず、第１図（ａ）に示すように、半導体電子回路素子
形成面となるべき単結晶のシリコン鏡面ウエーハ（これ
は前述のボンドウエーハである）１と、当該ボンドウエ
ーハ１が薄膜化したときの、主として補強材となるべき
同じく単結晶のシリコン鏡面ウエーハ（以下、ベースウ
エーハと称する）２とを用意し、ボンドウエーハ１を酸
化処理して、その鏡面片面にSiO2の薄い酸化膜３を形成
する。
次に、第１図（ｂ）に示すように、上記２枚のウエーハ
1,2を前記酸化膜３が中間層となるようにして重ね合わ
せ、これらウエーハ1,2を所定温度に加熱して両者を接
着し、接合状態のウエーハ11を作製する。その後、第１
図（ｃ）に示すように、ウエーハ11のボンドウエーハ１
について所定の研磨代を残して所定の厚さt1になるまで
平面研削を行う。尚、第１図（ｃ）のハッチング部分
は、平面研削によって切除される部分を示す。
ところで、ボンドウエーハ１の周縁部には未結合部分が
存在するため、前述のように前記平面研削によってその
未結合部分が剥がれ、該ボンドウエーハ１の周縁部に
は、第８図（ｃ）に示したように、その半径方向に連続
する微小な凹凸が形成される。
そこで本発明では、上記剥がれの発生を以下のエッチン
グ処理により防止し、その後、前記平面研削面について
研磨することによりSOI基板とする。
すなわち、第２図（ａ），（ｂ）に示す接合状態のウエ
ーハ11a,11bをそれぞれ複数用意する。尚、第３図は第
２図（ａ）における11aの平面図である。この場合、ウ
エーハ11aではボンドウエーハ１の表面にこれらの外径
よりも小径のマスキングテープ４を貼着し、ウエーハ11
bではマスキングテープ４の貼着を省略する。そして、
これらを第２図（ｂ）に示すように、マスキングテープ
４が中間に介在するように、かつボンドウエーハ1,1を
互いに向かい合わせて重ね合わせることにより、これら
ウエーハ11a,11b,11a,11b…を一体化物21とする。これ
によりマスキングテープ４の両面とボンドウエーハ1,1
の平面研削面とを密着させるとともに、マスキングテー
プ４によりボンドウエーハ１の平面研削面の周縁部を残
して該研削面の周縁部よりも内側をマスクした状態とす
る。
前記一体化物21においては、ボンドウエーハ１のマスキ
ングテープ４からはみ出た、その半径方向に連続する微
小な凹凸を有する周縁部近傍（この部分には、平面研削
では剥がれなかったものの、完全には結合していない未
結合部分が含まれている）を除いて、該ボンドウエーハ
１のマスキングテープ４で被われた部分は完全に結合し
ている。尚、マスキングテープ４としては、テフロン、
ポリエチレン等の材料が選定される。
然る後、第４図に示すように、前記一体化物21を容器８
内のエッチング液９に所定時間浸漬してボンドウエーハ
１の周縁部をエッチングする。エッチング液９としては
混酸（弗酸と硝酸の混合物）、水酸化カリウムの水溶
液、水酸化ナトリウムの水溶液等が用いられる。尚、第
４図中の一体化物21は、エッチング工程終了時の状態を
示している。
ついで、第５図（ａ），（ｂ）に示すように、エッチン
グが終了した一体化物21をウエーハ11a,11bに分解し、
ウエーハ11aのボンドウエーハ１表面に貼着してあった
マスキングテープ４を剥がす。
このエッチング処理によりボンドウエーハ１のマスキン
グテープ４で被われていない周縁部及び酸化膜３の周縁
部が除去され、第５図（ａ），（ｂ）に示すように、ボ
ンドウエーハ１のマスキングテープ４からはみ出た微小
な凹凸の周縁部が完全に無くなる。尚、酸化膜３のエッ
チング速度はウエーハ1,2（シリコンからなる部分）の
それよりも遅いため、酸化膜３はボンドウエーハ１の外
側に露出して残留することとなる（第６図参照）。
上記のように、ボンドウエーハ１のマスキングテープ４
からはみ出た周縁部がエッチングによって完全に除去さ
れる結果、マスキングテープ４で被われた部分には未結
合部分は含まれず、マスキングテープ４の形状に沿って
残ったボンドウエーハ１は、ベースウエーハ２に完全に
結合されている。
最後に第７図（ａ）に示すように、ボンドウエーハ１
を、研磨加工によって厚さt2（約３μｍ）まで薄膜化す
る。これにより、第７図（ｂ）に示すような、周縁部を
エッチングにより除去した接合ウエーハ、すなわちSOI
基板６が得られる。尚、第７図（ａ）のハッチング部分
は研磨代を示す。
而して、上記研磨加工においては、ボンドウエーハ１の
未結合部分を含む周縁部は前述のようにエッチングにて
除去されており、マスキングテープ４の形状に沿って残
るボンドウエーハ１はベースウエーハ２に完全に結合し
ているため、研磨加工中にボンドウエーハ１の一部が剥
がれてパーティクルが発生することがなく、ボンドウエ
ーハ１の表面が傷付くこともない。
又、以上の方法によって得られたSOI基板６はボンドウ
エーハ１の外側に、これよりも大径のベースウエーハ２
が突出する形状を有しているため、デバイス工程におい
ても、種々の点で有利となる。例えば、熱処理におい
て、ボート溝にはベースウエーハ２だけが接触するた
め、ボート溝から発生するスリップがベースウエーハ２
のみとなり、ボンドウエーハ１へのスリップの影響が無
くなる。又、洗浄処理において、ウエーハバスケットに
はベースウエーハ２の周縁部のみが接触するため、ボン
ドウエーハ１にパーティクルが付着したり、ボンドウエ
ーハ１が汚染されたりすることがない。
さらに、上記のように接合状態のウエーハ11を複数枚、
重ね合わせて一体化し、この一体化物21をエッチングす
るので、複数のウエーハ11について同時にエッチングす
ることができ、従ってエッチング処理工程の作業効率が
著しく向上するメリットが得られる。
（発明の効果） 以上の説明で明らかな如く、本発明によれば、接合状態
のウエーハの研磨加工前において、ボンドウエーハのマ
スキングテープにより被われていない周縁部（未接合部
分を含む部分）がエッチングによって確実に除去される
ため、エッチング後のウエーハには未結合部分が存在し
なくなるので、研磨加工時にウエーハの未結合部分は剥
がれることがなく、パーティクルの発生や、ウエーハの
損傷が防止されるという効果が得られる。
又、研磨前の接合状態にあるウエーハを複数用意し、ボ
ンドウエーハの平面研削面にマスキングテープを密着さ
せた状態にして重ね合わせて一体的に保持しつつ、ボン
ドウエーハの周縁部をエッチングするため、複数枚のウ
エーハについて同時にエッチングすることができるの
で、エッチング処理工程の作業効率が著しく向上する効
果がある。
【図面の簡単な説明】
第１図（ａ）〜（ｃ）は本発明の実施例に係るSOI基板
の製造工程を示す説明図、第２図（ａ），（ｂ）は接合
状態にある複数のウエーハを一体化する要領の説明図、
第３図は第２図（ａ）の平面図、第４図はエッチング方
法の説明図、第５図（ａ），（ｂ）はエッチング後のウ
エーハの形状説明図、第６図は第５図（ａ）の平面図、
第７図（ａ），（ｂ）は研磨工程の説明図、第８図
（ａ）〜（ｃ）は従来例を示す説明図である。 １……ボンドウエーハ（上層のウエーハ）、２……ベー
スウエーハ（下層のウエーハ）、３……酸化膜、４……
マスキングテープ、６……SOI基板（接合ウエーハ）、
８……容器、９……エッチング液、11,11a,11b……接合
状態のウエーハ、21……一体化物。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武井 時男 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 中村 進 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 太田 博子 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (56)参考文献 特開 昭64−89346（ＪＰ，Ａ) 特開 平１−313923（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】いずれも鏡面仕上げされたシリコンからな
    るボンドウエーハとベースウエーハとを用意し、酸化処
    理によりボンドウエーハ、ベースウエーハの少なくとも
    一方について鏡面表面に酸化膜を形成するとともに、ボ
    ンドウエーハの片面をシリコンのままに保持し、前記酸
    化膜が中間層になるようにボンドウエーハとベースウエ
    ーハを重ね合わせて所定温度に加熱することによりこれ
    らのウエーハを接着した後、ボンドウエーハについて、
    前記接合部の背面からの平面研削、周縁部のエッチン
    グ、前記平面研削面の研磨による薄膜化の順に処理する
    SOI基板の製造方法であって、前記接合状態にある平面
    研削後のウエーハを複数用意し、ボンドウエーハ同士を
    対向させて、かつ該ボンドウエーハ間にマスキングテー
    プを介在させて重ね合わせ、これら接合状態のウエーハ
    を一体化することにより前記マスキングテープの両面と
    ボンドウエーハの平面研削面とを密着させるとともに、
    前記マスキングテープによりボンドウエーハの平面研削
    面の周縁部を残して該研削面の周縁部よりも内側をマス
    クした状態とし、前記一体化物をエッチング液に所定時
    間浸漬してボンドウエーハの周縁部をエッチング除去し
    た後、それぞれの接合状態のウエーハに分解してマスキ
    ングテープを取り外し、ボンドウエーハの前記平面研削
    面を研磨することを特徴とするSOI基板の製造方法。
JP2045777A 1990-02-28 1990-02-28 Ｓ０１基板の製造方法 Expired - Lifetime JPH0719737B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2045777A JPH0719737B2 (ja) 1990-02-28 1990-02-28 Ｓ０１基板の製造方法
EP91301679A EP0444942B1 (en) 1990-02-28 1991-02-28 A bonded wafer and a method of manufacturing it
DE69127841T DE69127841T2 (de) 1990-02-28 1991-02-28 Verbundenes Plättchen und dessen Herstellungsverfahren
US08/000,944 US5340435A (en) 1990-02-28 1993-01-05 Bonded wafer and method of manufacturing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2045777A JPH0719737B2 (ja) 1990-02-28 1990-02-28 Ｓ０１基板の製造方法

Publications (2)

Publication Number Publication Date
JPH03250616A JPH03250616A (ja) 1991-11-08
JPH0719737B2 true JPH0719737B2 (ja) 1995-03-06

Family

ID=12728725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2045777A Expired - Lifetime JPH0719737B2 (ja) 1990-02-28 1990-02-28 Ｓ０１基板の製造方法

Country Status (4)

Country Link
US (1) US5340435A (ja)
EP (1) EP0444942B1 (ja)
JP (1) JPH0719737B2 (ja)
DE (1) DE69127841T2 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JP2980497B2 (ja) * 1993-11-15 1999-11-22 株式会社東芝 誘電体分離型バイポーラトランジスタの製造方法
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US6113721A (en) * 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
US5876819A (en) * 1995-02-17 1999-03-02 Mitsubishi Denki Kabushiki Kaisha Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same
US6484585B1 (en) 1995-02-28 2002-11-26 Rosemount Inc. Pressure sensor for a pressure transmitter
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
WO1997027621A1 (en) * 1996-01-26 1997-07-31 Sibond, L.L.C. Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
US6383849B1 (en) * 1996-06-29 2002-05-07 Hyundai Electronics Industries Co., Ltd. Semiconductor device and method for fabricating the same
US6090688A (en) * 1996-11-15 2000-07-18 Komatsu Electronic Metals Co., Ltd. Method for fabricating an SOI substrate
JP3352896B2 (ja) * 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JP3352902B2 (ja) * 1997-02-21 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
US5976959A (en) * 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
US6417108B1 (en) 1998-02-04 2002-07-09 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6090643A (en) 1998-08-17 2000-07-18 Teccor Electronics, L.P. Semiconductor chip-substrate attachment structure
US6245677B1 (en) * 1999-07-28 2001-06-12 Noor Haq Backside chemical etching and polishing
US6797632B1 (en) 1999-10-14 2004-09-28 Shin-Etsu Handotai Co., Ltd. Bonded wafer producing method and bonded wafer
US6508129B1 (en) 2000-01-06 2003-01-21 Rosemount Inc. Pressure sensor capsule with improved isolation
US6505516B1 (en) 2000-01-06 2003-01-14 Rosemount Inc. Capacitive pressure sensing with moving dielectric
US6520020B1 (en) 2000-01-06 2003-02-18 Rosemount Inc. Method and apparatus for a direct bonded isolated pressure sensor
AU2629901A (en) 2000-01-06 2001-07-16 Rosemount Inc. Grain growth of electrical interconnection for microelectromechanical systems (mems)
US6561038B2 (en) 2000-01-06 2003-05-13 Rosemount Inc. Sensor with fluid isolation barrier
DE10029791C2 (de) * 2000-06-16 2002-04-18 Infineon Technologies Ag Verfahren zur Herstellung einer stabilen Verbindung zwischen zwei Wafern
DE10220647C1 (de) * 2002-05-08 2003-08-21 Infineon Technologies Ag Verfahren zur Formgebung eines Randbereiches eines Wafers
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
US6841848B2 (en) * 2003-06-06 2005-01-11 Analog Devices, Inc. Composite semiconductor wafer and a method for forming the composite semiconductor wafer
DE10326273B4 (de) * 2003-06-11 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
WO2005048311A2 (en) 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection
US20050161808A1 (en) * 2004-01-22 2005-07-28 Anderson Douglas G. Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
WO2006092886A1 (ja) * 2005-02-28 2006-09-08 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP5028845B2 (ja) * 2006-04-14 2012-09-19 株式会社Ｓｕｍｃｏ 貼り合わせウェーハ及びその製造方法
JP5016321B2 (ja) * 2007-02-22 2012-09-05 東京応化工業株式会社 サポートプレートの処理方法
DE102007011513B3 (de) * 2007-03-09 2008-10-23 Peter Wolters Gmbh Verfahren zum Profilieren des Umfangsrands einer Halbleiterscheibe
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2935536B1 (fr) 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8310031B2 (en) * 2010-07-30 2012-11-13 Memc Electronic Materials, Inc. Semiconductor and solar wafers
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
JP5285793B2 (ja) * 2012-05-10 2013-09-11 東京応化工業株式会社 サポートプレートの処理方法
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
US10304723B1 (en) * 2017-11-22 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Process to form SOI substrate
CN115863144A (zh) * 2022-11-04 2023-03-28 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103144A (ja) * 1981-12-15 1983-06-20 Matsushita Electronics Corp 半導体装置
JPS6051700A (ja) * 1983-08-31 1985-03-23 Toshiba Corp シリコン結晶体の接合方法
US4649627A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation Method of fabricating silicon-on-insulator transistors with a shared element
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
JPS62154614A (ja) * 1985-12-27 1987-07-09 Toshiba Corp 接合型半導体基板の製造方法
JPS62232930A (ja) * 1986-04-02 1987-10-13 Nec Corp 半導体ウエ−ハの浸漬方法
JPS63175484A (ja) * 1987-01-14 1988-07-19 Yokogawa Electric Corp フオトダイオ−ドの製造方法
JPS63307200A (ja) * 1987-06-08 1988-12-14 Shin Etsu Chem Co Ltd 単結晶ウエ−ハの製造方法
JP2535957B2 (ja) * 1987-09-29 1996-09-18 ソニー株式会社 半導体基板
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.
JPH01313923A (ja) * 1988-06-13 1989-12-19 Sumitomo Metal Mining Co Ltd 半導体基板接着の前処理方法
JPH029148A (ja) * 1988-06-28 1990-01-12 Shin Etsu Handotai Co Ltd 集積回路用基板の製造方法
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
US4897366A (en) * 1989-01-18 1990-01-30 Harris Corporation Method of making silicon-on-insulator islands
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
US5022745A (en) * 1989-09-07 1991-06-11 Massachusetts Institute Of Technology Electrostatically deformable single crystal dielectrically coated mirror
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法

Also Published As

Publication number Publication date
DE69127841D1 (de) 1997-11-13
EP0444942B1 (en) 1997-10-08
DE69127841T2 (de) 1998-03-26
US5340435A (en) 1994-08-23
EP0444942A1 (en) 1991-09-04
JPH03250616A (ja) 1991-11-08

Similar Documents

Publication Publication Date Title
JPH0719737B2 (ja) Ｓ０１基板の製造方法
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
EP0854500B1 (en) Method of manufacturing a bonded substrate
JP4398934B2 (ja) Ｓｏｉウエーハの製造方法
US5439723A (en) Substrate for producing semiconductor wafer
JP2000223683A (ja) 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
JP2001345435A (ja) シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ
JPH0636414B2 (ja) 半導体素子形成用基板の製造方法
JP2004527915A (ja) 薄膜及びそのその製造方法
US5918139A (en) Method of manufacturing a bonding substrate
KR20030051782A (ko) 타겟 기판에 결합된 박막을 구비하는 적층 구조의 제조 방법
EP1170801B1 (en) Bonded wafer producing method
JP2662495B2 (ja) 接着半導体基板の製造方法
JP3352902B2 (ja) 貼り合わせ基板の作製方法
JP2535957B2 (ja) 半導体基板
JP3305399B2 (ja) 半導体装置の製造方法
JP4708185B2 (ja) 特に光学、電子工学、または光電子工学における基板を製造する方法
JPS61158145A (ja) 半導体基板の加工方法
JP2675691B2 (ja) 半導体素子形成用基板の製造方法
JPH05304062A (ja) 接合ウェーハ及びその製造方法
JPH1126337A (ja) 貼り合わせ基板の作製方法
JP2862582B2 (ja) 接着半導体基板及びその製造方法
JPH11243039A (ja) 半導体部材の製造方法および半導体部材
JP3390660B2 (ja) 誘電体分離基板の製造方法
JP2005032882A (ja) 半導体接合ウエーハの製造方法