JPH1126337A - 貼り合わせ基板の作製方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 未結合部の存在する領域をできるだけ小さく
することによって、デバイス作製可能面積を大きくし、
貼り合わせ基板およびデバイスの作製歩留、生産性、コ
ストの改善をはかるとともに、除去すべき未結合部の存
在領域を小さくすることによって、複雑で時間がかかる
未結合部の除去工程を、短縮・簡素化して貼り合わせ基
板の生産性の向上、コストの低減をはかることができる
貼り合わせ基板の作製方法を提供する。 【解決手段】 二枚の半導体基板を直接、または、酸化
膜を介して他方の半導体基板と密着させ、これに熱処理
を加えて強固に結合させた後、デバイス作製側基板を研
削・研磨して、所望厚さまで薄膜化する貼り合わせ基板
の作製方法において、前記二枚の半導体基板のうち、少
なくとも一方の半導体基板の厚さは通常の半導体基板の
厚さより薄いものを用いて密着させる、ことを特徴とす
る貼り合わせ基板の作製方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、二枚の基板を貼り
合わせる貼り合わせ基板の作製方法、特には二枚のシリ
コン単結晶基板をシリコン酸化膜を介して貼り合わせて
作製する、貼り合わせＳＯＩ（Silicon on Insulator）
基板の作製方法において、いわゆる未結合部を減少させ
る技術に関する。

【０００２】

【従来の技術】ＳＯＩ基板の作製方法として、２枚のシ
リコン単結晶基板をシリコン酸化膜を介して貼り合わせ
る技術、例えば特公平５−４６０８６号公報に示される
ように、少なくとも一方の基板に酸化膜を形成し、接合
面に異物を介在させることなく相互に密着させた後、お
よそ２００〜１２００℃の温度で熱処理し結合強度を高
める方法が、従来より知られている。

【０００３】熱処理を行うことにより結合強度が高めら
れた貼り合わせ基板は、その後の研削及び研磨工程が可
能となるため、デバイス作製側基板を研削及び研磨等に
より所望の厚さに薄膜化することにより、素子形成を行
うＳＯＩ層を形成することができる。

【０００４】また、このような二枚の基板を貼り合わせ
る貼り合わせ基板は、目的とするデバイスの種類によ
り、二枚の半導体基板を直接密着して作製したり、ある
いは石英基板のような絶縁基板と半導体基板とを密着し
て作製される場合もある。

【０００５】しかし、こうして作製された貼り合わせ基
板の周辺約１〜３ｍｍには、未結合部分が存在すること
が知られており、このような未結合部にはデバイスの作
製ができない。その上、このような未結合部が存在する
と、その後の薄膜化工程あるいはデバイス工程でこの部
分が剥れ落ち、貼り合わせ基板の製造歩留の低下、ある
いはデバイス製造歩留の低下等の種々の問題を引き起こ
す。

【０００６】したがって、貼り合わせ基板に存在する未
結合部は除去される必要があり、この部分を除去するた
め、様々な技術が開発されている。例えば、未結合部が
存在するデバイス作製側基板（ボンドウエーハ）の外周
部を、支持基板となる他方の基板（ベースウエーハ）に
達するまで研削したり、ウエーハ周辺部を除いてマスキ
ングテープを粘着し、然る後にエッチングして、ウエー
ハ周辺部の未結合部を除去したり、貼り合わせ基板の周
辺部全部をエッチングあるいは研削等により除去すると
いった方法が、従来から行われている。

【０００７】

【発明が解決しようとする課題】しかし、これらの方法
は、未結合部の除去はできるけれども、工程が複雑であ
り、時間もかかるためコストが高い上に、生産性も低く
問題が多い。しかも、そもそも未結合部を除去するとい
う方法だけでは、デバイス作製側基板のデバイス作製可
能面積が、貼り合わせる前の基板の面積より小さくなっ
てしまうことを意味しており、このような除去されなけ
ればならない未結合部の存在する領域は、できるだけ小
さくすることが望まれる。

【０００８】そこで、本発明は上記問題点に鑑みなされ
たもので、未結合部の存在する領域をできるだけ小さく
することによって、デバイス作製可能面積を大きくし、
貼り合わせ基板およびデバイスの作製歩留、生産性、コ
ストの改善をはかるとともに、除去すべき未結合部の存
在領域を小さくすることによって、前述のような複雑で
時間がかかる未結合部の除去工程を、短縮・簡素化し、
これによっても貼り合わせ基板の生産性の向上、コスト
の低減をはかることができる貼り合わせ基板の作製方法
を提供することを目的としている。

【０００９】

【課題を解決するための手段】上記目的を達成すべく本
発明の請求項１に記載した発明は、二枚の半導体基板を
直接密着させ、これに熱処理を加えて強固に結合させた
後、デバイス作製側基板を研削・研磨して、所望厚さま
で薄膜化する貼り合わせ基板の作製方法において、前記
二枚の半導体基板のうち、少なくとも一方の半導体基板
の厚さは通常の半導体基板の厚さより薄いものを用いて
密着させる、ことを特徴とする貼り合わせ基板の作製方
法である。

【００１０】また、本発明の請求項２に記載した発明
は、二枚の半導体基板のうち、少なくとも一方の半導体
基板の表面に酸化膜を形成し、該酸化膜を介して他方の
半導体基板と密着させ、これに熱処理を加えて強固に結
合させた後、デバイス作製側基板を研削・研磨して、所
望厚さまで薄膜化する貼り合わせ基板の作製方法におい
て、前記二枚の半導体基板のうち、少なくとも一方の半
導体基板の厚さは通常の半導体基板の厚さより薄いもの
を用いて密着させる、ことを特徴とする貼り合わせ基板
の作製方法である。

【００１１】このように、二枚の半導体基板のうち、少
なくとも一方の半導体基板の厚さを通常の半導体基板の
厚さより薄いものを用い、基板にしなやかさを持たせる
ことによって貼りつきやすくし、未結合部の存在領域を
縮小することができる。したがって、デバイス作製可能
面積を大きくすることができるとともに、未結合部の除
去工程を、短縮・簡素化することができる。

【００１２】また、本発明の請求項３に記載した発明
は、半導体基板と絶縁基板とを密着させ、これに熱処理
を加えて強固に結合させた後、半導体基板を研削・研磨
して、所望厚さまで薄膜化する貼り合わせ基板の作製方
法において、前記半導体基板の厚さは通常の半導体基板
の厚さより薄いものを用いて密着させる、ことを特徴と
する貼り合わせ基板の作製方法である。

【００１３】このように、半導体基板と絶縁基板とを貼
り合わせる場合においても、半導体基板の厚さを通常の
半導体基板の厚さより薄いものを用い、基板にしなやか
さを持たせることによって、未結合部の存在領域を縮小
することができる。

【００１４】この場合、請求項４に記載したように、通
常の半導体基板の厚さより薄い半導体基板の厚さは、３
００ミクロン以上とするのが望ましい。これは、実際問
題３００ミクロンより薄くすると、そのような薄い半導
体基板の作製段階、あるいはハンドリングにおいて、ワ
レ、カケ等が増加し、かえって歩留の低下につながって
しまうことがあるからである。

【００１５】また、本発明の請求項５に記載した発明
は、請求項１ないし請求項４のいずれか１項に記載の貼
り合わせ基板の作製方法であって、前記二枚の基板を強
固に結合するための熱処理は、水蒸気を含む酸化性雰囲
気で行われることを特徴とする。

【００１６】このように、結合熱処理を水蒸気を含む酸
化性雰囲気で行えば、酸化膜成長速度が速いので、たと
え二枚の基板を密着した段階で未接着部が存在しても、
結合熱処理においてこれを酸化膜で埋めることができ
る。したがって、貼り合わせ基板の未結合部を縮小する
ことができるので、未結合部の除去工程を一層簡潔にす
ることができる。

【００１７】そして、本発明の請求項１ないし請求項５
に記載の方法で作製された貼り合わせ基板は、未結合部
の少ない貼り合わせ基板となるので、デバイス作製上
も、貼り合わせ基板作製上もきわめて有用なものとな
る。

【００１８】

【発明の実施の形態】以下に本発明の実施の形態を、二
枚の半導体基板を酸化膜を介して貼り合わせる場合につ
き、図面を参照して説明するが、本発明はこれらに限定
されるものではない。ここで、図１は本発明にかかる貼
り合わせ基板の作製工程の概略を示す説明図である。

【００１９】図１においてまず、貼り合わせによりＳＯ
Ｉ基板を作製するための原料ウェーハ（単結晶シリコン
鏡面ウエーハ：例えばチョクラルスキー法で作製した直
径５インチ、方位＜１００＞のもの）であるボンドウェ
ーハ２及びベースウェーハ３を用意する（図１
（ａ））。

【００２０】従来、この原料ウェーハとなるボンドウエ
ーハとベースウエーハは、抵抗等の品質については作製
されるデバイスの規格により選択されることになるが、
形状についてはまったく同じウェーハが用いられてお
り、しかもこれは貼り合わせ基板に用いられるものであ
ると否とにかかわらず、通常のデバイス作製用のウェー
ハと同じものを用いていた。したがって、その厚さにつ
いてもまったく同じものどうして貼り合わされていた。
これは原料となるウェーハ製造工程において特別な形状
を有するウェーハを作製するのは、コスト上および管理
上の問題が生じ得ることが主な理由である。

【００２１】これに対し、本発明では、ボンドウエーハ
２の厚さは通常のものより薄い４００ミクロンとし、ベ
ースウエーハ３の厚さは通常のものである６２５ミクロ
ンのものとした。

【００２２】ここで、通常の半導体基板の厚さは、当該
半導体基板の直径によって異なり、用いた半導体基板の
直径が、４インチであれば４７５〜５２５ミクロンであ
り、代表的な厚さは５２５ミクロンである。また半導体
基板の直径が５インチであれば５５０〜６２５ミクロン
であり、代表的な厚さは６２５ミクロンである。同様
に、６インチであれば５５０〜６７５ミクロンであり、
代表的な厚さは６７５ミクロンである。さらに、８イン
チであれば、通常７２５ミクロンであり、１２インチで
あれば通常７７５ミクロンである。このように、通常の
半導体基板の厚さは、直径が増大するとともに、厚くし
なければならず、１２インチ以上の直径の半導体基板を
用いる場合も、同様に厚さが厚いものとなる。

【００２３】本発明でいう通常の半導体基板の厚さより
薄いとは、このような直径毎に定まる通常の半導体基板
の厚さより薄いことを意味する。

【００２４】また、本発明で用いる、通常の半導体基板
の厚さより薄い基板を作製するには、円柱状の半導体イ
ンゴットからスライスして、円盤状の基板を切り出す時
に通常より薄い厚さで切り出せば良い。この場合、通常
の厚さで切り出し、基板をエッチング、あるいは研削、
研磨等をする工程において、通常より取り代を多くする
ことによっても、薄い基板を作製することができるが、
手間がかかる上に、半導体材料も無駄になるので、スラ
イス時に薄く切り出すのが好ましい。

【００２５】そして、原則として通常の半導体基板の厚
さより薄い半導体基板の厚さは、薄ければ薄いほどしな
やかとなり貼りつきやすくなるため、密着時に未結合部
ができにくいものとなるとともに、半導体材料も節約で
きるので好ましい。

【００２６】ただし、半導体基板の厚さを３００ミクロ
ンより薄くすると、半導体材料は硬脆性材料であるた
め、そのような薄い半導体基板の作製段階、たとえば半
導体インゴットからスライスして切り出す段階、あるい
はその後基板を研削、研磨する段階等でワレ、カケ等が
増加してしまう。また、ハンドリングも難しくなり、わ
ずかな衝撃で基板にワレ、カケ等が生じてしまい、かえ
って原料ウエーハである半導体基板の作製歩留の低下に
つながってしまうことがある。したがって、実際問題通
常の半導体基板の厚さより薄い基板の厚さは、３００ミ
クロン以上とするのが好ましい。

【００２７】次に、用意されたシリコン単結晶基板のう
ち、通常の半導体基板の厚さより薄いボンドウェーハ２
に熱処理を施し、ボンドウエーハ表面に酸化膜４を形成
する（図１（ｂ））。

【００２８】次に、この酸化膜を形成したボンドウエー
ハ２とベースウエーハ３を清浄な雰囲気下で密着させる
（図１（ｃ））。この時、密着された貼り合わせ基板の
周辺部には未接着部が生じ、その後の結合熱処理でも結
合されずに未結合部を生じることとなる。

【００２９】しかし、本発明ではボンドウエーハ２の厚
さはベースウエーハ３の厚さより薄くしてあり、しなや
かさを持たせてあるので、厚いベースウエーハ３にした
がって貼りつきやすい。したがって、周辺部に発生する
未接着部の領域を縮小することができる。

【００３０】例えば、本実施形態のように直径５インチ
のウェーハを用いた場合であれば、通常の厚さのウェー
ハ同士を密着した場合には、外周より平均約１．６ｍｍ
が未接着部の領域となるが、本発明でボンドウエーハの
厚さを４００ミクロンとすると、外周より平均約１．２
ｍｍが未接着部となり、確実にデバイス作製可能面積を
増加させることができる。

【００３１】そして、５インチ以外の直径（例えば、
４、６、８、１２インチ等）においても、通常の厚さの
ウエーハを用いた場合には、未結合部となる未接着領域
が平均１．４ｍｍ以下になることはないので、本発明に
おける通常の厚さより薄いウエーハは、未接着領域がこ
の１．４ｍｍ以下となるように厚さを選択するのが望ま
しい。

【００３２】次に、密着した基板に熱処理を加えて、ボ
ンドウエーハ２とベースウエーハ３を強固に結合させ、
貼り合わせ基板１とする。熱処理条件としては、例え
ば、酸素または水蒸気を含む酸化性雰囲気下、２００℃
〜１２００℃の温度で行えば良い（図１（ｄ））。こう
して、ボンドウエーハ２とベースウエーハ３が強固に結
合されるとともに、貼り合わせ基板１の外表面全体に
も、後工程でエッチング被膜となる酸化膜５が形成され
る。

【００３３】この場合、結合熱処理を行うガス雰囲気と
しては、上記のほか窒素あるいはアルゴン等の不活性ガ
ス雰囲気下で行っても良く、貼り合わせ基板を強固に結
合することができるものであれば、原則として限定され
るものではないが、その中でも特に水蒸気を含む酸化性
雰囲気で行われるのが望ましい。

【００３４】これは、上記のようにボンドウエーハの厚
さを薄くして、未接着部を縮小しても、完全に未接着部
をなくすことは困難であり、貼り合わせ基板の周辺部に
はわずかではあるが、未接着部が残存する。したがっ
て、この部分は除去しなければならないが、結合熱処理
を水蒸気を含む酸化性雰囲気で行えば、酸化膜成長速度
が速いので、二枚のウェーハの間に存在する未接着部に
入り込み、これを酸化膜で埋めることができる。したが
って、貼り合わせ基板の間に存在する、実際に未結合と
なっている部分を一層縮小することができ、除去すべき
面積が小さくなる。したがって、後工程である未結合部
の除去工程を一層簡潔にすることができる。

【００３５】こうして結合された貼り合わせ基板１の外
周部には、なおわずかではあるがボンドウエーハ２とベ
ースウエーハ３の未結合部が存在している。このような
未結合部は、デバイスを作製するＳＯＩ層として用いる
ことができない上に、たとえわずかといえども後工程で
剥れ落ちて、種々の問題を引き起こすため除去する必要
がある。

【００３６】そこで、本実施形態では未結合部を除去す
るのに、以下のようにした。まず、図１（ｅ）に示すよ
うに、未結合部が存在するボンドウエーハ２の外周部を
所定厚ｔまで研削して除去する。研削によれば、高速で
除去することができるし、加工精度もよいからである。
この場合、本発明ではボンドウエーハ２の外周部に存在
する未結合部の領域は十分に小さくなっているため、わ
ずかな外周領域を除去すれば良く、短時間の研削で貼り
合わせ基板１の外周部に存在する未結合部を除去するこ
とができる。

【００３７】ここで、所定厚ｔとしてはできるだけ薄く
した方が、後工程であるエッチング工程での取りしろを
減少させることができるので好ましい。しかし、エッチ
ングと異なりシリコンウエーハを機械的に研削すると、
加工歪みが生じることは良く知られており、あまり所定
厚ｔを薄くすると、埋め込み酸化膜４、あるいはベース
ウエーハ３に加工歪みのようなダメージが到達してしま
い、その後のエッチングによりボンドウエーハ２の外周
部の未結合部を完全に除去する際に、ダメージを受けた
埋め込み酸化膜４を通ってエッチング液が、ベースウエ
ーハ３の表面にも達し、この部分（テラス部７）に傷や
凹凸を発生させ、その後のデバイス工程における歩留を
低下させてしまう。

【００３８】そこで、ボンドウエーハの外周部の研削
は、埋め込み酸化膜４、ベースウエーハ３にダメージを
与えることのない厚さまででとどめる。このダメージを
与えない厚さは、用いた研削方法により異なるが、おお
よそ２０〜３００ミクロン厚である。

【００３９】次に、図１（ｆ）のように、エッチングに
よりボンドウエーハ２外周部の未結合部を完全に除去す
る。これは、酸化膜にくらべてシリコン単結晶のエッチ
ング速度が格段に大きいエッチング液に、貼り合わせ基
板１を浸漬することによって、簡単に行うことができ
る。すなわち、ボンドウエーハ２の外周部は、研削によ
ってシリコンが露出しているために、エッチング液によ
ってエッチングされるが、貼り合わせ基板１の他の部分
は、酸化膜５で覆われているためにエッチングされな
い。このようなエッチングとしては、ＫＯＨ，ＮａＯＨ
等によるいわゆるアルカリエッチングを挙げることがで
きる。

【００４０】そして、本発明ではボンドウエーハ２の外
周部に存在する未結合部の領域は十分に小さくなってい
るため、短時間のエッチングで貼り合わせ基板１の外周
部に存在する未結合部を完全に除去することができる。

【００４１】最後に、図１（ｇ）に示すように、ボンド
ウエーハ２の表面を通常の方法に従い研削・研磨等をし
て、所望厚さまで薄膜化すれば、未結合部が小さい、し
たがってＳＯＩ層６の面積が大きい貼り合わせ基板を作
製することができる。

【００４２】

【実施例】次に本発明の実施例および比較例をあげる。 （実施例１、比較例１）直径１２５ｍｍ（５インチ）、
導電型ｐ型、抵抗率４〜６Ω・cm の鏡面研磨されたＣＺ
基板で、ベースウエーハの厚さを６２５ミクロンとし、
ボンドウエーハの厚さを３００、４００、６２５ミクロ
ンのものを用いた場合に、貼り合わせ基板の未結合部の
幅の変化を測定してみることにした。

【００４３】貼り合わせ基板の作製方法は、上記実施形
態で説明した方法とほぼ同様に、上記各ウェーハを図１
の（ａ）〜（ｆ）の工程にしたがい結合し、図１（ｆ）
のような貼り合わせ基板を作製し、未結合部の幅を測定
した。

【００４４】ここで、結合熱処理としては、水蒸気を含
む酸化性雰囲気下、１１００℃、２時間の条件で行っ
た。また、ボンドウエーハの外周部の研削は、その後の
未結合部幅の測定のため、一律周辺３ｍｍを研削した。
ボンドウエーハの未結合部の除去のためのエッチング
は、ＮａＯＨ溶液を用いた。

【００４５】貼り合わせ基板周辺部の未結合部の幅の測
定は、ベースウエーハの外周側から形状投影装置により
観察し、ベースウエーハ上の酸化膜の厚さむらを示す干
渉縞がなくなり、酸化膜厚が一定となるまでの距離を測
定した。これは酸化膜により未接着部が埋められた部分
も未結合部としてカウントしたもので、ボンドウエーハ
の厚さの変化のみによる効果を見るためである。

【００４６】得られた結果を図２に示した。図２から明
らかなように、ボンドウエーハの厚さを薄くするほど、
未結合部幅は小さくなることがわかる。

【００４７】（実施例２、比較例２）直径１２５ｍｍ
（５インチ）、導電型ｐ型、抵抗率４〜６Ω・cm の鏡面
研磨されたＣＺ基板で、ベースウエーハの厚さを６２５
ミクロンとし、ボンドウエーハの厚さを４００ミクロン
のものを用い、酸化膜による未接着部を埋める効果を測
定してみることにした。

【００４８】貼り合わせ基板の作製方法は、上記実施例
１で説明した方法とほぼ同様に、上記各ウェーハを図１
の（ａ）〜（ｆ）の工程にしたがい結合し、図１（ｆ）
のような貼り合わせ基板を作製し、未結合部の幅を測定
した。

【００４９】ここで、結合熱処理としては、実施例２で
は水蒸気を含む酸化性雰囲気下とし（Ｗｅｔ Ｏ₂ ）、
比較例２では窒素雰囲気下として（Ｎ₂ ）、１１００
℃、２時間の条件で行った。また、ボンドウエーハの外
周部の研削は、その後の未結合部幅の測定のため、一律
周辺３ｍｍを研削した。ボンドウエーハの未結合部の除
去のためのエッチングは、ＮａＯＨ溶液を用いた。

【００５０】貼り合わせ基板周辺部の未結合部の幅の測
定は、膜厚測定器でベースウエーハの外周側から酸化膜
厚を０．１ｍｍピッチで内側に向かって順次測定するこ
とによって判定した。水蒸気を含む酸化性雰囲気下で熱
処理した実施例では、酸化膜厚が、最初に増加した位置
までの距離を未結合幅とし、窒素雰囲気下で熱処理した
比較例では、酸化膜厚が一定となる位置までの距離を未
結合幅とした。これは酸化膜により未接着部が埋められ
た部分は、結合部としてカウントするもので、水蒸気を
含む酸化性雰囲気下の熱処理で未接着部を埋める効果を
見るためである。

【００５１】得られた結果を図３に示した。図３から明
らかなように、水蒸気を含む酸化性雰囲気下の熱処理に
よって、未接着部が埋められ、実際に未結合部を形成し
ている領域が極めて小さくなることがわかる。したがっ
て、このような貼り合わせ基板では、未結合部を除去す
るための研削等の幅を小さくすることができ、きわめて
簡単かつ迅速に未結合部の除去工程を行うことができ
る。

【００５２】尚、本発明は、上記実施形態に限定される
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。

【００５３】例えば、上記実施形態では二枚の半導体基
板を酸化膜を介して貼り合わせて、貼り合わせ基板を作
製する場合を中心に説明したが、本発明はこのような場
合に限定されるものではなく、二枚の半導体基板を直接
貼り合わせて、貼り合わせ基板を作製する場合にも当然
適用できるし、また半導体基板と石英、炭化珪素、窒化
珪素、アルミナ、サファイヤ、その他のセラミックス材
のような絶縁基板とを貼り合わせて、貼り合わせ基板を
作製する場合にも周辺未結合部が発生するので、これを
縮小するのにも有効である。

【００５４】また、上記実施形態では二枚の半導体基板
のうち、デバイス作製側基板（ボンドウエーハ）を薄く
する場合につき例を挙げて説明したが、本発明はこのよ
うな場合に限定されるものではなく、支持基板（ベース
ウエーハ）を薄くしても良いし、両方とも薄くしても同
様に未結合部を縮小できることは言うまでもない。

【００５５】

【発明の効果】以上説明したように、本発明では貼り合
わせ基板の作製方法において、二枚の半導体基板のう
ち、少なくとも一方の半導体基板の厚さを通常のものよ
り薄くしたので、未結合部の存在する領域を小さくする
ことができる。したがって、デバイス作製可能面積を大
きくすることができるので、貼り合わせ基板およびデバ
イスの作製歩留、生産性、コストの改善をはかることが
できる。また、未結合部が小さくなることによって、複
雑で時間がかかる未結合部の除去工程を、短縮・簡素化
することができ、これによっても貼り合わせ基板の生産
性の向上、コストの低減をはかることができる。さら
に、貼り合わせ基板の原料となる半導体基板を薄くする
のであるから、原料となる半導体基板の作製歩留を向上
することができる。

【００５６】そして、本発明は、二枚の半導体基板を貼
り合わせる場合に限らず、半導体基板と絶縁基板とを貼
り合わせて、貼り合わせ基板を作製する場合において
も、貼り合わせる半導体基板の厚さを薄くすることによ
って、外周部に発生する未結合部を縮小することができ
る。

【図面の簡単な説明】

【図１】（ａ）〜（ｇ）は、本発明にかかる貼り合わせ
基板の作製工程の概略を示す説明図である。

【図２】実施例１、比較例１の結果を示した図である。

【図３】実施例２、比較例２の結果を示した図である。

【符号の説明】

１…貼り合わせ基板、 ２…ボンドウエ
ーハ、３…ベースウエーハ、 ４…酸化
膜（埋め込み酸化膜）、５…酸化膜（エッチング被
膜）、 ６…ＳＯＩ層、７…テラス部。

フロントページの続き (72)発明者 深美 正雄 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 二枚の半導体基板を直接密着させ、これ
   に熱処理を加えて強固に結合させた後、デバイス作製側
   基板を研削・研磨して、所望厚さまで薄膜化する貼り合
   わせ基板の作製方法において、 前記二枚の半導体基板のうち、少なくとも一方の半導体
   基板の厚さは通常の半導体基板の厚さより薄いものを用
   いて密着させる、 ことを特徴とする貼り合わせ基板の作製方法。
2. 【請求項２】 二枚の半導体基板のうち、少なくとも一
   方の半導体基板の表面に酸化膜を形成し、該酸化膜を介
   して他方の半導体基板と密着させ、これに熱処理を加え
   て強固に結合させた後、デバイス作製側基板を研削・研
   磨して、所望厚さまで薄膜化する貼り合わせ基板の作製
   方法において、 前記二枚の半導体基板のうち、少なくとも一方の半導体
   基板の厚さは通常の半導体基板の厚さより薄いものを用
   いて密着させる、 ことを特徴とする貼り合わせ基板の作製方法。
3. 【請求項３】 半導体基板と絶縁基板とを密着させ、こ
   れに熱処理を加えて強固に結合させた後、半導体基板を
   研削・研磨して、所望厚さまで薄膜化する貼り合わせ基
   板の作製方法において、 前記半導体基板の厚さは通常の半導体基板の厚さより薄
   いものを用いて密着させる、 ことを特徴とする貼り合わせ基板の作製方法。
4. 【請求項４】 前記通常の半導体基板の厚さより薄い半
   導体基板の厚さは、３００ミクロン以上とする、ことを
   特徴とする請求項１ないし請求項３のいずれか１項に記
   載の貼り合わせ基板の作製方法。
5. 【請求項５】 前記二枚の基板を強固に結合するための
   熱処理は、水蒸気を含む酸化性雰囲気で行われる、こと
   を特徴とする請求項１ないし請求項４のいずれか１項に
   記載の貼り合わせ基板の作製方法。
6. 【請求項６】 前記請求項１ないし請求項５のいずれか
   １項に記載の方法で作製された、未結合部の少ない貼り
   合わせ基板。