JP2621325B2 - Ｓｏｉ基板及びその製造方法 - Google Patents
Ｓｏｉ基板及びその製造方法Info
- Publication number
- JP2621325B2 JP2621325B2 JP63088772A JP8877288A JP2621325B2 JP 2621325 B2 JP2621325 B2 JP 2621325B2 JP 63088772 A JP63088772 A JP 63088772A JP 8877288 A JP8877288 A JP 8877288A JP 2621325 B2 JP2621325 B2 JP 2621325B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- defect
- crystal
- low
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明はSOI基板の構造及び製造方法に関し、 素子形成層である単結晶シリコン薄片部の無欠陥化を
目的とし、 該単結晶シリコン薄片として低酸素低欠陥のFZ型単結
晶シリコン片或いはCZ型の単結晶シリコン片をイントリ
ンシックゲッタリング（IG）によって低欠陥化したもの
を用い、支持基板としては機械的強度が大であるCZ型の
単結晶シリコンを用いて構成する。
目的とし、 該単結晶シリコン薄片として低酸素低欠陥のFZ型単結
晶シリコン片或いはCZ型の単結晶シリコン片をイントリ
ンシックゲッタリング（IG）によって低欠陥化したもの
を用い、支持基板としては機械的強度が大であるCZ型の
単結晶シリコンを用いて構成する。
〔産業上の利用分野〕 本発明はSOI基板の構造及び製造方法に関わる。
半導体基板に形成される集積回路（IC）では、ICの構
成要素である各種素子の深さ方向の電気的分離には、pn
接合分離或いは絶縁層による分離が用いられる。前者は
接合部分に生ずる寄生容量のため動作速度が低下した
り、接合方向によっては分離できない場合がある等の制
約が存在するため、後者の絶縁分離型の基板を用いる方
が有利である。
成要素である各種素子の深さ方向の電気的分離には、pn
接合分離或いは絶縁層による分離が用いられる。前者は
接合部分に生ずる寄生容量のため動作速度が低下した
り、接合方向によっては分離できない場合がある等の制
約が存在するため、後者の絶縁分離型の基板を用いる方
が有利である。
この絶縁分離型の基板は、素子形成層である単結晶半
導体層が絶縁物上に設けられた形となることからSilico
n on Insurater（SOI）と呼ばれている。当初はサファ
イア等の絶縁物単結晶にシリコン（Si）をエピタキシャ
ル成長させたもの等が用いられ、その後、絶縁層上に非
単結晶Siを堆積し、これを単結晶化する方法が開発され
ているが、昨今は結晶性の良好な単結晶Siを素子形成層
とする貼り合わせ型のSOI基板が用いられることも多
い。
導体層が絶縁物上に設けられた形となることからSilico
n on Insurater（SOI）と呼ばれている。当初はサファ
イア等の絶縁物単結晶にシリコン（Si）をエピタキシャ
ル成長させたもの等が用いられ、その後、絶縁層上に非
単結晶Siを堆積し、これを単結晶化する方法が開発され
ているが、昨今は結晶性の良好な単結晶Siを素子形成層
とする貼り合わせ型のSOI基板が用いられることも多
い。
通常この貼り合わせ型のSOI基板は、単結晶Siウェハ
面を基板ウェハ面に接触させて加熱し、両者を接着した
後、単結晶ウェハの厚みを研磨或いはエッチングによっ
て減じ、素子形成に適した厚さを残すことで形成され
る。基板ウェハには熱膨張係数を合わせる意味でSiが用
いられることが多く、更に、外形が同じであれば貼り合
わせ作業が容易になることから、基板ウェハと素子形成
層のウェハを同一のインゴットから切り出して使用する
ことが行われる。
面を基板ウェハ面に接触させて加熱し、両者を接着した
後、単結晶ウェハの厚みを研磨或いはエッチングによっ
て減じ、素子形成に適した厚さを残すことで形成され
る。基板ウェハには熱膨張係数を合わせる意味でSiが用
いられることが多く、更に、外形が同じであれば貼り合
わせ作業が容易になることから、基板ウェハと素子形成
層のウェハを同一のインゴットから切り出して使用する
ことが行われる。
SOI基板の形成に使用されるSi単結晶の結晶欠陥につ
いては、結晶製造技術の進歩によって無転位結晶が実用
に供されるに至っているが、酸素含有量の方は、浮遊帯
溶融法（FZ）による単結晶では実用上無酸素と称し得る
ほどの低酸素濃度が実現しているものの、引き上げ法
（CZ）による単結晶では十分な低酸素化は未だ達成され
ていない。
いては、結晶製造技術の進歩によって無転位結晶が実用
に供されるに至っているが、酸素含有量の方は、浮遊帯
溶融法（FZ）による単結晶では実用上無酸素と称し得る
ほどの低酸素濃度が実現しているものの、引き上げ法
（CZ）による単結晶では十分な低酸素化は未だ達成され
ていない。
FZ単結晶は酸素濃度が極めて低いので、熱処理を受け
ても結晶欠陥を発生させることはないが、熱処理によっ
て反りや捩じれが生じやすく、更に結晶にスリップが発
生しやすい欠点もあることから、通常のIC基板として用
いられることは殆どない。
ても結晶欠陥を発生させることはないが、熱処理によっ
て反りや捩じれが生じやすく、更に結晶にスリップが発
生しやすい欠点もあることから、通常のIC基板として用
いられることは殆どない。
これに対しCZ単結晶は機械的強度が大であり、酸素濃
度が高い点も、IG処理によって、酸素や酸素によって生
じる結晶欠陥を素子特性に影響しない基板内部に固定し
てしまえば問題とならないことから、IC基板として広く
利用されている。IG処理では基板表面近傍の酸素は外方
拡散し、深さ10〜数十μｍの無酸素，無欠陥領域が形成
される。
度が高い点も、IG処理によって、酸素や酸素によって生
じる結晶欠陥を素子特性に影響しない基板内部に固定し
てしまえば問題とならないことから、IC基板として広く
利用されている。IG処理では基板表面近傍の酸素は外方
拡散し、深さ10〜数十μｍの無酸素，無欠陥領域が形成
される。
かかる事情のため、貼り合わせ型のSOI基板に於いて
もCZ単結晶が用いられているが、その場合、SOI基板を
形成した後にIG処理を施しても効果が薄く、良好な素子
形成層が得られないという問題がある。IG処理の効果が
現れ難い原因は素子形成層の厚さが小であるためとも考
えられる。
もCZ単結晶が用いられているが、その場合、SOI基板を
形成した後にIG処理を施しても効果が薄く、良好な素子
形成層が得られないという問題がある。IG処理の効果が
現れ難い原因は素子形成層の厚さが小であるためとも考
えられる。
本発明の目的は素子形成層が通常程度に薄いSOI基板
に於いても、結晶性の良好な素子形成層を有し、十分な
機械的強度を持つSOI基板を提供することであり、その
ような特性を有するSOI基板を形成する方法を提供する
ことである。
に於いても、結晶性の良好な素子形成層を有し、十分な
機械的強度を持つSOI基板を提供することであり、その
ような特性を有するSOI基板を形成する方法を提供する
ことである。
上記目的を達成するため、本発明のSOI基板は 素子形成層として残される側の単結晶シリコンウェハ
を、 FZ法による単結晶Siとするか、或いは CZ法による単結晶Siの表面に低欠陥領域を形成したも
のとし、 支持基板には機械的強度が大であるCZ単結晶Siを用い
る。
を、 FZ法による単結晶Siとするか、或いは CZ法による単結晶Siの表面に低欠陥領域を形成したも
のとし、 支持基板には機械的強度が大であるCZ単結晶Siを用い
る。
本発明では更に、前記CZ単結晶Siを使用するSOI基板
の形成方法として、CZ単結晶SiにIG処理を施して表面に
低欠陥領域を形成する工程、基板と該処理を施したCZウ
ェハを接着する工程、該CZウェハの不要部分を除去する
工程を包含するSOI基板の製造方法が提供される。
の形成方法として、CZ単結晶SiにIG処理を施して表面に
低欠陥領域を形成する工程、基板と該処理を施したCZウ
ェハを接着する工程、該CZウェハの不要部分を除去する
工程を包含するSOI基板の製造方法が提供される。
FZ単結晶Siには転位などの結晶欠陥は殆ど無く、酸素
濃度も極めて低いので、これを支持基板に接着するため
の熱処理や素子形成のための熱処理によって、新たに結
晶欠陥が発生することはない。
濃度も極めて低いので、これを支持基板に接着するため
の熱処理や素子形成のための熱処理によって、新たに結
晶欠陥が発生することはない。
CZ単結晶Siを適切に熱処理するとIGが進行し、鏡面に
仕上げられたウェハ表面に10μｍを越える深さに無欠
陥、無酸素領域が生ずると共に、ウェハ内部には酸素と
結合した欠陥が発生する。これを基板に接着し、欠陥発
生領域を除去して得たSOI基板の素子形成層は無欠陥に
近いものとなり、酸素も殆ど残留しないので、以後の熱
処理によって新たに結晶欠陥が発生することはない。
仕上げられたウェハ表面に10μｍを越える深さに無欠
陥、無酸素領域が生ずると共に、ウェハ内部には酸素と
結合した欠陥が発生する。これを基板に接着し、欠陥発
生領域を除去して得たSOI基板の素子形成層は無欠陥に
近いものとなり、酸素も殆ど残留しないので、以後の熱
処理によって新たに結晶欠陥が発生することはない。
いずれの場合も支持基板にCZ単結晶Siを用いれば、素
子形成層の強度には無関係に、実用上十分な強度を持つ
ことになる。
子形成層の強度には無関係に、実用上十分な強度を持つ
ことになる。
第１図に本発明のSOI基板の構造が示されており、CZ
単結晶Siである支持基板２にSiO2層３を介して素子形成
層１が接着されている。該素子形成層は無酸素、無欠陥
或いはこれに準ずる程度に低酸素、低欠陥である。素子
形成層は実施例により構成素材を異にするので、以下実
施例毎に説明する。
単結晶Siである支持基板２にSiO2層３を介して素子形成
層１が接着されている。該素子形成層は無酸素、無欠陥
或いはこれに準ずる程度に低酸素、低欠陥である。素子
形成層は実施例により構成素材を異にするので、以下実
施例毎に説明する。
第２図は本発明の第１の実施例に関わる製造工程を示
す図である。先ず同図（ａ）のように、CZ単結晶ウェハ
である支持基板２に1000℃,1時間の熱処理を施し、表面
に厚さ0.5μｍのSiO2層３を形成する。これにFZ法によ
る単結晶Siウェハ１′を重ね合わせて800〜1100℃,1時
間の熱処理を行うと、同図（ｂ）のように２枚のウェハ
は接着される。接着処理の雰囲気については特に限定さ
れることはないが、例えば0.1Paの減圧で処理される。
す図である。先ず同図（ａ）のように、CZ単結晶ウェハ
である支持基板２に1000℃,1時間の熱処理を施し、表面
に厚さ0.5μｍのSiO2層３を形成する。これにFZ法によ
る単結晶Siウェハ１′を重ね合わせて800〜1100℃,1時
間の熱処理を行うと、同図（ｂ）のように２枚のウェハ
は接着される。接着処理の雰囲気については特に限定さ
れることはないが、例えば0.1Paの減圧で処理される。
これをFZ単結晶側から機械研磨して、素子形成層を所
定の厚さとする。素子形成層の厚さとして0.5〜５μｍ
程度が求められるが、今日の技術によれば機械研磨で±
１μｍの制御は容易である。それ以上の細かい制御が必
要な場合にはエッチングを併用する等の方法によって所
望の厚さを残すことになる。以上の処理によって第１図
に示されたSOI基板が実現する。
定の厚さとする。素子形成層の厚さとして0.5〜５μｍ
程度が求められるが、今日の技術によれば機械研磨で±
１μｍの制御は容易である。それ以上の細かい制御が必
要な場合にはエッチングを併用する等の方法によって所
望の厚さを残すことになる。以上の処理によって第１図
に示されたSOI基板が実現する。
第３図は本発明の第２の実施例に関わる製造工程を示
す図である。該実施例に於いては素子形成層側のウェハ
をCZ単結晶とするので、基板に接着する前に無欠陥層を
形成しておくことが必要である。
す図である。該実施例に於いては素子形成層側のウェハ
をCZ単結晶とするので、基板に接着する前に無欠陥層を
形成しておくことが必要である。
以下、第３図が参照されるが、先ず同図（ａ）に示さ
れるように、素子形成層となるCZ単結晶ウェハ１″を熱
処理して表面に無欠陥領域１を形成する。この時の処理
条件は1100℃２時間＋700℃１時間＋1050℃15時間であ
る。このような熱処理によって酸素を包含する単結晶に
欠陥を生ぜしめ、そこに酸素を捕捉する技術がイントリ
ンシックゲッタリング（IG）と呼ばれるものであり、図
（ａ）に梨地状の陰影を付けた部分がこの欠陥領域であ
る。
れるように、素子形成層となるCZ単結晶ウェハ１″を熱
処理して表面に無欠陥領域１を形成する。この時の処理
条件は1100℃２時間＋700℃１時間＋1050℃15時間であ
る。このような熱処理によって酸素を包含する単結晶に
欠陥を生ぜしめ、そこに酸素を捕捉する技術がイントリ
ンシックゲッタリング（IG）と呼ばれるものであり、図
（ａ）に梨地状の陰影を付けた部分がこの欠陥領域であ
る。
また、基板の背面に損傷を与えてここに酸素を捕捉す
るエクストリンシックゲッタリングを併用することも、
無欠陥領域の形成に有効である。無欠陥領域の深さは10
μｍ或いはそれ以上とすることが出来る。
るエクストリンシックゲッタリングを併用することも、
無欠陥領域の形成に有効である。無欠陥領域の深さは10
μｍ或いはそれ以上とすることが出来る。
支持基板２もCZ単結晶ウェハであり、同図（ｂ）の如
く、その表面に1100℃１時間の水蒸気酸化で0.5μｍのS
iO2層３を形成する。これに上記処理を施したCZ単結晶
ウェハを重ね、800〜1100℃,1時間の熱処理を行うと両
ウェハは接着される。この状態が同図（ｃ）である。
く、その表面に1100℃１時間の水蒸気酸化で0.5μｍのS
iO2層３を形成する。これに上記処理を施したCZ単結晶
ウェハを重ね、800〜1100℃,1時間の熱処理を行うと両
ウェハは接着される。この状態が同図（ｃ）である。
以下、第１の実施例と同様に素子形成側のウェハを研
磨し、所定の厚みとすることによって、目的とする第１
図のSOI基板が得られる。
磨し、所定の厚みとすることによって、目的とする第１
図のSOI基板が得られる。
上記実施例のように、支持基板にも単結晶Siウェハを
用いる場合、通常はこれに貼付するウェハと結晶方位を
一致させることが行われる。これは、ウェハプロセス終
了後の劈開によるダイシングを可能とすることなどを目
的として行われる処理であるが、実際にはプロセス途中
でウェハが割れる等の事故を起こし易く、むしろ、両者
の結晶方位を異ならせておく方が、機械的強度の点で望
ましいと言える。
用いる場合、通常はこれに貼付するウェハと結晶方位を
一致させることが行われる。これは、ウェハプロセス終
了後の劈開によるダイシングを可能とすることなどを目
的として行われる処理であるが、実際にはプロセス途中
でウェハが割れる等の事故を起こし易く、むしろ、両者
の結晶方位を異ならせておく方が、機械的強度の点で望
ましいと言える。
更に、貼り合わせるウェハの結晶方位を揃えるために
は、ウェハの周辺にファセットを設けることが必要にな
るが、ファセットを持つウェハどうしを、正確に重ね合
わせることは難しく、円周方向にずれた状態で貼りあわ
せると、研磨処理の際に、はみ出したファセット端部が
欠落してSOI基板表面に疵をつける原因ともなる。
は、ウェハの周辺にファセットを設けることが必要にな
るが、ファセットを持つウェハどうしを、正確に重ね合
わせることは難しく、円周方向にずれた状態で貼りあわ
せると、研磨処理の際に、はみ出したファセット端部が
欠落してSOI基板表面に疵をつける原因ともなる。
従って結晶方位を一致させる必要がない場合には、フ
ァセットの無いウェハを用いる方が、重ね合わせ作業を
容易にするばかりでなく、SOI基板製造の歩留まりを向
上させることになる。
ァセットの無いウェハを用いる方が、重ね合わせ作業を
容易にするばかりでなく、SOI基板製造の歩留まりを向
上させることになる。
以上説明したように、本発明のSOI基板は素子形成領
域が実効的に無酸素，無欠陥であることから、素子形成
工程の熱処理によって欠陥を生ずることがなく、また、
支持基板として機械的強度が大であるCZ単結晶を用いて
いるので、素子形成層にFZ単結晶を使用しても変形する
ことがない。
域が実効的に無酸素，無欠陥であることから、素子形成
工程の熱処理によって欠陥を生ずることがなく、また、
支持基板として機械的強度が大であるCZ単結晶を用いて
いるので、素子形成層にFZ単結晶を使用しても変形する
ことがない。
第１図は本発明のSOI基板を示す図、 第２図は第１の実施例の基板の製造工程を示す図、 第３図は第２の実施例の基板の製造工程を示す図 であって、図に於いて １は無欠陥単結晶Si、 １′はFZ単結晶Si、 １″はCZ単結晶Si ２は支持基板、 ３はSiO2 である。
Claims (3)
- 【請求項１】支持基板上に絶縁物層を介して単結晶シリ
コン薄片が接着されて成るSOI型の基板であって、 前記単結晶シリコン薄片は浮遊帯溶融法により精製され
た低酸素低欠陥結晶であることを特徴とするSOI基板。 - 【請求項２】支持基板上に絶縁物層を介して単結晶シリ
コン薄片が接着されて成るSOI型の基板であって、 前記単結晶シリコン薄片は、引き上げ法により形成され
た無転位単結晶シリコンを熱処理して生ぜしめた低欠陥
結晶であることを特徴とするSOI基板。 - 【請求項３】請求項（２）のSOI基板の製造に於いて、 引き上げ法により形成された無転位単結晶板の一表面近
傍に、イントリンシックゲッタリングによって低欠陥領
域を生ぜしめた後、 該低欠陥側の表面を前記支持基板に接着し、 前記イントリンシックゲッタリング処理中に前記低欠陥
領域と同時に形成される欠陥含有領域を、研磨或いはエ
ッチングにより除去することを特徴とするSOI基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63088772A JP2621325B2 (ja) | 1988-04-11 | 1988-04-11 | Ｓｏｉ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63088772A JP2621325B2 (ja) | 1988-04-11 | 1988-04-11 | Ｓｏｉ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01259539A JPH01259539A (ja) | 1989-10-17 |
| JP2621325B2 true JP2621325B2 (ja) | 1997-06-18 |
Family
ID=13952144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63088772A Expired - Fee Related JP2621325B2 (ja) | 1988-04-11 | 1988-04-11 | Ｓｏｉ基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621325B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290229A (ja) * | 1988-05-18 | 1989-11-22 | Meidensha Corp | 半導体ウエハ |
| US5273917A (en) * | 1989-08-19 | 1993-12-28 | Fuji Electric Co., Ltd. | Method for manufacturing a conductivity modulation MOSFET |
| JP3091903B2 (ja) * | 1994-08-17 | 2000-09-25 | セイコーインスツルメンツ株式会社 | アバランシェ・フォト・ダイオード及びその製造方法 |
| JP2998724B2 (ja) | 1997-11-10 | 2000-01-11 | 日本電気株式会社 | 張り合わせｓｏｉ基板の製造方法 |
| JPH11307747A (ja) | 1998-04-17 | 1999-11-05 | Nec Corp | Ｓｏｉ基板およびその製造方法 |
| JP2000082679A (ja) | 1998-07-08 | 2000-03-21 | Canon Inc | 半導体基板とその作製方法 |
| JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ |
| JP2002094032A (ja) * | 2000-09-12 | 2002-03-29 | Fuji Electric Co Ltd | 半導体基板およびその製作方法と、その基板を用いた半導体装置およびその製造方法 |
| FR2850487B1 (fr) * | 2002-12-24 | 2005-12-09 | Commissariat Energie Atomique | Procede de realisation de substrats mixtes et structure ainsi obtenue |
| DE102014114683B4 (de) | 2014-10-09 | 2016-08-04 | Infineon Technologies Ag | Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615544A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62179110A (ja) * | 1986-02-03 | 1987-08-06 | Toshiba Corp | 直接接着型半導体基板の製造方法 |
-
1988
- 1988-04-11 JP JP63088772A patent/JP2621325B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01259539A (ja) | 1989-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586154B2 (en) | Method for fabricating a substrate with useful layer on high resistivity support | |
| JPH0719839B2 (ja) | 半導体基板の製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP2001155978A (ja) | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ | |
| JP2621325B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JPH04251957A (ja) | 誘電体分離基板の製造方法 | |
| EP2159825A1 (en) | Soi substrate manufacturing method and soi substrate | |
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07169831A (ja) | 半導体装置およびその製造方法 | |
| JPH0312775B2 (ja) | ||
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JP2011049384A (ja) | 半導体装置の製造方法 | |
| JPH11330438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JP2621325C (ja) | ||
| JPH05218049A (ja) | 半導体素子形成用基板 | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPS6386450A (ja) | 半導体素子形成用基板の製造方法 | |
| JPH1126337A (ja) | 貼り合わせ基板の作製方法 | |
| JP4092874B2 (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH0555359A (ja) | Ｓｏｉ型半導体基板およびその製造方法 | |
| JPS63260014A (ja) | 炭化珪素単結晶薄膜の形成方法 | |
| JP2004200305A (ja) | 径６インチ以上のｓｏｉウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |