JPH01259539A - Ｓｏｉ基板及びその製造方法 - Google Patents
Ｓｏｉ基板及びその製造方法Info
- Publication number
- JPH01259539A JPH01259539A JP8877288A JP8877288A JPH01259539A JP H01259539 A JPH01259539 A JP H01259539A JP 8877288 A JP8877288 A JP 8877288A JP 8877288 A JP8877288 A JP 8877288A JP H01259539 A JPH01259539 A JP H01259539A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- substrate
- defect
- single crystal
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000013078 crystal Substances 0.000 claims abstract description 43
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000007547 defect Effects 0.000 claims abstract description 19
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000005247 gettering Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000004857 zone melting Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 150000003376 silicon Chemical class 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 28
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はＳＯＩ基板の構造及び製造方法に関し、素子形
成層である単結晶シリコン薄片部の無欠陥化を目的とし
、 該単結晶シリコン薄片として低酸素低欠陥のＦＺ型単結
晶シリコン片或いはＣＺ型の単結晶シリコン片をイント
リンシックゲッタリング（ｒＧ）によって低欠陥化した
ものを用い、支持基板としては機械的強度が大であるＣ
Ｚ型の単結晶シリコンを用いて構成する。
成層である単結晶シリコン薄片部の無欠陥化を目的とし
、 該単結晶シリコン薄片として低酸素低欠陥のＦＺ型単結
晶シリコン片或いはＣＺ型の単結晶シリコン片をイント
リンシックゲッタリング（ｒＧ）によって低欠陥化した
ものを用い、支持基板としては機械的強度が大であるＣ
Ｚ型の単結晶シリコンを用いて構成する。
本発明はＳＯＩ基板の構造及び製造方法に関わ半導体基
板に形成される集積回路（ｒｃ）では、ＩＣの構成要素
である各種素子の深さ方向の電気的分離には、ｐｎｎ接
合分離−は絶縁層による分離が用いられる。前者は接合
部分に生ずる寄生容量のため動作速度が低下したり、接
合方向によっては分離できない場合がある等の制約が存
在するため、後者のｖＡ縁骨分離型基板を用いる方が有
利である。
板に形成される集積回路（ｒｃ）では、ＩＣの構成要素
である各種素子の深さ方向の電気的分離には、ｐｎｎ接
合分離−は絶縁層による分離が用いられる。前者は接合
部分に生ずる寄生容量のため動作速度が低下したり、接
合方向によっては分離できない場合がある等の制約が存
在するため、後者のｖＡ縁骨分離型基板を用いる方が有
利である。
この絶縁分離型の基板は、素子形成層である単結晶半導
体層が絶縁物上に設けられた形となることから５ｉｌｉ
ｃｏｎ ｏｎ Ｉｎ５ｕｒａｔｅｒ（Ｓ ＯＩ）と呼ば
れている。当初はサファイア等の絶縁物単結晶にシリコ
ン（Ｓｉ）をエピタキシャル成長させたもの等が用いら
れ、その後、絶縁層上に非単結晶Ｓｉを堆積し、これを
単結晶化する方法が開発されているが、昨今は結晶性の
良好な単結晶Ｓｔを素子形成層とする貼り合わせ型のＳ
ＯＩ基板が用いられることも多い。
体層が絶縁物上に設けられた形となることから５ｉｌｉ
ｃｏｎ ｏｎ Ｉｎ５ｕｒａｔｅｒ（Ｓ ＯＩ）と呼ば
れている。当初はサファイア等の絶縁物単結晶にシリコ
ン（Ｓｉ）をエピタキシャル成長させたもの等が用いら
れ、その後、絶縁層上に非単結晶Ｓｉを堆積し、これを
単結晶化する方法が開発されているが、昨今は結晶性の
良好な単結晶Ｓｔを素子形成層とする貼り合わせ型のＳ
ＯＩ基板が用いられることも多い。
通常この貼り合わせ型のＳＯＩ基板は、単結晶Ｓｉウェ
ハ面を基板ウェハ面に接触させて加熱し、両者を接着し
た後、単結晶ウェハの厚みを研摩或いはエツチングによ
って滅じ、素子形成に適した厚さを残すことで形成され
る。基板ウェハには熱膨張係数を合わせる意味でＳｔが
用いられることが多（、更に、外形が同じであれば貼り
合わせ作業が容易になることから、基板ウェハと素子形
成層のウェハを同一のインゴットから切り出して使用す
ることも行われる。
ハ面を基板ウェハ面に接触させて加熱し、両者を接着し
た後、単結晶ウェハの厚みを研摩或いはエツチングによ
って滅じ、素子形成に適した厚さを残すことで形成され
る。基板ウェハには熱膨張係数を合わせる意味でＳｔが
用いられることが多（、更に、外形が同じであれば貼り
合わせ作業が容易になることから、基板ウェハと素子形
成層のウェハを同一のインゴットから切り出して使用す
ることも行われる。
ＳＯＩ基板の形成に使用されるＳｉ単結晶の結晶欠陥に
ついては、結晶製造技術の進歩によって無転位結晶が実
用に供されるに至っているが、酸素含有量の方は、浮遊
帯溶融法（Ｆ Ｚ）による単結晶では実用上無酸素と称
し得るほどの低酸素濃度が実現しているものの、引き上
げ法（ＣＺ）による単結晶では十分な低酸素化は未だ達
成されていない。
ついては、結晶製造技術の進歩によって無転位結晶が実
用に供されるに至っているが、酸素含有量の方は、浮遊
帯溶融法（Ｆ Ｚ）による単結晶では実用上無酸素と称
し得るほどの低酸素濃度が実現しているものの、引き上
げ法（ＣＺ）による単結晶では十分な低酸素化は未だ達
成されていない。
ＦＺ単結晶は酸素濃度が極めて低いので、熱処理を受け
ても結晶欠陥を発生させることはないが、熱処理によっ
て反りや捩じれが生じやすく、更に結晶にスリップが発
生しやすい欠点もあることから、通常のＩＣ基板として
用いられることは殆どない。
ても結晶欠陥を発生させることはないが、熱処理によっ
て反りや捩じれが生じやすく、更に結晶にスリップが発
生しやすい欠点もあることから、通常のＩＣ基板として
用いられることは殆どない。
これに対しＣＺ単結晶は機械的強度が大であり、酸素濃
度が高い点も、ＩＣ処理によって、酸素や酸素によって
生じる結晶欠陥を素子特性に影響しない基板内部に固定
してしまえば問題とならないことから、ＩＣ基板として
広く利用されている。
度が高い点も、ＩＣ処理によって、酸素や酸素によって
生じる結晶欠陥を素子特性に影響しない基板内部に固定
してしまえば問題とならないことから、ＩＣ基板として
広く利用されている。
ＩＣ処理では基板表面近傍の酸素は外方拡散し、深さ１
０〜数十μｍの無酸素、無欠陥領域が形成される。
０〜数十μｍの無酸素、無欠陥領域が形成される。
〔従来の技術と発明が解決しようとする課題〕かかる事
情のため、貼り合わせ型のＳＯＩ基板に於いてもＣＺ単
結晶が用いられているが、その場合、ＳＯｔ基板を形成
した後にＩＣ処理を施しても効果が薄く、良好な素子形
成層が得られないという問題がある。ＩＣ処理の効果が
現れ難い原因は素子形成層の厚さが小であるためとも考
えられる。
情のため、貼り合わせ型のＳＯＩ基板に於いてもＣＺ単
結晶が用いられているが、その場合、ＳＯｔ基板を形成
した後にＩＣ処理を施しても効果が薄く、良好な素子形
成層が得られないという問題がある。ＩＣ処理の効果が
現れ難い原因は素子形成層の厚さが小であるためとも考
えられる。
本発明の目的は素子形成層が通常程度に薄いＳＯ！基板
に於いても、結晶性の良好な素子形成層を有し、十分な
機械的強度を持つＳＯＩ基板を提供することであり、そ
のような特性を有するＳ○ｌ基板を形成する方法を提供
することである。
に於いても、結晶性の良好な素子形成層を有し、十分な
機械的強度を持つＳＯＩ基板を提供することであり、そ
のような特性を有するＳ○ｌ基板を形成する方法を提供
することである。
上記目的を達成するため、本発明のＳＯＩ基板は
素子形成層として残される側の単結晶シリコンウェハを
、 ■ＦＺ法による単結晶Ｓ１とするか、或いは■ＣＺ法に
よる単結晶Ｓｔの表面に低欠陥領域を形成したものとし
、 支持基板には機械的強度が大であるＣＺ単結晶Ｓｉを用
いる。
、 ■ＦＺ法による単結晶Ｓ１とするか、或いは■ＣＺ法に
よる単結晶Ｓｔの表面に低欠陥領域を形成したものとし
、 支持基板には機械的強度が大であるＣＺ単結晶Ｓｉを用
いる。
本発明では更に、前記ＣＺ単結晶Ｓｔを使用するＳＯＩ
基板の形成方法として、ＣＺ単結晶ＳｉにＩＣ処理を施
して表面に低欠陥領域を形成する工程、基板と該処理を
施したＣＺウェハを接着する工程、３ｉ ＣＺウェハの
不要部分を除去する工程を包含するＳＯＩ基板の製造方
法が提供される。
基板の形成方法として、ＣＺ単結晶ＳｉにＩＣ処理を施
して表面に低欠陥領域を形成する工程、基板と該処理を
施したＣＺウェハを接着する工程、３ｉ ＣＺウェハの
不要部分を除去する工程を包含するＳＯＩ基板の製造方
法が提供される。
ＦＺ単結晶Ｓｉには転位などの結晶欠陥は殆ど無く、酸
素濃度も極めて低いので、これを支持基板に接着するた
めの熱処理や素子形成のための熱処理によって、新たに
結晶欠陥が発生することはない。
素濃度も極めて低いので、これを支持基板に接着するた
めの熱処理や素子形成のための熱処理によって、新たに
結晶欠陥が発生することはない。
ＣＺ単結晶Ｓｔを適切に熱処理するとＩＧが進行し、鏡
面に仕上げられたウェハ表面に１０μｍを越える深さに
無欠陥、無酸素領域が生ずると共に、ウェハ内部には酸
素と結合した欠陥が発生する。これを基板に接着し、欠
陥発生領域を除去して得たＳｏ １％板の素子形成層は
無欠陥に近いものとなり、酸素も殆ど残留しないので、
以後の熱処理によって新たに結晶欠陥が発生することは
ない。
面に仕上げられたウェハ表面に１０μｍを越える深さに
無欠陥、無酸素領域が生ずると共に、ウェハ内部には酸
素と結合した欠陥が発生する。これを基板に接着し、欠
陥発生領域を除去して得たＳｏ １％板の素子形成層は
無欠陥に近いものとなり、酸素も殆ど残留しないので、
以後の熱処理によって新たに結晶欠陥が発生することは
ない。
いずれの場合も支持基板にＣＺ単結晶Ｓｔを用いれば、
素子形成層の強度には無関係に、実用上十分な強度を持
つことになる。
素子形成層の強度には無関係に、実用上十分な強度を持
つことになる。
第１図に本発明のＳＯＩ基板の構造が示されており、Ｃ
Ｚ単結晶Ｓｉである支持基板２にＳｉｎ！層３を介して
素子形成層１が接着されている。該素子形成層は無酸素
、無欠陥或いはこれに準する程度に低酸素、低欠陥であ
る。素子形成層は実施例により構成素材を異にするので
、以下実施例毎に説明する。
Ｚ単結晶Ｓｉである支持基板２にＳｉｎ！層３を介して
素子形成層１が接着されている。該素子形成層は無酸素
、無欠陥或いはこれに準する程度に低酸素、低欠陥であ
る。素子形成層は実施例により構成素材を異にするので
、以下実施例毎に説明する。
第２図は本発明の第１の実施例に関わる製造工程を示す
図である。先ず同図ｆａｔのように、ＣＺ単結晶ウェハ
である支持基板２に１０００ｔ、１時間の熱処理を施し
、表面に厚さ０．５μｍのＳｉＯ□層３を形成する。こ
れにＦＺ法による単結晶Ｓｉウエハビを重ね合わせて８
００〜１１００’Ｃ，１時間の熱処理を行うと、同図（
ｂｌのように２枚のウェハは接着される。接着処理の雰
囲気については特に限定されることはないが、例えば０
． Ｉ Ｐａの減圧で処理される。
図である。先ず同図ｆａｔのように、ＣＺ単結晶ウェハ
である支持基板２に１０００ｔ、１時間の熱処理を施し
、表面に厚さ０．５μｍのＳｉＯ□層３を形成する。こ
れにＦＺ法による単結晶Ｓｉウエハビを重ね合わせて８
００〜１１００’Ｃ，１時間の熱処理を行うと、同図（
ｂｌのように２枚のウェハは接着される。接着処理の雰
囲気については特に限定されることはないが、例えば０
． Ｉ Ｐａの減圧で処理される。
これをＦＺ単結晶側から機械研磨して、素子形成層を所
定の厚さとする。素子形成層の厚さとして０．５〜５μ
ｍ程度が求められるが、今日の技術によれば機械研磨で
１１μｍの制御は容易である。
定の厚さとする。素子形成層の厚さとして０．５〜５μ
ｍ程度が求められるが、今日の技術によれば機械研磨で
１１μｍの制御は容易である。
それ以上の細かい制御が必要な場合にはエツチングを併
用する等の方法によって所望の厚さを残すことになる。
用する等の方法によって所望の厚さを残すことになる。
以上の処理によって第１図に示されたＳＯＩ基板が実現
する。
する。
第３図は本発明の第２の実施例に関わる製造工程を示す
図である。該実施例に於いては素子形成層側のウェハを
ＣＺ単結晶とするので、基板に接着する前に無欠陥層を
形成しておくことが必要である。
図である。該実施例に於いては素子形成層側のウェハを
ＣＺ単結晶とするので、基板に接着する前に無欠陥層を
形成しておくことが必要である。
以下、第３図が参照されるが、先ず同図（ａｌに示され
るように、素子形成層となるＣ２単結晶ウェハ１“を熱
処理して表面に無欠陥領域１を形成する。この時の処理
条件は１１００℃２時間＋７００℃１時間＋１０５０”
ＣＩ ５時間である。このような熱処理によって酸素を
包含する単結晶に欠陥を生ぜしめ、そこに酸素を捕捉す
る技術がイントリンシックゲッタリング（ＴＯ）と呼ば
れるものであり、図（ａｌに梨地状の陰影を付けた部分
がこの欠陥領域である。
るように、素子形成層となるＣ２単結晶ウェハ１“を熱
処理して表面に無欠陥領域１を形成する。この時の処理
条件は１１００℃２時間＋７００℃１時間＋１０５０”
ＣＩ ５時間である。このような熱処理によって酸素を
包含する単結晶に欠陥を生ぜしめ、そこに酸素を捕捉す
る技術がイントリンシックゲッタリング（ＴＯ）と呼ば
れるものであり、図（ａｌに梨地状の陰影を付けた部分
がこの欠陥領域である。
また、基板の背面に損傷を与えてここに酸素を捕捉する
エクストリンシックゲッタリングを併用することも、無
欠陥領域の形成に有効である。無欠陥領域の深さは１０
μｍ或いはそれ以上とすることが出来る。
エクストリンシックゲッタリングを併用することも、無
欠陥領域の形成に有効である。無欠陥領域の深さは１０
μｍ或いはそれ以上とすることが出来る。
支持基板２もＣＺ単結晶ウェハであり、同図（ｂｌの如
く、その表面に１１００℃１時間の水蒸気酸化で０．５
μｍのＳｉＯ□層３を形成する。これに上記処理を施し
たＣＺ単結晶ウェハを重ね、８００〜１１００℃、１時
間の熱処理を行うと両ウェハは接着される。この状態が
同図（Ｃ）である。
く、その表面に１１００℃１時間の水蒸気酸化で０．５
μｍのＳｉＯ□層３を形成する。これに上記処理を施し
たＣＺ単結晶ウェハを重ね、８００〜１１００℃、１時
間の熱処理を行うと両ウェハは接着される。この状態が
同図（Ｃ）である。
以下、第１の実施例と同様に素子形成側のウェハを研磨
し、所定の厚みとすることによって、目的とする第１図
のＳＯＩ基板が得られる。
し、所定の厚みとすることによって、目的とする第１図
のＳＯＩ基板が得られる。
上記実施例のように、支持基板にも単結晶Ｓｉウェハを
用いる場合、通常はこれに貼付するウェハと結晶方位を
一致させることが行われる。これは、ウェハプロセス終
了後の襞間によるグイシングを可能とすることなどを目
的として行われる処理であるが、実際にはプロセス途中
でウェハが割れる等の事故を起こし易く、むしろ、両者
の結晶方位を異ならせておく方が、機械的強度の点で望
ましいと言える。
用いる場合、通常はこれに貼付するウェハと結晶方位を
一致させることが行われる。これは、ウェハプロセス終
了後の襞間によるグイシングを可能とすることなどを目
的として行われる処理であるが、実際にはプロセス途中
でウェハが割れる等の事故を起こし易く、むしろ、両者
の結晶方位を異ならせておく方が、機械的強度の点で望
ましいと言える。
更に、貼り合わせるウェハの結晶方位を揃えるためには
、ウェハの周辺にファセットを設けることが必要になる
が、ファセットを持つウェハどうしを、正確に重ね合わ
せることは難しく、円周方向にずれた状態で貼りあわせ
ると、研磨処理の際に、はみ出したファセット端部が欠
落してＳＯＩ基板表面に疵をつける原因ともなる。
、ウェハの周辺にファセットを設けることが必要になる
が、ファセットを持つウェハどうしを、正確に重ね合わ
せることは難しく、円周方向にずれた状態で貼りあわせ
ると、研磨処理の際に、はみ出したファセット端部が欠
落してＳＯＩ基板表面に疵をつける原因ともなる。
従って結晶方位を一致させる必要がない場合には、ファ
セットの無いウェハを用いる方が、重ね合わせ作業を容
易にするばかりでなく、ＳＯＩ基板製造の歩留まりを向
上させることになる。
セットの無いウェハを用いる方が、重ね合わせ作業を容
易にするばかりでなく、ＳＯＩ基板製造の歩留まりを向
上させることになる。
以上説明したように、本発明のＳＯＩ基板は素子形成領
域が実効的に無酸素、無欠陥であることから、素子形成
工程の熱処理によって欠陥を生ずることがなく、また、
支持基板として機械的強度が大であるＣＺ単結晶を用い
ているので、素子形成層にＦＺ単結晶を使用しても変形
することがない。
域が実効的に無酸素、無欠陥であることから、素子形成
工程の熱処理によって欠陥を生ずることがなく、また、
支持基板として機械的強度が大であるＣＺ単結晶を用い
ているので、素子形成層にＦＺ単結晶を使用しても変形
することがない。
第１図は本発明のＳＯＩ基板を示す図、第２図は第１の
実施例の基板の製造工程を示す図、 第３図は第２の実施例の基板の製造工程を示す図 であって、図に於いて １は無欠陥単結晶Ｓ１． １′はＦＺ単結晶Ｓｉ、 １ ’ ハＣＺ Ｍ結晶Ｓ ｉ ２は支持基板、 ３はＳｉＯ２ 本発明のＳｏ１基板を示す図 第１図 □ 第１の実施例のＳＯＩ基板の製造工程を示す国策２図 第２の実施例のＳＯＩ基板の製造工程を示す図第３図
実施例の基板の製造工程を示す図、 第３図は第２の実施例の基板の製造工程を示す図 であって、図に於いて １は無欠陥単結晶Ｓ１． １′はＦＺ単結晶Ｓｉ、 １ ’ ハＣＺ Ｍ結晶Ｓ ｉ ２は支持基板、 ３はＳｉＯ２ 本発明のＳｏ１基板を示す図 第１図 □ 第１の実施例のＳＯＩ基板の製造工程を示す国策２図 第２の実施例のＳＯＩ基板の製造工程を示す図第３図
Claims (3)
- （１）支持基板上に絶縁物層を介して単結晶シリコン薄
片が接着されて成るＳＯＩ型の基板であって、前記単結
晶シリコン薄片は浮遊帯溶融法により精製された低酸素
低欠陥結晶であることを特徴とするＳＯＩ基板。 - （２）支持基板上に絶縁物層を介して単結晶シリコン薄
片が接着されて成るＳＯＩ型の基板であって、前記単結
晶シリコン薄片は、引き上げ法により形成された無転位
単結晶シリコンを熱処理して生ぜしめた低欠陥結晶であ
ることを特徴とするＳＯＩ基板。 - （３）請求項（２）のＳＯＩ基板の製造に於いて、引き
上げ法により形成された無転位単結晶板の一表面近傍に
、イントリンシックゲッタリングによって低欠陥領域を
生ぜしめた後、 該低欠陥側の表面を前記支持基板に接着し、前記イント
リンシックゲッタリング処理中に前記低欠陥領域と同時
に形成される欠陥含有領域を、研磨或いはエッチングに
より除去することを特徴とするＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63088772A JP2621325B2 (ja) | 1988-04-11 | 1988-04-11 | Ｓｏｉ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63088772A JP2621325B2 (ja) | 1988-04-11 | 1988-04-11 | Ｓｏｉ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01259539A true JPH01259539A (ja) | 1989-10-17 |
| JP2621325B2 JP2621325B2 (ja) | 1997-06-18 |
Family
ID=13952144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63088772A Expired - Fee Related JP2621325B2 (ja) | 1988-04-11 | 1988-04-11 | Ｓｏｉ基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621325B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290229A (ja) * | 1988-05-18 | 1989-11-22 | Meidensha Corp | 半導体ウエハ |
| US5273917A (en) * | 1989-08-19 | 1993-12-28 | Fuji Electric Co., Ltd. | Method for manufacturing a conductivity modulation MOSFET |
| EP0697743A1 (en) * | 1994-08-17 | 1996-02-21 | Seiko Instruments Inc. | Avalanche photodiode joined with with an integrated circuit package and method of fabrication |
| WO2001017024A1 (fr) * | 1999-08-27 | 2001-03-08 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee |
| US6211041B1 (en) | 1998-04-17 | 2001-04-03 | Nec Corporation | Silicon-on-insulator (SOI) substrate and method of fabricating the same |
| US6323109B1 (en) | 1997-11-10 | 2001-11-27 | Nec Corporation | Laminated SOI substrate and producing method thereof |
| US6350703B1 (en) | 1998-07-08 | 2002-02-26 | Canon Kabushiki Kaisha | Semiconductor substrate and production method thereof |
| JP2002094032A (ja) * | 2000-09-12 | 2002-03-29 | Fuji Electric Co Ltd | 半導体基板およびその製作方法と、その基板を用いた半導体装置およびその製造方法 |
| JP2006512754A (ja) * | 2002-12-24 | 2006-04-13 | コミサリヤ・ア・レネルジ・アトミク | 複合基板の製造方法およびこのようにして得られる構造 |
| JP2016111337A (ja) * | 2014-10-09 | 2016-06-20 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615544A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62179110A (ja) * | 1986-02-03 | 1987-08-06 | Toshiba Corp | 直接接着型半導体基板の製造方法 |
-
1988
- 1988-04-11 JP JP63088772A patent/JP2621325B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615544A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62179110A (ja) * | 1986-02-03 | 1987-08-06 | Toshiba Corp | 直接接着型半導体基板の製造方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290229A (ja) * | 1988-05-18 | 1989-11-22 | Meidensha Corp | 半導体ウエハ |
| US5273917A (en) * | 1989-08-19 | 1993-12-28 | Fuji Electric Co., Ltd. | Method for manufacturing a conductivity modulation MOSFET |
| EP0697743A1 (en) * | 1994-08-17 | 1996-02-21 | Seiko Instruments Inc. | Avalanche photodiode joined with with an integrated circuit package and method of fabrication |
| US6323109B1 (en) | 1997-11-10 | 2001-11-27 | Nec Corporation | Laminated SOI substrate and producing method thereof |
| US6489654B2 (en) | 1998-04-17 | 2002-12-03 | Nec Corporation | Silicon-on-insulator (SOI) substrate |
| US6211041B1 (en) | 1998-04-17 | 2001-04-03 | Nec Corporation | Silicon-on-insulator (SOI) substrate and method of fabricating the same |
| US6350703B1 (en) | 1998-07-08 | 2002-02-26 | Canon Kabushiki Kaisha | Semiconductor substrate and production method thereof |
| WO2001017024A1 (fr) * | 1999-08-27 | 2001-03-08 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee |
| US6492682B1 (en) | 1999-08-27 | 2002-12-10 | Shin-Etsu Handotal Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
| US6680260B2 (en) | 1999-08-27 | 2004-01-20 | Shin-Etsu Handotai Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
| JP2002094032A (ja) * | 2000-09-12 | 2002-03-29 | Fuji Electric Co Ltd | 半導体基板およびその製作方法と、その基板を用いた半導体装置およびその製造方法 |
| JP2006512754A (ja) * | 2002-12-24 | 2006-04-13 | コミサリヤ・ア・レネルジ・アトミク | 複合基板の製造方法およびこのようにして得られる構造 |
| JP2016111337A (ja) * | 2014-10-09 | 2016-06-20 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス |
| US9728395B2 (en) | 2014-10-09 | 2017-08-08 | Infineon Technologies Ag | Method for manufacturing a semiconductor wafer, and semiconductor device having a low concentration of interstitial oxygen |
| US10014400B2 (en) | 2014-10-09 | 2018-07-03 | Infineon Technologies Ag | Semiconductor device having a defined oxygen concentration |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2621325B2 (ja) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| US5340435A (en) | Bonded wafer and method of manufacturing it | |
| EP0854500B1 (en) | Method of manufacturing a bonded substrate | |
| JPH01259539A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH0832038A (ja) | 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板 | |
| JPH07169831A (ja) | 半導体装置およびその製造方法 | |
| JPH07297377A (ja) | 半導体装置およびその製造方法 | |
| JP4370862B2 (ja) | 積層基板の洗浄方法および基板の貼り合わせ方法 | |
| JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
| JPH0613456A (ja) | 半導体装置の製造方法 | |
| JP2642645B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH0888272A (ja) | 半導体集積回路用基板の製造方法 | |
| JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
| JP2609198B2 (ja) | 半導体基板の製造方法 | |
| JPH1084101A (ja) | Ｓｏｉ基板の作製方法およびｓｏｉ基板 | |
| JP2621325C (ja) | ||
| JPH05129309A (ja) | 張り合わせ基板 | |
| JPH06216136A (ja) | 半導体基板およびその製造方法 | |
| JPS5928375A (ja) | 半導体装置用基板およびその製造方法 | |
| JPS6386450A (ja) | 半導体素子形成用基板の製造方法 | |
| JP2002134722A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP3795150B2 (ja) | 酸化膜接着基板及びその製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |