JP2006512754A - 複合基板の製造方法およびこのようにして得られる構造 - Google Patents

複合基板の製造方法およびこのようにして得られる構造 Download PDF

Info

Publication number
JP2006512754A
JP2006512754A JP2004563305A JP2004563305A JP2006512754A JP 2006512754 A JP2006512754 A JP 2006512754A JP 2004563305 A JP2004563305 A JP 2004563305A JP 2004563305 A JP2004563305 A JP 2004563305A JP 2006512754 A JP2006512754 A JP 2006512754A
Authority
JP
Japan
Prior art keywords
region
substrates
layer
crystal
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004563305A
Other languages
English (en)
Other versions
JP5188672B2 (ja
Inventor
フルネル，フランク
モリソー，ユベール
アスパル，ベルナール
ジユスイ，マルク
Original Assignee
コミサリヤ・ア・レネルジ・アトミク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク filed Critical コミサリヤ・ア・レネルジ・アトミク
Publication of JP2006512754A publication Critical patent/JP2006512754A/ja
Application granted granted Critical
Publication of JP5188672B2 publication Critical patent/JP5188672B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Combinations Of Printed Boards (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Prostheses (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

複合基板を製造するために、互いに結合されるそれぞれの面を備えた２個の基板１０、１２を調製し、この基板が主に、前記面では結晶部分から、また、これらの面の少なくとも一方に対しては、結晶部分の構成材料とは異なる材料の領域からなり、これらの面を向かい合わせにして分子接合により境界面で結合することによって、対向面が主に結晶であるバルク領域と、対向面の少なくとも一方が異なる材料から主に構成される積層領域とを形成し、分子接合を強化する熱処理を実施する。基板１０、１２の調製時または面の結合時、前記境界面に不純物トラップ１１Ａ（例えば絶縁領域としてもよい）を形成して、バルク領域の一部をなすこの境界面の全ての部分が、前記トラップから最大でも所定の距離のところにあるようにする一方で、面は、２個の基板の結晶部分の間で所定の閾値未満の不整合差を伴って向かい合わせにされる。

Description

本発明は、複合基板（ｓｕｂｓｔｒａｔｅ ｍｉｘｔｅｓ）の製造方法、すなわち、埋め込み層を備えたマイクロエレクトロニクス部品と、埋め込み層のない部品とを同時に製造可能な基板の製造方法に関する。埋め込み層は、絶縁体であってもよく、また、バルク（ｍａｓｓｉｖｅ）部分と埋め込み層を備えた部分とを同時に有する基板上に（例えばＭＯＥＭＳタイプの）光学素子またはマイクロシステムを構成することに関する（バルク部分とは、連続性を有する結晶部分および／または電気部分を意味する）。
電子部品は、一般に、例えばシリコン等の半導体材料のプレート上に製造される。
例えばパワー部品や、論理部品もしくは制御部品といった、複数の用途に対応する複数のタイプの電子部品が存在する。これらの部品は、例えばバルク状のプレートや、埋め込み絶縁層を備えたプレートなどの、異なるプレート上に製造可能である。埋め込み絶縁層を備えたプレートは、「ＳＯＩ」（Ｓｉｌｉｏｎ Ｏｎ Ｉｓｏｒａｔｏｒ、構成材料がシリコンであるとき）と呼ばれることもある。
「バルク」（「ｂｕｌｋ」）プレートは、特にいわゆる垂直部品、すなわちプレートの前面と背面とを導通可能にする部品を、製造可能であるという利点がある。それに対して、ＳＯＩタイプのプレートは、互いに完全に絶縁され、かつ基板からも絶縁された部品を製造可能にする。このタイプのプレートは、また、ＭＥＭＳまたはＭＯＥＭＳ部品の製造にもよく用いられている。
以下の一例では、プレートの構成材料をシリコンとし、埋め込み層を、考慮される酸化物（従って絶縁層）としているが、他の材料、実際には半導体材料、特に、ＩｎＰ、ＡｓＧａ、Ｇｅ、ＳｉｘＧｅ１−ｘ、ＬｉＮｂＯ３、ＩＩＩ−Ｖ化合物、ＩＩ−ＶＩ化合物、Ｓｉｃ、ダイヤモンド、サファイヤ、ならびに圧電材料やピロ電気材料を使ってもよいし、また他の埋め込み層を使ってもよい。
さらに、バルクプレートという用語、すなわち「ｂｕｌｋ」タイプは、以下の例では、単一材料からなるプレートを意味し、より一般的には、例えばゲルマニウム層の下のシリコン基板等の、埋め込み層のない（ましてや絶縁埋め込み層のない）１つまたは複数の材料からなるプレートを意味できるものとして理解すべきである。
埋め込み層が絶縁体である必要がない場合でも、適切に製造制御されたＳＯＩ基板を用いることが有利に働く場合もあることに留意されたい。
さらに進んだ機能を得るために、異なる部品を小さな容積内に集積することが重要になる。多数の用途に対して、ＳＯＩタイプの材料で製造される部品と、バルクタイプの材料で製造される部品とを組み合わせると、特に論理回路またはセンサ等を備えたパワー部品を製造できるので、多数の利点がある。
こうした各種の部品を組み合わせる手段の１つは、同一プレートに製造することであり、これは、一部がバルクタイプであり、かつ一部がＳＯＩタイプの領域から構成されるプレートを用いることにより可能になる。
このような複合プレートまたは複合基板は、次のような多数の長所を有する。
・ 互いに完全に絶縁された部品と、垂直方向作用部品、すなわちプレートの幾つかの領域の容積を横切って導通可能な部品とを、同時に製造できる。
・ 同一プレートで、電気および／または機械および／または光学の各種機能を独立して果たすことができる。
こうした複合基板の様々な製造方法は、特に以下の文献に開示されている。
・ 米国特許第６０９６４３３号明細書（ＮＥＣ Ｃｏｒｐ）は、従来の解決方法の欠点をなくすことをめざしており、それによれば、互いに固定した２個の半導体プレートから積層構造の（すなわち層を堆積させた）基板を製造し、プレートの一方が、絶縁領域（酸化物）を表面のところどころに有する。２つの面の境界面に（Ｓｉ領域とＳｉＯ２領域との間の表面状態の差と、２つの材料の段差とによる）空隙ができないようにするために、この文献では、酸化物の自由面を、周囲のＳｉの自由面から引っ込めて配置することを提案しており、その結果、２つのプレートが（Ｓｉ領域とＳｉ領域で）非常によく接着する。
・ Ｋ．ＴＥＲＡＤＡ、Ｔ．ＩＳＨＩＪＩＭＡ、Ｔ．ＫＵＢＯＴＡ、およびＭ．ＳＡＫＡＯによる文献「Ａ ｎｅｗ ＤＲＡＭ ｃｅｌｌ ｗｉｔｈ ａ ｔｒａｎｓｉｓｔｏｒ ｏｎ ａ ｌａｔｅｒａｌ ｅｐｉｔａｘｉａｌ ｓｉｌｉｃｏｎ ｌａｙｅｒ（ＴＯＬＥ ｃｅｌｌ）」（ＩＥＥＥ−Ｔｒａｎｓａｃｔｉｏｎｓ−ｏｎ−Ｅｌｅｃｔｒｏｎ−Ｄｅｖｉｃｅ第３７巻第９号、１９９０年９月、２０５２−７ページ）は、シリコンの側面エピタキシーによる複合ＳＯＩの製造を提案している。
・ Ｈ．ＹＡＭＡＧＵＣＨＩ、Ｈ．ＨＩＭＩ、Ｓ．ＦＵＪＩＮＯ、およびＴ．ＨＡＴＴＯＲＩにより日本で発行された文献「Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ ＩＣ ｗｉｔｈ ｐａｒｔｉａｌ ＳＯＩ Ｓｔｒｕｃｔｕｒｅ」（Ｊ．Ａｐｐｌ．Ｐｈｙｓ、第３４巻（１９９５年）８６４−８６８ページは、将来のアセンブリを形成するプレート面の１つをエッチングし、２つの面を接合してから、このように境界面に形成された空洞に酸化物を充填することを提案している。
上記の全ての方法は、Ｓｉ／Ｓｉ接合領域による分子接合（ｃｏｌｌａｇｅ ｍｏｌｅｃｕｌａｉｒｅ）を用いている。
実際には、これらのＳｉ／Ｓｉ境界面は、理想としては、こうした接合を用いる将来の部品に如何なる妨害ももたらしてはならない。とりわけ「バルク」領域では、特に２個のプレート間の適切な導通を妨げうる電荷トラップといった、特に酸化物の析出物等の不純物と、特に垂直導通を妨げる２個のシリコン結晶間の不整合による転位率とを、最小化可能にすることが重要であると思われる。しかしこれらの文献は、この境界面の良好な品質を確実にする方法を全く教示していない。
この方法の別のタイプは、Ｄ．Ｍ．ＧＡＲＮＥＲ、Ｇ．ＥＮＳＥＬＬ、Ｊ．ＢＯＮＡＲ、Ａ．ＢＬＡＣＫＢＵＲＮ、Ｆ．ＵＤＲＥＡ、Ｈ．Ｔ．ＬＩＭ、Ａ．ＰＯＰＥＳＣＵ、Ｐ．Ｌ．Ｆ．ＨＥＭＭＥＮＴ、およびＷ．Ｉ．ＭＩＬＮＥの論文「Ｔｈｅ Ｆａｂｒｉｃａｔｉｏｎ ｏｆ ａ Ｐａｒｔｉａｌ ＳＯＩ Ｓｕｂｓｔｒａｔｅ」（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ９ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｓｏｌａｔｏｒ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｄｅｖｉｃｅｓ、１９９９年、第９９巻、第５４章、７３−７８ページ）に記載されており、シリコンを充填した開口部を備えた、所定のパターンを有する埋め込み絶縁層を形成することを提案している。しかし、これは、分子接合により得られる複合基板に関与しない。何故なら、シリコンを介して絶縁酸化物層を通るまで局部的にエッチングされるＳＩＭＯＸタイプのプレート（好適には互いに接合された２個のプレート）を起点とすることが勧められているからである。その後、このように形成された開口部にエピタキシーによりシリコンを成長させる。分子接合により形成される境界面は全くない。そのため、この文献は、高品質の境界面を形成するという上述の問題に何ら解決方法をもたらしていない。
本発明は、マイクロエレクトロニクス部品の場合は少なくとも電気的に、特にＳｉ／Ｓｉタイプのバルク（「ｂｕｌｋ」）領域で、高品質の境界面を獲得できる上述の複合基板の製造方法を目的とする。
本発明は、また、このような高品質の境界面を備えた複合基板、すなわち構造体を目的とする。
このため、本発明は、複合基板の製造方法を提案し、
互いに結合されるそれぞれの面を備えた２個の基板を調製し、この基板が、主に前記面では結晶部分から、また、この２つの面の少なくとも一方に対しては、結晶部分の構成材料とは異なる材料で形成される領域からなり、
これらの面を向かい合わせにして分子接合により境界面で結合することによって、対向面が主に結晶であるバルク領域と、対向面の少なくとも一方が異なる材料から主に構成される積層領域とを形成し、
分子接合を強化する熱処理を実施し、
基板の調製時または２つの面の結合時、前記境界面に不純物トラップを形成して、バルク領域の一部をなすこの境界面の全ての部分が、前記不純物トラップから最大でも所定の距離のところにあるようにする一方で、面が、２個の基板の結晶部分の間で所定の閾値未満の不整合差を伴って向かい合わせにされることを特徴とする。
これは、例えば、有利には元の同一結晶から得られる半導体材料からそれぞれが構成された２個の結晶に関与しうる（以下の説明参照）。
好適には、トラップが、局部的な酸化物層等の埋め込み層であり、異なる材料からなる領域が、電気絶縁領域かまたは局部的な酸化物層である。
結晶部分は、面に接するか、または少なくともごく近くにあることに留意されたい（実際、自然酸化物層が、約２０オングストロームに達することもある）。
積層領域は、しばしば絶縁領域である。
説明を簡単にするために、特にたとえ結晶がまだ接していなくても、将来のバルク領域が配置される領域をさす場合に、バルク領域と呼ぶことに留意されたい。
このようにして、本発明は、結合された２個の結晶部分の間で結晶の配向を適切に整合し、「バルク」領域の内部（または付近）にトラップを配置して、この「バルク」領域における部品形成と相容れるＳｉ／Ｓｉ境界面を得るようにすることを提案する（２個の基板またはプレートがシリコンである場合）。これらのトラップは、特に分子接合プロセスの際に発生する酸化物析出物のような、結合面の表面に存在する様々な不純物を吸収する役割を果たす。
このため、本発明の別の目的は、結晶部分を含む２個の基板の組立からなる複合基板を、分子接合、または適切な結晶学的連続性を利用可能な他のあらゆる結合モードにより、組立時にこれらの結晶部分をきわめて良好に結晶学的に整合させるように製造する方法を目的とする。
実際、米国特許第５６６１３１６号明細書（ＨＥＷＬＥＴＴ−ＰＡＣＫＡＲＤ Ｃｏｍｐａｎｙ）によれば、適切な抵抗境界面を実現するために、疎水性タイプの接合により結合される２個の結晶間の結晶の配向の狂いを最小限にしようとしていることが知られているが、結晶に絶縁領域またはトラップを形成することは全く記載されていない（これらは、必然的にこの境界面の欠陥となる）。Ａ．ＬＡＰＯＲＴＥ、Ｇ．ＳＡＲＲＡＢＡＹＲＯＵＳＥ、Ｍ．ＢＥＮＡＭＡＲＡ、Ａ．ＣＬＡＶＥＲＩＥ、Ａ．ＲＯＣＨＥＲ、およびＡ．ＰＥＹＲＥ−ＬＡＶＩＧＮＥによる論文「Ｃｈａｒｇｅｄ Ｄｅｆｅｃｔｓ ａｔ ｔｈｅ Ｉｎｔｅｒｆａｃｅ ｂｅｔｗｅｅｎ Ｄｉｒｅｃｔｌｙ Ｂｏｎｄｅｄ Ｓｉｌｉｃｏｎ Ｗａｆｅｒｓ」にも同様のコメントを行うことができる。これらの文献は、特に、疎水性タイプのＳｉ／Ｓｉ接合に関与する。
また、親水性の接合時に、２つのシリコン基板を、それらの表面でごく薄い自然酸化物層（＜２ｎｍ）とともに接合する場合、結晶が十分に適切に整合されると（回転（ｒｏｔａｔｉｏｎ）で＜１°、撓み（ｆｌｅｘｉｏｎ）で＜１°）、接合を安定化させる熱処理中に酸化物膜がなくなることがある（Ｋ．Ｙ．ＡＨＮ、Ｒ．ＳＴＥＮＧＬ、Ｔ．Ｙ．ＴＡＮ、Ｕ．ＧＯＳＥＬＥ、およびＰ．ＳＭＩＴＨによる「Ｇｒｏｗｔｈ，Ｓｈｒｉｎｋａｇｅ，ａｎｄ Ｓｔａｂｉｌｉｔｙ ｏｆ Ｉｎｔｅｒｆａｃｉａｌ Ｏｘｉｄｅ Ｌａｙｅｒｓ ｂｅｔｗｅｅｎ Ｄｉｒｅｃｔｌｙ Ｂｏｎｄｅｄ Ｓｉｌｉｃｏｎ Ｗａｆｅｒｓ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ａ、５０、１９９０年、８５−９４ページ参照）。しかしながら、この文献には、２つの自然酸化物層の親水性の接合によって、どのように酸化シリコンの析出物のない境界面を得られるのか開示されていない。いずれにしても、この文献は、一定領域には所定の方法で酸化物層を含み、他の領域には酸化物層を全く含まない境界面を備えた複合基板を開示していない。
さらに、熱処理の際、熱収支に応じる一定の臨界半径未満では、小さい酸化物析出物が、バルク状シリコンの内部の大きい析出物のために溶解することが知られている（Ｔ．Ｙ．ＴＡＮ、Ｃ．Ｙ．ＫＵＮＧによる「Ｏｎ Ｏｘｙｇｅｎ Ｐｒｅｃｉｐｉｔａｔｉｏｎ Ｒｅｔａｒｄａｔｉｏｎ／Ｒｅｃｏｖｅｒｙ Ｐｈｅｎｏｍｅｎａ， Ｎｕｃｌｅａｔｉｏｎ Ｉｎｃｕｂａｔｉｏｎ Ｐｈｅｎｏｍｅｎａ，ａｎｄ ｔｈｅ Ｅｘｉｇｅｎｔ−Ａｃｃｏｍｏｄａｔｉｏｎ−Ｖｏｌｕｍｅ ｆａｃｔｏｒ ｏｆ ｐｒｅｃｉｐｉｔａｔｉｏｎ」、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｆｉｆｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｓｉｌｉｃｏｎ Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ； Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ １９８ Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、Ｐｅｎｎｉｎｇｔｏｎ、ＮＪ、ＵＳＡ；１９８６年、８６４−７３ページ参照）。しかし、上記の文献からは、特に酸化物の埋め込み層を所定の仕方で一定領域だけに含むような境界面の形成について如何なる示唆も得られない。
本発明が推奨するトラップは、複合基板を製造する際の分子接合の時に封入される酸化物領域とすることができる。
有利には、トラップは、例えばＳＯＩタイプの絶縁領域を画定する酸化物領域などの、異なる材料の領域とすることができ、そのとき、これらの領域を、バルク領域の様々な部分の近くにくるようにプレートに配分することによって（これは、バルク領域または絶縁領域に対して選択された構成に応じる）、トラップの役割を果たせるようにするとともに、接合の境界面に析出物または不純物のないＳｉ／Ｓｉの接合を得られるようにする。
バルク領域の任意の部分とトラップとの所定の最大距離、従って、トラップ間の最大間隔は、各面の表面の調製タイプと、分子接合を安定化させる熱処理温度と、２個の結晶部分間の結晶の不整合性とによって決定される。
例えば、二つの結晶部分が、１°の回転よりも良好に整合され、撓み時の不整合（「ｍｉｓｃｕｔ」）が１°を超えない親水性の接合の場合、「ＳＯＩ」領域と、意図的に配置された酸化物領域とが、互いに十分に近ければ、表面の１つにおける自然酸化物膜の消滅時に形成される酸化物の析出物が、熱収支（温度と時間）に応じて、隣接する酸化物層の領域の方に移動可能であり、この隣接する酸化物層の領域は、ここでは、その付近にある最も小さい析出物を引きつけようとする非常に大きい析出物とみなすことができる。こうした引きつけの範囲は、熱収支に応じるだけでなく、結晶の転位である酸化物の自然トラップの密度にも応じ、その密度は不整合性に応じる。このメカニズムは、接合境界面に固着により形成されるトラップと析出物との位置決定により強まる。
疎水性の接合の場合、２個の結晶間で（任意またはそうでない）配向の狂いの実質的な角度が許可されるとしても、すなわち、埋め込み酸化物層のない２個のシリコンプレートの接合のために、上述の文献で許可されている最大角度より大きい角度が許可されるとしても、バルク（「ｂｕｌｋ」）領域の表面を適合させることによって、析出物のない境界面を得ることが可能である。これによって、疎水性の接合の時に、結晶の配向の狂いの角度を制御しなくともよくなり、あるいは少なくとも低い精度で制御が可能になるので、製造方法が簡素化されるという長所となる。
さらに、例えばナノ構造の成長のために転位格子を形成することが有利な場合がある。従って、「バルク」領域の製造時には、２個の結晶部分を不整合にすることが有利である。例えば、約６°の回転および約１°の撓みの不整合性を課すことができる。前述の論文「Ｇｒｏｗｔｈ、Ｓｈｒｉｎｋａｇｅ．．．」によれば、６°の角度では、酸化物の析出物のない境界面を得られない。しかし、本発明によれば、トラップの存在により、このような不整合性でも、析出物のない境界面を得ることができる。
接合境界面の存在自体が、境界面として、「バルク」領域の不純物をトラップ側に容易に拡散可能にするので、ここでは有利である。
こうした引きつけは、酸素の析出物に制限されるものではなく、接合の際に接触させたときの表面またはその付近に存在する炭素または他の不純物といった、他の汚染要素にも関わる可能性があることに注目することが重要である。
数量的な観点から、バルク領域のすべての部分とトラップとの最大距離は、約数ミリメートルである。
シリコンを含む大部分の材料では、ミリメートルオーダーの距離が適切であるように思われる。
先に述べたように、本発明が設置を示唆するトラップは、ＳＯＩ領域の一部をなす、「バルク」領域の付近に配置される酸化物層の領域から構成される。バルク領域のすべての部分が、絶縁領域から最大でも所定の距離のところにあるように、バルク領域と絶縁領域とが配分されている場合、他の如何なるトラップも不要とすることができる。複合基板の製造が提案されて以来、バルク領域が、一般に非常に広範であって、たいていはプレートの中央部分にあることを考慮すれば、これは、実際には、プレートの特別な構成に相当する。換言すれば、バルク領域の境界面の内部にトラップを付加しない選択をした場合、本発明は、バルク領域と絶縁領域との配分を、複合基板で知られている配分に対して変えようとするものである。
バルク領域と絶縁領域との構成が、上記の条件を満たさない場合、本発明は、バルク領域の境界面にトラップを付加することを示唆する。その場合、品質の最適化が望まれる境界面に欠陥を設けるよう示唆することは逆説的であるように思われるかもしれない。しかし、バルク領域の境界面の内部に存在する酸化物層が十分に小さい場合、この酸化物層は、導通を妨げることなく有効にトラップの役割を果たすように思われる。十分に小さい寸法とは、ここでは、数ナノメートル平方を意味する。
トラップの位置決定は知られており、正確であるので、あらゆる問題を回避するためにバルク領域内で部品の構造を適合させる。
従って、組み合わせることが有利である好適な特徴によれば、
・ 異なる材料からなる領域と、トラップとが、局部的な酸化物層である。
・ トラップと、異なる材料からなる領域とは、異なる厚さとすることができ、また、並置してもしなくてもよい。
・ 局部的な酸化物層の厚さが、数ナノメートルから数ミリメートルであり、例えば、約０．０１ミクロンから３ミクロンである。
・ 局部的な酸化物層が、例えば矩形の形状をしており、その寸法が、（トラップを形成するか否かに応じて）１０分の数ミクロンまたは１００分の数ミクロンから数ミリメートルである。
・ マスクを介した熱酸化により局部的な酸化物層を調製し、変形実施形態では、マスクを介した蒸着により、あるいは、酸化物層のエッチングを用いて局部的な酸化物層を調製する。
・ 調製は、疎水性にするための面の処理ステップを含む。この場合、好適には、不整合の所定の閾値が、±６°の回転と、±１°の撓みである。有利には、所定の距離以上には離隔されないパターンを持つマスクで面の一方をエッチングし、その後、この面に酸化物層を形成し（熱酸化物層を堆積するか、または自然の酸化物層を形成する）、エッチングされない領域を露出する（または少なくともこの領域に非常に接近する）まで面を平坦化し、この面を洗浄して疎水性にする。
・ 調製が、親水性にするための面の処理ステップを含む。この場合、好適には、不整合の所定の閾値が、±１°の回転と撓みである。有利には、所定の距離以上は離隔されないパターンを持つマスクを用いることにより酸化物層を有する面の一方をエッチングし、この面に酸化物（熱酸化物または自然酸化物）層を形成し、結晶部分の構成材料の非エッチング領域を露出する（または少なくともこの領域に近接する）まで面を平坦化し、この面を洗浄して親水性にする。
・ 各結晶部分が、Ｓｉ、ＩｎＰ、ＡｓＧａ、Ｇｅ、シリコン−ゲルマニウムを含むシリコン化合物、ＬｉＮｂＯ３、ＩＩＩ−Ｖ化合物、ＳｉＣ、ダイヤモンド、サファイヤ、圧電材料、およびピロ電気材料を含む群の中から選択される材料からなる。好適には、各結晶部分がシリコンであり、これは、知られている技術が利用されるという長所を有する。
・ 熱処理が、温度８００℃から１４００℃で数時間続き、所定の距離がミリメートルのオーダーである。
・ 境界面を形成するための面を、ＨＦ還元処理および／または熱処理および／または化学機械研磨および／またはプラズマ処理および／または化学処理により処理する。
・ 基板の一方に薄層化処理を施し、例えば、化学機械研磨処理により基板の一方を薄層化する。変形実施形態では、脆弱（ｆｒａｇｉｌｅ）層を形成し、この脆弱層に沿って破砕する（ｆｒａｃｔｕｒｅ）ことにより基板の一方を薄層化する（脆弱層は、特に、所定の深さでのイオン注入、例えば水素イオン注入により実施可能である）。別の変形実施形態は、分解可能な境界面により、（機械的な強度を制御して、前記分解を可能にするように十分に強度を小さくした位置で）基板の一方を分解できるように調製することからなる。
有利には、元の同一結晶から例えば切削して取り除くことによって、２個の基板、すなわち少なくとも２個の結晶部分を調製する。切削前に、切削面の両側に位置決め目印を付ける。その後、切削時に形成されたつの面を、本発明による境界面を調整するとともに目印によって前記面を位置決め制御しながら接合する。
特に有利には、こうした２つの結晶の取り除きが、元の結晶に脆弱層を形成することによって行われる。位置決め目印は、この脆弱層の両側に形成される。その後、２つの自由面を形成するようにこの脆弱層に沿って破砕し、前記目印を向かい合わせて面を接触させることにより、電気絶縁領域（異なる材料からなる領域をこのように形成する必要がある場合）とトラップとを形成後、境界面を形成する。
脆弱層は、好適には（例えば水素の）イオン注入により形成され、有利には、目印が、脆弱層の両側で元の結晶の厚み内に形成される。
別の特徴によれば、本発明は、２つの面の分子接合により得られる境界面を備えた２個の基板を含む複合基板（または構造体）を提案し、これらの基板が、前記境界面の両側に±６°の回転および±１°の撓みより小さい不整合差を有する結晶部分を含み、この境界面に積層領域を含み、前記積層領域が、結晶部分の構成材料とは異なる材料と、場合によっては不純物トラップとから主に構成される少なくとも１つの局部的な領域を含んで、積層領域の離隔時に境界面のあらゆる部分が、積層領域またはトラップから最大でも所定の距離のところにあるようにしている。
組み合わせることが有利である好適な構成によれば、所定の距離がミリメートルのオーダーであり、結晶がシリコンであり、トラップが、局部的な酸化物層などの埋め込み層であり、異なる材料からなる領域が、局部的な酸化物層または電気絶縁領域である。
本発明の目的、特徴、および長所は、添付図面に関して限定的ではなく例として挙げられた以下の説明から明らかになるであろう。
図１から図３４は、バルク領域で、バルクタイプの部品の製造と適合する境界面を有するように、不純物トラップが配分される複合基板の複数の変形実施形態を示す。
この方法は、以下のステップを含む。
・ 第一のステップは、ここではバルクシリコンである少なくとも２個の出発プレートの一方に、ここでは、例えばシリコン酸化物等の絶縁された埋め込み領域を形成することからなる。そのためには、酸化物の製造に対しても、酸化物の高精度の配置に対しても、複数のアプローチが考えられる。酸化物に関しては、「自然」としてもよいし（プレートの自由面の自然酸化によるもの）、これらの面の全部または一部の酸化により得てもよいし、あるいは適切なあらゆる知られている手段により堆積してもよい。きわめて正確に領域に酸化物を配置するには、特にマイクロエレクトロニクスでよく使われる幾つかの技術が知られている。一般に、これらの技術は、酸化物の製造ステップ時のマスクの使用、または、こうした酸化物の形成とは別に行われる境界画定手段の使用に基づいている。プレート間の将来の境界面の片面（または両面）の表面に酸化物領域を配分する場合、これらの表面が、将来の境界面の内部で互いにあまり離れないように選択される（この距離は、プレートが受ける熱収支と、境界面の製造時に許容される不整合とに応じて選択される）。
・ 第二のステップは、後で適切な分子接合を得るために物理的（粗度など）および／または化学的（表面での結合の性質など）に、プレートの表面を調製することからなる。特に、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）と、各プレートの材料間に境界面を設けるか酸化物を伴うかに応じて異なる、親水性（疎水性）レベルを得られる化学的な洗浄方法とによって、複数のアプローチが可能である。このステップについては後で詳しく説明する。このステップは、また、オゾンおよび／またはプラズマによるＵＶ処理を含むことができる。
・ 第三のステップは、調製面を密着させて２個のプレートの分子接着を引き起こすようにすることからなる。こうした密着は、２個のプレート間で結晶に不整合性を課すか、または許容することにより実施される。
・ 第四のステップは、接合を強化（または安定化）させる熱処理を実施することからなり、熱処理はまた、トラップのメカニズムに有利に作用する。
・ 第五のステップは、実際に良く行われており、１枚の膜だけを残すようにプレートの一方を薄層化することからなる。
このようにして、バルク（「ｂｕｌｋ」）領域と、絶縁領域（プレートがシリコンの場合はＳＯＩ）と、必要に応じてトラップ領域との繰り返しからなる複合基板が得られ、この繰り返しは、用途の必要性と、遵守すべきトラップ距離とに応じて選択される。知られているように、薄層化後に残る部分は、埋め込み層に沿った破砕により得られる場合、複合基板または非複合基板の新しい製造サイクルに対して出発基板の役割を果たすことができる。
分子接合のための表面調製法の中では、以下が挙げられる。
・ＨＦ表面処理。酸化物領域と未加工材料領域とが交互に配置された１つ（または複数）の表面では、ＨＦによる化学エッチング効果が、酸化物と未加工シリコンとで同じではないことが認められる。その結果、接合のために接触させると、酸化領域（対向領域は、酸化物のないむき出し材料からなる）の接合エネルギーは、むき出し材料の領域とは異なるが、全体として、接合エネルギーは、構造体の適正な密着には十分である。
・熱処理。例えば水素雰囲気下でのアニ−ルは、シリコンの表面と酸化物の表面とを疎水性にする。同様に他の気体を使用してもよい。
・化学機械研磨。これは、選択的に疎水性の状態または親水性の状態にすることができる。実際、シリコンの表面は研磨後「濡れない」が、酸化物の表面は、同種の研磨後「濡れる」。このようにして、同じプレートに親水性の領域と疎水性の領域とが得られる。その後、このプレートを同じ親水性／疎水性の領域と向かい合わせると、酸化物部分に対しては親水性の領域の良好な接合エネルギー、およびむき出しの部分に対しては疎水性の接合の良好な接合エネルギーが得られ、析出物を除去しやすくなるので、２個の結晶間でトラップのないもっと大型の表面を使用可能になり、あるいは、許容もしくは課される不整合性をもっと大きくすることができる。変形実施形態では、対向プレートを完全に親水性か、または完全に疎水性とすることができるが、その場合、一定の領域で受け入れる接合エネルギーをもっと少なくするか、または、Ｓｉ／Ｓｉ境界面に自然酸化物層を得るようにする。この酸化物層は、十分な熱収支および／または十分に小さい不整合性および／または十分に近接したトラップの存在により除去される。化学機械研磨後、各種領域の親水性の特徴を修正するために、様々な洗浄手段を使用することもできる。
・プラズマ処理。この処理の雰囲気（例えば酸素を除くまたは酸化剤がない）の選択により、表面結合を制御可能であり、それによって、２つのバルク状シリコン領域間で酸化物の形成原因となりうる結合が回避される。例えばフルオロカーボンを多く含むプラズマを用いる。
・化学処理。Ｈ２ＳＯ４／Ｈ２Ｏ２／．．．および／またはＮＨ４ＯＨ／Ｈ２Ｏ２．．．を主成分とする化学溶液での処理により、シリコン領域の表面に自然酸化物を残しながら、シリコンの表面と酸化物の表面とを親水性にすることができる。この調製は、また、一定濃度の水を含む酸化物を使用してもよく、その後の表面処理により、考慮されたプレートの表面全体を疎水性にする。例えば、ＨＦを用いた化学処理および／または低温の熱処理（例えば１５０℃）により、好適にはむき出し領域における酸化物部分で親水性が回復される。
図１から図７は、本発明の第一の実施形態を示す。
抵抗率１４〜２２オーム／ｃｍ、直径１００ｍｍのＣＺタイプのシリコンプレート１０を、リソグラフィマスクを用いてエッチングする。マスクは、例えば矩形のパターンを備えており、このパターンは、互いに１ｃｍ以上離れていない。深さは、約０．４ミクロンである。これらの領域の寸法は、例えば１ｃｍ×１ｃｍである。
エッチング領域をＺ１で示し、非エッチング領域をＺ２で示した。
次に、０．９ミクロンの熱酸化物１１を全面に形成した（図２）。ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、前述の説明参照）により、層１１よりも薄い厚さ、例えば０．７ミクロンにこの層を非常に平らに研磨する（図３）。厚さを制御しながら正確な後退を行って、領域Ｚ２の上にある酸化物の厚さ全体（あるいはほぼ全体）を後退させる（実際には、アニ−ル時にトラップされる薄い酸化物層が残る）。酸化物層１１Ａ（図４）が残る。この後退は、例えばＨＦによるウェット処理または補完的なＣＭＰ処理、および／または水素によるアニ−ル、および／またはＲＩＥ（リアクティブイオンエッチング）処理により実施可能である。その後、表面全体を熱処理により洗浄して疎水性にする。
次いで、このプレートを、表面が同様に疎水性で自然酸化物のない別のシリコンプレート１２に分子接着により接合する（図５）。
接合時、例えば、プレートが１°未満の「ｍｉｓｃｕｔ」を有する場合、±１°（市販の１００ｍｍのシリコンプレートにおける平面部の精度）の配向の狂いを許容する。
次に、１３００℃で３時間、安定化のためのアニ−ルを行う。
その後、化学機械研磨により第二のプレートを薄層化してから研磨して、領域Ｚ１により画定される絶縁領域ＳＯＩと、領域Ｚ２により画定されるシリコン／シリコンの接触バルク領域とを含む複合基板を得る（図６）。これらの様々な領域は、その場合、区間１４により互いに完全に絶縁することができる（図７）。
この複合基板は、絶縁領域が十分に近接し（酸化物領域の各々が１つの絶縁領域を画定する）、これらの絶縁領域間の境界領域の全ての部分が、一定の距離（ここでは１ｃｍ）のところにあって、酸化物領域間の境界面における不純物がトラップされるようにしているという意味において、本発明に適合する。変形実施形態では、一定の酸化物領域だけが絶縁領域を画定し、一方で、他の酸化物領域は、バルク領域の境界面に配置される（絶縁領域を画定しないこのような酸化物領域は、例えば、複数区間により縁取られないことで見分けがつく。また、この酸化物領域の寸法は、酸化物領域を画定する役割をする酸化物領域の寸法よりもずっと小さいことを特徴とする）。
図８から図１４は、本発明の第二の実施形態を示している。
起点となるプレート２０は、図１から図７のプレートと同じであるが、但し、その表面に１ミクロンの厚さの酸化物層で覆われている。プレート２０は、矩形のパターンを備えたリソグラフィマスクを用いることにより、マスクされていない場所でこの酸化物層を完全に除去するまでエッチングされる。こうしたエッチング領域は、Ｚ１’と記され、一方で非エッチング領域はＺ２’と記されている（図８）。熱酸化物は、領域Ｚ１’のシリコンに形成されるが、領域Ｚ２’では酸化物のブロック（ｐｌｏｔ）により妨げられることに注目できる。
これらのエッチング領域は、１ｃｍ以上は分離されない。
その後、０．８ミクロンの熱酸化物層２１を全面に形成し（図９）、１ミクロンだけ厚さを除去するＣＭＰにより表面を平坦化する（図１０）。
厚さを制御しながら正確な後退を行って、領域Ｚ２’の上にある酸化物の厚さ全体（またはほぼ全体）を後退させる（図１１）。この後退は、ＨＦによる湿式処理、または追加ＣＭＰ処理、および／または水素によるアニ−ル、および／またはＲＩＥ処理により実施可能である。局部的な層２１Ａが残る。
その後、化学処理により全面を洗浄して親水性にする。
次いで、このプレートを、表面が同様に親水性で自然酸化物を備えた（図示せず）別のシリコンプレート２２に分子接着により接合する。この第二の接合は、例えばＸ線を向けながら、２個の結晶間の不整合を最小化することにより行われる。
第二のプレート２２は、ここでは、エネルギー７６ＫｅＶ、分量５×１０１６ａｔ／ｃｍ２で、４００ｎｍの酸化物層を介して水素イオンにより注入され、その後、これを後退させて脆弱層２２Ａを得る（図１２）。
次に、注入領域２２Ａの位置で、破砕を引き起こすためのアニ−ルを行い、さらに、１３００℃で３時間、接合を安定化させるアニ−ルを行う。
その後、領域Ｚ１’により画定されるＳＯＩ領域と、領域Ｚ２’により画定されるシリコン／シリコン接触の「バルク」領域とを含む複合基板を得る（図１３）。
これらの領域は、その場合、区間２４により互いに完全に絶縁することができる（図１４）。
図１５から図２４は、第一の実施形態と類似した第三の実施形態を示す。
プレート１０、２０と同じ組成で同じ寸法のプレート３０を起点とする。これを酸化させて厚さ４００ｎｍの酸化物層３１を形成し、エネルギー７６ＫｅＶ、分量５×１０１６ａｔ／ｃｍ２で、水素イオンを注入して、脆弱層３０Ａを形成する。
次に、このプレートで、直径９０ｍｍの円に配置される２０°の２個の円弧で１／１００°ごとに反復される、１０ミクロン×２ミクロンの矩形からなる目盛３２をエッチングにより形成する（図１５）。
上述のプレートと同じ組成で同じ寸法の第二のシリコンプレート３３を、親水性タイプの分子接着により第一のプレートに接合する（図１６）。
知られているあらゆる適切なタイプの機械処理および／または熱処理により、注入された領域で破砕を行う。２個のプレート４０、４２が得られ、以下、その一方であるＳＯＩタイプのプレートを「Ｐ型」プレート、他方を「Ｎ型」プレートと呼ぶ（図１７）。
プレート４０は、プレート１０と同じ処理ステップを行われ（図１８から図２１は、図１から図４に対応する）、局部的な酸化物領域４１Ａを含む疎水性の表面を得るまで、堆積または熱酸化により酸化物層４１を生成する（図２１）。
その後、このプレートは、表面が同様に疎水性で自然酸化物のない、Ｐ型プレート４２に分子接着により接合される（図２２）。
例えば、こうした接合の際に、２個のプレートの目盛を揃えて、接合された２個の結晶間の回転および撓みによる配向の狂いを完全になくすことができる。
同じ起点プレートで将来の境界面を形成する２個のプレートを（少なくともこの境界面付近の厚さで）取り除きし、取り除き／分離前に形成された目印に従ってこれを整合させることにより、あらゆる基準に従って優れた整合性が確保されるので、良質の境界面を得るための最低距離が著しく長くなる。
安定化するためのアニ−ル後（１３００℃で３時間）、停止層として「Ｐ型」プレートの埋め込み酸化物層を用いることにより、化学機械研磨によって「Ｐ型」プレートを薄層化する。その後、この停止層を除去し、領域Ｚ１”により画定されるＳＯＩ領域と、領域Ｚ２”により画定されるシリコン／シリコン接触領域とを含む複合基板が得られる（図２３）。これらの様々な領域は、区間４４により互いに絶縁可能である（図２４）。
挿入されたトラップの領域は、境界面の封入スペースを「吸収する（ｐｏｍｐｅｒ）」役割を果たすので、それによってバルク領域を再構成可能である。そのため、この実施形態では、疎水性の接合において、シリコン基板へのシリコンフィルムの移転に固有の問題が回避される（いわゆる「ｓｍａｒｔ ｃｕｔ」方法（登録商標）を参照）。
図２５から図３４は、第二の実施形態と類似した第四の実施形態を示している。
前述の各プレートと同じ特性で同じ寸法のプレート５０を、酸化して４００ｎｍの酸化物層５１を形成してから、第三の実施形態と同じ条件で水素イオン注入を行い、脆弱層５０Ａを得る。
その後、目盛５２を形成するために第三の実施形態と同じタイプのエッチングを行う（図２５）。
前述の各プレートと同じ特性で同じ寸法の第二のプレート５３を、親水性タイプの分子接着により第一のプレートに接合し（図２６）、第三の実施形態と同様に注入領域で破砕を行って、いわゆる「Ｎ型」プレート６０と、いわゆる「Ｐ型」プレート６２とを得る（図２７）。
次いで、第二の実施形態のプレート２０と同様に「Ｎ型」プレートをその全面で酸化して、厚さ１ミクロンの酸化物層を形成する。次に、プレート２０と同様にこのプレートをエッチングし（図２８）、０．８ミクロンの熱酸化物の層６１を堆積する（図２９）。表面を親水性にするまでプレート２０と同じ処理を施して（図２８から図３４は、図８から図１４に対応する）、局部的な酸化物領域６１Ａを残す。 その後、このプレートを、表面が同様に親水性で、自然酸化物を備えた「Ｐ型」の別のプレート６２に接合する。
この第二の接合は、第三の実施形態と同様に、目盛を揃えて２個の結晶間の不整合性を最小化することによって行われる（図３２）。
次に、第三の実施形態と同様に、注入領域の位置で破砕を引き起こすアニ−ルと、安定化のためのアニ−ルとを行う。
その後、「Ｐ型」プレートを薄層化する。
停止層を除去後、Ｚ１”’領域により画定されるＳＯＩ領域と、Ｚ２”’領域により画定される「バルク」領域とを含む複合基板が得られ、その後、区間６４によりこれらの領域を互いに絶縁することができる。
ＭＥＭＳ部品またはＭＯＥＭＳ部品を製造する場合、非バルク領域の埋め込み層を絶縁層にせずに、単にバルク領域の構成材料とは異なる材料から構成してもよい。実際には、しばしばシリコン／シリコン酸化物の組み合わせが考慮されるが、酸化物は、ここでは、その絶縁性のために使用されるわけではない。また、上記の各実施形態と同様に、境界面の位置にトラップを設けて、バルク領域の位置で（不純物の数を制限した）良質な境界面を得るように構成されている。
複合基板を製造するために調製中のプレートを示す断面図である。 複合基板を製造するために調製中のプレートを示す断面図である。 複合基板を製造するために調製中のプレートを示す断面図である。 複合基板を製造するために調製中のプレートを示す断面図である。 図１から図４のプレートを起点として製造中の複合基板を示す断面図である。 図１から図４のプレートを起点として製造中の複合基板を示す断面図である。 図１から図４のプレートを起点として製造中の複合基板を示す断面図である。 第二の複合基板を製造するために調製中の別のプレートを示す断面図である。 第二の複合基板を製造するために調製中の別のプレートを示す断面図である。 第二の複合基板を製造するために調製中の別のプレートを示す断面図である。 第二の複合基板を製造するために調製中の別のプレートを示す断面図である。 図８から図１１のプレートを起点として製造中の第二の複合基板を示す断面図である。 図８から図１１のプレートを起点として製造中の第二の複合基板を示す断面図である。 図８から図１１のプレートを起点として製造中の第二の複合基板を示す断面図である。 図５から図７と同じタイプの複合基板を製造するための２個のプレートの製造を示す断面図である。 図５から図７と同じタイプの複合基板を製造するための２個のプレートの製造を示す断面図である。 図５から図７と同じタイプの複合基板を製造するための２個のプレートの製造を示す断面図である。 図１７の基板の調製と、これらの基板からの複合基板の製造とを示す、図１から図７と同様の断面図である。 図１７の基板の調製と、これらの基板からの複合基板の製造とを示す、図１から図７と同様の断面図である。 図１７の基板の調製と、これらの基板からの複合基板の製造とを示す、図１から図７と同様の断面図である。 図１７の基板の調製と、これらの基板からの複合基板の製造とを示す、図１から図７と同様の断面図である。 図１７の基板の調製と、これらの基板からの複合基板の製造とを示す、図１から図７と同様の断面図である。 図１７の基板の調製と、これらの基板からの複合基板の製造とを示す、図１から図７と同様の断面図である。 図１７の基板の調製と、これらの基板からの複合基板の製造とを示す、図１から図７と同様の断面図である。 図１２から図１４と同じタイプの複合基板を製造するための２個のプレートの製造を示す断面図である。 図１２から図１４と同じタイプの複合基板を製造するための２個のプレートの製造を示す断面図である。 図１２から図１４と同じタイプの複合基板を製造するための２個のプレートの製造を示す断面図である。 図２７の基板の調製と、これらの基板からの複合基板の製造とを示す、図８から図１４と同様の断面図である。 図２７の基板の調製と、これらの基板からの複合基板の製造とを示す、図８から図１４と同様の断面図である。 図２７の基板の調製と、これらの基板からの複合基板の製造とを示す、図８から図１４と同様の断面図である。 図２７の基板の調製と、これらの基板からの複合基板の製造とを示す、図８から図１４と同様の断面図である。 図２７の基板の調製と、これらの基板からの複合基板の製造とを示す、図８から図１４と同様の断面図である。 図２７の基板の調製と、これらの基板からの複合基板の製造とを示す、図８から図１４と同様の断面図である。 図２７の基板の調製と、これらの基板からの複合基板の製造とを示す、図８から図１４と同様の断面図である。

Claims (38)

  1. 複合基板の製造方法であり、
    互いに結合されるそれぞれの面を備えた２個の基板を調製し、該基板が、主に前記面では結晶部分から、また、２つの面の少なくとも一方に対しては、結晶部分の構成材料とは異なる材料の領域からなり、
    ２つの面を向かい合わせにして分子接合により境界面で結合することによって、対向面が主に結晶であるバルク領域と、対向面の少なくとも一方が異なる材料から主に構成される積層領域とを形成し、
    分子接合を強化する熱処理を実施する、複合基板の製造方法であって、
    基板（１０、１２、２０、２２、４０、４２、６０、６２）の調製時または２つの面の結合時、前記境界面に不純物トラップ（１１Ａ、２１Ａ、４１Ａ、６１Ａ）を形成して、バルク領域の一部をなす境界面の全ての部分が、前記不純物トラップから最大でも所定の距離のところにあるようにする一方で、面は、２個の基板の結晶部分の間で所定の閾値未満の不整合差を伴って向かい合わせにされることを特徴とする、方法。
  2. 異なる材料からなる領域が、電気絶縁層であることを特徴とする、請求項１に記載の方法。
  3. 異なる材料からなる領域が、局部的な酸化物層であることを特徴とする、請求項１または２に記載の方法。
  4. 不純物トラップが、局部的な埋め込み層であることを特徴とする、請求項１から３のいずれか一項に記載の方法。
  5. 不純物トラップが、局部的な酸化物層であることを特徴とする、請求項４に記載の方法。
  6. 層の厚さが、約０．０１ミクロンから３ミクロンであることを特徴とする、請求項３から５のいずれか一項に記載の方法。
  7. マスクを介した熱酸化により局部的な酸化物層を調製することを特徴とする、請求項３、５または６のいずれか一項に記載の方法。
  8. マスクを介した堆積により局部的な酸化物層を調製することを特徴とする、請求項３、５または６のいずれか一項に記載の方法。
  9. 調製が、疎水性にするための面の処理ステップを含むことを特徴とする、請求項１から８のいずれか一項に記載の方法。
  10. 不整合の所定の閾値が、±６°の回転と、±１°の撓みであることを特徴とする、請求項９に記載の方法。
  11. 所定の距離以上には離隔されないパターンを持つマスクで面の一方をエッチングし、その後、前記面に酸化物層（１１、４１）を形成し、エッチングされない領域（Ｚ２、Ｚ２”）を露出するまで面を平坦化し、前記面を洗浄して疎水性にすることを特徴とする、請求項９または１０に記載の方法。
  12. 調製が、親水性にするための面の処理ステップを含むことを特徴とする、請求項１から８のいずれか一項に記載の方法。
  13. 不整合の所定の閾値が、±１°の回転と撓みであることを特徴とする、請求項１２に記載の方法。
  14. 所定の距離以上には離隔されないパターンを持つマスクを用いることにより酸化物層を有する面の一方をエッチングし、前記面に熱酸化物層（２１、６１）を形成し、エッチングされない領域（Ｚ２’、Ｚ２”’）を露出するまで面を平坦化し、前記面を洗浄して親水性にすることを特徴とする、請求項１２または１３に記載の方法。
  15. 各結晶部分が、Ｓｉ、ＩｎＰ、ＡｓＧａ、Ｇｅ、シリコン化合物、シリコンゲルマニウム、ＬｉＮｂＯ３、ＩＩＩ−Ｖ化合物、Ｓｉｃ、ダイヤモンド、サファイヤ、圧電材料、およびピロ電気材料を含む群の中から選択される材料からなることを特徴とする、請求項１から１４のいずれか一項に記載の方法。
  16. 各結晶部分が、シリコンであることを特徴とする、請求項１から１４のいずれか一項に記載の方法。
  17. 熱処理が、温度８００℃から１４００℃で数時間続き、所定の距離がミリメートルのオーダーであることを特徴とする、請求項１から１６のいずれか一項に記載の方法。
  18. 境界面を形成するための面を、ＨＦ（フッ化水素）還元処理することを特徴とする、請求項１から１７のいずれか一項に記載の方法。
  19. 境界面を形成するための面を、熱処理により処理することを特徴とする、請求項１から１８のいずれか一項に記載の方法。
  20. 境界面を形成するための面を、化学機械研磨により処理することを特徴とする、請求項１から１９のいずれか一項に記載の方法。
  21. 境界面を形成するための面を、プラズマ処理により処理することを特徴とする、請求項１から２０のいずれか一項に記載の方法。
  22. 境界面を形成するための面を、化学処理により処理することを特徴とする、請求項１から２１のいずれか一項に記載の方法。
  23. 基板の一方に薄層化処理を施すことを特徴とする、請求項１から２２のいずれか一項に記載の方法。
  24. 化学機械研磨処理により基板の一方を薄層化することを特徴とする、請求項２３に記載の方法。
  25. 基板の一方が分解可能に調製されており、後のステップが、前記基板を分解することからなることを特徴とする、請求項２３に記載の方法。
  26. 脆弱層（２２Ａ）を形成し、前記脆弱層に沿って破砕することにより基板の一方を薄層化することを特徴とする、請求項２３に記載の方法。
  27. 同一の結晶から２個の基板の結晶部分を調製することを特徴とする、請求項１から２６のいずれか一項に記載の方法。
  28. 脆弱層（３０Ａ、５０Ａ）と、該脆弱層の両側に配置される位置決め目印（３２、５２）とを、元の同一結晶（３０、５０）に形成し、前記脆弱層に沿って破砕して２つの自由面を形成することによって２個の基板を調製し、積層領域とトラップとを備える境界面を、前記目印を向かい合わせて前記面を接触させることにより形成することを特徴とする、請求項２７に記載の方法。
  29. 前記脆弱層（３０Ａ、５０Ａ）が、イオン注入により形成されることを特徴とする、請求項２８に記載の方法。
  30. 前記脆弱層が、水素イオン注入により形成されることを特徴とする、請求項２９に記載の方法。
  31. 前記目印が、脆弱層の両側で元の結晶の厚み内に形成されることを特徴とする、請求項２８から３０のいずれか一項に記載の方法。
  32. ２つの面の分子接合により得られる境界面を備えた２個の基板を含む構造体であって、前記基板が、前記境界面の両側に±６°の回転および±１°の撓みより小さい不整合差を有する結晶部分を含み、前記境界面に積層領域を含み、前記積層領域が主に、結晶部分の構成材料とは異なる材料と、場合によっては不純物トラップとからなる少なくとも１つの局部的な領域を含み、積層領域の離隔時に境界面のあらゆる部分が、積層領域または不純物トラップから最大でも所定の距離のところにあるようにすることを特徴とする、構造体。
  33. 所定の距離がミリメートルのオーダーであることを特徴とする、請求項３２に記載の構造体。
  34. 結晶がシリコンであることを特徴とする、請求項３２または３３に記載の構造体。
  35. 不純物トラップが、局部的な埋め込み層であることを特徴とする、請求項３２から３４のいずれか一項に記載の構造体。
  36. 不純物トラップが、局部的な酸化物層であることを特徴とする、請求項３５に記載の構造体。
  37. 異なる材料から主に構成される領域が、電気的な絶縁領域であることを特徴とする、請求項３２から３６のいずれか一項に記載の構造体。
  38. 異なる材料から主に構成される領域が、局部的な酸化物層であることを特徴とする、請求項３２から３７のいずれか一項に記載の構造体。
JP2004563305A 2002-12-24 2003-12-22 複合基板の製造方法 Expired - Fee Related JP5188672B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0216646A FR2850487B1 (fr) 2002-12-24 2002-12-24 Procede de realisation de substrats mixtes et structure ainsi obtenue
FR02/16646 2002-12-24
PCT/FR2003/003867 WO2004059711A1 (fr) 2002-12-24 2003-12-22 Procede de realisation de substrats mixtes et structure ainsi obtenue

Publications (2)

Publication Number Publication Date
JP2006512754A true JP2006512754A (ja) 2006-04-13
JP5188672B2 JP5188672B2 (ja) 2013-04-24

Family

ID=32669139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004563305A Expired - Fee Related JP5188672B2 (ja) 2002-12-24 2003-12-22 複合基板の製造方法

Country Status (7)

Country Link
US (1) US7494897B2 (ja)
EP (1) EP1576658B1 (ja)
JP (1) JP5188672B2 (ja)
AT (1) ATE421766T1 (ja)
DE (1) DE60326005D1 (ja)
FR (1) FR2850487B1 (ja)
WO (1) WO2004059711A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166203A (ja) * 2009-01-14 2010-07-29 Murata Mfg Co Ltd 複合基板の製造方法
JP2010206183A (ja) * 2009-02-27 2010-09-16 Commiss Energ Atom 混合層の部分的再結晶化によるハイブリッド基板生成方法
JP2011015178A (ja) * 2009-07-02 2011-01-20 Murata Mfg Co Ltd 複合基板の製造方法
WO2012015022A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 複合基板、電子部品、ならびに複合基板および電子部品の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2875947B1 (fr) * 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
FR2876220B1 (fr) 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2876219B1 (fr) * 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2910702B1 (fr) 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2926748B1 (fr) 2008-01-25 2010-04-02 Commissariat Energie Atomique Objet muni d'un element graphique reporte sur un support et procede de realisation d'un tel objet.
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2946435B1 (fr) 2009-06-04 2017-09-29 Commissariat A L'energie Atomique Procede de fabrication d'images colorees avec une resolution micronique enfouies dans un support tres robuste et tres perenne
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8936996B2 (en) * 2010-12-02 2015-01-20 International Business Machines Corporation Structure and method for topography free SOI integration
CN104507853B (zh) 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
KR102007258B1 (ko) * 2012-11-21 2019-08-05 삼성전자주식회사 광전 집적회로 기판의 제조방법
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support
FR3096173B1 (fr) * 2019-05-15 2021-05-28 Commissariat Energie Atomique Procédé d'auto-assemblage avec collage moléculaire hybride

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259539A (ja) * 1988-04-11 1989-10-17 Fujitsu Ltd Ｓｏｉ基板及びその製造方法
JPH043909A (ja) * 1990-04-20 1992-01-08 Fujitsu Ltd 半導体基板の張合わせ方法
JPH0429353A (ja) * 1990-05-24 1992-01-31 Sharp Corp 半導体装置
JPH06216136A (ja) * 1993-01-13 1994-08-05 Kawasaki Steel Corp 半導体基板およびその製造方法
JPH06334028A (ja) * 1993-05-25 1994-12-02 Nippondenso Co Ltd 誘電体分離基板の製造方法
JPH0846031A (ja) * 1994-07-29 1996-02-16 Nec Corp 貼り合わせシリコン基板の製造方法
JPH1074830A (ja) * 1996-08-30 1998-03-17 Nec Corp Ｓｏｉ基板およびその製造方法
JP2000223679A (ja) * 1999-01-27 2000-08-11 Sharp Corp 半導体基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63254762A (ja) * 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US5138422A (en) * 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
TW289837B (ja) * 1994-01-18 1996-11-01 Hwelett Packard Co
US5661422A (en) * 1995-12-12 1997-08-26 Analog Devices, Inc. High speed saturation prevention for saturable circuit elements
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
US6013954A (en) * 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6054369A (en) * 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
FR2819099B1 (fr) * 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
FR2876220B1 (fr) * 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2876219B1 (fr) * 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259539A (ja) * 1988-04-11 1989-10-17 Fujitsu Ltd Ｓｏｉ基板及びその製造方法
JPH043909A (ja) * 1990-04-20 1992-01-08 Fujitsu Ltd 半導体基板の張合わせ方法
JPH0429353A (ja) * 1990-05-24 1992-01-31 Sharp Corp 半導体装置
JPH06216136A (ja) * 1993-01-13 1994-08-05 Kawasaki Steel Corp 半導体基板およびその製造方法
JPH06334028A (ja) * 1993-05-25 1994-12-02 Nippondenso Co Ltd 誘電体分離基板の製造方法
JPH0846031A (ja) * 1994-07-29 1996-02-16 Nec Corp 貼り合わせシリコン基板の製造方法
JPH1074830A (ja) * 1996-08-30 1998-03-17 Nec Corp Ｓｏｉ基板およびその製造方法
JP2000223679A (ja) * 1999-01-27 2000-08-11 Sharp Corp 半導体基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166203A (ja) * 2009-01-14 2010-07-29 Murata Mfg Co Ltd 複合基板の製造方法
JP2010206183A (ja) * 2009-02-27 2010-09-16 Commiss Energ Atom 混合層の部分的再結晶化によるハイブリッド基板生成方法
JP2011015178A (ja) * 2009-07-02 2011-01-20 Murata Mfg Co Ltd 複合基板の製造方法
WO2012015022A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 複合基板、電子部品、ならびに複合基板および電子部品の製造方法

Also Published As

Publication number Publication date
EP1576658A1 (fr) 2005-09-21
FR2850487A1 (fr) 2004-07-30
US20060166461A1 (en) 2006-07-27
FR2850487B1 (fr) 2005-12-09
EP1576658B1 (fr) 2009-01-21
WO2004059711A1 (fr) 2004-07-15
JP5188672B2 (ja) 2013-04-24
ATE421766T1 (de) 2009-02-15
US7494897B2 (en) 2009-02-24
DE60326005D1 (de) 2009-03-12

Similar Documents

Publication Publication Date Title
JP5188672B2 (ja) 複合基板の製造方法
CN100407408C (zh) 混合晶向衬底上的高性能cmos soi器件
CN100411180C (zh) 半导体结构及制造半导体结构的方法
US7060585B1 (en) Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
US7288458B2 (en) SOI active layer with different surface orientation
TWI297212B (en) Tri-gate transistors and methods to fabricate same
US7439108B2 (en) Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
US7256473B2 (en) Composite structure with high heat dissipation
CN101140933B (zh) 半导体器件以及制造半导体器件的方法
US20110037150A1 (en) Substrate comprising different types of surfaces and method for obtaining such substrates
US7510945B2 (en) Element formation substrate, method of manufacturing the same, and semiconductor device
CN101584024B (zh) 多层结构及其制备工艺
KR101955375B1 (ko) 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
TWI787859B (zh) 用於在陶瓷基板上整合元素及複合半導體的方法及系統
JP7392242B2 (ja) ハイブリッド集積用の改良された基板を製造するためのプロセス
US5844294A (en) Semiconductor substrate with SOI structure
US20090004825A1 (en) Method of manufacturing semiconductor substrate
US5909626A (en) SOI substrate and fabrication process therefor
JP2004088015A (ja) 半導体装置およびその製造方法。
JP2003068593A (ja) 半導体積層基板およびその製造方法
CN105745737A (zh) 平面异质器件
KR100511900B1 (ko) 에스오아이 기판의 제조방법
JP4092874B2 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2005136100A (ja) ウエハの製造方法およびウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5188672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees