JP2011015178A - 複合基板の製造方法 - Google Patents

複合基板の製造方法 Download PDF

Info

Publication number
JP2011015178A
JP2011015178A JP2009157427A JP2009157427A JP2011015178A JP 2011015178 A JP2011015178 A JP 2011015178A JP 2009157427 A JP2009157427 A JP 2009157427A JP 2009157427 A JP2009157427 A JP 2009157427A JP 2011015178 A JP2011015178 A JP 2011015178A
Authority
JP
Japan
Prior art keywords
substrate
piezoelectric
thin film
support
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009157427A
Other languages
English (en)
Other versions
JP5359615B2 (ja
Inventor
Hajime Kando
始 神藤
Ippei Hatsuda
一平 初田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009157427A priority Critical patent/JP5359615B2/ja
Publication of JP2011015178A publication Critical patent/JP2011015178A/ja
Application granted granted Critical
Publication of JP5359615B2 publication Critical patent/JP5359615B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】犠牲層を設けてエッチング除去することなく、メンブレン構造を構成できる複合基板の製造方法の提供を図る。
【解決手段】複合基板の製造方法は、パターン形成工程(S11〜S13)とイオン注入工程(S14)と接合工程(S15)と剥離工程(S16)とを含む。パターン形成工程は、支持基板3の主面に支持部2をパターン形成する。支持部2は支持基板3の主面から突出する。イオン注入工程(S14)は圧電基板1の平坦面にイオンを注入する。接合工程(S14)は、圧電基板1の平坦面に支持基板3を支持部2で接合する。剥離工程(S15)は、圧電基板1の平坦面から一定距離の内部でマイクロキャビティを成長させて、支持部2に接合する圧電基板1から圧電薄膜4を剥離する。
【選択図】図1

Description

この発明は、圧電基板から剥離した圧電薄膜を、支持基板の主面に接合した複合基板の製造方法に関するものである。
近年、圧電薄膜と支持基板とを備える複合基板を利用する圧電振動子や圧電共振子が開発されている。圧電体の薄膜の製造には、スパッタやCVDなど圧電体を堆積する堆積法が採用されることがある。(例えば、非特許文献1参照。)。また、圧電基板を研磨して薄膜化する研磨法が採用されることもある(例えば、非特許文献2参照。)。
このような圧電薄膜は、支持基板との間に空間を設けたメンブレン構造の複合基板として製造されることがある。その場合、支持基板と圧電薄膜との間に犠牲層を配置して支持基板と圧電薄膜とを接合し、犠牲層を除去することでメンブレン構造の空間部が形成されていた。
Y. Osugi et al.; "Single crystalFBAR with LiNbO3 and LiTaO3", 2007 IEEE MTT-S International MicrowaveSymposium, pp.873-876 M. Bruel ; "A new Silicon OnInsulator material technology", Electronics Letters, vol. 31, Issue 14,June 6th 1995, p.1201
堆積法では、結晶のC軸の配向方向が基板の上下に整列するC軸配向膜しか得られず、その素材もAlNやZnOなど限定される。このため、圧電デバイスの設計自由度が低くなり、電気機械結合係数や周波数温度特性、音速などを調整することが難しくなる。
研磨法では、結晶軸の配向方向を任意に設定する事が可能であるが、材料の大半が研磨くずとして廃棄され素材利用効率が悪く、高価な圧電基板では製造コストを増大させる要因となる。また、研磨速度のばらつきや基板うねりなどが生じて薄膜の厚みが不均一になりやすく、圧電デバイスにおける音速などの精度が劣化する要因となる。
また、エッチングにより犠牲層を除去してメンブレン構造の空間部を形成する場合、電極などをエッチャントに触れないようにマスクする必要が生じて製造工程に制約が多くなる。またマスクの形成不良や基板の反りなどによりエッチャントが電極などを汚染すると圧電デバイスにおける不具合の要因になる。さらには、エッチャントを犠牲層まで導入するための圧電薄膜の成形が必要になるが、圧電体の成形加工には長時間を必要とし、高い形状精度の実現は困難である。
本発明の目的は、圧電体の材料利用効率が高く、圧電薄膜の結晶軸や膜厚を制御でき、犠牲層のエッチング伴う問題を回避してメンブレン構造の空間部を形成できる、複合基板の製造方法を提供することを目的とする。
この発明の複合基板の製造方法はパターン形成工程とイオン注入工程と接合工程と剥離工程とを含む。パターン形成工程は、支持基板の主面に、主面の部分領域から突出する支持部をパターン形成する。イオン注入工程は、圧電基板の平坦面にイオンを注入する。接合工程は、圧電基板の平坦面に支持基板を支持部で接合する。剥離工程は、圧電基板の平坦面から一定距離の内部でマイクロキャビティを成長させて、圧電基板から圧電薄膜を剥離する。
この製造方法では剥離工程で圧電基板を分断して圧電薄膜を剥離するので、圧電基板を再利用可能になり、高価な圧電基板の材料利用効率が高まる。さらには、圧電基板の配置方向により圧電薄膜における結晶軸の配向方向を制御することができる。また、イオン注入の深さを精緻に設定することで、均質な厚みで圧電薄膜を形成できる。その上、支持基板から突出する支持部の段差を利用してメンブレン構造の空間を形成するので、犠牲層を設けてエッチングにより除去することなく、また、エッチング液の導入孔を圧電薄膜に設ける必要がなく、メンブレン構造を構成できる。
この発明の製造方法は、剥離工程の後で圧電薄膜の剥離面を平坦化する工程と、圧電薄膜の平坦化した剥離面に電極を形成する工程と、を有すると好適である。これにより、圧電薄膜と電極の密着性を向上させて電極の形成不良を抑制できる。さらには、圧電薄膜を伝搬する表面波の伝搬損を低減でき、圧電性能を改善できる。
この発明のパターン形成工程は、複数の支持部の先端が同一面内になるように平坦化し、剥離工程の後で複合基板を分割してメンブレン構造の複数のデバイスを形成すると好適である。これにより、複数のデバイスを、支持部と薄膜との接合面の平坦化バラツキを低減できる。したがって支持部と圧電薄膜との接合不良を抑制でき、各デバイスの形状精度を高めることができる。
この発明の製造方法は、複数の複合基板を切り出す工程よりも前に、圧電薄膜に再分極電界を印加する工程を有すると好適である。
圧電体を構成する原子の一部は、正または負に荷電しイオン化していて、例えば電界を印加すると正に荷電したイオンは陰極側に、負に荷電したイオンは陽極側に結晶内をわずかにシフトして電気双極子を生じる。この現象は電気分極と呼ばれる。結晶によっては電界の印加を止めてもこの分極の状態が維持される自発分極が伴い、その結晶に高エネルギーで多量のイオンを注入してマイクロキャビティを形成すると、一部の分極が反転して圧電性の劣化が招来されることがある。そのため複数の複合基板を切り出すよりも前に再分極電界を印加することで、効率的に分極を復元して圧電性を回復できる。
この発明のイオンを注入する工程は、圧電基板の正または負の極性を有する主面に、逆極性のイオンを注入すると好適である。一般に電気双極子における圧電体の構成元素をシフトさせるのに必要なエネルギーは、構成元素を結晶単位から外すのに必要なエネルギーに比べ、著しく小さい。そこで、上記工程を実施することで、圧電単結晶体の内部の自発分極を示すイオンのシフトしている方向と同一方向からイオンを注入することになり、自発分極の極性反転を抑制できる。例えば、圧電単結晶体がLiTaO3やLiNbO3であれば、LiイオンやTaイオン、Nbイオンは+C軸側にシフトするので、−C軸側から+C軸側に陽イオンを注入するとよい。
この発明によれば、圧電基板などの圧電基板をマイクロキャビティで分断して薄膜を剥離するので、圧電基板を再利用可能になり圧電基板の材料効率が高い。さらには、圧電基板の配置方向により結晶軸の配向方向を制御でき、また、イオン注入の深さによって圧電薄膜の厚みをほぼ均一に制御でき、圧電薄膜の電気機械結合係数や周波数温度特性、音速などの特性を精緻に設定することができる。
その上、支持基板から突出する支持部の段差を利用して空間を形成するので、圧電基板およびその薄膜がエッチング液に接触することなく、メンブレン構造を構成でき、圧電基板の成形加工に伴う加工時間の増加や良品率の劣化を招来することがない。
本発明の実施形態に係る複合基板の製造方法の製造工程フローにおける各工程での基板状態を示す図である。
以下に、本発明の実施形態に係る複合基板の製造方法を説明する。
ここでは本発明を板波デバイスの製造方法に採用する。板波デバイスは、板波デバイスとなる圧電薄膜を、振動空間を設けて支持基板上に保持するメンブレン構造(中空構造)のデバイスであり、特開2002−152007号公報などに一般的な構成が開示されている。
板波とは薄い平板を伝播する弾性波であり、具体的には、ラム波、SH波、これらにバルクP波・バルクSV波・バルクSH波の各変位成分が表面を境界条件として結合しながら伝搬する振動モードの弾性波、これらの振動モードが板の両表面に挟まれることにより生じる高次伝搬モードの弾性波などである。
図1は、本実施形態に係る製造工程フローにおける各工程での基板状態を示す図である。
まず鏡面研磨を施した平坦な主面を有する支持基板3を用意し、その主面に、後に支持部となる支持部形成層12をスパッタ法により積層する(S11)。ここでは、後の膜ハガレの要因となる薄膜の応力をできる限り抑えて支持部形成層12を形成するとよい。また支持基板3としてはSiを採用し、支持部形成層12としてはエッチングにより除去可能なZnOやSiO2、ポリイミド等の有機物材料を採用する。
次に、支持部形成層12の主面に、フォトリソグラフィ法で所定形状のレジスト11を形成する(S12)。
そして、レジスト11から露出する支持部形成層12をエッチングし、エッチング後にレジスト11を除去する。これにより、支持基板3の主面から突出する形状の支持部2を形成する。支持部2の先端面はCMPで平滑化する(S13)。
以上の工程(S11〜S13)が本発明のパターン形成工程に相当する。なお、支持基板3は水晶・ガラス・サファイアなどを採用してもよく、また、エッチング法に替えて、電子ビーム蒸着法、スパッタ法などを採用してもよい。
また鏡面研磨を施した平坦な主面を有する圧電基板1を用意し、その主面から水素イオンを注入するイオン注入工程を実施する(S14)。圧電基板1としては42°YカットのLiTaO3基板を採用し、水素イオンの注入エネルギーは150KeVとし、ドーズ量(イオン注入密度)は9×1016atom/cm2とする。これにより圧電基板である圧電基板1の表面から一定距離の内部、ここでは形成深さ約1.0μmにマイクロキャビティが集中し、剥離層1Cが形成される。なお、圧電基板1の各面は、正または負の極性に帯電していて、ここでは圧電基板1の負極性の主面に対して、陽イオンである水素イオンを注入する。これにより、圧電基板1の分極の一部がイオン注入に伴って反転する現象を抑制する。
次に、真空中で、圧電基板1のイオン注入面に、支持部2で支持基板3を直接接合して複合基板5とする(S15)。この工程が本発明の接合工程に相当し、支持基板3の主面と支持部2の先端面との間の段差により、圧電基板1における一部の領域のみが支持基板3に接合される。これにより、板波デバイスの振動空間が形成される。したがって、犠牲層除去のために圧電基板を成形加工する必要が無く、容易にメンブレン構造を構成できる。
次に複合基板5を500℃加熱環境下に置く(S16)。これにより剥離層1Cでマイクロキャビティが発生して成長し、圧電基板1から約1μm厚の薄膜が剥離する。この工程が本発明の剥離工程に相当する。
次に、圧電薄膜4が剥落した圧電基板1と、圧電薄膜4が残存する複合基板5との剥離面はそれぞれRMS約1〜20nmで荒れているので、CMPにより100nm程度研磨してそれぞれ平滑化する。そして、圧電薄膜4に400℃で5ms、22kVのパルス電圧を印加することで、圧電薄膜4に再分極電界を印加して、イオン注入などの工程で反転した一部の分極を復元する(S17)。鏡面加工を施した圧電基板1は再利用し、高価な圧電基板1の材料効率を高める。再分極処理により、圧電薄膜4の内部に一定方向に電界が印加され、電気双極子の正極が負電位を向き、電気双極子の負極が正電位を向き、一部の反転した分極が復元することになる。温度は各部の融点や熱膨張係数差を考慮して、200〜1200℃で行うとよい。なお、高温であるほど圧電体の抗電界が下がるので、印加する電界を低く抑えることができる。また、電界は1μs〜1分の範囲で断続的に印加すると直流電界による結晶へのダメージを抑制でき望ましい。また、200℃以上での加熱は、イオン注入により受けた結晶のひずみを緩和するため望ましい。結晶ひずみをとるための加熱温度は、分極の解消を避けるためにキューリー温度より100℃以上低くするとよい。
次に、複合基板5の上面にフォトリソグラフィ法によりレジストを設け、電子ビーム蒸着法により、板波デバイスの駆動電極であるIDT電極6を形成し、レジストを除去するする(S18)。
次に、複合基板5のダイシングにより各板波デバイスを切り出す(S19)。
以上の製造方法では、犠牲層を必要とせずにメンブレン構造の空間部を形成でき、圧電薄膜の成形加工や、犠牲層の形成、犠牲層のエッチングが不要である。したがって、従来よりも製造コストおよび製造工数の効率を高めて、支持基板3と圧電薄膜4との間に振動空間を備える板波デバイスを形成できる。
またこの製造方法による板波デバイスでは、圧電薄膜4を圧電基板1からの剥離により形成するので、圧電体材料、結晶方位などの設計自由度が従来よりも高い。また、イオン注入を利用するので、圧電薄膜4の平坦度が高く、厚みの設計自由度も高い。したがって圧電薄膜4における電気機械結合係数や周波数温度特性、音速を精緻に設定する事が可能で、板波デバイスにおける周波数特性や、帯域幅、挿入損失などの特性を改善できる。
1…圧電基板
1C…剥離層
2…支持部
3…支持基板
4…圧電薄膜
5…複合基板
6…IDT電極
11…レジスト
12…支持部形成層

Claims (5)

  1. 支持基板の主面に、前記主面の部分領域から突出する支持部をパターン形成するパターン形成工程と、
    圧電基板の平坦面にイオンを注入するイオン注入工程と、
    圧電基板の前記平坦面に、前記支持基板を前記支持部で接合する接合工程と、
    前記圧電基板の前記平坦面から一定距離の内部でマイクロキャビティを成長させて、前記圧電基板から圧電薄膜を剥離する剥離工程と、を有する、複合基板の製造方法。
  2. 前記剥離工程の後、前記圧電薄膜の剥離面を平坦化する工程と、
    前記圧電薄膜の前記平坦化した剥離面に電極を形成する工程と、を有する、請求項1に記載の複合基板の製造方法。
  3. 前記パターン形成工程は、複数の前記支持部の先端が同一面内になるように平坦化し、前記剥離工程の後で前記圧電薄膜および前記支持基板を分割してメンブレン構造の複数のデバイスを形成する、請求項1または2に記載の複合基板の製造方法。
  4. 前記複数のデバイスを形成する工程よりも前に、前記圧電薄膜に再分極電界を印加する工程を有する、請求項3に記載の複合基板の製造方法。
  5. 前記イオンを注入する工程は、前記圧電基板の正または負の極性を有する主面に、同極性のイオンを注入する、請求項4に記載の複合基板の製造方法。
JP2009157427A 2009-07-02 2009-07-02 複合基板の製造方法 Active JP5359615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009157427A JP5359615B2 (ja) 2009-07-02 2009-07-02 複合基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009157427A JP5359615B2 (ja) 2009-07-02 2009-07-02 複合基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011015178A true JP2011015178A (ja) 2011-01-20
JP5359615B2 JP5359615B2 (ja) 2013-12-04

Family

ID=43593621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009157427A Active JP5359615B2 (ja) 2009-07-02 2009-07-02 複合基板の製造方法

Country Status (1)

Country Link
JP (1) JP5359615B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015012005A1 (ja) * 2013-07-25 2015-01-29 日本碍子株式会社 複合基板及びその製法
WO2017052646A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Island transfer for optical, piezo and rf applications
CN112467024A (zh) * 2020-11-24 2021-03-09 上海新微科技集团有限公司 一种异质结构薄膜衬底的制备方法
US20210376225A1 (en) * 2016-08-02 2021-12-02 Soitec Use of an electric field for detaching a piezoelectric layer from a donor substrate
JP2022043057A (ja) * 2015-10-20 2022-03-15 ソイテック ハイブリッド構造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534886A (ja) * 1998-12-30 2002-10-15 タレス 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP2006512754A (ja) * 2002-12-24 2006-04-13 コミサリヤ・ア・レネルジ・アトミク 複合基板の製造方法およびこのようにして得られる構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534886A (ja) * 1998-12-30 2002-10-15 タレス 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP2006512754A (ja) * 2002-12-24 2006-04-13 コミサリヤ・ア・レネルジ・アトミク 複合基板の製造方法およびこのようにして得られる構造

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015012005A1 (ja) * 2013-07-25 2015-01-29 日本碍子株式会社 複合基板及びその製法
US10211389B2 (en) 2013-07-25 2019-02-19 Ngk Insulators, Ltd. Composite substrate
US11239405B2 (en) 2013-07-25 2022-02-01 Ngk Insulators, Ltd. Method of producing a composite substrate
WO2017052646A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Island transfer for optical, piezo and rf applications
JP2022043057A (ja) * 2015-10-20 2022-03-15 ソイテック ハイブリッド構造
US20210376225A1 (en) * 2016-08-02 2021-12-02 Soitec Use of an electric field for detaching a piezoelectric layer from a donor substrate
US11744154B2 (en) * 2016-08-02 2023-08-29 Soitec Use of an electric field for detaching a piezoelectric layer from a donor substrate
CN112467024A (zh) * 2020-11-24 2021-03-09 上海新微科技集团有限公司 一种异质结构薄膜衬底的制备方法
CN112467024B (zh) * 2020-11-24 2023-04-07 上海新硅聚合半导体有限公司 一种异质结构薄膜衬底的制备方法

Also Published As

Publication number Publication date
JP5359615B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
JP4821834B2 (ja) 圧電性複合基板の製造方法
JP5408312B2 (ja) 複合圧電基板の製造方法
US9508918B2 (en) Method for manufacturing piezoelectric device with a composite piezoelectric substrate
JP5353897B2 (ja) 圧電性複合基板の製造方法、および圧電素子の製造方法
WO2012043615A1 (ja) 圧電デバイスの製造方法
JP5359615B2 (ja) 複合基板の製造方法
JP2003017967A (ja) 弾性表面波素子及びその製造方法
JP2013531950A (ja) 圧電材料の埋め込み方法
WO2012043616A1 (ja) 圧電デバイス、圧電デバイスの製造方法
US8764998B2 (en) Method for manufacturing composite substrate
JP2011135576A (ja) エレクトレットを備える音響共振器、および前記共振器を製造する方法、切り替え可能な結合共振器フィルターへの応用
JP5277975B2 (ja) 複合基板の製造方法
JP5277999B2 (ja) 複合基板の製造方法
JP5413025B2 (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Ref document number: 5359615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150