JP5277975B2 - 複合基板の製造方法 - Google Patents

Description

この発明は、圧電体・焦電体・強誘電体などの機能性材料で構成される基板から剥離した薄膜を、支持基板の主面に接合した複合基板の製造方法に関するものである。

近年、圧電体などの機能性材料の薄膜を備える複合基板を利用する圧電振動子や圧電共振子が開発されている。圧電体の薄膜の製造には、従来はスパッタやＣＶＤなど圧電体を堆積する堆積法が採用されている。（例えば、非特許文献１参照。）。

また、結晶軸や分極軸の傾きを制御できる従来の製造方法としては、圧電体を研磨して薄膜化する研磨法がある（例えば、非特許文献２参照。）。

Y. Osugi et al.; "Single crystalFBAR with LiNbO3 and LiTaO3", 2007 IEEE MTT-S International MicrowaveSymposium, pp.873-876 M. Bruel ; "A new Silicon OnInsulator material technology", Electronics Letters, vol. 31, Issue 14,June 6th 1995, p.1201

堆積法で得られる薄膜はＣ軸配向膜となり結晶軸の配向方向が基板の上下に整列するため結晶軸を制御することができず、その素材も限られる。このため、圧電基板の場合には、分極軸の傾きを制御して圧電性能を調整することができず、圧電素子における電気機械結合係数や周波数温度特性、温度などに制約が生じる。

また研磨法では、材料の大半が研磨くずとして廃棄され、高価で希少な圧電基板の場合素材利用効率が悪い。また、研磨速度のばらつきや基板うねりなどによって薄膜の厚みを均一にすることが難しく、圧電薄膜では圧電素子における音速や波長の精度が劣化する。

その上、機能性材料の薄膜は難加工性を有することや、成形加工に機能劣化を伴うことがあり、薄膜の外形状を所望の形状に成形加工する場合に加工時間の増加や良品率の劣化を招く問題もある。例えば、圧電基板では、等方的な成形加工をドライエッチング法により行うことが一般的であるが、圧電基板に含まれるLiなどの金属はエッチングガスに対して反応性が弱く、成形加工に長時間を必要とする。加えて、反応生成物がテーパ角の制御を妨げ、所望の形状を得ることが困難である。

そこで本発明は、機能性材料の薄膜の結晶軸や分極軸の傾きを制御でき、機能性材料の材料効率と薄膜の均質性を高められ、加工時間の増加や良品率の劣化を抑えて薄膜の外形状を所望の形状にパターニングできる複合基板の製造方法の提供を目的とする。

この発明の複合基板の製造方法はパターン形成工程と接合工程と剥離工程とを含む。パターン形成工程は、支持基板の主面に突出部をパターン形成する。突出部は支持基板の主面から突出する。接合工程は、機能性材料基板の平坦面に支持基板を突出部で接合する。機能性材料基板の平坦面は表面から一定距離の内部にマイクロキャビティを集積している。剥離工程は、マイクロキャビティに応力を作用させて、突出部に接合する機能性材料基板の領域から機能性材料薄膜を剥離する。

この製造方法では剥離工程で機能性材料基板をマイクロキャビティで分断して機能性材料薄膜を剥離するので、機能性材料基板を再利用可能になり機能性材料基板の材料効率が高い。さらには、機能性材料基板の配置方向の制御により、薄膜における結晶軸の配向方向を制御することができる。また、マイクロキャビティは、その注入深さを精緻に設定でき、均質な厚みで薄膜を形成できる。その上、支持基板の突出部の段差を利用して、突出部に接合する機能性材料基板の領域から機能性材料薄膜を剥離するので、機能性材料薄膜は突出部と同形状にパターニングされる。この突出部に接合する領域のみが支持基板の突出部に接合し、それ以外の領域は支持基板から除去する。したがって、機能性材料基板を成形加工することなく、パターニングされた機能性材料薄膜が得られ、機能性材料基板の成形加工に伴う加工時間の増加や良品率の劣化を招来することがない。

また、この発明の複合基板の製造方法は、パターン形成工程と、接合工程と、剥離工程と、支持部を形成する工程と、犠牲層を除去する工程と、複数の複合基板を切り出す工程と、を有する。パターン形成工程は、支持基板の主面に複数の犠牲層をパターン形成する。犠牲層は支持基板の主面から突出する。接合工程は、圧電基板の平坦面に、支持基板を複数の犠牲層で接合する。圧電基板の平坦面は、表面から一定距離の内部にマイクロキャビティを集積している。剥離工程は、マイクロキャビティに応力を作用させて、複数の犠牲層それぞれに接合する圧電基板の領域を複数の圧電薄膜として剥離する。支持部は圧電薄膜を支持基板から中空に支持する。

この製造方法によれば、圧電薄膜を支持基板から中空に支持する中空構造（メンブレン構造）の圧電素子を製造する際に、圧電基板を再利用可能になり圧電基板の材料効率が高まり、各複合基板における圧電軸の配向方向を制御して圧電特性を任意に設定でき、各複合基板における圧電薄膜を均質な厚みにできる。その上、犠牲層の接合面形状を適切に設定することで圧電基板を成形加工することなく圧電素子の目的や用途に応じた圧電薄膜のメンブレン面積およびメンブレン形状とすることができ、圧電基板の成形加工に伴う加工時間の増加や良品率の劣化を招来することがなくなる。

パターン形成工程は、複数の犠牲層の先端が同一面内になるように、複数の犠牲層を平坦化すると好適である。これにより、複数の圧電薄膜それぞれに接合する複数の犠牲層の先端を単一面内にすることができ、平坦化バラツキを低減して、各複合基板の形状精度を高めることができる。

この製造方法は、剥離工程の後で圧電薄膜の剥離面を平坦化する工程と、平坦化した剥離面に上部電極を形成する工程と、を有し、支持部を形成する工程は、上部電極と外部接続端子とを接続するとともに圧電薄膜を支持する配線を成膜すると好適である。これにより、支持基板上から圧電薄膜が浮き上がるメンブレン構造の形成を、成膜工程で容易に実現できる。圧電薄膜を成形加工することなく、エッチャントを犠牲層に導入でき、圧電薄膜のエッチング工程が不要である。また、圧電薄膜と上部電極の密着性を向上させられ、上部電極の形成不良を抑制できる。

この製造方法は、接合工程よりも前に、圧電基板にイオンを注入することでマイクロキャビティを形成する工程を有し、複数の複合基板を切り出す工程よりも前に、圧電薄膜に再分極電界を印加する工程を有すると好適である。

圧電体を構成する原子の一部は、正または負に荷電しイオン化していて、例えば電界を印加すると正に荷電したイオンは陰極側に、負に荷電したイオンは陽極側に結晶内をわずかにシフトして電気双極子を生じる。この現象は電気分極と呼ばれる。結晶によっては電界の印加を止めてもこの分極の状態が維持される自発分極が伴い、その結晶に高エネルギーで多量のイオンを注入してマイクロキャビティを形成すると、一部の分極が反転して圧電性の劣化が招来されることがある。そのため複数の複合基板を切り出すよりも前に再分極電界を印加することで、効率的に分極を復元して圧電性を回復できる。

イオンを注入する工程は、圧電基板の正または負の極性を有する主面に、逆極性のイオンを注入すると好適である。一般に電気双極子における圧電体の構成元素をシフトさせるのに必要なエネルギーは、構成元素を結晶単位から外すのに必要なエネルギーに比べ、著しく小さい。そこで、上記工程を実施することで、圧電単結晶体の内部の自発分極を示すイオンのシフトしている方向と同一方向からイオンを注入することになり、自発分極の極性反転を抑制できる。例えば、圧電単結晶体がLiTaO₃やLiNbO₃であれば、LiイオンやTaイオン、Nbイオンは+C軸側にシフトするので、−C軸側から+C軸側に陽イオンを注入するとよい。

この発明によれば、圧電基板などの機能性材料基板をマイクロキャビティで分断して薄膜を剥離するので、機能性材料基板を再利用可能になり機能性材料基板の材料効率が高い。さらには、機能性材料基板の配置方向の制御により、結晶軸の配向方向を制御することができる。また、マイクロキャビティはイオン注入によって形成でき、その際の注入エネルギーに応じて薄膜を均質な厚みにできる。

その上、突出部（犠牲層）に接合する機能性材料基板のパターン領域から薄膜を剥離することにより、機能性材料基板を成形加工することなく突出部と同形状にパターニングされた機能性材料薄膜が得られ、機能性材料基板の成形加工に伴う加工時間の増加や良品率の劣化を招来することがない。

本発明の第1の実施形態に係る複合基板の製造方法の製造工程フローにおける各工程での基板状態を示す図である。 本発明の第２の実施形態に係る複合基板の製造方法の製造工程フローにおける各工程での基板状態を示す図である。

以下に、本発明の第１の実施形態に係る複合基板の製造方法を説明する。

ここでは本発明を板波素子デバイスの製造方法に採用する。板波素子デバイスは、板波素子となる圧電薄膜を、振動空間を設けて支持基板上に保持するメンブレン構造（中空構造）のデバイスである。

図１は、本実施形態に係る製造工程フローにおける各工程での基板状態を示す図である。

まず鏡面研磨を施した平坦な主面を有する支持基板３を用意し、その主面にフォトリソグラフィ法で所定形状の開口を有するレジストを形成し、電子ビーム蒸着法で金属を積層し、レジストを除去する。これにより、必要とする圧電薄膜のパターンと同形状、且つ支持基板３の主面から突出する形状の犠牲層突出部２を形成する。そして、犠牲層突出部２の先端面をＣＭＰで平滑化する。また、その犠牲層突出部２の先端面に保護膜（不図示）を形成する（Ｓ１１）。保護膜としてSiO₂やSiNを採用することにより、後の犠牲層除去時の圧電薄膜の腐食を防止する。この工程が本発明のパターン形成工程に相当する。ここでは、支持基板３としてはSi、犠牲層突出部２としてはCuを採用する。なお、支持基板３は水晶・ガラス・サファイアなどを採用してもよく、犠牲層２はエッチングにより除去可能な他の素材、ZnOやSiO₂、ポリイミド等の有機物を採用してもよい。また、電子ビーム蒸着法に代えてドライエッチング法やウェトエッチング法を採用してもよい。

また鏡面研磨を施した平坦な主面を有する圧電基板１を用意し、その主面から水素イオンを注入するイオン注入工程を実施する（Ｓ１２）。圧電基板１としては42°YカットのLiTaO₃基板を採用し、水素イオンの注入エネルギーは１５０KeVとし、ドーズ量（イオン注入密度）は９×10¹⁶atom／cm²とする。これにより機能性材料基板である圧電基板１の表面から一定距離の内部、ここでは形成深さ約1.0μmにマイクロキャビティが集中し、剥離層１Ｃが形成される。なお、圧電基板１の各面は、正または負の極性に帯電していて、ここでは圧電基板１の負極性の主面に対して、陽イオンである水素イオンを注入する。これにより、圧電基板１の分極の一部がイオン注入に伴って反転する現象を抑制する。

次に、真空中で、圧電基板１のイオン注入面に、犠牲層突出部２で支持基板３を直接接合して複合基板５とする（Ｓ１３）。この工程が本発明の接合工程に相当し、支持基板３の主面と犠牲層突出部２の先端面との間の段差により、圧電基板１における一部の領域のみが支持基板３に接合される。

次に複合基板５を500℃加熱環境下に置き、剥離層１Ｃにおけるマイクロキャビティを成長させる（Ｓ１４）。これにより剥離層１Ｃでマイクロキャビティが成長して圧電基板１から約1μm厚の薄膜が剥離する。この際、膜厚が極めて薄いため、薄膜における犠牲層突出部２に接合する領域の境界位置に亀裂が生じ、これ以外の領域が薄膜から剥落する。これにより犠牲層突出部２に接合する薄膜である圧電薄膜４が、複合基板５に残る。この工程が本発明の剥離工程に相当する。このように、圧電基板１をエッチングすることなく圧電薄膜４をパターニングできるため、エッチング加工による弊害を除くことができる。なお、エッチング深さやマイクロキャビティの集中する深さによっては圧電薄膜４以外の領域の剥落が自然には生じないことや、圧電薄膜４の縁にバリがたつこともある。その場合には、複合基板５の圧電薄膜４の周辺に摩擦や衝撃による負荷を与えたり、再度のエッチングを行ったりして、圧電薄膜４の端面を整地するとよい。

次に、圧電薄膜４が剥落した圧電基板１と、圧電薄膜４が残存する複合基板５との剥離面はそれぞれRMS約10〜20nmで荒れているので、ＣＭＰにより100nm程度研磨して鏡面加工する。そして、圧電薄膜４に400℃で5ms、22kVのパルス電圧を印加することで、圧電薄膜４に再分極電界を印加して、イオン注入などの工程で反転した一部の分極を復元する（Ｓ１５）。鏡面加工を施した圧電基板１は再利用し、高価な圧電基板１の材料効率を高める。再分極処理により、圧電薄膜４の内部に一定方向に電界が印加され、電気双極子の正極が負電位を向き、電気双極子の負極が正電位を向き、一部の反転した分極が復元することになる。温度は各部の融点や熱膨張係数差を考慮して、200〜1200℃で行うとよい。なお、高温であるほど圧電体の抗電界が下がるので、印加する電界を低く抑えることができる。また、電界は1μs〜1分の範囲で断続的に印加すると直流電界による結晶へのダメージを抑制でき望ましい。また、200℃以上での加熱は、イオン注入により受けた結晶のひずみを緩和するため望ましい。結晶ひずみをとるための加熱温度は、分極の解消を避けるためにキューリー温度より100℃以上低くするとよい。

次に、複合基板５の上面にアルミニウム電極を形成する（Ｓ１６）。ここで、圧電薄膜４の上面には板波素子の駆動電極であるＩＤＴ電極６Ｂを形成し、圧電薄膜４および犠牲層突出部２の側面には側面配線６Ａを形成する。側面配線６Ａは、ＩＤＴ電極６Ｂを外部接続端子に接続する配線であり、圧電薄膜４を支持基板３上に中空に保持する支持部を兼ねる。この工程は、フォトリソグラフィ法によりレジストを設け、蒸着法によりＩＤＴ電極６Ｂおよび側面配線６Ａとなるアルミニウム電極を複合基板５の上面全面に設け、レジストを除去することで実現する。このように成膜によって支持体を構成することで、工程簡略化、コスト削減が容易となる。

次に銅製の犠牲層突出部２を除去するために、ドライエッチングで犠牲層突出部２を除去する（Ｓ１７）。これにより、板波素子の振動空間が形成される。したがって、犠牲層除去のために圧電基板を成形加工する必要が無く、容易にメンブレン構造を構成できる。

次に、支持基板３のダイシングにより各板波素子を切り出す（Ｓ１８）。

その後、複合基板５をパッケージングすることで板波素子デバイスを製造する。

以上の工程により、支持基板３と圧電薄膜４とを備える板波素子デバイスが形成される。

上記例では、圧電基板１から圧電薄膜４を剥離することにより、圧電薄膜４におけるカット角や膜厚を任意に設定できる。圧電体の結晶軸や分極軸の傾きを制御することで板波素子の特性に最適なカット角とすることができ、板波素子における電気機械結合係数や周波数温度特性、音速などの設計自由度が高まる。音速を波長で割ったものが周波数なので、周波数を精緻に設定できる。また、圧電薄膜４を研磨すること無く構成でき、均一な膜厚が得られ、板波素子における音速などの設計自由度が高まる。また、高価な圧電基板から多数の圧電薄膜が得られ、生産性が高まる。

また、加工が容易な犠牲層をパターニングすることで、難加工材である圧電基板１のエッチング加工を行わなくても圧電薄膜４をパターン化でき、圧電基板１のエッチング時間やエッチングによるダメージを省くことができる。このため複合基板５の生産性と圧電特性を改善できる。

また、犠牲層はＣＭＰによる平坦化が容易であるので、上記例では、犠牲層の表面荒さをRa=1nm以下にすることが可能である。したがって、犠牲層に接合する各部との密着性が改善し各部のハガレによる製造不良の発生を低減でき、圧電素子の特性や信頼性を向上できる。

次に、本発明の第２の実施形態に係る複合基板の製造方法を説明する。

ここでは本発明を厚みすべり形のバルク波素子デバイスの製造方法に採用する。バルク素子デバイスは、バルク素子となる圧電薄膜を、振動空間を設けて支持基板上に保持するメンブレン構造（中空構造）のデバイスである。

図２は、本実施形態に係る製造工程フローにおける各工程での基板状態を示す図である。

まず鏡面研磨を施した平坦な主面を有する支持基板１３を用意し、その主面にフォトリソグラフィ法で所定形状の開口を有するレジストを形成し、電子ビーム蒸着法で金属を積層し、レジストを除去する。これにより、必要とする圧電薄膜のパターンと同形状、且つ支持基板１３の主面から突出する形状の犠牲層突出部１２Ａを形成する。そして、犠牲層突出部１２Ａの先端面をＣＭＰで平滑化する。また、その犠牲層突出部１２Ａの先端面に、圧電薄膜の下面電極となるタングステン電極１２Ｂと、その保護膜（不図示）を形成する（Ｓ２１）。保護膜としてSiO₂やSiNを採用することによりタングステン電極１２Ｂの腐食を防止する。この工程が本発明のパターン形成工程に相当する。ここでは、支持基板１３としてはSi、犠牲層突出部１２ＡとしてはCuを採用する。なお、支持基板１３は水晶・ガラス・サファイアなどを採用してもよく、犠牲層突出部１２Ａはエッチングにより除去可能な他の素材、ZnOやSiO₂、ポリイミド等の有機物を採用してもよい。また、電子ビーム蒸着法に代えてドライエッチング法やウェトエッチング法を採用してもよい。

また鏡面研磨を施した平坦な主面を有する圧電基板１１を用意し、その主面から水素イオンを注入するイオン注入工程を実施する（Ｓ２２）。圧電基板１１としては42°YカットのLiTaO₃基板を採用し、水素イオンの注入エネルギーは１５０KeVとし、ドーズ量（イオン注入密度）は９×10¹⁶atom／cm²とする。これにより機能性材料基板である圧電基板１１の表面から一定距離の内部、ここでは形成深さ約1.0μmにマイクロキャビティが集中し、剥離層１１Ｃが形成される。なお、圧電基板１の各面は、正または負の極性に帯電していて、ここでは圧電基板１１の負極性の主面に対して、陽イオンである水素イオンを注入する。これにより、圧電基板１１の分極の一部がイオン注入に伴って反転する現象を抑制する。

次に、真空中で、圧電基板１１のイオン注入面に、犠牲層突出部１２Aの先端面に設けたタングステン電極１２Ｂで支持基板１３を直接接合して複合基板１５とする（Ｓ２３）。この工程が本発明の接合工程に相当し、支持基板１３の主面とタングステン電極１２Ｂの先端面との間の段差により、圧電基板１１における一部の領域のみが支持基板１３に接合される。

次に複合基板１５を500℃加熱環境下に置き、剥離層１１Ｃにおけるマイクロキャビティを成長させる（Ｓ２４）。これにより剥離層１１Ｃでマイクロキャビティが成長して圧電基板１１から約1μm厚の薄膜が剥離する。この際、膜厚が極めて薄いため、薄膜におけるタングステン電極１２Ｂに接合する領域の境界位置に亀裂が生じ、これ以外の領域が薄膜から剥落する。これによりタングステン電極１２Ｂに接合する薄膜である圧電薄膜１４が、複合基板１５に残る。この工程が本発明の剥離工程に相当する。このように、圧電基板１１をエッチングすることなく圧電薄膜１４をパターニングできるため、エッチング加工による弊害を除くことができる。なお、エッチング深さやマイクロキャビティの集中する深さによっては圧電薄膜１４以外の領域の剥落が自然には生じないことや、圧電薄膜１４の縁にバリがたつこともある。その場合には、複合基板１５の圧電薄膜１４の周辺に摩擦や衝撃による負荷を与えたり、再度のエッチングを行ったりして、圧電薄膜１４の端面を整地するとよい。

次に、圧電薄膜１４が剥落した圧電基板１１と、圧電薄膜１４が残存する複合基板１５との剥離面はそれぞれRMS約10〜20nmで荒れているので、ＣＭＰにより100nm程度研磨して鏡面加工する。そして、圧電薄膜１４に400℃で5ms、22kVのパルス電圧を印加することで、圧電薄膜１４に再分極電界を印加して、イオン注入などの工程で反転した一部の分極を復元する（Ｓ２５）。鏡面加工を施した圧電基板１１は再利用し、高価な圧電基板１１の材料効率を高める。再分極処理により、圧電薄膜１４の内部に一定方向に電界が印加され、電気双極子の正極が負電位を向き、電気双極子の負極が正電位を向き、一部の反転した分極が復元することになる。温度は各部の融点や熱膨張係数差を考慮して、200〜1200℃で行うとよい。なお、高温であるほど圧電体の抗電界が下がるので、印加する電界を低く抑えることができる。また、電界は1μs〜1分の範囲で断続的に印加すると直流電界による結晶へのダメージを抑制でき望ましい。また、200℃以上での加熱は、イオン注入により受けた結晶のひずみを緩和するため望ましい。結晶ひずみをとるための加熱温度は、分極の解消を避けるためにキューリー温度より100℃以上低くするとよい。

次に、圧電薄膜１４の側面に絶縁材による薄膜保持部１６Ａを形成するとともに、バルク波素子の上面電極とその配線となるアルミニウム電極１６Ｂを形成する（Ｓ２６）。薄膜保持部１６Ａは、圧電薄膜１４を支持基板１３上に中空に保持する支持部であり、アルミニウム電極の腐食を防止する保護膜を兼ねる。この工程は、フォトリソグラフィ法によりレジストを設け、蒸着法によりアルミニウム電極１６Ｂを複合基板１５の上面全面に設け、レジストを除去することで実現する。上部、下部ともに電極材料はＷ、Ｍｏ、アルミニウム等でもよい。このように成膜によって支持体を構成することで、工程簡略化、コスト削減が容易となる。また、薄膜保持部１６Ａは、犠牲層突出部１２Ａが部分的に露出するように設ける。これにより、犠牲層除去が容易になる。

次に銅製の犠牲層突出部１２Ａを除去するために、ドライエッチャントで犠牲層突出部１２Ａを除去する（Ｓ２７）。これにより、バルク波素子の振動空間が形成される。犠牲層除去のために圧電基板を成形加工する必要が無く、容易にメンブレン構造を構成できる。

次に、支持基板１３のダイシングにより各バルク波素子を切り出す（Ｓ２８）。

その後、複合基板１５をパッケージングすることでバルク波素子デバイスを製造する。

以上の工程により、支持基板１３と圧電薄膜１４とを備える厚みすべり形のバルク波素子デバイスが形成される。

上記例では、圧電基板１１から圧電薄膜１４を剥離することにより、圧電薄膜１４におけるカット角を任意に設定でき、圧電体の結晶軸や分極軸の傾きを制御してバルク波素子の特性に最適なカット角とすることができる。厚みすべり形のバルク波素子デバイスでは、エネルギー閉じ込め状態やスプリアス応用が励振されるバルク波の分散関係により決定されるため、材料や結晶方位を調整することで、エネルギー閉じ込めとスプリアス抑制を両立しバルク波素子を高Ｑに構成できる。バまた、圧電薄膜１４を研磨すること無く構成でき、均一な膜厚が得られ、バルク波素子における音速などの設計自由度が高まる。また、高価な圧電基板から多数の圧電薄膜が得られ、生産性が高まる。

圧電基板１１のエッチング加工を行わなくても圧電薄膜１４をパターン化できるので、圧電基板１１のエッチング時間を省くことができ複合基板１５の生産性が高まる。

また、加工が容易な犠牲層をパターニングすることで、難加工材である圧電基板１１のエッチング加工を行わなくても圧電薄膜１４をパターン化でき、圧電基板１１のエッチング時間やエッチングによるダメージを省くことができる。このため複合基板１５の生産性と圧電特性を改善できる。

また、犠牲層はＣＭＰによる平坦化が容易であるので、上記例では、犠牲層の表面荒さをRa=1nm以下にすることが可能である。したがって、犠牲層に接合する各部との密着性が改善し各部のハガレによる製造不良の発生を低減でき、圧電素子の特性や信頼性を向上できる。

なお、本発明の複合基板の製造方法は様々な機能性材料基板に適用できる。例えばSi・GaAs・SiC等の半導体用基板や、サファイア・水晶等の酸化物基板、四ホウ酸リチウム・タンタル酸リチウム・ニオブ酸リチウムなどの圧電基板などを利用でき、特開２０００−１５０８３５号公報や特開２００１−２４４４４４に記載された構成の製造も可能になる。

１…圧電基板
１Ｃ…剥離層
２…犠牲層突出部
３…支持基板
４…圧電薄膜
５…複合基板
６Ａ…側面配線
６Ｂ…ＩＤＴ電極
１１…圧電基板
１１Ｃ…剥離層
１２Ａ…犠牲層突出部
１２Ｂ…タングステン電極
１３…支持基板
１４…圧電薄膜
１５…複合基板
１６Ａ…薄膜保持部
１６Ｂ…アルミニウム電極

Claims (5)

1. 支持基板の主面に、前記主面から突出する複数の犠牲層をパターン形成するパターン形成工程と、
   圧電基板の、表面から一定距離の内部にマイクロキャビティを集積した平坦面に、前記支持基板を前記複数の犠牲層で接合する接合工程と、
   前記マイクロキャビティに応力を作用させて、前記複数の犠牲層それぞれに接合する前記圧電基板の領域から複数の圧電薄膜を剥離する剥離工程と、
   前記圧電薄膜を前記支持基板から中空に支持する支持部を形成する工程と、
   前記複数の犠牲層を除去する工程と、
   前記圧電薄膜をそれぞれ含む複数の複合基板を切り出す工程と、を有する、複合基板の製造方法。
2. 前記パターン形成工程は、前記複数の犠牲層の先端が同一面内になるように、前記複数の犠牲層を平坦化する、請求項１に記載の複合基板の製造方法。
3. 前記剥離工程の後、前記圧電薄膜の剥離面を平坦化する工程と、
   前記平坦化した剥離面に上面電極を形成する工程と、を有し、
   前記支持部を形成する工程は、前記上面電極と外部接続端子とを接続するとともに前記圧電薄膜を支持する配線を成膜する、請求項１または２に記載の複合基板の製造方法。
4. 前記圧電基板にイオンを注入することで前記マイクロキャビティを形成する工程と、
   前記複数の複合基板を切り出す工程よりも前に、前記圧電薄膜に再分極電界を印加する工程と、を有する、請求項１〜３のいずれかに記載の複合基板の製造方法。
5. 前記イオンを注入する工程は、前記圧電基板の正または負の極性を有する主面に、逆極性のイオンを注入する、請求項４に記載の複合基板の製造方法。

Images