CN112467024B - 一种异质结构薄膜衬底的制备方法 - Google Patents

一种异质结构薄膜衬底的制备方法 Download PDF

Info

Publication number
CN112467024B
CN112467024B CN202011334127.9A CN202011334127A CN112467024B CN 112467024 B CN112467024 B CN 112467024B CN 202011334127 A CN202011334127 A CN 202011334127A CN 112467024 B CN112467024 B CN 112467024B
Authority
CN
China
Prior art keywords
piezoelectric substrate
substrate
heterostructure
piezoelectric
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011334127.9A
Other languages
English (en)
Other versions
CN112467024A (zh
Inventor
黄凯
欧欣
赵晓蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinsi Polymer Semiconductor Co ltd
Original Assignee
Shanghai Xinsi Polymer Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinsi Polymer Semiconductor Co ltd filed Critical Shanghai Xinsi Polymer Semiconductor Co ltd
Priority to CN202011334127.9A priority Critical patent/CN112467024B/zh
Publication of CN112467024A publication Critical patent/CN112467024A/zh
Application granted granted Critical
Publication of CN112467024B publication Critical patent/CN112467024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明涉及半导体材料制备领域，本发明公开了一种异质结构薄膜衬底的制备方法。该制备方法的具体步骤如下：提供临时键合连接的第一压电衬底和第二压电衬底，该第一压电衬底设于该第二压电衬底上；向该第一压电衬底进行离子注入，经过离子注入后的第一压电衬底与支撑衬底键合，得到异质结构衬底；对该异质结构衬底进行解键合、退火、剥离转移和后处理，得到异质结构薄膜衬底。本发明提供的异质结构薄膜衬底的制备方法具有降低离子注入后的压电衬底的形变和异质键合结构退火热应力的特点。

Description

一种异质结构薄膜衬底的制备方法
技术领域
本发明涉及半导体材料制备领域，特别涉及一种异质结构薄膜衬底的制备方法。
背景技术
随着5G技术的发展与商用化，智能终端支持的频率数量逐渐增多，日趋紧张的频带分配导致相邻频段的间隔缩小，因此急需提供带内低插损、矩形度高和带外异质高的高性能射频滤波器。同时，由于5G频段的增加，通信频段逐渐向高频率方向发展。目前，智能终端中广泛实用的射频滤波器主要为声表面波滤波器和体声波滤波器，但是传统的声波滤波器具有频率低、插损大、温度稳定性差和带宽小等缺点，无法满足新技术的需求。随着压电材料制备技术的发展，新型的滤波器逐渐进入市场。例如，基于单晶压电薄膜复合衬底的日本村田的IHP-SAW和高通的ultraSAW都提供了优异的性能，基于单晶压电薄膜衬底的兰姆波器件具有高Q值和大带宽。
目前制备单晶压电薄膜的主要方法之一是离子束剥离的方法，该方法的主要工艺包括离子注入、键合和退火剥离。然而，现有技术中制备压电薄膜的过程中仍然存在对压电衬底进行离子注入后易产生较大变形。离子注入应力引起的晶圆形变与压电晶圆的厚度密切相关，一般情况下可以通过增加压电晶圆的厚度减小晶圆变形；然而，增大压电晶圆厚度后会在后续的退火工艺中引入较大的应力，导致键合结构的碎裂；目前常用的工艺方法是采用厚度较大的晶圆进行离子注入控制晶圆变形，经过异质键合后采用半导体后道工艺常用的晶圆研磨工艺减薄压电晶圆，从而降低异质键合结构的退火热应力。但是该方法造成大量的钽酸锂材料的研磨浪费，且研磨工艺会引入新的应力和损伤层影响后续工艺。
发明内容
本发明要解决的是现有技术中离子注入变形大和退火热应力大的技术问题。
为解决上述技术问题，本发明提出了一种利用临时键合的方法灵活调整不同工艺过程中压电晶圆厚度的方法。起支撑作用的压电晶圆可以快速的从结构上分离且经简单处理后可以循环使用，节省大量的生产时间并减低成本。该异质结构薄膜衬底的制备方法包括如下步骤：
提供临时键合连接的第一压电衬底和第二压电衬底，该第一压电衬底设于该第二压电衬底上；
通过该第一压电衬底的第一面向该第一压电衬底进行离子注入，在该第一压电衬底内形成缺陷层，得到多层压电衬底结构，该第一面为远离该第二压电衬底的面；
提供支撑衬底；
将该多层压电衬底结构与该支撑衬底键合连接，该第一面与该支撑衬底接触，得到该异质结构衬底；
对该异质结构衬底的该第一压电衬底和该第二压电衬底之间的临时键合进行解键合，得到解键合异质结构，该解键合异质结构包括该第一压电衬底和该支撑衬底；
对该解键合异质结构进行退火、剥离转移和后处理，得到异质结构薄膜衬底，该异质结构薄膜衬底包括支撑衬底。
可选地，第一压电衬底和第二压电衬底的切型相同；
第一压电衬底包括第一切边；
第二压电衬底包括第二切边；
临时键合连接后的第一压电衬底的第一切边的延长线与第二压电衬底的第二切边的延长线垂直。
可选地，该多层压电衬底结构与该支撑衬底的键合强度为0.05～4焦耳/平方米。
可选地，支撑衬底与多层压电衬底结构之间的键合温度为23～300摄氏度。
可选地，该第一压电衬底和第二压电衬底的材料包括铌酸锂或者钽酸锂；
该支撑衬底的材料为硅、氧化硅、蓝宝石、金刚石、氮化铝、氮化镓或者碳化硅中的一种或者多种组合。
可选地，该提供支撑衬底之后，还包括：
对支撑衬底的待键合面和第一面进行表面处理；
该表面处理包括等离子处理、氩离子轰击、氩原子轰击或者超薄金属沉积。
可选地，该后处理包括高温退火、表面抛光或者压电极化。
可选地，该第一压电衬底与该第二压电衬底的键合强度为0.05～0.5焦耳/平方米。
可选地，该第一压电衬底的厚度为50～250微米；
该第二压电衬底的厚度为250～750微米。
可选地，该离子注入的方法包括采用氢离子注入、氦离子注入或氢氦离子共注入。
该注入离子的温度介于50～150摄氏度；
该离子注入的能量为1～2000千电子伏特；
该离子注入的剂量为1×1016～1.5×1017个/平方厘米。
采用上述技术方案，本申请提供的异质结构薄膜衬底的制备方法具有如下有益效果：
本申请提供过的异质结构薄膜衬底的制备方法为先提供临时键合连接的第一压电衬底和第二压电衬底，该第一压电衬底设于该第二压电衬底上；向该第一压电衬底进行离子注入，得到异质结构衬底，增加了整体压电衬底的厚度，进而使得在离子注入过程中具有第一压电衬底变形小的优点；对该异质结构衬底进行解键合、退火、剥离转移和后处理，得到异质结构薄膜衬底，由于在此过程中进行了解键合，进而使得降低了后续薄膜退火过程中的热应力，可见，使用本申请的上述制备异质结构薄膜衬底的方法兼具了降低离子注入压电衬底变形小和退火热应力，从而提高了异质结构薄膜衬底制备的合格率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请异质结构薄膜衬底的工艺流程示意图；
图2为本申请第一压电衬底和第二压电衬底连接的结构示意图；
图3为本申请多层压电衬底结构的结构示意图；
图4为本申请异质结构衬底的结构示意图；
图5为本申请解键合异质结构的结构示意图；
图6为本申请后处理前的异质结构薄膜衬底的结构示意图；
图7为本申请后处理后的异质结构薄膜衬底的结构示意图；
图8为本申请可选地第一压电衬底的结构示意图；
图9为本申请实施例2中的Y-42钽酸锂晶圆的几何形貌图。
以下对附图作补充说明：
1-第一压电衬底；101-缺陷层；102-第一薄膜层；103-第二薄膜层；104-第一切边；2-第二压电衬底；3-多层压电衬底结构；4-支撑衬底；5-异质结构衬底；6-解键合异质结构。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
如图1所示，图1为本申请异质结构薄膜衬底的工艺流程示意图。本申请在一方面公开了一种异质结构薄膜衬底的制备方法，其包括如下步骤：
步骤S101:如图2所示，图2为本申请第一压电衬底1和第二压电衬底2连接的结构示意图。提供临时键合连接的第一压电衬底1和第二压电衬底2，该第一压电衬底1设于该第二压电衬底2上；可选地，第一压电衬底1的材料和第二压电衬底2的材料为铌酸锂或者钽酸锂。
步骤S102:如图3所示，图3为本申请多层压电衬底结构的结构示意图；通过该第一压电衬底1的第一面向该第一压电衬底1进行离子注入，在该第一压电衬底1内形成缺陷层101，得到多层压电衬底结构3，该第一面为远离该第二压电衬底2的面；由于该第一压电衬底1与第二压电衬底2键合连接，增加了压电衬底的整体厚度，因此，在后续的离子注入过程中，能够有效降低由于离子注入而造成的第一压电衬底1的形变，有利于后续的键合的进行。
从图3可以看出，该经过离子注入后的第一压电衬底1包括第一薄膜层102、缺陷层101和第二薄膜层103，缺陷层101位于第一薄膜层102与第二薄膜层103之间，可选地，第一薄膜层102和第一薄膜层102的厚度可以根据需要，根据离子注入的深度进行调整。
步骤S103:提供支撑衬底4。
步骤S104:如图4所示，图4为本申请异质结构衬底5的结构示意图；将该多层压电衬底结构3与该支撑衬底4键合连接，该第一面与该支撑衬底4接触，得到该异质结构衬底5。
步骤S105:如图5-图7所示，图5为本申请解键合异质结构的结构示意图；图6为本申请后处理前的异质结构薄膜衬底的结构示意图；图7为本申请后处理后的异质结构薄膜衬底的结构示意图。对该异质结构衬底5的该第一压电衬底1和该第二压电衬底2之间的临时键合进行解键合，得到解键合异质结构6，该解键合异质结构6包括该第一压电衬底1和该支撑衬底4，从而得到厚度较薄的解键合异质结构6，有利于降低后续的退火和剥离转移的热应力。
步骤S106:对该解键合异质结构6进行退火、剥离转移和后处理，得到异质结构薄膜衬底，该异质结构薄膜衬底包括支撑衬底4，可选地，从而图7可以看出，该异质结构薄膜衬底包括支撑衬底4和第一薄膜层102，由于将异质结构衬底5先进行解键合，降低了异质结构衬底5的压电衬底的厚度，再进行退火，有效降低了退火热应力，有效避免了由于压电衬底厚度过厚而造成应力集中，进而造成裂片。
然而现有技术中，常规的工艺中仅仅是使用较厚的晶圆进行离子注入，经过键合后再进行减薄。首先，现有技术中减薄去除的晶圆材料被浪费掉，导致生产成本过高；而本申请的第二压电衬底2可以通过临时键合反复利用，降低生产成本；其次，现有技术中的减薄工艺一般是在室温下进行，因为如果异质键合不在室温进行则会在室温环境下出现较大的形变，无法进行减薄工艺；而本申请采用的临时键合的解键合工艺不受室温条件限制，即制备条件灵活；再者，现有技术中的减薄工艺一般是通过机械研磨的方法进行的，机械研磨引入大量的划伤和应力容易导致压电薄膜碎裂，一般需要再加上腐蚀、研磨或化学机械抛光(Chemical Mechanical Polishing，CMP)等工艺去除损伤，加工时间长且良率低。而本申请的临时键合的第二压电衬底2经过清洗后即可再用，再加工成本低。
在一种可选地实施方式中，在该提供支撑衬底4之后，还包括：对支撑衬底4的待键合表面和多层压电衬底结构3的待键合表面(第一面)进行表面处理，可选地，表面处理的方式包括等离子处理、氩离子轰击、氩原子轰击或者超薄金属沉积。
在一种可选地实施方式中，支撑衬底4与多层压电衬底结构3的键合强度为0.5～4焦耳/平方米。
在一种可选地实施方式中，支撑衬底4和多层压电衬底结构3的键合温度为23～300摄氏度。
在一种可选地实施方式中，该支撑衬底4的材料为硅、氧化硅、蓝宝石、金刚石、氮化铝、氮化镓或者碳化硅中的一种或者多种组合。优选地，该支撑衬底4为硅衬底，具有成本低和性能好的优点。
在一种可选地实施方式中，该后处理包括高温退火、表面抛光或者压电极化。
在一种可选地实施方式中，第一压电衬底1和第二压电衬底2的临时键合强度为0.05～0.5焦耳/平方米。
在一种可选地实施方式中，如图8所示，图8为本申请可选地第一压电衬底的结构示意图。由于第一压电衬底1和第二压电衬底2具有极强的各项异性，当离子注入第一压电衬底1后，会引入应力，从而在第一压电衬底1的晶面内呈现不均匀的分布，导致多层压电衬底结构3的翘曲非常大，因此，为了降低第一压电衬底1和第二压电衬底2在键合后的离子注入后导致的翘曲大的问题，本实施例提供以下方案，第一压电衬底1和第二压电衬底2的切型相同；第一压电衬底1包括第一切边104，第二压电衬底2包括第二切边(图中未示出)，第一切边104用于定位第一压电衬底1的晶圆，第二切边用于定位第二压电衬底2的晶圆；第二压电衬底2与第一压电衬底1的结构相同；临时键合连接后的第一压电衬底1的第一切边104的延长线与第二压电衬底2的第二切边的延长线垂直；也就是说，本实施例通过使用切型相同的第一压电衬底1和第二压电衬底2，且在二者临时键合时，旋转90度进行键合，这样可以补偿压电衬底的各项异性，降低翘曲。
可选地，该第一压电衬底1包括第一晶体Y方向和第一晶体Z方向，所述第一晶体Y方向与所述第一晶体Z方向位于同一平面内，且互相垂直；第二压电衬底2包括第二晶体Y方向和第二晶体Z方向，所述第二晶体Y方向与所述第二晶体Z方向位于同一平面内，且互相垂直，由于第一压电衬底1与第二压电衬底2的切型相同，即第一晶体Y方向与所述第二晶体Y方向的晶体取向相同，所述第一晶体X方向与第二晶体Z方向的晶体取向相同,因此，当第一压电衬底1与和第二压电衬底2在进行临时键合后，第一晶体Y方向与第二晶体Z方向对应，第一晶体Z方向与第二晶体Y方向对应，从而对压电衬底的平面内的各项异性进行一定的补偿，降低了压电衬底平面内的各项异性的差异。
在一种可选地实施方式中，该第一压电衬底1的厚度为50～250微米；
该第二压电衬底2的厚度为250～750微米。
在一种可选地实施方式中，该离子注入的方法包括采用氢离子注入、氦离子注入、氖离子注入或氢氦离子共注入。该注入离子的温度介于50～150摄氏度；该离子注入的能量为1～2000千电子伏特；该离子注入的剂量为1×1016～1.5×1017个/平方厘米。
本申请在另一方面还公开了一种异质结构薄膜衬底，参见图7，异质结构薄膜衬底包括键合连接的支撑衬底4和压电薄膜；该压电薄膜位于该支撑衬底4的顶部，该压电薄膜即为上述方法中的第一薄膜层。
为了更好地说明本申请提供的异质结构薄膜衬底的制备方法的有益效果，提供以下具体实施例。
实施例1
提供第一压电衬底1，第一压电衬底1的厚度为200微米，第一压电衬底1为Y42-钽酸锂双面抛光晶圆；提供第二压电衬底2，第二压电衬底2的厚度为300微米，第二压电衬底2为Y-42钽酸锂单面抛光晶圆。
对第一压电衬底1和第二压电衬底2分别进行清洗后，再进行亲水性临时键合，临时键合后的压电衬底厚度为500微米。然后，对该临时键合结构的抛光面进行氢离子注入，注入能量为100千电子伏特，注入剂量为1×1017个/平方厘米，离子注入将在该临时键合结构内引入缺陷和应力，但由于本申请提供的临时键合结构的厚度为500微米，因此有效降低了后续由于离子注入而造成的形变。
提供一支撑衬底4，将上述临时键合结构与支撑衬底4键合连接，通过解键合剥离第二压电衬底2，得到解键合异质结构6，并对该解键合异质结构6进行退火、剥离转移和后处理进而得到所需的异质结构薄膜衬底，通过仿真计算可验证到通过本实施例制备得到的解键合异质结构6的热应力为240兆帕，低于晶圆厚度为500微米时的热应力280兆帕，而且本申请解键合后的第二压电衬底2可以重复利用，降低了成本。
实施例2
为了简化描述，本实施例与实施例1中相同的步骤在此不再赘述。本实施例中，第一压电衬底1与和第二压电衬底2在进行临时键合时，旋转90度进行键合，如图9所示，图9为本申请实施例2中的Y-42钽酸锂的晶圆的几何形貌图，沿x方向的形变较小，而垂直于x方向(即y方向)的形变很大，而通过本实施例中的这种旋转90度的键合方式能够有效抵消晶圆各项异性引入的注入不均匀的情况，进而提高键合质量。
实施例3
为了简化描述，本实施例与实施例1中相同的步骤在此不再赘述。本实施例中，在对第一压电衬底1和第二压电衬底2进行临时键合前，需要对第一压电衬底1和第二压电衬底2进行清洗，该临时键合强度为为0.05～0.1焦耳/平方米，而第一压电衬底1与支撑衬底4之间的键合为永久键合，二者之间的键合强度为0.5～2.5焦耳/平方米，由于上述临时键合和永久键合的强度不同，因此在解键合过程中可以精确地从临时键合界面分离出第二压电衬底2。
实施案例4：
为了简化描述，本实施例与实施例1中相同的步骤在此不再赘述。本实施例中，支撑衬底4与第一压电衬底1的表面进行键合时的温度为130摄氏度，由于第一压电衬底1与第二压电衬底2为相同的材料，不存在热应力问题，因此在此温度下，也可以实现将第二压电衬底2剥离的解键合，随后将解键合异质结构6升温至250度进行退火处理，与常温键合的压电薄膜和支撑衬底4结构相比，130度获得的解键合异质结构6结构只需要升温120摄氏度，从而减小了解键合异质结构6在250摄氏度时的热应力。
实施案例5：
为了简化描述，本实施例与实施例1中相同的步骤在此不再赘述。本实施例中，在后处理过程中采用先高温退火，再采用化学机械抛光工艺，其中经过高温退火可以恢复部分由于离子注入和键合退火过程中产生的缺陷密度情况，这些缺陷主要集中在压电薄膜的表面，该高温退火温度低于压电薄膜的居里温度以避免退极化；随后，通过后续的化学机械抛光工艺去除富含缺陷的表层，从而得到性能优异的异质结构薄膜衬底。
以上所述仅为本申请可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种异质结构薄膜衬底的制备方法，其特征在于，包括如下步骤：
提供临时键合连接的第一压电衬底（1）和第二压电衬底（2），所述第一压电衬底（1）设于所述第二压电衬底（2）上；所述第一压电衬底（1）和所述第二压电衬底（2）为压电晶圆；
通过所述第一压电衬底（1）的第一面向所述第一压电衬底（1）进行离子注入，在所述第一压电衬底（1）内形成缺陷层（101），得到多层压电衬底结构（3），所述第一面为远离所述第二压电衬底（2）的面；
提供支撑衬底（4）；
将所述多层压电衬底结构（3）与所述支撑衬底（4）键合连接，所述第一面与所述支撑衬底（4）接触，得到所述异质结构衬底（5）；
对所述异质结构衬底（5）的所述第一压电衬底（1）和所述第二压电衬底（2）之间的临时键合进行解键合，得到解键合异质结构（6），所述解键合异质结构（6）包括所述第一压电衬底（1）和所述支撑衬底（4）；
对所述解键合异质结构（6）进行退火、剥离转移和后处理，得到异质结构薄膜衬底，所述异质结构薄膜衬底包括所述支撑衬底（4）。
2.根据权利要求1所述的制备方法，其特征在于，所述第一压电衬底（1）和所述第二压电衬底（2）的切型相同；
所述第一压电衬底（1）包括第一切边（104）；
所述第二压电衬底（2）包括第二切边；
所述临时键合连接后的所述第一压电衬底（1）的所述第一切边（104）的延长线与所述第二压电衬底（2）的所述第二切边的延长线垂直。
3.根据权利要求1所述的制备方法，其特征在于，所述第一压电衬底（1）与所述第二压电衬底（2）之间的临时键合强度为0.05~0.5焦耳/平方米。
4.根据权利要求1所述的制备方法，其特征在于，所述第一压电衬底（1）的厚度为50~250微米；
所述第二压电衬底（2）的厚度为250~750微米。
5.根据权利要求1所述的制备方法，其特征在于，所述第一压电衬底（1）的材料和所述第二压电衬底（2）的材料包括铌酸锂或者钽酸锂；
所述支撑衬底（4）的材料为硅、氧化硅、蓝宝石、金刚石、氮化铝、氮化镓或者碳化硅中的一种或者多种组合。
6.根据权利要求1所述的制备方法，其特征在于，所述多层压电衬底结构（3）与所述支撑衬底（4）的键合强度为0.5~4焦耳/平方米。
7.根据权利要求1所述的制备方法，其特征在于，所述支撑衬底（4）与所述多层压电衬底结构（3）之间的键合温度为23~300摄氏度。
8.根据权利要求1所述的制备方法，其特征在于，所述提供支撑衬底（4）之后，还包括：
对所述支撑衬底（4）的待键合面和所述第一面进行表面处理；
所述表面处理包括等离子处理、氩离子轰击、氩原子轰击或者超薄金属沉积。
9.根据权利要求1所述的制备方法，其特征在于，所述后处理包括高温退火、表面抛光或者压电极化。
10.根据权利要求1所述的制备方法，其特征在于，所述离子注入的方法包括采用氢离子注入、氦离子注入或氢氦离子共注入；
所述离子注入的温度介于50~150摄氏度；
所述离子注入的能量为1~2000千电子伏特；
所述离子注入的剂量为1×1016~1.5×1017个/平方厘米。
CN202011334127.9A 2020-11-24 2020-11-24 一种异质结构薄膜衬底的制备方法 Active CN112467024B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011334127.9A CN112467024B (zh) 2020-11-24 2020-11-24 一种异质结构薄膜衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011334127.9A CN112467024B (zh) 2020-11-24 2020-11-24 一种异质结构薄膜衬底的制备方法

Publications (2)

Publication Number Publication Date
CN112467024A CN112467024A (zh) 2021-03-09
CN112467024B true CN112467024B (zh) 2023-04-07

Family

ID=74798831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011334127.9A Active CN112467024B (zh) 2020-11-24 2020-11-24 一种异质结构薄膜衬底的制备方法

Country Status (1)

Country Link
CN (1) CN112467024B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799365B (zh) * 2020-06-29 2022-03-25 上海新硅聚合半导体有限公司 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件
CN116761494A (zh) * 2023-08-22 2023-09-15 青禾晶元(晋城)半导体材料有限公司 一种复合压电衬底及其制备方法
CN117597008A (zh) * 2024-01-19 2024-02-23 苏州达波新材科技有限公司 一种改善注入晶圆翘曲的方法和压电单晶薄膜及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015178A (ja) * 2009-07-02 2011-01-20 Murata Mfg Co Ltd 複合基板の製造方法
WO2012043616A1 (ja) * 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
CN107636801A (zh) * 2015-06-02 2018-01-26 信越化学工业株式会社 具备氧化物单晶薄膜的复合晶片的制造方法
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法
CN110600436A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN110867381A (zh) * 2019-11-07 2020-03-06 中国科学院上海微系统与信息技术研究所 一种带底电极的硅基钽酸锂单晶薄膜衬底及其制备方法和应用
CN111799368A (zh) * 2020-06-29 2020-10-20 中国科学院上海微系统与信息技术研究所 降低薄膜剥离热应力的异质结构薄膜的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347301A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の作製方法
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015178A (ja) * 2009-07-02 2011-01-20 Murata Mfg Co Ltd 複合基板の製造方法
WO2012043616A1 (ja) * 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
CN107636801A (zh) * 2015-06-02 2018-01-26 信越化学工业株式会社 具备氧化物单晶薄膜的复合晶片的制造方法
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法
CN110600436A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN110867381A (zh) * 2019-11-07 2020-03-06 中国科学院上海微系统与信息技术研究所 一种带底电极的硅基钽酸锂单晶薄膜衬底及其制备方法和应用
CN111799368A (zh) * 2020-06-29 2020-10-20 中国科学院上海微系统与信息技术研究所 降低薄膜剥离热应力的异质结构薄膜的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
硅锗界面热应力的控制及晶圆级GeOI的制备;张润春等;《半导体技术》;20180903(第09期);全文 *

Also Published As

Publication number Publication date
CN112467024A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
CN112467024B (zh) 一种异质结构薄膜衬底的制备方法
CN102569640B (zh) 复合压电基板的制造方法
CN110137341B (zh) 单晶压电薄膜异质衬底的制备方法
CN110534474B (zh) 衬底上薄膜的制备方法
CN110880920B (zh) 异质薄膜结构的制备方法
TWI610373B (zh) 以更佳效能應用單晶材料之類底材
JP2011071967A (ja) 複合基板の製造方法
TW201628055A (zh) 貼合式soi晶圓的製造方法
TWI798236B (zh) 高熱傳導性之元件基板及其製造方法
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
CN103875061A (zh) 剥离晶片的再生加工方法
CN113394338A (zh) 一种异质单晶薄膜的制备方法及异质单晶薄膜
CN111900200A (zh) 一种金刚石基氮化镓复合晶片及其键合制备方法
JP5182379B2 (ja) 複合基板の製造方法
CN111883646B (zh) 一种硅基钽酸锂压电单晶薄膜衬底的制备方法
CN116761494A (zh) 一种复合压电衬底及其制备方法
JP5471379B2 (ja) 圧電デバイスの製造方法
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
US20240030883A1 (en) Process for manufacturing a piezoelectric structure for a radiofrequency device and which can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer
CN112259678B (zh) 一种用于改善薄膜层炸裂的方法及薄膜材料
CN113140450A (zh) 一种制备薄膜的方法及应用
CN111883648B (zh) 一种压电薄膜的制备方法、压电薄膜及带通滤波器
JP7271458B2 (ja) 複合基板の製造方法
CN113764574A (zh) 一种异质薄膜衬底的制备方法及声滤波器
CN117373912A (zh) 一种异质衬底的制备方法及异质衬底、半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220221

Address after: 201800 J, floor 3, building 8, No. 55, Huiyuan Road, Jiading District, Shanghai

Applicant after: Shanghai Xinsi polymer semiconductor Co.,Ltd.

Address before: No.5 building, no.865 Changning Road, Changning District, Shanghai 200050

Applicant before: Shanghai new Micro Technology Group Co.,Ltd.

Applicant before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES

GR01 Patent grant
GR01 Patent grant