JP5182379B2 - 複合基板の製造方法 - Google Patents
複合基板の製造方法 Download PDFInfo
- Publication number
- JP5182379B2 JP5182379B2 JP2010548459A JP2010548459A JP5182379B2 JP 5182379 B2 JP5182379 B2 JP 5182379B2 JP 2010548459 A JP2010548459 A JP 2010548459A JP 2010548459 A JP2010548459 A JP 2010548459A JP 5182379 B2 JP5182379 B2 JP 5182379B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pattern region
- functional material
- thin film
- peeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 145
- 239000002131 composite material Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000463 material Substances 0.000 claims description 81
- 239000010409 thin film Substances 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 33
- 239000010408 film Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 9
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 8
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000007261 regionalization Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 35
- 238000005498 polishing Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000002411 adverse Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- -1 hydrogen ions Chemical class 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 230000009257 reactivity Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- PSHMSSXLYVAENJ-UHFFFAOYSA-N dilithium;[oxido(oxoboranyloxy)boranyl]oxy-oxoboranyloxyborinate Chemical compound [Li+].[Li+].O=BOB([O-])OB([O-])OB=O PSHMSSXLYVAENJ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 150000002642 lithium compounds Chemical class 0.000 description 1
- 239000008204 material by function Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Acoustics & Sound (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
この発明は、圧電体・焦電体・強誘電体などの機能性材料で構成される基板から剥離した機能性材料薄膜を、支持基板の主面に接合した複合基板の製造方法に関するものである。
近年、機能性材料の薄膜を利用する素子の開発が進展している。機能性材料として圧電体を利用する場合、スパッタ法やＣＶＤ法などにより圧電体を堆積して薄膜を形成する方法や、単結晶基板の研磨により薄膜を形成する方法が採用されることがある（例えば特許文献１参照。）。
圧電体の薄膜を利用した素子の例としては、上下面に電極を形成した薄膜を支持基板に設けた空間上に配置して振動させるＦＢＡＲ（Film Bulk Acoustic Resonator）などがある（例えば特許文献２参照。）。このＦＢＡＲの製造では、犠牲層を形成した支持基板上に薄膜が接合され、犠牲層をエッチングにより除去して振動用の空間が形成される。このエッチングの際、エッチャントを犠牲層に到達させるために薄膜の下から犠牲層が露出するように、薄膜にビアホールなどのパターンが形成される。
また、水素イオンの注入によって機能性材料の結晶体の数ミクロンの深さに剥離層を形成し、結晶体を支持基板に接合してから熱処理により結晶体を切断して薄膜を形成する方法が採用されることがある（例えば特許文献３・４参照。）。この薄膜の製造では、薄膜は支持基板上一面に接合される。そこで薄膜下面から上面への電極の引き回しなどのために、やはり薄膜にビアホールを形成する必要が生じる。
これらのように機能性材料の薄膜をパターン化して支持基板上に形成するためには、従来、支持基板への接合の後に薄膜をエッチングすることで機能性材料を部分的に除去する方法が採用されていた。
しかしながら機能性材料による薄膜において、機能性材料自体が難エッチング性を有してパターン形成に時間がかかったり、機能性材料下の電極や支持基板にダメージが生じたりして課題が多い。エッチングに時間がかかると、エッチング加工により機能性材料にダメージやレジストの焼き付き等が生じ問題になる。特に機能性材料が圧電体であるニオブ酸リチウムやタンタル酸リチウムの場合はエッチングによって発生するリチウム化合物が化学的に安定でエッチングを阻害するので、エッチング時間や製造コストに大きく影響する。また圧電体や焦電体などの機能性材料の場合、エッチング加工によって基板の分極が劣化することが問題になる。
そこで本発明は、機能性材料をエッチングのみで貫通させて薄膜をパターンニングする従来の方法を用いることなく、エッチングによる弊害を抑制できる複合基板の製造方法の提供を目的とする。
この発明の複合基板の製造方法は、パターン形成工程とイオン注入工程と接合工程と剥離工程とを含む。パターン形成工程は、パターン領域と逆パターン領域とを機能性材料基板の主面に形成する。パターン領域は所定のパターンで形成された領域であり、逆パターン領域はパターン領域よりも低い領域である。イオン注入工程は、パターン領域および逆パターン領域にイオンを注入し、パターン領域の表面から一定距離の内部に剥離層を形成する。接合工程は、支持基板の平坦な主面に機能性材料基板をパターン領域で接合する。剥離工程は、機能性材料基板のパターン領域から機能性材料薄膜を剥離させるとともに支持基板の逆パターン領域から機能性材料薄膜を剥落させる。
この製造方法によれば、パターン領域と逆パターン領域との段差を利用してパターン領域から支持基板に接合する機能性材料薄膜を剥離し、逆パターン領域から剥落する機能性材料薄膜を複合基板から除去する。これによりパターン領域と同形状にパターニングした機能性材料薄膜のみを支持基板に接合でき、機能性材料下の電極や支持基板にエッチングによるダメージが及ばず、エッチング加工の弊害を抑えることが可能になる。
パターン領域と逆パターン領域との段差が薄膜の膜厚よりも小さいと好適である。
これにより、パターン形成工程での加工量を抑えることができる。したがって、この工程を仮にエッチングで行うとしても、機能性材料基板のエッチングによるダメージやエッチング時間を抑えられ、エッチング加工の弊害を抑えることが可能になる。
機能性材料基板はタンタル酸リチウムまたはニオブ酸リチウムの圧電単結晶体であり、機能性材料薄膜はバルク波素子薄膜または板波素子薄膜であり、支持基板は機能性材料薄膜の振動空間を備えるものであり、剥離工程の後に、振動空間に設ける犠牲層のエッチャントを機能性材料薄膜が剥落した位置から導入する工程を含むと好適である。
タンタル酸リチウムまたはニオブ酸リチウムなどのリチウムを含有する基板組成材は化学的に反応しづらくエッチングしにくい。このため、機能性材料基板の加工量の削減によって、加工時間やレジストマスクを使用する場合のレジスト焼き付きを抑制できる。また犠牲層除去のためのビアホールの形成を行う工程を省くことが可能になり、機能性材料薄膜の分極劣化を抑えられる。
この発明によれば、逆パターン領域から剥落した機能性材料薄膜は支持基板から除去される。したがって支持基板に接合される機能性材料薄膜をパターン領域からの剥離により得ることができ、機能性材料下の電極や支持基板にエッチングによるダメージが及ばず、エッチング加工の弊害を抑えることが可能になる。
本発明の第１の実施形態に係る複合基板の製造方法を説明する。
図１は、本実施形態に係る複合基板の製造工程フローにおける各工程での基板状態を示す図である。
図１は、本実施形態に係る複合基板の製造工程フローにおける各工程での基板状態を示す図である。
まず鏡面研磨を施した平坦な主面を有する機能性材料基板１を用意する。そして、必要とする機能性材料薄膜のパターンと同形状に、機能性材料基板の主面にフォトリソグラフィ法によりレジスト２を形成する（Ｓ１１）。次に、機能性材料基板１のレジスト形成面のドライエッチング、ウェットエッチング等を利用して機能性材料を部分的に除去して逆パターン領域１Ｂを形成する（Ｓ１２）。そしてレジスト２の除去により、レジスト２下に残るパターン領域１Ａを露出させる（Ｓ１３）。ここで、エッチング深さは約0.5μmとする。これらの工程が本発明のパターン形成工程に相当する。
次に、機能性材料基板１のパターン領域１Ａと逆パターン領域１Ｂとの表面から水素イオンを注入する（Ｓ１４）。これにより、それぞれの表面下一定距離に剥離層１Ｃが形成される。ここで、剥離層１Ｃの形成深さは約1.0μmとする。この工程が本発明のイオン注入工程に相当する。
また支持基板３を用意し、機能性材料基板１をパターン領域１Ａで支持基板３に直接接合して複合基板５とする（Ｓ１５）。この工程が本発明の接合工程に相当し、パターン領域１Ａと逆パターン領域１Ｂとの段差によりパターン領域１Ａのみが支持基板３に接合される。なお、機能性材料基板１の線膨張係数が支持基板３側の線膨張係数と大きく異なる場合、例えばタンタル酸リチウムとニオブ酸リチウムとを接合する場合などには、常温において基板表面をプラズマにより活性化して真空中で接合する清浄化接合法などの常温直接接合法を採用すると望ましい。またこの場合、SiO2やSiNなどの絶縁膜を接合面に設ければ接合強度が高まりさらに好ましい。
次に複合基板５を熱雰囲気下に置く。これにより剥離層１Ｃでマイクロキャビティが発生、成長して機能性材料薄膜が剥離する（Ｓ１６）。この際に逆パターン領域１Ｂとパターン領域１Ａとの境界では局所的に膜厚が薄いため、この境界に歪みが集中して亀裂が生じ、逆パターン領域１Ｂから機能性材料薄膜が剥落するとともにパターン領域１Ａから機能性材料薄膜が剥離し、パターン領域１Ａから剥離された機能性材料薄膜が素子薄膜４として複合基板５に残る。この工程が本発明の剥離工程に相当する。
図２はこの剥離工程における機能性材料基板１の基板状態を説明する図である。
機能性材料基板１は、剥離工程での加熱の際、パターン領域１Ａおよび逆パターン領域１Ｂの表面から一定距離の剥離層１Ｃにマイクロキャビティが発生し、表面側の領域を浮き上がらせる。パターン領域１Ａは図中上面側が支持基板３に接合されていて、一方、逆パターン領域１Ｂは支持基板３から浮いていて、パターン領域１Ａと逆パターン領域１Ｂとの境界部１Ｄでは図中に示すように膜厚が極端に薄い。このため境界部１Ｄに歪みや撓みが集中して作用し、マイクロキャビティの成長に伴い境界部１Ｄに掛かる応力が増大して、境界部１Ｄが分断される。
再び図１に戻り、剥離工程（Ｓ１６）の後、素子薄膜４が剥落した機能性材料基板１と素子薄膜４が残存する複合基板５との剥離面を、それぞれ鏡面加工する（Ｓ１７）。鏡面加工を施した機能性材料基板１は再利用し、機能性材料基板１の材料効率を高める。なお、エッチング深さやマイクロキャビティの集中する深さによっては素子薄膜４の剥離と逆パターン領域１Ｂからの機能性材料薄膜の剥落が自然には生じないことや、素子薄膜４の縁にバリがたつこともある。その場合には、鏡面加工時や鏡面加工の前に、複合基板のパターン領域と逆パターン領域との境界付近にエッチング等を施し、剥離し易くしたりバリを除去したりするとよい。
以上の工程により、支持基板３と素子薄膜４とを備える複合基板５が形成される。ここではパターン形成工程で予めパターン形成した機能性材料基板１を用いるので、パターン領域１Ａの機能性材料薄膜を剥離層１Ｃで剥離して、素子薄膜４をパターニングできる。このため、機能性材料基板１のエッチング量を抑制でき、機能性材料基板１の加工時間やダメージ、レジスト焼き付きの問題など、エッチング加工の弊害を抑えることが可能になる。
なお、本発明の複合基板の製造方法は様々な機能性材料基板に適用できる。例えばSi・GaAs・SiC等の半導体用基板や、サファイア・水晶等の酸化物基板、四ホウ酸リチウム・タンタル酸リチウム・ニオブ酸リチウムなどの圧電基板などを利用でき、特開２０００−１５０８３５号公報や特開２００１−２４４４４４に記載された構成の製造も可能になる。
次に本発明の第２の実施形態に係る複合基板の製造方法を説明する。
本実施形態では、本発明を圧電素子であるバルク波素子デバイスの製造方法に採用し、機能性材料基板を単結晶圧電基板とする。
図３は、本実施形態に係るバルク波素子デバイスの製造工程フローにおける各工程での基板状態を示す図である。
まず鏡面研磨を施した平坦な主面を有する単結晶圧電基板１１を用意する。そして、単結晶圧電基板１１の主面にエッチングなどによって逆パターン領域１１Ｂとパターン領域１１Ａとを形成する（Ｓ２１）。単結晶圧電基板１１としてはタンタル酸リチウムもしくはニオブ酸リチウムを採用するとよい。ここでは単結晶圧電基板１１のエッチング深さは約0.5μmとする。この工程が本発明のパターン形成工程に相当する。
次に単結晶圧電基板１１のパターン領域１１Ａと逆パターン領域１１Ｂとの表面から水素イオンを注入する（Ｓ２２）。水素イオンの注入エネルギーは１５０KeVとし、ドーズ量（イオン注入密度）は９×1016atom／cm2とする。これにより、パターン領域１１Ａと逆パターン領域１１Ｂとの表面下一定距離に剥離層１３が形成される。ここでは、剥離層１３の形成深さは約1.0μmとする。この工程が本発明のイオン注入工程に相当する。
また、支持基板１４を用意し、その支持基板１４の主面に接合層１５と犠牲層１６と電極膜１７Ａを形成し、表面を化学機械研磨（ＣＭＰ）で平滑化する（Ｓ２３）。ここでバルク波素子デバイスは、振動空間を有するメンブレン構造（中空構造）とする。そのため、接合層１５をパターン形成するとともに接合層１５の凹部に犠牲層１６を形成し、接合層１５および犠牲層１６の上面に素子薄膜の下面電極および配線となる電極膜１７Ａを形成する。なお支持基板１４としてはSi・水晶・ガラス・サファイアなどを採用し、接合層１５としてはSiO2・SiNなどの絶縁膜を採用し、犠牲層１６としてはリンケイ酸ガラス・金属・Si・SiO2などを採用するとよい。接合層１５と犠牲層１６と電極膜１７Ａとを備える支持基板１４の全体が本発明の支持基板に相当する。
次に単結晶圧電基板１１をパターン領域１１Ａで電極膜１７Ａの上面に直接接合して複合基板１８とする（Ｓ２４）。この工程が本発明の接合工程に相当し、パターン領域１１Ａと逆パターン領域１１Ｂとの段差によりパターン領域１１Ａのみが電極膜１７Ａの上面に接合される。
次に、複合基板１８を500℃の熱雰囲気下に置き、剥離層１３でマイクロキャビティを発生、成長させる（Ｓ２５）。マイクロキャビティの成長によりパターン領域１１Ａから素子薄膜１９が剥離して複合基板１８に残る。この際に逆パターン領域１１Ｂとパターン領域１１Ａとの境界は局所的に膜厚が薄く、この境界に歪みが集中して亀裂が生じ、逆パターン領域１１Ｂから機能性材料薄膜が剥落する。ここで、犠牲層１６にエッチャントを導入するためのビアホールを別途設ける必要をなくすために、この工程で犠牲層１６が露出するように逆パターン領域１１Ｂの形状を予め設定しておく。この工程が本発明の剥離工程に相当する。
次に、素子薄膜１９が剥落した単結晶圧電基板１１と素子薄膜１９が残存する複合基板１８との剥離面を、それぞれ鏡面加工する（Ｓ２６）。鏡面加工を施した単結晶圧電基板１１は再利用し、単結晶圧電基板１１の材料効率を高める。
次に、複合基板１８の素子薄膜１９の上面に上面電極となる電極膜１７Ｂを形成する（Ｓ２７）。電極膜１７Ｂの形成は、例えばフォトリソグラフィ法と蒸着法とを利用してアルミニウム電極をパターン形成することで実現する。
次に電極膜１７Ａ，１７Ｂを外部端子に接続する配線上に、例えばフォトリソグラフィ法と蒸着法とを利用してアルミニウムを厚付けする（Ｓ２８）。この工程では、電極膜１７Ａ，１７Ｂに重ならない位置の配線を厚くすることにより、配線抵抗を抑制できる。
次に、エッチャントを導入することでエッチングにより犠牲層１６を除去する（Ｓ２９）。エッチャントとしては、犠牲層１６に対する反応性が高く他の構成材料に対する反応性が著しく小さいものを選択する。この工程はドライエッチングで実現しても良い。
その後、複合基板１８をパッケージングすることで、バルク波素子デバイスを製造する。
以上の工程により、支持基板１４と素子薄膜１９とを備えるバルク波素子デバイスが形成される。上記例では、逆パターン領域１１Ｂのエッチングと剥落とにより犠牲層を露出させられるので、単結晶圧電基板１１のエッチング時間を抑制でき、複合基板および圧電デバイスの生産性が高まる。
また単結晶圧電基板１１から素子薄膜１９を剥離することにより、素子薄膜１９におけるカット角を任意に設定でき、圧電体の結晶軸や分極軸の傾きを制御してバルク波素子の特性に最適なカット角とすることができる。
次に本発明の第３の実施形態に係る複合基板の製造方法を説明する。
本実施形態は、本発明を圧電素子である板波素子デバイスの製造方法に採用し、機能性材料基板を単結晶圧電基板とする。
図４は、本実施形態に係る板波素子デバイスの製造工程フローにおける各工程での基板状態を示す図である。
まず、鏡面研磨を施した平坦な主面を有する単結晶圧電基板２１を用意する。そして、単結晶圧電基板２１の主面にエッチングなどによって逆パターン領域２１Ｂとパターン領域２１Ａとを形成する（Ｓ３１）。単結晶圧電基板２１としてはタンタル酸リチウムもしくはニオブ酸リチウムを採用するとよい。ここでは単結晶圧電基板２１のエッチング深さは約0.5μmとする。この工程が本発明のパターン形成工程に相当する。
次に単結晶圧電基板２１のパターン領域１１Ａと逆パターン領域１１Ｂとの表面から水素イオンを注入する（Ｓ３２）。水素イオンの注入エネルギーは１５０KeVとし、ドーズ量（イオン注入密度）は９×1016atom／cm2とする。これにより、パターン領域２１Ａと逆パターン領域２１Ｂとの表面下一定距離に剥離層２３が形成される。ここでは、剥離層２３の深さは約1.0μmとする。この工程が本発明のイオン注入工程に相当する。
また支持基板２４を用意し、支持基板２４の主面に接合層２５と犠牲層２６を形成し、表面を化学機械研磨（ＣＭＰ）で平滑化する（Ｓ３３）。ここで板波素子デバイスは、振動空間を有するメンブレン構造（中空構造）とする。そのため、接合層２５をパターン形成するとともに接合層２５の凹部に犠牲層２６を形成する。なお支持基板２４としてはSi・水晶・ガラス・サファイアなどを採用し、接合層２５としてはSiO2・SiNなどの絶縁膜を採用し、犠牲層２６としてはリンケイ酸ガラス・金属・Si・SiO2などを採用するとよい。接合層２５と犠牲層２６とを備える支持基板２４の全体が本発明の支持基板に相当する。
次に、接合層２５および犠牲層２６の上面に、単結晶圧電基板２１をパターン領域２１Ａで直接接合して複合基板２８とする（Ｓ２４）。この工程が本発明の接合工程に相当し、パターン領域２１Ａと逆パターン領域２１Ｂとの段差により、パターン領域２１Ａのみが接合層２５および犠牲層２６の上面に接合される。
次に、複合基板２８を500℃の熱雰囲気下に置き、剥離層２３でマイクロキャビティを発生、成長させる（Ｓ３５）。マイクロキャビティの成長によりパターン領域２１Ａから素子薄膜２９が剥離して複合基板２８に残る。この際に逆パターン領域２１Ｂとパターン領域２１Ａとの境界は局所的に膜厚が薄く、この境界に歪みが集中して亀裂が生じ、逆パターン領域２１Ｂから機能性材料薄膜が剥落する。ここで、犠牲層２６にエッチャントを導入するためのビアホールを別途設ける必要をなくすために、この工程で犠牲層２６が露出するように逆パターン領域２１Ｂの形状を予め設定しておく。この工程が本発明の剥離工程に相当する。
次に、素子薄膜２９が剥落した単結晶圧電基板２１と素子薄膜２９が残存する複合基板２８との剥離面を、それぞれ鏡面加工する（Ｓ３６）。鏡面加工を施した単結晶圧電基板２１は再利用し、単結晶圧電基板２１の材料効率を高める。
次に複合基板２８の素子薄膜２９の上面にＩＤＴ電極（櫛歯状電極）２７Ａを形成するとともに、接合層２５の上面に配線２７Ｂを形成する（Ｓ３７）。ＩＤＴ電極２７Ａと配線２７Ｂとの形成は、例えばフォトリソグラフィ法と蒸着法とを利用してアルミニウム電極をパターン形成することで実現する。
次にＩＤＴ電極２７Ａを外部端子に接続する配線２７Ｂ上に、例えばフォトリソグラフィ法と蒸着法とを利用してアルミニウムを厚付けする（Ｓ３９）。この工程では、ＩＤＴ電極２７Ａに重ならない位置の配線を厚くすることにより、配線抵抗を抑制できる。
次に、エッチャントを導入することでエッチングにより犠牲層２６を除去する（Ｓ３８）。エッチャントとしては、犠牲層２６に対する反応性が高く他の構成材料に対する反応性が著しく小さいものを選択する。この工程はドライエッチングで実現しても良い。
その後、複合基板２８をパッケージングすることで、板波素子デバイスを製造する。
以上の工程により、支持基板２４と素子薄膜２９とを備える板波素子デバイスが形成される。上記例では、逆パターン領域２１Ｂのエッチングと剥落とにより犠牲層を露出させられるので、単結晶圧電基板２１のエッチング時間を抑制でき、複合基板および圧電デバイスの生産性が高まる。
また単結晶圧電基板２１から素子薄膜２９を剥離することにより、素子薄膜２９におけるカット角を任意に設定でき、圧電体の結晶軸や分極軸の傾きを制御して板波素子の特性に最適なカット角とすることができる。
１…機能性材料基板
１Ａ，１１Ａ，２１Ａ…パターン領域
１Ｂ，１１Ｂ，２１Ｂ…逆パターン領域
１Ｃ，１３，２３…剥離層
１Ｄ…境界部
２…レジスト
３，１４，２４…支持基板
４，１９，２９…素子薄膜
５，１８，２８…複合基板
１１，２１…単結晶圧電基板
１５，２５…接合層
１６，２６…犠牲層
１７Ａ，１７Ｂ…電極膜
２７Ａ…ＩＤＴ電極
２７Ｂ…配線
１Ａ，１１Ａ，２１Ａ…パターン領域
１Ｂ，１１Ｂ，２１Ｂ…逆パターン領域
１Ｃ，１３，２３…剥離層
１Ｄ…境界部
２…レジスト
３，１４，２４…支持基板
４，１９，２９…素子薄膜
５，１８，２８…複合基板
１１，２１…単結晶圧電基板
１５，２５…接合層
１６，２６…犠牲層
１７Ａ，１７Ｂ…電極膜
２７Ａ…ＩＤＴ電極
２７Ｂ…配線
Claims (3)
- 所定のパターンで形成されたパターン領域と、前記パターン領域よりも低い逆パターン領域と、を機能性材料基板の主面に形成するパターン形成工程と、
前記パターン領域および前記逆パターン領域にイオンを注入し、前記パターン領域の表面から一定距離の内部に剥離層を形成するイオン注入工程と、
支持基板の平坦な主面に、前記機能性材料基板を前記パターン領域で接合する接合工程と、
前記機能性材料基板の前記パターン領域から機能性材料薄膜を剥離させるとともに前記機能性材料基板の前記逆パターン領域から機能性材料薄膜を剥落させる剥離工程と、を含む、複合基板の製造方法。 - 前記パターン領域と前記逆パターン領域との段差が前記機能性材料薄膜の膜厚よりも小さい、請求項１に記載の複合基板の製造方法。
- 前記機能性材料基板はタンタル酸リチウムまたはニオブ酸リチウムの単結晶圧電基板であり、前記支持基板に接合される前記機能性材料薄膜はバルク波素子薄膜または板波素子薄膜であり、前記支持基板は前記素子薄膜の振動空間を備えるものであり、
前記剥離工程の後に、前記振動空間に設ける犠牲層のエッチャントを前記機能性材料薄膜が剥落した位置から導入する工程を含む、請求項１または２に記載の複合基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010548459A JP5182379B2 (ja) | 2009-01-29 | 2010-01-13 | 複合基板の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009017855 | 2009-01-29 | ||
| JP2009017855 | 2009-01-29 | ||
| JP2010548459A JP5182379B2 (ja) | 2009-01-29 | 2010-01-13 | 複合基板の製造方法 |
| PCT/JP2010/050246 WO2010087226A1 (ja) | 2009-01-29 | 2010-01-13 | 複合基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010087226A1 JPWO2010087226A1 (ja) | 2012-08-02 |
| JP5182379B2 true JP5182379B2 (ja) | 2013-04-17 |
Family
ID=42395488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010548459A Expired - Fee Related JP5182379B2 (ja) | 2009-01-29 | 2010-01-13 | 複合基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8764998B2 (ja) |
| JP (1) | JP5182379B2 (ja) |
| DE (1) | DE112010000688B4 (ja) |
| WO (1) | WO2010087226A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4582235B2 (ja) * | 2008-10-31 | 2010-11-17 | 株式会社村田製作所 | 圧電デバイスの製造方法 |
| FR2971885A1 (fr) * | 2011-02-18 | 2012-08-24 | Commissariat Energie Atomique | Procédé de réalisation d'un support de substrat |
| FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
| DE102018107496B3 (de) * | 2018-03-28 | 2019-07-11 | RF360 Europe GmbH | Volumenschallwellenresonatorvorrichtung und Verfahren zu deren Herstellung |
| US20200044621A1 (en) * | 2018-07-31 | 2020-02-06 | Qualcomm Incorporated | Thin film devices |
| CN112259678B (zh) * | 2020-10-19 | 2022-07-19 | 济南晶正电子科技有限公司 | 一种用于改善薄膜层炸裂的方法及薄膜材料 |
| CN112259677B (zh) * | 2020-10-19 | 2022-11-01 | 济南晶正电子科技有限公司 | 一种具有图案的薄膜键合体、制备方法及电子器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060846A (ja) * | 1999-06-14 | 2001-03-06 | Matsushita Electric Ind Co Ltd | 弾性表面波素子およびその製造方法ならびにそれを用いた弾性表面波デバイス |
| JP2002534886A (ja) * | 1998-12-30 | 2002-10-15 | タレス | 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法 |
| JP2003017967A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 弾性表面波素子及びその製造方法 |
| JP2004336503A (ja) * | 2003-05-09 | 2004-11-25 | Fujitsu Media Device Kk | 弾性表面波素子及びその製造方法 |
| JP2004343359A (ja) * | 2003-05-14 | 2004-12-02 | Fujitsu Media Device Kk | 弾性表面波素子の製造方法 |
| JP2005229776A (ja) * | 2004-02-16 | 2005-08-25 | Canon Inc | 圧電機能装置及びその製造方法並びに流体噴射記録ヘッド |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145862A (ja) | 1997-07-24 | 1999-02-16 | Denso Corp | 半導体基板の製造方法 |
| JPH11307472A (ja) | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP2000150835A (ja) | 1998-11-05 | 2000-05-30 | Fujitsu Ltd | 非単結晶シリコン薄膜の製造方法 |
| US6426583B1 (en) | 1999-06-14 | 2002-07-30 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave element, method for producing the same and surface acoustic wave device using the same |
| TW452866B (en) | 2000-02-25 | 2001-09-01 | Lee Tien Hsi | Manufacturing method of thin film on a substrate |
| US6767749B2 (en) | 2002-04-22 | 2004-07-27 | The United States Of America As Represented By The Secretary Of The Navy | Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting |
| WO2005060091A1 (ja) | 2003-12-19 | 2005-06-30 | Ube Industries, Ltd. | 圧電薄膜デバイスの製造方法および圧電薄膜デバイス |
| DE102006007293B4 (de) * | 2006-01-31 | 2023-04-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper |
| JP4627269B2 (ja) | 2006-02-24 | 2011-02-09 | 日本碍子株式会社 | 圧電薄膜デバイスの製造方法 |
| JP4804169B2 (ja) * | 2006-02-24 | 2011-11-02 | 日本碍子株式会社 | 圧電薄膜デバイス |
| US7479685B2 (en) * | 2006-03-10 | 2009-01-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Electronic device on substrate with cavity and mitigated parasitic leakage path |
| US7846817B2 (en) | 2007-03-26 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101196990B1 (ko) * | 2007-12-25 | 2012-11-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 압전 기판의 제조방법 |
| JP4743258B2 (ja) * | 2008-10-31 | 2011-08-10 | 株式会社村田製作所 | 圧電デバイスの製造方法 |
| JP4582235B2 (ja) * | 2008-10-31 | 2010-11-17 | 株式会社村田製作所 | 圧電デバイスの製造方法 |
| JP5569537B2 (ja) * | 2009-11-26 | 2014-08-13 | 株式会社村田製作所 | 圧電デバイスの製造方法 |
-
2010
- 2010-01-13 JP JP2010548459A patent/JP5182379B2/ja not_active Expired - Fee Related
- 2010-01-13 DE DE112010000688.1T patent/DE112010000688B4/de not_active Expired - Fee Related
- 2010-01-13 WO PCT/JP2010/050246 patent/WO2010087226A1/ja active Application Filing
-
2011
- 2011-07-28 US US13/192,500 patent/US8764998B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002534886A (ja) * | 1998-12-30 | 2002-10-15 | タレス | 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法 |
| JP2001060846A (ja) * | 1999-06-14 | 2001-03-06 | Matsushita Electric Ind Co Ltd | 弾性表面波素子およびその製造方法ならびにそれを用いた弾性表面波デバイス |
| JP2003017967A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 弾性表面波素子及びその製造方法 |
| JP2004336503A (ja) * | 2003-05-09 | 2004-11-25 | Fujitsu Media Device Kk | 弾性表面波素子及びその製造方法 |
| JP2004343359A (ja) * | 2003-05-14 | 2004-12-02 | Fujitsu Media Device Kk | 弾性表面波素子の製造方法 |
| JP2005229776A (ja) * | 2004-02-16 | 2005-08-25 | Canon Inc | 圧電機能装置及びその製造方法並びに流体噴射記録ヘッド |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010087226A1 (ja) | 2010-08-05 |
| DE112010000688T5 (de) | 2012-11-15 |
| US8764998B2 (en) | 2014-07-01 |
| US20110277928A1 (en) | 2011-11-17 |
| DE112010000688B4 (de) | 2018-08-02 |
| JPWO2010087226A1 (ja) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108781064B (zh) | 接合方法 | |
| JP5182379B2 (ja) | 複合基板の製造方法 | |
| JP5447682B2 (ja) | 圧電デバイスの製造方法 | |
| JP5923545B2 (ja) | 圧電デバイス | |
| KR101251031B1 (ko) | 복합 압전기판의 제조방법 및 압전 디바이스 | |
| US20170098758A1 (en) | Piezoelectric device and method for manufacturing piezoelectric device | |
| US9240543B2 (en) | Method for manufacturing piezoelectric device | |
| JP5522263B2 (ja) | 圧電デバイス、圧電デバイスの製造方法 | |
| JP2005311912A (ja) | 共振器の製造方法 | |
| JP2010056736A (ja) | 電子部品及び電子部品の製造方法 | |
| WO2012128268A1 (ja) | 圧電デバイス、圧電デバイスの製造方法 | |
| JP5152410B2 (ja) | 圧電デバイスの製造方法 | |
| JP5277999B2 (ja) | 複合基板の製造方法 | |
| JP5277975B2 (ja) | 複合基板の製造方法 | |
| JP6834088B2 (ja) | 基板を製造するための方法 | |
| JP2011120062A (ja) | 圧電デバイスの製造方法 | |
| WO2011074329A1 (ja) | 圧電デバイスの製造方法 | |
| CN115516653A (zh) | 用于制造用于射频装置并且能够用于转移压电层的压电结构的方法以及用于转移这种压电层的方法 | |
| JP2008236367A (ja) | 圧電薄膜振動子の製造方法及び圧電薄膜振動子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5182379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |