JP4582235B2 - 圧電デバイスの製造方法 - Google Patents

圧電デバイスの製造方法 Download PDF

Info

Publication number
JP4582235B2
JP4582235B2 JP2008282568A JP2008282568A JP4582235B2 JP 4582235 B2 JP4582235 B2 JP 4582235B2 JP 2008282568 A JP2008282568 A JP 2008282568A JP 2008282568 A JP2008282568 A JP 2008282568A JP 4582235 B2 JP4582235 B2 JP 4582235B2
Authority
JP
Japan
Prior art keywords
piezoelectric
layer
thin film
sacrificial layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008282568A
Other languages
English (en)
Other versions
JP2010109950A (ja
Inventor
敬 岩本
始 神藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008282568A priority Critical patent/JP4582235B2/ja
Priority to EP20090173490 priority patent/EP2182560B1/en
Priority to US12/608,113 priority patent/US9553253B2/en
Publication of JP2010109950A publication Critical patent/JP2010109950A/ja
Application granted granted Critical
Publication of JP4582235B2 publication Critical patent/JP4582235B2/ja
Priority to US15/369,915 priority patent/US10205085B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type

Description

この発明は、圧電単結晶の薄膜を用いた圧電デバイスの製造方法に関するものである。
現在、圧電単結晶体を薄膜化してなる圧電デバイスが多く開発されている。このような圧電デバイスでは、圧電薄膜を形成する圧電単結晶体の分極状態を安定化させるために、分極用電界を印加する。例えば、特許文献１に記載の圧電デバイスでは、平板の圧電母材の表裏面にそれぞれ金属膜を成膜し、当該一対の金属膜を対向電極として分極用電界を印加する。また、特許文献２に記載の圧電デバイスでは、圧電デバイスとして圧電駆動するための下部電極を分極用電界の印加用電極として利用している。
特開平５−９０８５９号公報 特開２００７−４３０５４号公報
しかしながら、特許文献１に記載の製造方法は圧電母材の全体に対して電界印加するものであるため、支持基板によって圧電薄膜を支持する構造では、圧電薄膜のみに電界印加が必要であるにも係わらず、圧電薄膜と支持基板からなる複合基板に対して、分極用電界を印加しなければならない。このため、非常に高い電界を加えなければならなず、異常放電による基板の割れが発生したり、高電界印加に対する安全性を確保するための大がかりな設備が必要になってしまう。
また、特許文献２に記載の製造方法では、圧電デバイスの下部電極を分極用電界の印加用電極に用いているため、下部電極を用いない圧電デバイスに対しては、分極用電界を印加することができない。
したがって、本発明の目的は、下部電極の有無に関係なく、且つ圧電薄膜の分極に対して必要以上の高電界を印加せずとも、確実に分極を行うことができる圧電デバイスの製造方法を提供することにある。
この発明は、圧電基板にイオンを注入することで、イオン注入層を形成するイオン注入工程と、イオン注入層が形成された圧電基板を加熱することにより圧電基板から圧電薄膜を剥離形成する加熱剥離工程と、剥離形成された圧電薄膜に対して電界を印加することで、圧電薄膜を分極させる分極工程と、を有する、圧電デバイスの製造方法に関するものである。この製造方法では、圧電基板のイオン注入層側に、導電性の犠牲層が形成された支持基板を設置する支持基板設置工程を有する。そして、分極工程は、前記電界を印加する電極に犠牲層を用いる。
また、この発明は、圧電基板にイオンを注入することで、イオン注入層を形成するイオン注入工程と、イオン注入層が形成された圧電基板を加熱することにより圧電基板から圧電薄膜を剥離形成する加熱剥離工程と、該剥離形成された圧電薄膜に対して電界を印加することで、圧電薄膜を分極させる分極工程と、を有する、圧電デバイスの製造方法に関するものである。この圧電デバイスの製造方法では、圧電基板のイオン注入層側に導電性の犠牲層を形成する犠牲層形成工程と、剥離後の圧電薄膜を支持する支持層を犠牲層が形成された圧電基板表面に形成する支持層形成工程と、を有する。そして、分極工程では、電界を印加する電極に犠牲層を用いる。
これらの製造方法では、圧電薄膜における支持層もしくは支持基板に支持されていない圧電駆動領域（メンブレン）を形成するための犠牲層を利用し、当該犠牲層から他の媒体を介さず、圧電薄膜に対して直接に分極電界が印加される。さらに、メンブレンに対応する位置に下部電極等の圧電駆動用電極が存在しなくても、分極電界の印加が可能となる。
また、この発明の圧電デバイスの製造方法では、犠牲層を、圧電薄膜に形成される圧電駆動領域よりも広い面積で形成している。
この製造方法では、圧電駆動領域より範囲において、分極処理を行うことができる。これにより、圧電駆動領域のみを分極処理する場合よりも、より特性の優れる圧電デバイスを製造することができる。
また、この発明の圧電デバイスの製造方法では、分極用電界としてパルス電界を印加する。
この製造方法では、パルス電界を用いることで、分極用電界の印加時に、犠牲層を形成する導電体が圧電薄膜内に拡散するマイグレーションを抑制することができる。
また、この発明の圧電デバイスの製造方法では、圧電基板のイオン注入層側の面と犠牲層との間に、該犠牲層を形成する導電体が圧電基板側に拡散することを防止する拡散防止層を形成する工程を有する。
この製造方法では、拡散防止層により上述のマイグレーションをより確実に抑制することができる。
また、この発明の圧電デバイスの製造方法では、圧電基板が、圧電デバイスをマルチ状態で形成可能な大きさとし、犠牲層を各圧電デバイスに対応する領域毎に個々に形成するとともに、各犠牲層を、短絡導電層によって短絡している。
この製造方法では、複数の犠牲層が電気的に接続されているので、個々の圧電デバイスに対応する複数の領域に対して同時に分極処理を行うことができる。
また、この発明の圧電デバイスの製造方法では、犠牲層に対向する電極として、圧電薄膜の犠牲層側の面と対向する面に塗布された液状導電体を用いて分極処理を行う。
この製造方法では、液状導電体を用いることで、犠牲層に対向する分極用電極を容易に形成、除去することができる。
この発明によれば、下部電極の有無に関係なく、且つ圧電薄膜の分極に対して必要以上の高電界を印加せずとも、従来の製造工程における構成要素を用いて、確実に分極を行うことができる。
本発明の第１の実施形態に係る圧電デバイスの製造方法について、図を参照して説明する。なお、以下の説明では、圧電デバイスとして、圧電薄膜を用いたＦ−ＢＡＲ用の薄膜型圧電デバイスを例に説明する。
図１は、本実施形態の薄膜型圧電デバイスの製造方法を示すフローチャートである。
図２〜図５は、図１に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。
所定厚みからなり、複数の圧電デバイスが配列形成できる面積からなる圧電単結晶基板１を用意し、図２（Ａ）に示すように、裏面１２側から水素イオンを注入することで、イオン注入層１００を形成する（図１：Ｓ１０１）。この際、圧電単結晶基板１としては、薄膜型圧電デバイス単体が複数配列されたマルチ状態の基板を用いる。そして、例えば圧電単結晶基板１にＬＴ基板を用いれば、加速エネルギー１５０ＫｅＶで１．０×１０17ａｔｏｍ／ｃｍ2のドーズ量により水素イオン注入を行うことにより、裏面１２から深さ約１μｍの位置に水素イオン層が形成されて、イオン注入層１００が形成される。なお、圧電単結晶基板１には、ＬＴ基板以外に、ＬＮ基板やＬＢＯ（Ｌｉ2Ｂ4Ｏ7）基板やランガサイト（Ｌａ3Ｇａ5ＳｉＯ14）基板を用いてもよく、それぞれの基板に応じた条件でイオン注入を行う。
次に、図２（Ｂ）に示すように、Ａｌ（アルミニウム）等を用いて所定厚みからなる下部電極２０を形成する。なお、この際、下部電極２０は、後工程となる分極処理時に分極を阻害しないように、少なくとも分極工程までは、犠牲層４０以外には接続しないように形成する。さらに、図２（Ｃ）に示すように、当該下部電極２０が形成された裏面１２上に接合層３０Ａを形成する（図１：Ｓ１０２）。ここで、接合層３０Ａとしては例えばＳｉＮ膜等の絶縁性材料を用い、その表面をＣＭＰ処理等により研磨して平坦化する。このように絶縁性材料を用いることで、当該接合層３０Ａが、後述する分極処理時に、犠牲層４０と圧電薄膜１０との間の拡散防止層として機能する。
次に、図２（Ｄ）に示すように、導電性材料からなる犠牲層４０，４１が形成された支持基板３０Ｂを接合層３０Ａと接合する（図１：Ｓ１０３）。
ここで、支持基板３０Ｂは、母体基板３０１Ｂ上に支持層３０２Ｂを形成してなる。母体基板３０１Ｂには、圧電単結晶基板１と同じような圧電性材料を用いてもよいが、圧電単結晶基板１と熱膨張係数が異なるが耐熱性に優れ入手が容易で安価なＳｉやガラスを用いるとよい。今回の説明ではＳｉを用いた場合を示す。Ｓｉからなる母体基板３０１Ｂ表面には、回路電極パターン５０を形成するとともに、ＳｉＯ2からなる支持層３０２Ｂを形成する。さらに、この支持層３０２Ｂに対してエッチング等を行うことで、犠牲層４０，４１用の凹部を形成する。そして、Ｃｕ，Ａｌ，Ｎｉ等の導電性材料からなる犠牲層材料で当該凹部を充填するように成膜して犠牲層４０，４１を形成し、支持層３０２Ｂの表面をＣＭＰ等により平坦化する。
ここで、犠牲層４０は、圧電デバイスとしての圧電駆動領域（メンブレン）に対応する領域を少なくとも含むように、圧電駆動領域よりも広い面積で形成する。犠牲層４１は、圧電駆動領域毎に形成された犠牲層４０同士を繋ぐパターンで形成する。この際、犠牲層４１は、犠牲層４０よりも浅く且つ細い形状で形成する。なお、犠牲層４０，４１に利用する導電体は、エレクトロマイグレーションに強い材料を用いるとよい。
このように形成された支持基板３０Ｂに対して、支持層３０１Ａを接合層３０Ａの表面に清浄化接合技術を用いて直接接合することで、圧電単結晶基板１と支持基板３０Ｂとを接合する。ここで、清浄化接合とは、真空中でＡｒイオン等を照射して接合面を活性化させた状態で接合するものであり、加熱を必要としない接合方法である。
次に、図２（Ｅ）に示すように、支持基板３０Ｂが接合された圧電単結晶基板１を加熱し、イオン注入層１００を剥離面とした剥離を行う（図１：Ｓ１０４）。これにより、支持基板３０Ｂに支持された圧電薄膜１０が形成される。そして、このように剥離形成した圧電薄膜１０の表面１３をＣＭＰ処理等により研磨して平坦化する。
次に、図３（Ａ）に示すように、圧電薄膜１０の表面１３上に、例えば塩化リチウム溶液等の導電性を有する液体を塗布し、液状の分極用上面電極５０を形成する（図１：Ｓ１０５）。そして、当該分極用上面電極５０と犠牲層４０，４１とを電界印加回路５１で接続し、パルス電界を印加する（図１：Ｓ１０６）。これにより、分極用上面電極５０と犠牲層４０，４１との間、特に分極用上面電極５０と犠牲層４０との間の圧電薄膜１０が分極処理される。
ここで、犠牲層４０は、図３（Ｂ）に示すように、圧電駆動領域よりも広く形成されているので、圧電薄膜１０における圧電駆動領域およびこの周辺の領域を確実に分極処理することができる。これにより、単に下部電極を用いた方法よりも、分極される領域が広くなるので、特性の良い圧電デバイスを製造することができる。
また、分極用上面電極５０と犠牲層４０，４１を用いて、支持基板３０Ｂを介することなく、分極処理を行うことができるので、支持基板３０Ｂを介する方法よりも、低い電位差で処理を行うことができる。例えば、ＬＴ基板ではＺカット品で分極するために必要な電位差は２２ｋＶ／ｍｍであるが、圧電薄膜１０の厚みが１μｍとし支持基板の厚みが３００μｍとする場合で従来の支持基板３０Ｂを介する方法では、６６００Ｖを印加しなければならない。しかしながら、本実施形態の方法を用いることで、２２Ｖを印加すればよい。さらに、ＬＴ基板のＺ軸が８０°傾いた場合には、この５．８倍の電圧印加が必要となるが、本実施形態の方法を用いることで、印加電圧を低く抑えることができる。これにより、安全性を向上することができ、安全性を保護する大規模な設備を用意する必要もなくなる。
また、パルス状の電界を印加することで、犠牲層４０，４１を形成する金属や導電体が圧電薄膜１０に拡散するマイグレーションを抑制することができる。これにより、圧電薄膜１０のＱ値の劣化を防止することができる。
また、上述のように複数の圧電駆動領域に対応する犠牲層４０が犠牲層４１で接続されているので、複数の犠牲層４０、すなわち複数の圧電駆動領域に対して同時に電界印加を行うことができる。これにより、それぞれの犠牲層４０に対して電界印加するよりも、大幅に生産性を向上することができる。
また、分極用上面電極５０を液状導電体で形成することで、電極の形成が容易になる。さらに、液状導電体を、所定の粘度を有する材質にすることで、圧電薄膜１０に部分的に微細な穴が存在していても、下部電極２０に短絡することなく、確実に分極処理を行うことができる。
次に、分極用上面電極５０を除去する（図１：Ｓ１０７）。この際、分極用上面電極５０が液状電極であるので、除去が容易になる。
次に、図３（Ｂ）に示すように、清浄化した圧電薄膜１０の表面１３上に、上部電極６０やバンプパッド６１等の上面電極パターンを形成する（図１：Ｓ１０８）。
次に、図４（Ａ）に示すように、上面電極パターンが形成された圧電薄膜１０の表面にレジスト膜７０を形成する（図１：Ｓ１０９）。そして、フォトリソグラフィ技術を用いて、図４（Ｂ）に示すように、犠牲層４０，４１を除去するためのエッチング窓７１をレジスト膜７０に形成する（図１：Ｓ１１０）。なお、図４では、エッチング窓を犠牲層４０の箇所にのみ形成しているが、犠牲層４１における隣り合う圧電デバイス間となる位置にさらにエッチング窓を形成するようにしてもよい。
次に、エッチング窓７１を介して、図４（Ｃ）に示すように、犠牲層４０，４１を除去する。これにより、単体の薄膜型圧電デバイスの下部電極２０および上部電極６０が形成される領域に対応する犠牲層４０が形成された空間は、空乏層８０となる（図１：Ｓ１１１）。そして、このような犠牲層４０，４１の除去を行った後、図４（Ｄ）に示すようにレジスト膜７０の除去を行う（図１：Ｓ１１２）。
次に、図５（Ａ）に示すように、バンプパッド６１上にバンプ９０を形成する（図１：Ｓ１１３）。そして、図５（Ｂ）に示すように、マルチ状態から個別の薄膜型圧電デバイスを切り出す。このようにして薄膜型圧電デバイスを形成する。
このような製造方法を用いることで、上述の製造フロー中に記載した各種効果とともに、次の効果も得ることができる。すなわち、圧電駆動領域の下方の空間を生成するための犠牲層を分極用電極に使用することで、新たに分極用の電極を形成することなく、分極処理を行うことができる。また、下部電極が無い圧電デバイスに対しても、確実に分極処理を行うことができる。また、接合層を絶縁材料で形成することで拡散防止層として機能するので、上述のマイグレーションをより効果的に抑制することができる。
次に、第２の実施形態に係る圧電デバイスの製造方法について、図を参照して説明する。
図６は、本実施形態の薄膜型圧電デバイスの製造方法を示すフローチャートである。
図７、図８は、本実施形態に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。
本実施形態の圧電デバイスの製造方法では、拡散防止層４５の形成方法、犠牲層４０，４１の形成方法、接着層３０Ａの形成方法が異なるものであり、以下のフローは、第１の実施形態に示したフローと同じである。したがって、以下の説明では、支持基板３０Ｂ’を接合する工程までを説明する。
まず、図７（Ａ）に示すように、圧電単結晶基板１に対して水素イオンを注入することで、イオン注入層１００を形成する。この製造方法は、第１の実施形態と同じ方法を用いればよい。
次に、図７（Ｂ）に示すように、圧電単結晶基板１のイオン注入層１００側の裏面１２上に、絶縁性材料からなる拡散防止層４５を形成し（図６：Ｓ１２１）、さらに当該拡散防止層４５上に下部電極２０を形成する（図６：Ｓ１２２）。ここで、拡散防止層４５の材質としては、例えば、ＳｉＮ，ＳｉＣ，ＴａＮ，ＴｉＮ，ＷＮ，Ｔａを用いるとよい。なお、下部電極２０の材質は、第１の実施形態と同様のものでよい。
次に、図７（Ｃ）に示すように、下部電極２０が形成された拡散防止層４５の表面に、犠牲層４０，４１をパターン形成する（図６：Ｓ１２３）。ここで、犠牲層４０，４１の材質としては、第１の実施形態と同様に、Ｃｕ，Ａｌ，Ｎｉなどの金属でよく、さらには、導電ペーストを用いてもよい。そして、形成方法としては、スパッタ成膜、ＥＢ蒸着、ＣＶＤ法、印刷法等を材質に応じて適宜用いればよい。さらに、パターニング方法としては、ウエットエッチング、ドライエッチング、リフトオフ、メタルマスク印刷等を材質に応じて適宜用いればよい。
次に、図７（Ｄ）に示すように、絶縁体からなる接合層３０Ａを形成し、当該接合層３０Ａの表面が平坦化されるように、ＣＭＰ等により研磨を行う（図６：Ｓ１２４）。接合層３０Ａの材質についても、第１の実施形態と同様のものを用いればよい。
次に、図７（Ｅ）に示すように、Ｓｉ等からなる支持基板３０Ｂ’を接合層３０Ａに対して直接接合する（図６：Ｓ１２５）。この接合方法についても、第１の実施形態と同様の方法を用いればよい。
このように、圧電単結晶基板１、拡散防止層４５、下部電極２０、犠牲層４０，４１、接合層３０Ａ、支持基板３０Ｂ’からなる複合体を形成した後、第１の実施形態と同様の工程（図６のＳ１０４のフロー以降、および図８参照）を処理することで、圧電デバイスを製造することができる。
この際、本実施形態のように、拡散防止層を設けることで、下部電極２０および犠牲層４０，４１を形成する金属が圧電薄膜１０に拡散することを、より確実に防止することができる。これにより、より特性の良い圧電デバイスを製造することができる。
なお、上述の説明では、Ｆ−ＢＡＲ用のデバイスを例に説明したが、他の圧電デバイスに対しても、本発明の製造方法を適用することができる。
第１の実施形態の薄膜型圧電デバイスの製造方法を示すフローチャートである。 図１に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 図１に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 図１に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 図１に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 第２の実施形態の薄膜型圧電デバイスの製造方法を示すフローチャートである。 図６に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 図６に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。
符号の説明
１−圧電単結晶基板、１０−圧電薄膜、１２−圧電単結晶基板１の裏面、１３−圧電薄膜の表面、２０−下部電極、３０Ａ−接合層、３０Ｂ−支持基板、３０１Ｂ−母体基板、３０２Ｂ−支持層、４０，４１−犠牲層、４５−拡散防止層、５０−分極用上面電極、６０−上部電極、６１−バンプパッド、７０−レジスト膜、７１−エッチング窓、８０−空乏層、９０−バンプ、１００−イオン注入層、

Claims (7)

  1. 圧電基板にイオンを注入することで、イオン注入層を形成するイオン注入工程と、
    イオン注入層が形成された圧電基板を加熱することにより前記圧電基板から圧電薄膜を剥離形成する加熱剥離工程と、
    該剥離形成された圧電薄膜に対して電界を印加することで、前記圧電薄膜を分極させる分極工程と、
    を有する、圧電デバイスの製造方法であって、
    前記圧電基板のイオン注入層側に、導電性の犠牲層が形成された支持基板を設置する支持基板設置工程を有し、
    前記分極工程は、前記電界を印加する電極に前記犠牲層を用いる圧電デバイスの製造方法。
  2. 圧電基板にイオンを注入することで、イオン注入層を形成するイオン注入工程と、
    イオン注入層が形成された圧電基板を加熱することにより前記圧電基板から圧電薄膜を剥離形成する加熱剥離工程と、
    該剥離形成された圧電薄膜に対して電界を印加することで、前記圧電薄膜を分極させる分極工程と、
    を有する、圧電デバイスの製造方法であって、
    前記圧電基板のイオン注入層側に、導電性の犠牲層を形成する犠牲層形成工程と、
    剥離後の前記圧電薄膜を支持する支持層を、前記犠牲層が形成された前記圧電基板表面に形成する支持層形成工程と、を有し、
    前記分極工程は、前記電界を印加する電極に前記犠牲層を用いる圧電デバイスの製造方法。
  3. 前記犠牲層は、前記圧電薄膜に形成される圧電駆動領域よりも広い面積で形成されている、請求項１または請求項２に記載の圧電デバイスの製造方法。
  4. 前記分極工程は、前記電界としてパルス電界を印加する、請求項１〜請求項３のいずれかに記載の圧電デバイスの製造方法。
  5. 前記圧電基板のイオン注入層側の面と前記犠牲層との間に、該犠牲層を形成する導電体が前記圧電基板側に拡散することを防止する拡散防止層を形成する工程を有する、請求項１〜請求項４のいずれかに記載の圧電デバイスの製造方法。
  6. 前記圧電基板は、圧電デバイスをマルチ状態で形成可能な大きさからなり、
    前記犠牲層は、各圧電デバイスに対応する領域毎に個々に形成されるとともに、各犠牲層は、短絡導電層によって短絡されている、請求項１〜請求項５のいずれかに記載の圧電デバイスの製造方法。
  7. 前記分極工程は、前記犠牲層に対向する電極として、前記圧電薄膜の前記犠牲層側の面と対向する面に塗布された液状導電体を用いる、請求項１〜請求項６のいずれかに記載の圧電デバイスの製造方法。
JP2008282568A 2008-10-31 2008-10-31 圧電デバイスの製造方法 Active JP4582235B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008282568A JP4582235B2 (ja) 2008-10-31 2008-10-31 圧電デバイスの製造方法
EP20090173490 EP2182560B1 (en) 2008-10-31 2009-10-20 Method for manufacturing piezoelectric device
US12/608,113 US9553253B2 (en) 2008-10-31 2009-10-29 Method for manufacturing piezoelectric device
US15/369,915 US10205085B2 (en) 2008-10-31 2016-12-06 Method for manufacturing piezoelectric device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008282568A JP4582235B2 (ja) 2008-10-31 2008-10-31 圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2010109950A JP2010109950A (ja) 2010-05-13
JP4582235B2 true JP4582235B2 (ja) 2010-11-17

Family

ID=41697780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008282568A Active JP4582235B2 (ja) 2008-10-31 2008-10-31 圧電デバイスの製造方法

Country Status (3)

Country Link
US (2) US9553253B2 (ja)
EP (1) EP2182560B1 (ja)
JP (1) JP4582235B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010000688B4 (de) * 2009-01-29 2018-08-02 Murata Manufacturing Co., Ltd. Verfahren zur Herstellung elnes Verbundsubstrats
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
KR101856060B1 (ko) * 2011-12-01 2018-05-10 삼성전자주식회사 체적 음향 공진기
JP5862368B2 (ja) * 2012-02-28 2016-02-16 株式会社村田製作所 圧電デバイスの製造方法
WO2014007808A1 (en) 2012-07-03 2014-01-09 Hewlett-Packard Development Company, L.P. Print head module
FR3051979B1 (fr) * 2016-05-25 2018-05-18 Soitec Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat
CN107910750B (zh) * 2017-06-28 2021-04-16 超晶科技（北京）有限公司 一种半导体激光器材料的制备方法
DE102018107489B4 (de) * 2018-03-28 2019-12-05 RF360 Europe GmbH BAW-Resonator mit verbesserter Kopplung, HF-Filter, das einen BAW-Resonator umfasst, und Verfahren zum Herstellen eines BAW-Resonators
CN109665488A (zh) * 2018-12-29 2019-04-23 杭州士兰集成电路有限公司 Mems器件及其制造方法
US11527700B2 (en) * 2019-12-20 2022-12-13 Vanguard International Semiconductor Singapore Pte. Ltd. Microphone device with single crystal piezoelectric film and method of forming the same
DE112021000498T5 (de) * 2020-01-10 2022-11-24 Ngk Insulators, Ltd. Piezoelektrisches Vibrationssubstrat und piezoelektrisches Vibrationselement
TWI751524B (zh) * 2020-04-10 2022-01-01 馗鼎奈米科技股份有限公司 壓電薄膜之電極化方法
CN111900949A (zh) * 2020-06-24 2020-11-06 杭州见闻录科技有限公司 一种薄膜体声波谐振器及其制作工艺
CN114553163B (zh) * 2022-04-28 2022-09-06 深圳新声半导体有限公司 体声波谐振器的制造方法
US11689171B2 (en) * 2022-11-18 2023-06-27 Shenzhen Newsonic Technologies Co., Ltd. Bulk acoustic wave resonator and fabrication method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130336A (ja) * 1994-10-31 1996-05-21 Nec Corp 圧電トランスの分極方法
JPH08274573A (ja) * 1995-03-29 1996-10-18 Olympus Optical Co Ltd マイクロ圧電振動子、その製法及び圧電トランスデューサ
JP2001111371A (ja) * 1999-08-03 2001-04-20 Ngk Spark Plug Co Ltd ラダー型圧電セラミックフィルタの製造方法
JP2002534886A (ja) * 1998-12-30 2002-10-15 タレス 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP2005333619A (ja) * 2004-04-20 2005-12-02 Toshiba Corp 薄膜圧電共振器及びその製造方法
JP2007043054A (ja) * 2005-03-04 2007-02-15 Sony Corp 圧電素子及びその製造方法
JP2007228319A (ja) * 2006-02-24 2007-09-06 Ngk Insulators Ltd 圧電薄膜デバイス及び当該圧電薄膜デバイスの製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590859A (ja) 1991-09-27 1993-04-09 Murata Mfg Co Ltd 圧電共振子の製造方法
US5875053A (en) * 1996-01-26 1999-02-23 Sdl, Inc. Periodic electric field poled crystal waveguides
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP3846406B2 (ja) * 2002-01-10 2006-11-15 株式会社村田製作所 電子部品、その製造方法、それを用いたフィルタおよびデュプレクサならびに電子通信機器
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
JP3774782B2 (ja) * 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
FR2914492A1 (fr) * 2007-03-27 2008-10-03 Soitec Silicon On Insulator Procede de fabrication de structures avec couches ferroelectriques reportees.
CN102569640B (zh) * 2007-12-25 2014-11-05 株式会社村田制作所 复合压电基板的制造方法
US8278802B1 (en) * 2008-04-24 2012-10-02 Rf Micro Devices, Inc. Planarized sacrificial layer for MEMS fabrication
JP4821834B2 (ja) * 2008-10-31 2011-11-24 株式会社村田製作所 圧電性複合基板の製造方法
JP5353897B2 (ja) * 2008-12-10 2013-11-27 株式会社村田製作所 圧電性複合基板の製造方法、および圧電素子の製造方法
JP5212484B2 (ja) * 2009-01-15 2013-06-19 株式会社村田製作所 圧電デバイスおよび圧電デバイスの製造方法
DE112010000688B4 (de) * 2009-01-29 2018-08-02 Murata Manufacturing Co., Ltd. Verfahren zur Herstellung elnes Verbundsubstrats
DE112010002856B4 (de) * 2009-07-07 2021-10-28 Murata Manufacturing Co., Ltd. Vorrichtung für elastische Wellen und Verfahren zur Herstellung einer solchen Vorrichtung
JP5229399B2 (ja) * 2009-10-30 2013-07-03 株式会社村田製作所 圧電デバイスの製造方法
WO2011065317A1 (ja) * 2009-11-26 2011-06-03 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法
WO2011099381A1 (ja) * 2010-02-09 2011-08-18 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
EP2690782B1 (en) * 2011-03-22 2020-09-09 Murata Manufacturing Co., Ltd. Piezoelectric device and manufacturing method for piezoelectric device
EP2738939B1 (en) * 2011-07-29 2018-12-05 Murata Manufacturing Co., Ltd. Piezoelectric device and method of manufacturing piezoelectric device
WO2013031617A1 (ja) * 2011-08-26 2013-03-07 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
WO2013031724A1 (ja) * 2011-09-01 2013-03-07 株式会社村田製作所 圧電バルク波装置及びその製造方法
WO2013031725A1 (ja) * 2011-09-01 2013-03-07 株式会社村田製作所 圧電バルク波装置及びその製造方法
CN103765769B (zh) * 2011-09-01 2016-12-28 株式会社村田制作所 压电体波装置及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130336A (ja) * 1994-10-31 1996-05-21 Nec Corp 圧電トランスの分極方法
JPH08274573A (ja) * 1995-03-29 1996-10-18 Olympus Optical Co Ltd マイクロ圧電振動子、その製法及び圧電トランスデューサ
JP2002534886A (ja) * 1998-12-30 2002-10-15 タレス 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法
JP2001111371A (ja) * 1999-08-03 2001-04-20 Ngk Spark Plug Co Ltd ラダー型圧電セラミックフィルタの製造方法
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP2005333619A (ja) * 2004-04-20 2005-12-02 Toshiba Corp 薄膜圧電共振器及びその製造方法
JP2007043054A (ja) * 2005-03-04 2007-02-15 Sony Corp 圧電素子及びその製造方法
JP2007228319A (ja) * 2006-02-24 2007-09-06 Ngk Insulators Ltd 圧電薄膜デバイス及び当該圧電薄膜デバイスの製造方法

Also Published As

Publication number Publication date
EP2182560A3 (en) 2011-08-31
EP2182560A2 (en) 2010-05-05
US20170125662A1 (en) 2017-05-04
US20100112233A1 (en) 2010-05-06
US9553253B2 (en) 2017-01-24
US10205085B2 (en) 2019-02-12
EP2182560B1 (en) 2013-01-16
JP2010109950A (ja) 2010-05-13

Similar Documents

Publication Publication Date Title
JP4582235B2 (ja) 圧電デバイスの製造方法
JP4204649B2 (ja) 半導体装置の作製方法
JP5283699B2 (ja) 双極型静電チャック
JP5510465B2 (ja) 圧電デバイス、圧電デバイスの製造方法
TWI325627B (ja)
US9197184B2 (en) Method for manufacturing piezoelectric device
KR100731244B1 (ko) 피흡착물의 처리 방법 및 정전 흡착 방법
JPH10189474A (ja) お互いに接触している１つの構造体を構成する少なくとも２つの構成材料をイオン注入により分離するためのプロセス
JP2005303218A (ja) 半導体装置およびその製造方法
TWI423313B (zh) 半導體裝置的製造方法
JP2001230256A (ja) 半導体素子接着層構造および構造形成プロセス
JP6665776B2 (ja) スイッチング素子及びスイッチング素子の製造方法
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
JP3318813B2 (ja) 多層配線形成方法
JP2006186334A (ja) 被吸着物の処理方法及び静電吸着方法
JP2006121092A (ja) Ｓｏｉ基板、その製造方法、そしてｓｏｉ基板を用いた浮遊構造体の製造方法
JP5575217B2 (ja) 半導体装置の製造方法
WO2023162264A1 (ja) 半導体装置の製造方法、及び半導体装置
WO2016157820A1 (ja) スイッチング素子、半導体装置、及びスイッチング素子の製造方法
JP2011029526A (ja) 複合基板の製造方法
TW202232650A (zh) 靜電夾盤、其製造方法及基板固定裝置
CN102301431A (zh) 阳极化薄膜结构的电连接
JP2000208618A (ja) 半導体装置の製造方法および半導体装置
JP6298312B2 (ja) 半導体装置の製造方法
KR100440476B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Ref document number: 4582235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3