JP4379943B2 - 半導体基板の製造方法および半導体基板製造装置 - Google Patents
半導体基板の製造方法および半導体基板製造装置 Download PDFInfo
- Publication number
- JP4379943B2 JP4379943B2 JP09998999A JP9998999A JP4379943B2 JP 4379943 B2 JP4379943 B2 JP 4379943B2 JP 09998999 A JP09998999 A JP 09998999A JP 9998999 A JP9998999 A JP 9998999A JP 4379943 B2 JP4379943 B2 JP 4379943B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- peeling
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、半導体層表面の平坦化に考慮を払った半導体基板の製造方法、並びに半導体層表面の平坦化に有用な半導体基板製造装置に関するものである。
【0002】
【発明が解決しようとする課題】
絶縁膜上にシリコン単結晶層を配置したSOI(Silicon On Insulator)基板は、高耐圧デバイス、高速低消費電力デバイス、半導体センサ等の多様なデバイス形成用基板として注目されており、より信頼性の高い基板開発が進められている。SOI基板の加工法としては、バルクシリコン基板中に酸素イオンを注入し、熱処理により注入酸素と基板シリコンとを反応させることで埋込酸化膜を形成するSIMOX(Separation by Implanted Oxygen)法と、2枚のシリコン基板を酸化膜を介して貼り合わせ、一方の基板を薄膜化することでSOI構造を形成する貼り合わせ法が用いられている。これらの手法のうち、貼り合わせ法においては、貼り合わせ後に一方の基板を所望のSOI膜厚まで薄膜化する工程が必要であり、そのために研削・研磨法やウェットエッチング法、基板剥離法等が検討されている。
【0003】
特開平5−211128号公報、特開平7−215800号公報、特開平10−50628公報等に記載の基板剥離法は、予め貼り合わせる一方の基板中に水素もしくは希ガスをイオン注入し、貼り合わせ後の熱処理によってイオン注入層で剥離させることで所望のSOI膜厚に加工しようとする技術である。この基板剥離方式においては、イオン注入工程での注入深さバラツキが小さいことにより研削・研磨方式に比較し高精度のSOI膜厚加工が可能であることや、研削・研磨方式では薄膜化対象の基板のほとんどの部分を廃棄していたのに対して、基板剥離後に剥離した一方の基板を再利用可能であるといった点から基板コストの低減が可能であると期待される技術である。
【0004】
しかしながら、基板剥離方式の課題の一つに剥離面の表面平坦化工程の検討が挙げられる。特開平5−211128号公報、特開平7−215800号公報、特開平10−50628号公報においては、剥離したSOI層の表面を研磨により平坦化加工することでバルク基板と同等レベルの平坦性を実現することを提案している。ただし、最終的に研磨法により基板を加工する関係上、SOI膜厚の加工精度は研磨による加工精度に律速されることになり、その加工精度が悪化することになる。また、半導体基板としてシリコンに代わりSiCやダイアモンドを用いた場合にも基板剥離現象を生じさせることは可能であるが、剥離面を平坦化する上ではSiCやダイアモンドはシリコンに比較し硬度も高く、現状の研磨技術では十分な平坦性は得られない。このため、研磨工程を用いることなく剥離面の平坦加工を実現する手法の開発が不可欠となっている。
【0005】
そこで、本発明においては、基板剥離方による剥離面の平坦化を素子形成用半導体層の膜厚均一性を高めながら実現可能になる基板剥離法による半導体基板の製造方法、並びに剥離面の平坦化のために有用な半導体基板製造装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
請求項1に記載した半導体基板の製造方法によれば、イオン注入工程、貼り合わせ工程、剥離熱処理工程を経ることにより、支持基板(2)上に半導体層用基板(5)から剥離された状態の半導体層(4)が接合された状態となる。平坦化熱処理工程では、剥離した半導体層(4)の剥離面(4a)もしくは支持基板 (2)及び半導体層(4)全体が熱処理され、これにより剥離面(4a)の平坦性が高められる。このように基板剥離方式で形成された半導体層(4)の剥離面(4a)の平坦化を熱処理のみで行い得る結果、研磨による平坦化手法に比べて、平坦化のための工程を容易に実行できると共に、半導体層(4)の膜厚均一性を高め得るようになる。
また、平坦化熱処理工程では、半導体層(4)が接合された支持基板(2)の他に、剥離熱処理工程の実行に応じて半導体層(4)が分離された半導体層用基板(5)も同じ熱処理雰囲気に残置されるようになる。このため、特に、イオン注入工程で水素が注入される構成であった場合には、半導体材料のエッチング反応を生じさせる水素が上記半導体層用基板(5)からも供給されることになり、平坦化処理をより効率的に進めることが可能となる。
そして、剥離熱処理工程並びに平坦化熱処理工程を同一の熱処理装置により連続的に行う場合において、剥離熱処理工程にて半導体層用基板(5)が剥離した時点を、その剥離に伴い発生する音に基づいて確実に検出して、平坦化処理工程へ円滑に移行できることになる。この場合、半導体層用基板(5)から脱離した水素を有効に活用するためには、剥離直後に連続して平坦化熱処理工程を行うことが望ましいものであり、従って、上述のように半導体層用基板(5)が剥離した時点を確実に検出して平坦化熱処理を開始する場合には、脱離した水素を剥離面(4a)の平坦化に効率的に利用できるようになる。
【0007】
請求項2記載の半導体基板の製造方法によれば、支持基板(2)を、これの上面に絶縁膜(3)を介して形成される半導体層(4)と同等の物理的特性を有した半導体材料により形成できるようになり、例えば、支持基板(2)及び半導体層(4)間の熱膨脹係数の相違に起因した歪み応力の発生を未然に防止可能となる。
【0008】
請求項3記載の半導体基板の製造方法によれば、熱処理により剥離現象を引き起こす材料である水素もしくはヘリウム、アルゴン等の希ガスをイオン注入することで剥離面となるイオン注入層(5)を形成し、その後の貼り合わせ工程及び剥離熱処理工程により、膜厚均一性の高い半導体層(4)を支持基板2上に接合させることが可能となる。
【0009】
請求項4記載の半導体基板の製造方法によれば、貼り合わせ工程に先立って、支持基板(2)及び半導体層用基板(5)の表面に自然酸化膜が形成されて親水化された状態となる。これにより両基板(2、5)の貼り合わせ面にOH基が付着するため、その後に実施する貼り合わせ工程において両者間で水素結合を形成することが可能となり、強固な基板貼り合わせが実現する。
【0010】
請求項5記載の半導体基板の製造方法によれば、剥離熱処理工程などの実行により、支持基板(2)上に半導体層用基板(5)から剥離された状態の半導体層(4)が接合された状態で、平坦化熱処理工程において、剥離熱処理工程より高温の熱処理が施されることにより、特に、イオン注入工程で水素が注入される構成であった場合には、剥離時に半導体層用基板(5)中から脱離した水素と剥離面の半導体材料(例えばシリコン)とが反応することでエッチングされ、表面の平坦化が進む。また、剥離温度より高温の処理を施すことでイオン注入層(5)に残存する水素を脱離し、その水素を上記半導体材料との反応基として作用させてエッチングを促進することが可能となる。
【0013】
請求項6記載の半導体基板の製造方法によれば、平坦化熱処理工程においては、別途に準備された補助基板(8)上の水素化アモルファスシリコン層(9)を剥離面(4a)に密着させた状態で熱処理が行われるため、その水素化アモルファスシリコン層(9)から水素が脱離して剥離面(4a)と反応することでエッチング作用が進み平坦性を向上させることが可能である。特に、水素化アモルファスシリコン層(9)中の水素分布は膜中でほぼ一様で、プロセス条件によっては1021atoms/cm3以上の高水素濃度となるため、イオン注入層(6)に比べて多量の水素を比較的容易に貯えることが可能であり、水素の供給源として有用となる。
【0014】
請求項7記載の半導体基板の製造方法によれば、少なくとも平坦化熱処理工程において、その熱処理雰囲気に水素もしくは水素を含んだ混合ガスが導入されるから、剥離面(5a)において水素との反応が進み、エッチング作用による平坦性の向上が可能となる。
【0015】
請求項8記載の半導体基板の製造方法によれば、剥離熱処理工程以降において、剥離面(4a)の研磨処理が平坦化熱処理工程での熱処理と併用されることにより、剥離面(5a)の平坦化が促進される。研磨処理のための工程と平坦化熱処理工程はどちらを先に行っても問題はなく、いずれの場合であっても研磨処理のみで所望の平坦性を得る場合に比較して研磨処理時間が短縮されるため、半導体層(4)の膜厚バラツキの低減が可能となる。
【0034】
請求項9記載の半導体基板製造装置によれば、剥離用のイオン注入層(6)を形成した半導体層用基板(5)と支持基板(2)とを貼り合わせた後に、剥離熱処理工程及び剥離面の平坦化のための工程を行う場合、熱処理機能を有する装置で減圧雰囲気もしくは気体雰囲気を制御可能となり、また、剥離時に発生する剥離音を検出する機能があるため、剥離熱処理工程と剥離面の平坦化のための工程の制御を容易に行い得るようになる。
【0035】
請求項30記載の半導体基板製造装置によれば、剥離熱処理工程もしくは剥離面を平坦化するための平坦化熱処理工程時において、水素もしくは水素を含む混合ガスを用いることで剥離表面の平坦化が可能となる。
【0036】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態について図1ないし図3を参照しながら説明する。
【0037】
図1は、本発明によるSOI基板の製造方法の基本部分の工程フローを模式的に示す図であり、特に、図1(d)には、最終的に得られるSOI基板1(本発明でいう半導体基板に相当)の模式的な断面構造が示されている。この図1(d)において、SOI基板1は、単結晶シリコン基板よりなる支持基板2上に埋込酸化膜3(本発明でいう絶縁膜に相当)を介して素子形成用の単結晶シリコンよりなるSOI層4(本発明でいう半導体層に相当)を形成した構造となっている。
【0038】
上記構造のSOI基板1の製造方法について、図1に基づいて説明する。
【0039】
図1(a)に示すように、最終的に前記埋込酸化膜3となる表面酸化膜2aを例えば熱酸化により形成した状態の支持基板2(実際にはウェハ形態である)を準備すると共に、単結晶シリコン基板よりなる半導体層用基板としての注入基板5(実際にはウェハ形態である)を準備し、この注入基板5に対し水素イオンを所定エネルギーで注入するというイオン注入工程を実行する。これにより、注入基板5には、その表面から所定深さの位置にイオン注入層6が形成される。なお、注入基板5上には予め熱酸化もしくはPVD、CVD法等により酸化膜7を形成しておく。この酸化膜7はイオン注入によりシリコン中への混入が懸念される重金属汚染に対する保護膜の働きをする。後工程においてイオン注入層6部分で剥離を起こさせるためには、水素イオンの加速電圧40〜200kVであった場合、イオンドーズ量は1×1016atoms/cm2 以上、好ましくは5×1016atoms/cm2 以上必要である。このことを注入される水素のピーク濃度で言い換えれば、1×1021atoms/cm3 以上、好ましくは4×1021atoms/cm3 以上必要である。また、加速電圧の大きさに応じて水素の注入深さが変化し、注入基板5において最終的に剥離する位置が変化するため、所望するSOI層4の膜厚に合わせて加速電圧を選択することになる。
【0040】
次に、図1(b)に示すように、注入基板5のイオン注入側の面と支持基板2の酸化膜2a側の面とを貼り合わせるという貼り合わせ工程を行う。この場合、貼り合わせ界面に位置する酸化膜2a及び酸化膜7の双方を、SOI構造に必要な埋込酸化膜3として利用することが可能であるが、本実施例では図1(b)に示すように、注入基板5側の酸化膜7からの汚染の混入を阻止するために、貼り合わせ工程に先立って当該酸化膜7を完全に除去している。ただし、酸化膜7の表面をウェットもしくはドライエッチングすることにより付着汚染物を除去することも可能であるから、注入基板5側の酸化膜7を埋込酸化膜3とすることが可能であり、この場合には、支持基板2側の酸化膜2aは必要に応じて設ければ良いことになる。
【0041】
なお、貼り合わせ工程において良好な貼り合わせ状態を実現するためには、支持基板2及び注入基板5の各貼り合わせ面を親水化することが望ましい。このような親水化を行う場合、例えば、まず、両基板2及び5を120℃程度に加温されたH2 SO4 :H2 O2 =4:1溶液(本発明でいう酸性溶液に相当)中に20分間ほど保持することにより、それらの表面に自然酸化膜を形成し、その後の流水洗浄とスピン乾燥を行うことにより表面にOH基(シラノール基)を付着させる。この状態で各基板2及び5を密着させると、OH基及び水分子の水素結合による接着作用によって両者が強固に貼り合わされるようになる。また、貼り合わせ前に、基板2及び5の貼り合わせ面に純水を吹き付ける洗浄工程を追加してパーティクルを除去することにより、貼り合わせ後のパーティクルに起因するボイドの発生を低減することが可能となる。なお、上記貼り合わせ工程の雰囲気は大気中であっても減圧雰囲気やガス雰囲気であっても構わない。ただし、貼り合わせ界面でのエア残留によるボイドを抑制する上では減圧雰囲気で行うことが望ましい。
【0042】
次に、図1(c)に示すように、上記のように貼り合わされた支持基板2及び注入基板5の一体物に対して熱処理を施すという剥離熱処理工程を行い、注入基板5をイオン注入層6により形成される欠陥層領域部分で剥離させる。この工程では、熱処理に応じて注入基板5のイオン注入層6内の水素がガス化し、これに伴う圧力上昇によって注入基板5がその水素注入ピーク付近で剥離されるものである。これにより、支持基板2側に埋込酸化膜3を介してSOI層4が接合した状態のSOI基板1の原形が形成される。なお、上記のような剥離現象を得るためには、400〜600℃程度の熱処理温度が必要である。また、上記剥離熱処理工程は、電気炉を用いても、ランプ加熱炉やレーザー照射による加熱装置を用いても可能であり、雰囲気についても大気圧下でN2 やO2 、Ar等のガス雰囲気で行っても、真空ポンプを用いて減圧雰囲気中で熱処理を行うことによっても良いものである。
【0043】
そして、本実施例では、上述した剥離熱処理工程に引き続いて、これと同じ熱処理装置を利用した平坦化熱処理工程を実行する構成としている。
即ち、図2には、熱処理温度を変えた場合のSOI層4の剥離面4aのRa値(中心線平均表面粗さ)の変化を、その剥離面4aの500nm□領域についてAFM(原子力間顕微鏡)で分析した結果が示されている。この図2からは、熱処理温度が1000℃程度までの領域では、その温度が高くなるのに伴い剥離面4aの平坦性が次第に向上していくことが分かる。そこで、本実施例では、剥離熱処理工程に引き続いて、熱処理温度を高めた状態の平坦化熱処理工程を同一の熱処理装置を用いて連続的に実行することにより、注入基板5の剥離面4aの平坦性を高めるようにしている。
【0044】
具体的には、例えばランプ加熱炉を利用して剥離熱処理工程及び平坦化熱処理工程を行う場合には、それらの熱処理工程を図3に示すような熱プロファイルにて連続的に実行する。この図3に示す熱プロファイルにおいて、実際の剥離現象は基板温度の昇温過程において発生するものであり、400〜600℃程度まで温度が上がった時点で短時間の反応として生じる。従って、剥離現象は400〜600℃付近で発生し、その後に平坦化熱処理工程において、さらに基板温度が高められることになる。この高温熱処理の過程で、剥離時に基板内から放出した水素ガスや、剥離後に分離された注入基板5側並びに剥離したSOI層4の表面から脱離した水素ガスが剥離面4a付近に充満する。その結果、水素ガスとシリコンが反応し剥離面4a表面のエッチング作用が生じることで平坦化が進むと考えられる。つまり、剥離温度(400〜600℃)以上に昇温する場合には、反応基となる水素ガスの脱離とエッチング反応の促進を引き起こしていると考えられる。図2に示すように、処理温度が800℃の場合と1000℃の場合で剥離面4a表面の平坦性がほぼ同等なのは、800℃処理の状態でシリコン内部の水素がほほ脱離しつくし、それ以上の熱エネルギーを与えても、反応基となる水素がそれほど供給されないためではないかと考えられる。
【0045】
この場合、剥離熱処理工程において雰囲気ガスとして水素もしくは水素を混入したガスを用いることにより、剥離したシリコン表面のエッチング効果を一段と高めることが可能となる。また、平坦化熱処理工程においては、ランプ加熱炉やレーザ照射による加熱装置などを用いて剥離面5aに熱処理を施す方法や、電気炉などを用いて支持基板2及びSOI層4の全体に熱処理を施す方法を採用できる。
【0046】
なお、実際には、上記のような剥離熱処理工程及び平坦化熱処理工程を行った後に、SOI層4と支持基板2との接合面における接合強度を強化するために、1000℃以上、好ましくは1150℃以上の熱処理を60〜120分間程度行う。接合強化用の熱処理は減圧雰囲気であっても、N2 、O、Ar等のガス雰囲気であってもよい。また、上記のような剥離熱処理工程、平坦化熱処理工程、接合強化熱処理工程は各々別々に行うことも可能であるが、組み合わせて一度の熱処理により行うようにしている。
【0047】
このように構成した本実施例によれば、イオン注入層6を利用した基板剥離方式で形成されたSOI層4の剥離面4aの平坦化を熱処理のみで行い得る結果、研磨による平坦化手法に比べて、平坦化のための工程を容易に実行できると共に、SOI層4の膜厚均一性を高め得るようになる。
【0048】
また、貼り合わせ工程に先立って、支持基板2及び注入基板5の表面に、酸性溶液であるH2 SO4 :H2 O2 =4:1溶液を利用して自然酸化膜を形成する構成としたから、その後に実施される貼り合わせ工程においては、支持基板2及び注入基板5を水素結合により強固に貼り合わせることができて品質信頼性が向上するようになる。
【0049】
剥離熱処理工程の実行により、支持基板2上に注入基板5から剥離された状態のSOI層4が接合された状態で、平坦化熱処理工程において、当該剥離熱処理工程より高温の熱処理を施す構成としたから、SOI層4におけるイオン注入層5部分に残存する水素をも脱離させて、剥離面4aのエッチング(平坦化)に寄与させ得るようになり、そのエッチングを促進することが可能となる。
【0050】
剥離熱処理工程及びこれに引き続く平坦化熱処理工程を同一の熱処理装置を用いて連続的に実行する構成としたから、その平坦化熱処理工程においては、SOI層4が接合された状態の支持基板2の他に、剥離熱処理工程の実行に応じてSOI層4が分離された注入基板5も同じ熱処理雰囲気に残置されることになる。このため、シリコンのエッチング反応を生じさせる水素が上記注入基板5からも供給されることになり、平坦化処理をより効率的に進めることが可能となる。
【0051】
なお、剥離面4aの平坦化に関しては、平坦化熱処理工程のみで達成するだけではなく、剥離後に剥離面4aの研磨処理を行った上で平坦化熱処理工程を上述同様に行った場合でも、或いは、平坦化熱処理工程以降の工程において研磨処理を行った場合でも平坦性の悪化を引き起こすものではない。従って、研磨処理の実行に伴い懸念されるウェハ面内のSOI層の膜厚バラツキが悪化しない程度の研磨処理工程と平坦化熱処理工程とを組み合わせて実行する構成を採用した場合には、剥離面4aの平坦化が促進されることになり、この場合には、研磨処理のみで所望の平坦性を得る従来構成に比較して研磨処理時間が短縮されるため、SOI層4の膜厚バラツキの低減が可能となる。
【0052】
(第2の実施形態)
上記第1の実施形態に変更を加えた本発明の第2の実施形態について、図4、図5を参照しながら説明する。
前記第1の実施形態との相違点は、注入基板5における初期の水素濃度を変更する点である。水素濃度はイオン注入条件により決まる。図4に示すように、(a)加速電圧や(b)ドーズ量を制御することにより、注入された水素のピーク濃度は変化する。注入基板5での剥離現象はいずれの注入条件であっても、水素分布のピーク付近で生じるため、剥離時に発生する水素ガスは各々のピーク濃度に相当すると考えられる。
【0053】
そこで、水素ピーク濃度の異なる複数の注入基板5を試料として用意し、各試料に対し600℃・2分間の熱処理を施した場合において、その熱処理により剥離したSOI層4の剥離面4aのRa値の変化を、その剥離面4aの500nm□領域についてAFM(原子力間顕微鏡)で分析した結果を図5に示す。この図5からは、水素ピーク濃度が大きくなるほど、同じ熱処理であっても剥離面の表面平坦性の向上が見られる。つまり、剥離時及び剥離後に放出される水素ガスが多いほど、剥離したシリコン表面の水素ガスによる平坦化作用が顕著になることが分かる。従って、水素ピーク濃度は、剥離現象のしきい値(1×1021atoms/cm3 以上、好ましくは4×1021atoms/cm3 )以上が必要で、この第2の実施形態では、剥離面4aの平坦性を良好にするために、前記第1の実施形態の場合より高い水素ピーク濃度となるように水素ドーズ量や加速電圧を制御する構成としている。
【0054】
(第3の実施形態)
図6には本発明の第3の実施形態における工程フローの要部が模式的に示されており、以下これについて前記第1の実施形態と異なる部分のみ説明する。
第1の実施形態との違いは、剥離面4aの平坦化のための水素の供給源として、剥離用に水素を注入したイオン注入層6や、雰囲気ガスとして水素若しくは水素を混入したガスを用いるのではなく、図6に示すように、シリコン基板8(本発明でいう補助基板に相当)上に成膜した水素化アモルファスシリコン層9を用いる点にある。この水素化アモルファスシリコン層9は、一般的にはプラズマCVD法を用い、反応性ガスとして水素希釈のSiH4 ガスを流すことにより成膜する。
【0055】
即ち、図6(a)に示すように、剥離熱処理工程の実行により形成されたSOI基板1とは別に、水素化アモルファスシリコン層9を成膜したシリコン基板8を準備する。次いで図6(b)に示すように、SOI基板1におけるSOI層4の剥離面4aと、シリコン基板8の水素化アモルファスシリコン層9の表面とを密着させた状態とし、この状態で熱処理装置に持ち込んで平坦化熱処理を施す。このような熱処理に応じて、水素化アモルファスシリコン層9から水素が脱離し剥離面4a付近に局所的に高濃度の水素ガス雰囲気が形成されるため、水素ガスとシリコンの反応による剥離面4aのエッチング作用により平坦化が図られる(図6(c))。なお、水素化アモルファスシリコン層9の膜中水素濃度は102 3atoms/cm3 以上であり、イオン注入で形成する場合より、多量の水素含有層を深さ方向に広い範囲で容易に形成可能である。
【0056】
(第4の実施形態)
図7には本発明の第4の実施形態における工程フローが模式的に示されており、以下これについて前記第1の実施形態と異なる部分のみ説明する。
第1の実施形態と異なる点は、支持基板2上に、埋込酸化膜3用の表面酸化膜2a(図1参照)に代えて水素化アモルファスシリコン層10を成膜する成膜工程を実行し、この水素化アモルファスシリコン層10を剥離面4aの平坦化のための水素の供給源として利用するようにした点にある(図7(a))。この場合には、図7(b)に示す貼り合わせ工程において、注入基板5のイオン注入側の面と支持基板2のアモルファスシリコン層10側の面とを貼り合わせることになる。
【0057】
従って、この第4の実施形態では、注入基板5上に予め成膜した酸化膜7を除去することなく、埋込酸化膜3として用いる構造が適当であると考えられるが、支持基板2上の水素化アモルファスシリコン層10を熱酸化することによっても同様の構造を形成可能である。ただし、水素化アモルファスシリコン層10を熱酸化する際に水素が脱離することで水素濃度が低下することが懸念される点と、一般的にアモルファスシリコン酸化膜の膜質は単結晶シリコンの熱酸化膜に比較し安定していないといった点から、埋込酸化膜のためには、注入基板5上に成膜した酸化膜7を付着汚染物を除去した状態で用いることが好ましい。
【0058】
そこで、図7(b)に示す貼り合わせ工程において、注入基板5のイオン注入側の面である酸化膜7と支持基板2の水素化アモルファスシリコン層10側の面とを貼り合わせせた後に、図7(c)に示すような剥離熱処理工程を実行することで、水素化アモルファスシリコン層10上に酸化膜7による埋込絶縁膜3を介した状態でSOI層4を配置した構造のSOI基板11(本発明でいう半導体基板に相当)を形成する。ただし、水素化アモルファスシリコン層10表面の面粗度は大きい関係上、そのままでの貼り合せには不適当であるため、予め研磨により平坦化することで面粗度を向上させる必要がある。なお、この場合、研磨による水素化アモルファスシリコン層10の膜厚バラツキは、最終的に形成されるSOI基板1においてもデバイスの特性に影響を与えない領域であるため問題にはならず、貼り合せ可能なバルクシリコン基板と同等の面粗度(1μm□の領域のAFM評価でRa値が0.5nm以下)が得られれば良い。
【0059】
そして、上記のような剥離熱処理工程の実行後に。800〜1000℃程度の温度による平坦化熱処理工程を実行することで水素化アモルファスシリコン層10から水素を脱離させ、SOI層4の剥離面4aでのシリコンとのエッチング反応により、その剥離面4aの平坦化を達成する(図7(d))。
【0060】
尚、この場合において、平坦化熱処理工程を行う際に、SOI基板11におけるSOI層4の剥離面4aに対して、前記第3の実施形態で利用したシリコン基板8の水素化アモルファスシリコン層9を密着させた状態とし、この状態で熱処理装置に持ち込んで熱処理を施すようにしても良い。この構成によれば、水素化アモルファスシリコン層9及び10の両者が水素が供給源として作用するようになるから、剥離面4aの平坦化を確実に行い得る。
【0061】
(第5の実施形態)
図8には本発明の第4の実施形態における工程フローの要部が模式的に示されており、以下これについて前記第1の実施形態と異なる部分のみ説明する。
第1の実施形態との違いは、剥離面4aのための平坦化熱処理工程を減圧雰囲気下で行い、その表面に形成したおいた自然酸化膜12を除去することによって平坦化を実現しようとする点にある。即ち、図8(a)のように、剥離熱処理工程を実行して注入基板5をイオン注入層6部分で剥離した後に、自然酸化膜12を形成するための酸化膜形成工程を行う。具体的には、この酸化膜形成工程では、少なくともSOI層4の表面を120℃程度に加温したH2 SO4 :H2 O2 =4:1溶液で20分間ほど洗浄することにより、剥離面4a側に自然酸化膜12を形成する。なお、自然酸化膜12は、NH4 OH:H2 O2 :H2 0=1:4:10溶液中で処理するという酸化膜形成工程を行うことでも同様に形成可能である。その後、図8(c)に示すように、SOI基板1を真空チャンバー13内に導入し、真空ポンプ14によって、〜10−6Pa程度の高真空に排気後に熱処理を施すという酸化膜除去工程を実行する。このときの熱処理条件は、1000℃以上、好ましくは1200℃程度まで昇温させることにより自然酸化膜12を昇華させて除去する。処理時間は数秒〜数分間程度で十分である。その結果、自然酸化酸化膜12が除去された状態の剥離面4aの平坦性が向上するようになる。
【0062】
なお、剥離面4aの平坦化に関しては、酸化膜形成工程及び酸化膜除去工程のみで達成するだけではなく、剥離後に剥離面4aの研磨処理を行った上で酸化膜形成工程及び酸化膜除去工程を上述同様に行った場合でも、或いは、酸化膜除去工程以降の工程において研磨処理を行った場合でも平坦性の悪化を引き起こすものではない。従って、研磨処理の実行に伴い懸念されるウェハ面内のSOI層の膜厚バラツキが悪化しない程度の研磨処理工程と酸化膜形成工程及び酸化膜除去工程とを組み合わせて実行する構成を採用した場合には、剥離面4aの平坦化が促進されることになり、この場合には、研磨処理のみで所望の平坦性を得る従来構成に比較して研磨処理時間が短縮されるため、SOI層4の膜厚バラツキの低減が可能となる。
【0063】
(第6の実施形態)
図9には本発明の第6の実施形態における要部の工程フローが模式的に示されており、以下これについて前記第1の実施形態と異なる部分のみ説明する。
第1の実施形態との違いは、図1(a)に示すようなSOI層4の剥離面4aを熱酸化することにより、図1(b)に示すような熱酸化膜15を形成し、その後、図9(c)に示すように、熱酸化膜15を、例えばウエットエッチングにより除去することで平坦化を実現しようとする点にある。ここで、凹凸がある剥離面4aを熱酸化する場合には窪んでいる領域では酸化した場合の体積膨張による圧縮応力が他の領域より大きくなる。この圧縮応力がかかる領域では熱酸化膜15の成膜レートが低下するため、結果的に凹部領域の酸化膜厚が薄くなると共に凸部領域の酸化膜厚が厚くなって、SOI層4の非酸化部分と熱酸化膜15との境界面の凹凸は、その酸化が進むほど平坦になる。これにより、熱酸化膜15をウエットエッチングした後の剥離面4aの形状は酸化前に比較し凹凸が減少し平坦性が向上する。
【0064】
この場合、熱酸化の条件は800℃以上が適当でドライ酸化でもウェット酸化でも良い。また、酸化後にエッチングすることにより、剥離面4aの平坦化だけではなく、イオン注入工程で生じた欠陥層の除去も可能となる。勿論、この実施形態において、剥離熱処理工程及び酸化膜形成工程を同一の熱処理装置により連続的に行う構成とすると共に、剥離熱処理工程の実行中に注入基板5での剥離音の有無を検出し、剥離音を検出したときに酸化膜形成工程へ移行する構成としても良く、この構成によれば、剥離熱処理工程から酸化膜形成工程へ円滑に移行できるようになる。
【0065】
(第7の実施形態)
図10は本発明の第7の実施形態における半導体基板製造装置の構成を示すものである。この製造装置は、前記第1ないし第6の実施形態による製造方法に適用できるものであり、ウェハ形態の支持基板2及び注入基板5の熱処理を行うようになっている。具体的には、加熱制御系16により制御される加熱装置16a、16b(本発明でいう加熱手段に相当)を備えた熱処理チャンバー17(本発明でいう保持手段に相当)には、その内部を気体雰囲気とするためのガス導入系17aと、内部を減圧雰囲気とするための排気系17bとが設けられる。
【0066】
この場合、熱処理チャンバー17内の雰囲気として、剥離面平坦化用のH2 もしくはH2 混合ガス(例えば、N2 、O2 、Ar等との混合ガス)や、酸化膜形成用のO2 もしくO2 混合ガスを導入することが可能な構成とする。また、支持基板2及び注入基板5の一体物に対する剥離熱処理工程を実行して、その注入基板5が剥離した時点を把握するために、マイクロホン18aを通じて剥離音を検出するための剥離音検出器18(本発明でいう検出手段に相当)が設けられる。この剥離音は、注入基板5の注入水素のピーク位置付近で水素ガス圧力が上昇し、注入基板5がイオン注入層部分で引き剥がされることにより発生する音であり、短時間にウェハ全面で同時に生じる現象であるため、その音をマイクロホン18aで聞き取ることができる。
【0067】
従って、本実施例の半導体製造装置によれば、剥離音を確認した時点で、例えば加熱制御系16において、剥離熱処理工程用の熱処理条件から平坦化熱処理工程用の熱処理条件(或いは、酸化膜形成工程用の熱処理条件)に自動的に切り替えることが可能となり、効率的な平坦化熱処理工程(或いは酸化膜形成工程)を行うことが可能となる。具体的には、平坦化熱処理工程を行う場合には、剥離後にシリコン表面(SOI層の表面)のエッチング反応が顕著になると考えられる800℃以上、好ましくは1000℃以上まで、できるだけ早く昇温し、熱処理を施すことを可能とする。勿論、剥離熱処理工程もしくは平坦化処理工程において、熱処理チャンバー16内に水素もしくは水素を含む混合ガスを導入するようにすれば、剥離面の平坦化が促進されるようになる。
【0068】
尚、剥離音の検知に関しては、熱処理チャンバー17に直接もしくは間接的にマイクロホン18aを取り付けることができるが、マイクロホン18aに代えて聴診器のように直接作業者が聞き取ることを可能とし、その聞き取り結果に基づいて平坦化熱処理工程を実施することも可能である。
【0069】
(その他の実施形態)
第1ないし第7の実施形態に関しては、半導体材料として単結晶シリコンを例に挙げ、水素イオンを注入することで剥離したシリコン表面の平坦化技術に関して説明したが、同様の剥離現象が、SiC、SiGe、ダイアモンド等のような半導体材料に対して、水素もしくはHe、Ar、Ne、Xe等の希ガス材料をイオン注入することでも同様に生ずるから、これらに適用範囲を拡大することも可能である。さらに、その後に第1ないし第7の実施形態で示した処理を行うことによっても平坦化が可能である。
【0070】
支持基板としては、単結晶シリコン基板に限らず、他の半導体基板或いは絶縁性を有するセラミック基板はガラス基板等を用いることができる。この場合、支持基板そのものが絶縁性を有するものであれば、支持基板上に絶縁膜を別途に形成する工程を行う必要がなくなる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態による半導体基板の製造方法を模式的に示す断面図
【図2】第1の実施形態による効果を説明するための図
【図3】熱処理プロファイルを示す図
【図4】本発明の第2の実施形態による半導体基板の製造方法の根拠を説明するための図
【図5】第2の実施形態による効果を説明するための図
【図6】本発明の第3の実施形態による半導体基板の製造方法を模式的に示す断面図
【図7】本発明の第4の実施形態による半導体基板の製造方法を模式的に示す断面図
【図8】本発明の第5の実施形態による半導体基板の製造方法を模式的に示す断面図
【図9】本発明の第6の実施形態による半導体基板の製造方法を模式的に示す断面図
【図10】本発明の第7の実施形態による半導体基板製造装置の概略的な断面図
【符号の説明】
1:SOI基板(半導体基板)、2:支持基板、3:埋込酸化膜(絶縁膜)、4:SOI層(半導体層)、4a:剥離面、5:注入基板(半導体層用基板)、6:イオン注入層、7:酸化膜、8:シリコン基板(補助基板)、9:水素化アモルファスシリコン層、10:水素化アモルファスシリコン層、11:SOI基板(半導体基板)、12:自然酸化膜、15:熱酸化膜、16a、16b:加熱装置(加熱手段)、17:熱処理チャンバー(保持手段)、18:剥離音検出器(検出手段)
Claims (10)
- 支持基板(2)上に、当該支持基板(2)と電気的に絶縁した状態で素子形成用の半導体層(4)を設けてなる半導体基板(1)を製造する方法において、
前記半導体層(4)を形成するための半導体層用基板(5)の表面から所定の深さにイオン注入を行ってイオン注入層(6)を形成するイオン注入工程と、
前記半導体層用基板(5)のイオン注入側の面と前記支持基板(2)とを貼り合わせる貼り合わせ工程と、
この貼り合わせ工程にて貼り合わされた前記半導体層用基板(5)に対して熱処理を施して前記イオン注入層(6)により形成される欠陥層領域部分で前記半導体層用基板(5)を剥離して前記半導体層(4)を形成する剥離熱処理工程と、
剥離した半導体層(4)の剥離面(4a)もしくは支持基板(2)及び半導体層(4)全体を熱処理することにより剥離面(4a)の平坦性を向上させる平坦化熱処理工程とを行うものであって、
前記剥離熱処理工程並びに平坦化熱処理工程を、同一の熱処理装置により連続的に行うと共に、前記剥離熱処理工程の実行中に前記半導体層用基板(5)での剥離音の有無を検出し、剥離音を検出したときに前記平坦化熱処理工程へ移行することを特徴とする半導体基板の製造方法。 - 前記支持基板(2)は半導体材料により形成され、この支持基板(2)と前記半導体層用基板(5)との貼り合わせ面に絶縁膜(3)が設けられることを特徴とする請求項1記載の半導体基板の製造方法。
- 請求項1または2に記載の半導体基板の製造方法において、
前記イオン注入層(6)を形成するためにイオン注入する材料として水素もしくはヘリウム、アルゴン等の希ガス材料を用いることを特徴とする半導体基板の製造方法。 - 請求項1ないし3のいずれかに記載の半導体基板の製造方法において、
前記貼り合わせ工程に先立って、前記支持基板(2)及び半導体層用基板(5)の貼り合わせ面に自然酸化膜を形成して表面を親水化することを特徴とする半導体基板の製造方法。 - 請求項1ないし4のいずれかに記載の半導体基板の製造方法において、
前記平坦化熱処理工程においては、前記剥離熱処理工程より高温の熱処理を行うことを特徴とする半導体基板の製造方法。 - 請求項1ないし5のいずれかに記載の半導体基板の製造方法において、
水素化アモルファスシリコン層(9)を成膜した補助基板(8)を設け、
前記平坦化熱処理工程では、前記剥離熱処理工程により形成された前記半導体層(4)の剥離面(4a)と前記補助基板(8)の水素化アモルファスシリコン層(9)側の表面とを密着させた状態で熱処理を実行することを特徴とする半導体基板の製造方法。 - 請求項1ないし6のいずれかに記載の半導体基板の製造方法において、
前記平坦化熱処理工程において、その熱処理雰囲気に水素もしくは水素を含む混合ガスを導入することを特徴とする半導体基板の製造方法。 - 請求項1ないし7のいずれかに記載の半導体基板の製造方法において、
前記剥離熱処理工程以降であって前記平坦化熱処理工程前の段階で前記剥離面(4a)の研磨処理を行うか、もしくは前記平坦化熱処理工程後に前記剥離面(4a)の研磨処理を行うことにより、剥離面(4a)の平坦性を向上させることを特徴とする半導体基板の製造方法。 - 支持基板(2)上に、当該支持基板(2)と電気的に絶縁した状態で素子形成用の半導体層(4)を設けてなる半導体基板(1、11)の製造装置において、
表面から所定の深さにイオン注入層(6)が形成された半導体層用基板(5)とこれに貼り合わされた前記支持基板(2)の一体物のうち、少なくとも半導体層用基板(5)を加熱する加熱手段(16a、16b)と、
この加熱手段(16a、16b)による熱処理雰囲気を減圧雰囲気もしくは気体雰囲気に保持する保持手段(17)と、
前記加熱手段(16a、16b)による加熱動作に応じて前記半導体層用基板(5)が前記イオン注入層(6)により形成される欠陥層領域部分で剥離するときの音を検出する検出手段(18)とを備えたことを特徴とする半導体基板製造装置。 - 前記加熱手段(16a、16b)による熱処理雰囲気に水素ガスまたは水素を含む混合ガスを導入可能に構成されることを特徴とする請求項9記載の半導体基板製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09998999A JP4379943B2 (ja) | 1999-04-07 | 1999-04-07 | 半導体基板の製造方法および半導体基板製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09998999A JP4379943B2 (ja) | 1999-04-07 | 1999-04-07 | 半導体基板の製造方法および半導体基板製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000294754A JP2000294754A (ja) | 2000-10-20 |
JP4379943B2 true JP4379943B2 (ja) | 2009-12-09 |
Family
ID=14262068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09998999A Expired - Fee Related JP4379943B2 (ja) | 1999-04-07 | 1999-04-07 | 半導体基板の製造方法および半導体基板製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4379943B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10679908B2 (en) | 2017-01-23 | 2020-06-09 | Globalwafers Co., Ltd. | Cleave systems, mountable cleave monitoring systems, and methods for separating bonded wafer structures |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2834820B1 (fr) * | 2002-01-16 | 2005-03-18 | Procede de clivage de couches d'une tranche de materiau | |
JP4277481B2 (ja) * | 2002-05-08 | 2009-06-10 | 日本電気株式会社 | 半導体基板の製造方法、半導体装置の製造方法 |
FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
JP2005026472A (ja) * | 2003-07-02 | 2005-01-27 | Sharp Corp | 半導体装置の製造方法 |
FR2858715B1 (fr) | 2003-08-04 | 2005-12-30 | Soitec Silicon On Insulator | Procede de detachement de couche de semiconducteur |
JP5358159B2 (ja) * | 2004-02-03 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体薄膜層を有する基板の製造方法 |
FR2867307B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Traitement thermique apres detachement smart-cut |
JP4934966B2 (ja) * | 2005-02-04 | 2012-05-23 | 株式会社Sumco | Soi基板の製造方法 |
JP4977999B2 (ja) * | 2005-11-21 | 2012-07-18 | 株式会社Sumco | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 |
FR2899378B1 (fr) * | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
FR2902926B1 (fr) * | 2006-06-22 | 2008-10-24 | Commissariat Energie Atomique | Procede et dispositif de suivi d'un traitement thermique d'un substrat microtechnologique. |
JP4844356B2 (ja) * | 2006-11-09 | 2011-12-28 | 株式会社デンソー | 半導体装置の製造方法 |
JP5289805B2 (ja) * | 2007-05-10 | 2013-09-11 | 株式会社半導体エネルギー研究所 | 半導体装置製造用基板の作製方法 |
US7825007B2 (en) | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
US7960262B2 (en) | 2007-05-18 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film |
EP1993127B1 (en) | 2007-05-18 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
KR101484296B1 (ko) | 2007-06-26 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작방법 |
US7795111B2 (en) * | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
WO2009001836A1 (en) | 2007-06-28 | 2008-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US20090004764A1 (en) * | 2007-06-29 | 2009-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
EP2009687B1 (en) * | 2007-06-29 | 2016-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device |
US7678668B2 (en) | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
JP5135935B2 (ja) * | 2007-07-27 | 2013-02-06 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
CN101796613B (zh) * | 2007-09-14 | 2012-06-27 | 株式会社半导体能源研究所 | 半导体装置及电子设备 |
KR101499175B1 (ko) * | 2007-10-04 | 2015-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
JP5490393B2 (ja) * | 2007-10-10 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
JP2009135453A (ja) | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
WO2009060808A1 (en) * | 2007-11-09 | 2009-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method for manufacturing the same |
US7781308B2 (en) * | 2007-12-03 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP5437626B2 (ja) * | 2007-12-28 | 2014-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
JP5404064B2 (ja) * | 2008-01-16 | 2014-01-29 | 株式会社半導体エネルギー研究所 | レーザ処理装置、および半導体基板の作製方法 |
US7932164B2 (en) | 2008-03-17 | 2011-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers |
US8003483B2 (en) * | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2009260315A (ja) | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
JP5654206B2 (ja) | 2008-03-26 | 2015-01-14 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法及び該soi基板を用いた半導体装置 |
EP2105957A3 (en) | 2008-03-26 | 2011-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and method for manufacturing semiconductor device |
JP2009260313A (ja) | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
EP2105972A3 (en) | 2008-03-28 | 2015-06-10 | Semiconductor Energy Laboratory Co, Ltd. | Photoelectric conversion device and method for manufacturing the same |
JP2009283582A (ja) * | 2008-05-21 | 2009-12-03 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ |
US7883988B2 (en) * | 2008-06-04 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
US8815657B2 (en) | 2008-09-05 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
SG160302A1 (en) * | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor substrate |
US8741740B2 (en) | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
SG160310A1 (en) * | 2008-10-02 | 2010-04-29 | Semiconductor Energy Lab | Manufacturing method of semiconductor substrate and semiconductor device |
SG161151A1 (en) | 2008-10-22 | 2010-05-27 | Semiconductor Energy Lab | Soi substrate and method for manufacturing the same |
JP4743258B2 (ja) * | 2008-10-31 | 2011-08-10 | 株式会社村田製作所 | 圧電デバイスの製造方法 |
JP4582235B2 (ja) * | 2008-10-31 | 2010-11-17 | 株式会社村田製作所 | 圧電デバイスの製造方法 |
SG166060A1 (en) | 2009-04-22 | 2010-11-29 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
JP5370100B2 (ja) * | 2009-11-26 | 2013-12-18 | 株式会社村田製作所 | 圧電デバイスの製造方法 |
US8859393B2 (en) * | 2010-06-30 | 2014-10-14 | Sunedison Semiconductor Limited | Methods for in-situ passivation of silicon-on-insulator wafers |
JP5796316B2 (ja) * | 2011-03-22 | 2015-10-21 | 株式会社村田製作所 | 圧電デバイスの製造方法 |
JP2013058562A (ja) | 2011-09-07 | 2013-03-28 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
JP5417399B2 (ja) | 2011-09-15 | 2014-02-12 | 信越化学工業株式会社 | 複合ウェーハの製造方法 |
JP6086031B2 (ja) * | 2013-05-29 | 2017-03-01 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP2016082093A (ja) * | 2014-10-17 | 2016-05-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
FR3061988B1 (fr) | 2017-01-13 | 2019-11-01 | Soitec | Procede de lissage de surface d'un substrat semiconducteur sur isolant |
FR3079658B1 (fr) * | 2018-03-28 | 2021-12-17 | Soitec Silicon On Insulator | Procede de detection de la fracture d'un substrat fragilise par implantation d'especes atomiques |
JP6927143B2 (ja) * | 2018-05-17 | 2021-08-25 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
CN112599470A (zh) * | 2020-12-08 | 2021-04-02 | 上海新昇半导体科技有限公司 | 一种绝缘体上硅结构及其方法 |
-
1999
- 1999-04-07 JP JP09998999A patent/JP4379943B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10679908B2 (en) | 2017-01-23 | 2020-06-09 | Globalwafers Co., Ltd. | Cleave systems, mountable cleave monitoring systems, and methods for separating bonded wafer structures |
US10910280B2 (en) | 2017-01-23 | 2021-02-02 | Globalwafers Co., Ltd. | Methods for separating bonded wafer structures |
Also Published As
Publication number | Publication date |
---|---|
JP2000294754A (ja) | 2000-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4379943B2 (ja) | 半導体基板の製造方法および半導体基板製造装置 | |
KR100709689B1 (ko) | 에피택셜 공정을 사용한 soi 기판의 표면 마무리 방법 | |
JP3911901B2 (ja) | Soiウエーハおよびsoiウエーハの製造方法 | |
US7645392B2 (en) | Methods for preparing a bonding surface of a semiconductor wafer | |
EP2343729B1 (en) | Method for manufacturing silicon thin film transfer insulating wafer | |
US7892951B2 (en) | SOI substrates with a fine buried insulating layer | |
KR101035699B1 (ko) | 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법 | |
US7575988B2 (en) | Method of fabricating a hybrid substrate | |
JP5274859B2 (ja) | 貼り合わせ基板の製造方法 | |
KR101469282B1 (ko) | Soi 웨이퍼의 제조 방법 | |
US7776719B2 (en) | Method for manufacturing bonded wafer | |
JPH1197379A (ja) | 半導体基板及び半導体基板の製造方法 | |
WO2007091639A1 (ja) | Soi基板の製造方法 | |
WO2007094233A1 (ja) | Soi基板およびsoi基板の製造方法 | |
JP2013522896A (ja) | セミコンダクタオンインシュレータ型の基板の仕上げ処理方法 | |
US8461018B2 (en) | Treatment for bonding interface stabilization | |
WO2010137589A1 (ja) | 貼り合わせsos基板 | |
JP2006080314A (ja) | 結合基板の製造方法 | |
JP2001274368A (ja) | 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ | |
TW200952050A (en) | Method for manufacturing bonded substrate | |
US20080145650A1 (en) | Double plasma utbox | |
JP3707200B2 (ja) | 半導体基板の製造方法 | |
JP6643873B2 (ja) | 2枚の基板を積層する方法 | |
JP3331795B2 (ja) | 段差基体の平坦化方法 | |
JP2007194345A (ja) | はり合わせ基板の製造方法、及びはり合わせ基板の製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |