JP3331795B2 - 段差基体の平坦化方法 - Google Patents

段差基体の平坦化方法

Info

Publication number
JP3331795B2
JP3331795B2 JP33872694A JP33872694A JP3331795B2 JP 3331795 B2 JP3331795 B2 JP 3331795B2 JP 33872694 A JP33872694 A JP 33872694A JP 33872694 A JP33872694 A JP 33872694A JP 3331795 B2 JP3331795 B2 JP 3331795B2
Authority
JP
Japan
Prior art keywords
substrate
insulating film
film
flattening
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33872694A
Other languages
English (en)
Other versions
JPH08130199A (ja
Inventor
雅和 室山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33872694A priority Critical patent/JP3331795B2/ja
Publication of JPH08130199A publication Critical patent/JPH08130199A/ja
Application granted granted Critical
Publication of JP3331795B2 publication Critical patent/JP3331795B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の製造に
適用して好適な段差基体の平坦化方法に関する。
【0002】
【従来の技術】半導体装置の製造において、デバイスの
大容量化に伴い、多層配線技術が重要である。すなわ
ち、この多層配線技術は集積回路における配線を多層化
し、基板等の基体内に配置された各素子間の結合に自由
度を与え、高密度のデバイスを形成させるものである。
【0003】この多層配線技術においては、多層配線の
段切れ(断線)を防止するための段差部の平坦化が重要
である。
【0004】平坦化技術として近年、段差基体上にCV
D法により層間絶縁膜を形成した後、塩基性溶液中でシ
リコン酸化物の微粒子を用いた機械的化学的研磨技術が
報告されている。
【0005】
【発明が解決しようとする課題】ところで、層間絶縁膜
として引張応力を有する層間絶縁膜を用いた場合には、
上述の機械的化学的研磨時に発生する微細なスクラッチ
(引っかき疵)に引張応力が集中し、層間絶縁膜にクラ
ックが発生することが報告されている。この問題を回避
するために引張応力とは逆の圧縮応力を有する層間絶縁
膜を更に堆積し、この層間絶縁膜を研磨する手法が考案
されている。この内容は例えば第41回応用物理学会学
術講演会予稿集30a−ZW−5に記載されている。
【0006】また、近年、厚膜化が可能なことやVIA
ホール(コンタクトホール)からの脱離ガスが起こらな
いことから、例えばヒドロキシシラザンを用いた所謂ス
ピンオングラス法(SOG法)による層間絶縁膜(SO
G膜)の形成方法が提案されている。本SOG膜は上記
特性を有しているために研磨プロセスと併用することに
より、チップ全面にわたる平坦化絶縁膜の形成方法とし
て注目されている。SOG膜を用いた平坦化技術につい
ては第54会応用物理学会学術講演会予稿集29a−X
−10に記載されている。
【0007】しかし、本SOG膜は、SOG法において
スピンコート後に水蒸気アニールによる酸化反応により
安定な酸化膜に変化させた層間絶縁膜として形成される
が、水蒸気アニールにより膜応力が引張応力となり、上
述のように研磨時にクラックが生じる問題があった。
【0008】また、これまでに各種の層間絶縁膜の形成
技術及び平坦化技術が開発されてきたが、微細化、多層
化した配線層に適用した場合、配線間隔が広い場合の平
坦性の不足や配線間隔における層間膜でのボイドの発生
により配線間における信頼性不良が重要な問題になって
いる。このようなボイドを発生しない埋め込み特性が優
れたCVD法としてのバイアスECR(エレクトロンサ
イクロトロン共鳴)CVD法が知られているが、この方
法による層間絶縁膜の形成では膜質及び平坦性を維持す
るために、基体温度を均一化すると共に、高周波電力を
印加するために設置してある下部電極に密着させる必要
がある。
【0009】そのため、ウエハー(シリコン基板とその
上の配線等の段差基体を含む)の保持方法としてクラン
プ方法が提案されている。クランプ方法については半導
体基体の周辺部を機械的に保持する方法であり、従来か
ら種々の方法が提案されている。この方法では、クラン
プ部の稼働によりクランプ上に成膜された膜が剥離し、
パーティクルが発生することが確認されている。ウェハ
ー周辺での下部電極の密着性は良好であるが、中心部で
は逆に密着性が劣化する傾向があり、温度分布の劣化の
原因となる。
【0010】そのため、クランプ方法に代わるウェハー
保持方法として静電チャック方法が提案されている。静
電チャック方法は下部電極に電荷を発生させ、その静電
力によりウェハーを保持する方法であり、ウェハー全面
に、しかも均一に保持力が働くために温度の均一性が高
く優れた保持方法と考えられている。
【0011】しかし、半導体基体を高温に保持し、しか
も高周波電力の印加の必要性から下部電極の構造が複雑
になる。
【0012】そこで、この発明は、パーティクルやクラ
ック等が発生しない膜質の良好な平坦化絶縁膜を得るこ
とが可能な段差基体上の平坦化方法を提供することを目
的とする。また、この発明は簡単な方法でウェハー温度
を均一にして平坦化絶縁膜を得ることが可能な段差基体
上の平坦化方法を提供することを目的とする。
【0013】
【課題を解決するための手段】上述した課題は、段差基
体上に絶縁膜を形成し、この絶縁膜に圧縮応力を付与す
る熱処理工程を行った後、該絶縁膜の少なくとも一部を
研磨することによって該絶縁膜を平坦化する工程を有す
る段差基体の平坦化方法であって、この段差基体にプラ
ズマ処理を行うことを特徴とする段差基体の平坦化方法
によって解決される。
【0014】
【0015】
【作用】本発明よれば、段差基体上にヒドロキシシラ
ザン等を用いたスピンオングラス絶縁膜を形成し、その
絶縁膜の少なくとも一部を研磨して段差基体を平坦化す
る際に、研磨時には絶縁膜にクラックが発生しないよう
に研磨前に無水雰囲気で酸化して、絶縁膜の膜応力を圧
縮応力とした後に研磨工程で平坦化するため、研磨時に
絶縁膜にクラックが生じることが抑制される。無水雰囲
気においては絶縁膜中の溶媒の除去は円滑に進行するも
のの、スピンオングラス膜中に存在するSiN結合の分
解及び再酸化反応は共に進行しないために膜応力は圧縮
応力を示す。
【0016】また、本発明よれば、上述の段差基体を
平坦化する際、絶縁膜を研磨した後、水蒸気あるいは過
酸化水素の強酸化性雰囲気で熱処理(酸化)を行うた
め、スピンオングラス膜中のSiN結合の分解及び再酸
化反応が円滑に進行し、膜が緻密化され所望の平坦化膜
が得られる。なお、この研磨後の再酸化反応では絶縁膜
の膜応力は引張応力に転移する。
【0017】また、本発明よれば、プラズマ中で解離
したガスがイオン化され基体に衝突するため、この衝突
による運動エネルギーによって基体温度が所定温度に加
熱保持される。
【0018】
【実施例】続いて、本発明の実施例を図面に基づいて詳
細に説明する。図1及び図2は本発明に係る段差基体の
平坦化方法の一実施例を示すそれぞれ工程断面図(I)
及び(II)である。本実施例は半導体集積回路(IC)
製造の際に、段差を有する基体であるシリコン基板上に
平坦な絶縁膜を形成する工程を示したものである。
【0019】まず、図1(a)に示すように、シリコン
基板1の上に約600nmの厚さのSiO2からなる層
間絶縁膜2及び約600nmの厚さのAl配線層3が形
成されたウェハーを用意した。このウェハーはAl配線
層3が層間絶縁膜2上で段差を形成している。本実施例
ではシリコン基板1、層間絶縁膜2及びAl配線層3に
よって段差基体が構成される。
【0020】次に、図1(b)に示すように、次工程で
形成する平坦化用の層間絶縁膜の膜質を補う目的で10
0nm程度の薄い層間絶縁膜4を段差基体上にCVD法
で形成した。
【0021】その後、図1(c)に示すようにスピンオ
ングラス(SOG)法により、平坦化用の層間絶縁膜
(SOG膜)5を約1000nmの厚さに下記の条件で
形成した。
【0022】材料 溶質 ヒドロキシシラザン 溶媒 メチルイソブチルケトン 固形分 14% 形成条件 回転数 4000rpm 加熱条件 150℃ 60sec 層間絶縁膜5を形成後、無水窒素雰囲気で450℃の温
度で30分間熱処理を行うことによって酸化して膜応力
を圧縮応力とすると共に、膜中の水分を除去した。
【0023】次に、図2(a)に示すように、SOG膜
である層間絶縁膜5を下記に説明する研磨方法により平
坦化し、平坦層間絶縁膜5aを形成した。この平坦化工
程では段差部7には層間絶縁膜5を埋め込み、Al配線
3上方に厚さ約100nmの層間絶縁膜5aを残存させ
た。
【0024】上述の平坦化工程に使用した研磨装置を図
3に示す。13は上面が円形状の研磨プレート、12は
スラリー導入管11から導入されたスラリーであり、研
磨材料である。なお、研磨プレート13上面には円形パ
ッド18が配されている。14は研磨プレート回転軸で
あり、研磨プレート13を矢印方向に回転する。15は
ウェハーであり、ウェハー保持試料台16に配されてい
る。ウェハー保持試料台16はウェハー保持試料台回転
軸17により矢印方向に回転する。ウェハー15はウェ
ハー保持試料台(キャリアー)16に真空チャック方式
により固定される。一方、研磨プレート(プラテン)1
3上にはパッド18が固定されており、スラリー導入管
11からスラリー12が供給される。ポリッシュ処理中
は上部のウェハー保持試料台回転軸17及び研磨プレー
ト回転軸14を回転することにより、ウェハー面内のポ
リッシュの均一性を確保している。
【0025】なお、本実施例では枚葉式の研磨装置を使
用したが、ウェハー載置の構成や使用方法の工夫につい
ては、特に限定されるものではない。また、研磨時のウ
ェハーの押し付け圧力については、ウェハー保持試料台
16に加える力を制御することにより行う。
【0026】この研磨装置を用いて層間絶縁膜5を平坦
化(研磨)した研磨条件を以下に示す。
【0027】
【0028】このようにして層間絶縁膜5を平坦化した
後、水蒸気の強酸化性雰囲気において、450℃の温度
で30分間再酸化反応のための熱処理を施し、層間絶縁
膜5の緻密化を行った。この再酸化工程で膜応力は引張
応力に転移する。
【0029】最後に、平坦化膜として必要な膜厚を得る
ために、通常のCVD法により層間絶縁膜5a上に厚さ
約200nmのSiO2からなる層間絶縁膜6を形成し
て平坦化が完了する(図2(b))。
【0030】上述の実施例の他に、無水酸素雰囲気で圧
縮応力に制御した後、研磨により絶縁膜を平坦化する。
その後、過酸化水素雰囲気で熱処理を行い、再酸化によ
り膜の緻密化を達成することができる。
【0031】続いて、ECRプラズマCVD装置を用い
て段差基体を所定温度に保持して絶縁膜を緻密に平坦性
よく形成する実施例を説明する。
【0032】図4は本実施例で使用したECRプラズマ
CVD装置の模式構成図である。図において、20はプ
ラズマ発生室、21はCVD成膜を行う反応室、24は
段差基体(ウェハー上に段差が配されたもの)、25は
段差基体24を支持し、ヒーター28を内蔵した下部電
極、26はRF電源であり下部電極25に接続されてい
る。29はECR条件を満足させるための磁石、30は
電磁波1種、μ波30aを伝播させるための導波管、3
1はプラズマを発生させるためのアルゴン(Ar)等の
不活性ガスでプラズマ発生室20内に導入される。32
はプラズマ発生室20を周囲から冷やす冷却水である。
【0033】このように構成されたECRプラズマCV
D装置を用いて層間絶縁膜の形成に先立ち、下記の如き
Arプラズマ処理条件で段差基体24を300℃に維持
した。この段差基体24は本例ではシリコン基体1上に
SiO2からなる層間絶縁膜2及びAl配線層3が形成
されたウェハーを用意した。
【0034】上述のECRプラズマCVD装置において
基体上に絶縁膜を形成する前に反応室21内にArガス
31を導入し、Arプラズマ処理を以下の条件で行い、
段差基体24と下部電極25の密着性を向上させた。
【0035】Arプラズマ処理条件 ガス流量 Ar 100sccm 圧力 0.1Pa μ波 2000W RF 1500W 時間 60秒
【0036】その後、以下の条件で層間絶縁膜の形成を
連続的に行い、段差基体上への層間絶縁膜の平坦化が完
了する。
【0037】成膜条件 ガス流量 SiH4/N2O=70/70sccm 圧力 0.1Pa μ波 2000W RF 2000W 時間 120秒
【0038】次に、上記条件により得られた層間絶縁膜
のHF溶液によるエッチング速度を測定したが、基板温
度分布に起因するエッチング分布の劣化は見られず、層
間絶縁膜の膜厚が均一であることがわかる。
【0039】続いて、以下に示す実施例は上述の実施例
と同様にAl配線上に層間絶縁膜を形成する場合であ
り、プラズマ処理後の温度変化を最小にするために、ガ
ス種やその流量をできるだけ一定に保持した例である。
そのため、成膜反応に用いるO2ガスを段差基体温度を
一定にするプラズマ処理にも用いて段差基体温度を20
0℃に制御した。この段差基体も上述の例と同様の材料
構成とした。
【0040】すなわち、本例ではこの段差基体上に層間
絶縁膜を形成する前に、反応室21内にO2ガスを導入
し、O2プラズマ処理を以下の条件で行った。
【0041】O2プラズマ処理条件 ガス流量 O2 140sccm 圧力 0.1Pa μ波 2000W RF 2000W 時間 100秒
【0042】このようなプラズマ処理によって基板温度
を200℃に制御し、その後、以下の条件で段差基体上
に層間絶縁膜の形成を連続的に行い、層間絶縁膜の平坦
化が完了する。
【0043】成膜条件 ガス流量 SiH4/O2=70/70sccm 圧力 0.1Pa μ波 2000W RF 2000W 時間 120秒
【0044】次に、上記条件により得られた層間絶縁膜
のHF溶液によるエッチング速度を測定したが、基板温
度分布に起因するエッチング分布の劣化は見られず、層
間絶縁膜の膜厚が均一であることがわかった。
【0045】また、本発明によれば段差基体上に絶縁膜
を形成する前に段差基体にプラズマを照射して基体温度
を単独で所定温度に維持したが、プラズマ照射とヒータ
ーの使用によっても可能である。
【0046】また、プラズマ発生装置としてマイクロ波
電子サイクロトロン共鳴プラズマ装置を用いたが、平行
平板プラズマ、誘導コイル型プラズマ、ヘリコン波プラ
ズマ及びトランス結合プラズマ等のプラズマ励起手段を
有する装置を用いることもできる。
【0047】
【発明の効果】以上説明したように、本発明によれば
絶縁膜を所定の雰囲気下で熱処理して圧縮応力を付与
し、その後、この絶縁膜を研磨して平坦化しているた
め、研磨時における絶縁膜でのクラックの発生を抑制す
ることができる。
【0048】また、基体上に絶縁膜を形成する前に簡単
な方法で段差基体温度を均一に保持することができ、
の後の段差基体上の絶縁膜形成において膜質が改善され
た平坦化膜を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る段差基体の平坦化方法の一実施例
を示す工程断面図(I)である。
【図2】本発明に係る段差基体の平坦化方法の一実施例
を示す工程断面図(II)である。
【図3】実施例で使用した研磨装置模式図である。
【図4】ECR型プラズマCVD装置である。
【符号の説明】
1 シリコン基板 2 層間絶縁膜 3 Al配線層 4 層間絶縁膜 5 層間絶縁膜(SOG膜) 5a 平坦層間絶縁膜 6 層間絶縁膜 11 スラリー導入管 12 スラリー 13 研磨プレート 14 研磨プレート回転軸 15 ウェハー 16 ウェハー保持試料台 17 ウェハー保持試料台回転軸 18 研磨布(パッド) 20 プラズマ発生室 21 反応室 24 段差基体 25 下部電極 28 ヒーター 29 磁気コイル

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 段差基体上に絶縁膜を形成し、上記絶縁
    膜に圧縮応力を付与する熱処理工程を行った後、該絶縁
    膜の少なくとも一部を研磨することによって該絶縁膜を
    平坦化する工程を有する段差基体の平坦化方法であっ
    て、 上記段差基体にプラズマ処理を行う ことを特徴とする段
    差基体の平坦化方法。
  2. 【請求項2】 上記プラズマ処理は、上記段差基体上に
    絶縁膜を形成する前にArガスを導入した雰囲気下でA
    rプラズマ処理によりなすことを特徴とする請求項1に
    記載の段差基体の平坦化方法。
  3. 【請求項3】 上記プラズマ処理は、プラズマ発生装置
    を用いてプラズマ照射することにより行うことを特徴と
    する請求項1に記載の段差基体の平坦化方法。
  4. 【請求項4】 上記プラズマ処理は、成膜反応に用いる
    O2ガスを用いて段差基体温度を一定に制御することに
    適用させることを特徴とする請求項1に記載の段差基体
    の平坦化方法。
  5. 【請求項5】 上記プラズマ処理は、ヒータを併用する
    ことによりなすことを特徴とする請求項1に記載の段差
    基体の平坦化方法。
  6. 【請求項6】 上記圧縮応力を付与する熱処理工程を無
    水雰囲気で行うことを特徴とする請求項1に記載の段差
    基体の平坦化方法。
  7. 【請求項7】 上記研磨工程の後に熱処理工程を行うこ
    とを特徴とする請求項1に記載の段差基体の平坦化方
    法。
  8. 【請求項8】 上記研磨工程後の熱処理工程を水蒸気あ
    るいは過酸化水素の強酸化性雰囲気で行うことを特徴と
    する請求項7に記載の段差基体の平坦化方法。
JP33872694A 1994-09-06 1994-12-29 段差基体の平坦化方法 Expired - Fee Related JP3331795B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33872694A JP3331795B2 (ja) 1994-09-06 1994-12-29 段差基体の平坦化方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-212831 1994-09-06
JP21283194 1994-09-06
JP33872694A JP3331795B2 (ja) 1994-09-06 1994-12-29 段差基体の平坦化方法

Publications (2)

Publication Number Publication Date
JPH08130199A JPH08130199A (ja) 1996-05-21
JP3331795B2 true JP3331795B2 (ja) 2002-10-07

Family

ID=26519455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33872694A Expired - Fee Related JP3331795B2 (ja) 1994-09-06 1994-12-29 段差基体の平坦化方法

Country Status (1)

Country Link
JP (1) JP3331795B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW472384B (en) 1999-06-17 2002-01-11 Fujitsu Ltd Semiconductor device and method of manufacturing the same
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
DE102005005327A1 (de) 2004-05-17 2005-12-15 Infineon Technologies Ag Feldefekttansistor, Transistoranordnung sowie Verfahren zur Herstellung eines halbleitenden einkristallinen Substrats und einer Transistoranordnung
KR102310120B1 (ko) 2015-01-30 2021-10-08 삼성전자주식회사 하드마스크 물질막의 형성 방법

Also Published As

Publication number Publication date
JPH08130199A (ja) 1996-05-21

Similar Documents

Publication Publication Date Title
JP4379943B2 (ja) 半導体基板の製造方法および半導体基板製造装置
US7446019B2 (en) Method of reducing roughness of a thick insulating layer
JP4977999B2 (ja) 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
US7776719B2 (en) Method for manufacturing bonded wafer
JPS6323337A (ja) 半導体基板の平坦化方法
TW543144B (en) Method for forming metal layer of semiconductor device
CN108511332B (zh) 半导体基材直接结合的方法
JPH1074835A (ja) 半導体装置の製造方法
JP3331795B2 (ja) 段差基体の平坦化方法
JPH11219950A (ja) 半導体集積回路の製造方法並びにその製造装置
JP2004103752A (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
TWI451493B (zh) 低介電常數材料與金屬製程整合方法
JP4032447B2 (ja) 半導体装置の製造方法
JPH10135198A (ja) 薄膜形成方法
JPH0729898A (ja) 半導体製造方法
JP2006073612A (ja) レジスト除去方法
CN111424259B (zh) 高密度等离子体化学气相沉积制程形成氧化硅层的方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JPH08203891A (ja) 半導体装置の製造方法
JP2000223485A (ja) 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法
JP7222493B2 (ja) 半導体装置の製造方法、及び常温接合装置
TW559933B (en) An apparatus and a method for reducing copper oxide on a copper layer
JPH10313005A (ja) 金属膜のリフロー方法
JPH0969518A (ja) シリコン化合物系絶縁膜の成膜方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees