JP4032447B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4032447B2 JP4032447B2 JP00627297A JP627297A JP4032447B2 JP 4032447 B2 JP4032447 B2 JP 4032447B2 JP 00627297 A JP00627297 A JP 00627297A JP 627297 A JP627297 A JP 627297A JP 4032447 B2 JP4032447 B2 JP 4032447B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- base film
- low dielectric
- bond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に半導体装置の配線部分における絶縁膜の形成に適用される半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、ULSIからなる半導体装置の高集積化が進展しており、これに伴って微細加工技術への要求も益々厳しいものになってきている。特に半導体装置の高集積化により、チップ面積の中で占める割合が増大する傾向にある配線を形成する技術では、配線構造のさらなる微細化および多層化が要請されている。
このように配線構造の多層化とともにデザインルールの縮小化が進むにつれて問題になってくるのは、配線間の容量の増大である。配線間の容量の増大は半導体装置の動作速度の遅延を引き起こし、消費電力を増大させる等、デバイス特性を左右する大きな要因になり得る。このため、従来において層間あるいは配線間の絶縁膜として用いられてきた酸化シリコン(SiO2 、比誘電率ε≒4)膜に替えて、この膜よりも低い比誘電率を有する材料で上記絶縁膜を構成することにより、配線間の容量の低減を図ることが検討されている。
【0003】
現在、低誘電率の材料として特に有望視されているのは有機ポリマーである。これは炭素(C)とフッ素(F)とを主体とするポリマー構造を有する材料であり、そのような有機ポリマーとして1.5<ε<3を実現できる種々のものが提案されている。
【0004】
上記のような有機ポリマーからなる低誘電率の膜(以下、低誘電率膜と記す)は、例えば次のようにして成膜されている。まず低誘電率膜の成膜の前に予め、図3(a)に示すように、層間絶縁膜31上に形成された例えばアルミニウム(Al)からなる配線32上に薄いSiO2 系の膜33を堆積させる。次いで溶媒に溶解されて調製されている有機ポリマーをスピンコータを用いてSiO2 系の膜33上に塗布する。その後、熱処理を行って溶媒を揮発・除去させることによって図3(b)に示すように有機ポリマーからなる低誘電率膜34を成膜している。
【0005】
【発明が解決しようとする課題】
しかしながら、図3に示した従来の半導体装置の製造方法では、SiO2 系の膜33表面に低誘電率膜34を成膜する場合、図4の矢印にて示すようにSiO2 系の膜33と低誘電率膜34との間に剥がれが生じるといった不具合が発生する。
これは、SiO2 系の膜33と有機ポリマーからなる低誘電率膜34と間での結合が弱いことが原因であると考えられる。またこのことに加えて、低誘電率膜34がSiO2 系の膜33よりも熱膨張係数が大きい場合が多いことから、熱処理の際に低誘電率膜34がSiO2 系の膜33よりも大きく収縮することで生じるストレスも原因であると考えられる。
【0006】
このような低誘電率膜34の剥がれは、剥がれの部分の絶縁耐圧を低下させ、ひいては半導体装置の電気的信頼性の低下を招くことになる。したがって、電気的信頼性を確保しつつ配線間の容量の低減を図れるとができる技術の確立が求められている。
【0007】
【課題を解決するための手段】
本発明者は、上記課題を解決するために検討を行った結果、有機系の低誘電率膜の密着性を向上させるには、低誘電率膜の下地となる下地膜の表層に、この下地膜の表面におけるシリコン(Si)−酸素(O)結合を分断して未結合手を発生させた変質層を形成すること、または未結合手を発生させて下地膜の表層を変質させるとともにこのような下地膜の表面にさらに低誘電率膜と同様の組成成分を有するフルオロカーボン(CF)系のポリマーを密着膜として堆積させることが有効であるとの知見を得た。
【0008】
そこで、本発明に係る半導体装置の製造方法の第1の発明は、Si−O結合を有する下地膜の表面に該下地膜よりも比誘電率の低い有機系の低誘電率膜を形成するに先立ち、上記下地膜の表層に変質層を形成する処理を行うことを特徴とする。
【0009】
第1の発明では、下地膜の表面に低誘電率膜を形成するに前に下地膜の表層に変質層を形成するため、下地膜の表面は、未結合手が存在する面、つまり上記低誘電率膜との密着性のよい面になる。
【0010】
なお、上記した変質層を形成する処理には、下地膜の表層におけるSi−O結合を分断可能な波長を有する光を下地膜の表面に照射する方法や、イオンを下地膜の表面に照射する方法を用いることが好適である。
Si−O結合を分断可能な波長を有する光としては、例えば真空紫外光が挙げられる。真空紫外光は、Si−O結合を十分に分断できるだけの短い波長(140nm以下)を有する光であり、したがってSi−O結合を有する下地膜、例えばSiO2 膜のバンドギャップ8.8eV以上の高エネルギ−を有する光である。この真空紫外光はSi−O結合を有する下地膜に照射されると、下地膜に吸収されて下地膜の深さ数nmの表層にわたってSi−O結合のOを脱離させる化学的反応を引き起し、未結合手を発生させる。そのため、このような光の照射は変質層を形成する処理として好適である。
【0011】
またイオンは、Si−O結合を有する下地膜に照射されることによって下地膜に衝撃を与え、この衝撃による物理的作用によって下地膜の表層におけるSi−O結合を分断し、未結合手を発生させる。同時に、上記衝撃によって下地膜の表面に凹凸を多く生じさせる。よって、イオンの照射は変質層を形成する処理として好適である。
【0012】
また本発明に係る半導体装置の製造方法の第2の発明は、上記低誘電率膜を形成するに先立ち、下地膜の表面にプラズマから発生するCF系のポリマーからなる密着膜を形成する処理を行うことを特徴とする。
【0013】
第2の発明では、下地膜の表面にプラズマから発生するCF系のポリマーからなる密着膜を形成する際、プラズマ中で生じたCF系のラジカルやイオンの化学種が下地膜の表面に入射すると、その表面にてSi−F、C−Oの化学的反応が起きる。結果としてSi−O結合が分断されることになり、下地膜の表面に未結合手が発生する。またプラズマから発生するCF系のラジカルやイオンの化学種が下地膜の表面に入射する際の例えばイオンのエネルギーによっても、下地膜の表面におけるSi−O結合が分断されて、その表面に未結合手が発生する。そして発生した未結合手にCF系のポリマーが化学結合した状態でこのポリマーが堆積し密着膜が形成される。このCF系のポリマーからなる密着膜は低誘電率膜と同様の組成を有することから、下地膜上の低誘電率膜が成膜される面は低誘電率膜との密着性のよい面になる。
【0014】
【発明の実施の形態】
以下、本発明に係る半導体装置の製造方法を図面に基づいて説明する。なお、本実施形態では、半導体装置の配線部分における絶縁膜の形成に本発明を適用した例を述べる。
図1は第1の発明に係る半導体装置の製造方法の実施形態を工程順に示す要部側断面図である。
第1発明の一適用形態である第1実施形態では、絶縁膜の形成に先立ち、Si−O結合を有する下地膜として例えばSiO2 膜の形成を行う。
【0015】
まず図1(a)に示すように、例えばAlからなる配線2のパターンが形成された層間絶縁膜1上に、例えばCVD(化学的気相成長法)により、配線2を覆うようにして薄く下地膜となるSiO2 膜3を形成する。
次いで、図1(b)に示すように、SiO2 膜3の表面におけるSi−O結合を分断可能な波長を有する光21をSiO2 膜3の表面に照射して、SiO2 膜3の表層に変質層4を形成する処理を行う。
【0016】
Si−O結合を分断可能な波長を有する光21としては、例えば真空紫外光(以下、VUV光と記す)が挙げられる。VUV光はSi−O結合を十分に分断するだけの波長(λ=140nm以下)を有する光であり、Si−O結合を有する下地膜、例えばSiO2 膜3のバンドギャップ8.8eV以上の高エネルギーを有する光である。このようなVUV光としては、例えばプラズマから発生するVUV光を用いることができる。具体的には、例えばヘリウム(He)ガスを用いて発生させたプラズマから生じる光(λ=121nm、58nm、54nm)や、ネオン(Ne)ガスを用いて発生させたプラズマから生じる光(λ=74.3nm、73.5nm)等を使用することができる。またその他、臭化水素(HBr)のようなガスを用いて発生させたプラズマによってもVUV光を得ることが可能である。
【0017】
本実施形態においては、上記の光21としてVUV光を用い(以下、光21をVUV光21と記す)、VUV光21の発生手段および照射手段として、既存のECR(Electron Cyclotron Resonance) プラズマエッチング装置を用いる。そしてECRプラズマエッチング装置により図1(b)に示すようにプラズマ20を発生させ、このプラズマ20から生じるVUV光21をSiO2 膜3の表面に照射する。プラズマ20を発生させる際の条件の一例を以下に示す。
【0018】
導入ガスおよび流量;Heガス:100sccm
〔sccmは標準状態における体積流量(cm3 /分)である〕
雰囲気圧力 ;0.2Pa
マイクロ波電力
基板温度 ;20℃
RFバイアス ;0W、10s
この条件によって発生したプラズマからは、λ<60nmのVUV光21が生じる。
【0019】
VUV光21はバンドギャップ8.8eV以上の高エネルギーを有する光であることから、SiO2 膜3の表面に照射されるとSiO2 膜3に吸収される。この結果、SiO2 膜3の深さ数nmのごく浅い表層にわたってSi−O結合のOが脱離する化学的反応が起きてSi−O結合が分断され、未結合手が発生する。したがって、SiO2 膜3の表層に未結合手が発生した状態に変質した変質層4が得られる。
【0020】
こうして変質層4を形成した後は、図1(c)に示すように、SiO2 膜3の表面、つまり変質層4の表面にSiO2 (ε≒4.0)よりも比誘電率εの低い有機系の低誘電率膜5を形成する。この際、SiO2 膜3を介して配線2間の溝を埋め込みかつ配線2を覆うようにして低誘電率膜5を形成する。また低誘電率膜5の形成は、塗布法、CVD法等の方法を用いて行われる。
【0021】
上記の低誘電率膜5としては、有機SOG(Spin on glass)(ε=3.5〜3)、図2の式〔1〕で示した構造を有するポリイミド系のポリマー(ε=3.5〜3)や、さらにフッ素を添加したポリイミド系のポリマー(ε=約2.7)等の材料を用いて形成された比誘電率ε=3.5以下の膜が挙げられる。
【0022】
また、図2の式〔2〕で示した構造を有するポリテトラフルオロエチレン系のポリマー〔例えばアモルファステフロン(商品名)〕や、図2の式〔3〕で示した構造を有するシクロポリマライズドフロリネーテッドポリマー〔例えばサイトップ(商品名)〕(ε=2.1)、図3の式〔4〕で示した構造を有するベンゾシクロブテン(BCB)(ε=約2.6)、図3の式〔5〕で示した構造を有するフッ化ポリアリルエーテル系のポリマー(ε=2.6)、フッ素が添加されたポリパラキシリレン(ε=約2.4)等の材料からなる膜を低誘電率膜5として用いることもできる。なお、本発明における有機系の低誘電率膜は、これらの例に限定されるものでなく、低誘電率膜の下地膜よりも比誘電率が低いものであればいかなるものを用いてもよい。
【0023】
例えばSiO2 膜3の表面に、図3の式〔5〕で示したフッ化ポリアリルエーテル系のポリマーからなる有機系の低誘電率膜5を形成する場合の一条件例を以下に示す。これは、スピンコータを用いてSiO2 膜3の表面にフッ化ポリアリルエーテル系のポリマーを塗布し、乾燥させた後、アニールして有機系の低誘電率膜5を形成する場合の条件である。
スピンコータの回転数;3000rpm
乾燥条件:200℃、1分
アニール条件:400℃、1分
前述したようにSiO2 膜3の表面である変質層4の表面には未結合手が発生しているため、その未結合手と化学的に結合した低誘電率膜5からなる絶縁膜が形成される。
【0024】
このように第1実施形態では、低誘電率膜5の形成に先立ち、VUV光21の照射によってSiO2 膜3の表面に変質層4を形成するため、SiO2 膜3の表面に当該表面との密着性が向上した低誘電率膜5を形成することができる。よって、たとえ低誘電率膜5を形成する際の熱処理時に低誘電率膜5がSiO2 膜3よりも大きく収縮してストレスが生じても、SiO2 膜3と低誘電率膜5との剥がれの発生を防止できるので、半導体装置の電気的信頼性を確保しつつ配線2間の容量の低減を図ることができる。したがって、第1実施形態によれば、電気的信頼性が高くしかも動作速度が高速で低消費電力である等のデバイス特性が良好な高集積の半導体装置を製造できる。
【0025】
また、既存の装置を用いて変質層4を形成する処理を行えるので、第1実施形態の方法を非常に容易に実施することができる。特に第1実施形態で用いたECRプラズマエッチング装置は、簡便に大面積にわたって高エネルギーのVUV光を発生させることが可能であるため有効である。
【0026】
なお、VUV光の発生手段および照射手段としては、ECRプラズマエッチング装置の他に、Si−O結合を分断可能な波長を有する光を発生させることができるものであれば種々のものを用いることができる。例えば低圧力で高密度なプラズマを発生できるヘリコン波励起プラズマエッチング装置や誘導結合型プラズマエッチング装置、また例えばレーザ−や、SOR(Synchrotron Orbital Radiation)のような放射光を発生させる装置を用いることも可能である。
【0027】
次に、第1発明の他の適用形態である第2実施形態を第1実施形態と同様の図1の図面を用いて説明する。
第2実施形態において第1実施形態と相違するところは、VUV光21に替えてイオンをSiO2 膜3の表面に照射することにより、SiO2 膜3の表層に変質層4を形成する処理を行うことにある。
【0028】
まず、この処理を行う前に、第1実施形態と同様に図1(a)に示す工程を行って、配線2のパターンが形成された層間絶縁膜1上に配線2を覆うようにして薄くSiO2 膜3を形成する。
次いで、図1(b)に示すようにイオン22をSiO2 膜3の表面に照射して、SiO2 膜3の表層にイオン22を物理的に作用させて、すなわちイオン22の衝撃によって変質層4を形成する。
【0029】
本実施形態においては、SiO2 膜3の表面に照射するイオン22としてプラズマ中に生成するイオンを用い、またイオン22の発生手段および照射手段として、既存のECRプラズマエッチング装置を用いる。そして、この装置を用いて発生させたプラズマ20中の例えばアルゴン(Ar)のイオン22をSiO2 膜3の表面に照射する。この場合のプラズマ20の発生条件の一例を以下に示す。
【0030】
導入ガスおよび流量;Arガス:100sccm
雰囲気圧力 ;3.2Pa
マイクロ波電力
基板温度 ;20℃
RFバイアス ;50W(2MHz)
この条件によってプラズマ20を発生させると、このプラズマ20から約300eVのエネルギーを持つArイオン(Ar+ )22がSiO2 膜3の表面に照射される。なお、上記条件例のように、第1実施形態でのプラズマ20の発生条件よりも雰囲気圧力を低圧とすれば、第1実施形態と同じ装置を用いた場合にもSiO2 膜3の表面に至るイオン分を多くすることができる。
【0031】
プラズマ20からイオン22がSiO2 膜3の表面に照射されると、この表面がイオン22によってたたかれてSiO2 膜3の表面に凹凸が多く発生する。同時に、このイオン22衝撃によってSiO2 膜3の表層におけるSi−O結合が分断されて未結合手が発生する。したがって、SiO2 膜3の表層に未結合手が発生した状態に変質しかつ表面が凹凸な変質層4が得られる。
こうして変質層4を形成した後は、第1実施形態と同様に図1(c)に示す工程を行って、SiO2 膜3の表面である変質層4の表面にSiO2 膜3よりも誘電率の低い有機系の低誘電率膜5を形成する。
【0032】
上記したようにSiO2 膜3の表面である変質層4の表面には未結合手が発生しているため、その未結合手と化学的に結合した状態で低誘電率膜5からなる絶縁膜を形成することができる。しかも変質層4の表面は多くの凹凸が存在していることから、変質層4の表面と低誘電率膜5との接触面積が増大し、これらの密着率が高くなる。
【0033】
よって、第2実施形態においてもSiO2 膜3の表面に当該表面との密着性が向上した低誘電率膜5を形成することができるので、低誘電率膜5を形成する際の熱処理時におけるSiO2 膜3と低誘電率膜5との剥がれの発生を防止できる。この結果、半導体装置の電気的信頼性を確保しつつ配線2間の容量の低減を図ることができることから、第1実施形態と同様、電気的信頼性が高くしかも動作速度が高速で、低消費電力の半導体装置を製造できるといった効果を得ることができる。
また、既存の装置を用いて変質層4を形成する処理を行えるので、非常に容易に実施することができる。
【0034】
なお、第2実施形態では、イオンの発生手段および照射手段として、既存のECRプラズマエッチング装置を用いたが、イオンを発生させて照射できる装置であればいかなる装置を用いてもよいのはもちろんである。
またSi−O結合を有する下地膜に照射するイオンとしてArイオンを用いたが、下地膜の表層に変質層を形成できかつ変質層を形成する部分以外の下地膜の膜質に悪影響を及ぼさないイオンであれば、その他のイオンを用いることができる。
【0035】
次に、第2の発明に係る半導体装置の製造方法の一適用形態である第3実施形態を図4を用いて説明する。
第3実施形態において第2実施形態と相違するところは、プラズマ20中に生成するイオンおよびラジカルをSiO2 膜3の表面に照射して該表面おけるSi−O結合を分断するとともに、その表面にプラズマ20から発生するCF系のポリマーからなる密着膜6を形成することにある。
【0036】
すなわち第3実施形態ではまず、第2実施形態と同様にして、図2(a)に示すように配線2のパターンが形成された層間絶縁膜1上に配線2を覆うようにして薄くSiO2 膜3を形成する。
次いで、図2(b)に示すごとくSiO2 膜3の表面にプラズマ30から発生するCF系ポリマーを堆積させて密着膜6を形成する処理を行う。このようなプラズマ30を発生させるに際しては、CF系の化学種を生成可能なガスを用いる。そのようなガスとしては、例えばCF4 、CHF3 、C2 F6 、C3 F8 、C4 F8 等のCとFとを含むガスと、O2 、Ar、CO等の添加ガスとを組み合わせたガス系が挙げられる。
【0037】
本実施形態では、上記プラズマ30により密着膜6を成膜する手段として、例えば既存のマグネトロン型処理装置を用いる。この装置を用いたプラズマ30の発生条件の一例を以下に示す。
【0038】
こうして発生させたプラズマ30中にはCF系のポリマーやラジカル、イオン等の化学種が生成しており、これらの化学種がSiO2 膜3の表面に入射すると、その表面にてSi−F、C−Oの化学的反応が起きる。結果としてSi−O結合が分断されることになり、SiO2 膜3の表面に未結合手が発生する。またプラズマ30から発生するCF系のラジカルやイオンの化学種がSiO2 膜3の表面に入射する際の例えばイオンのエネルギーによっても、SiO2 膜3の表面におけるSi−O結合が分断されて、その表面に未結合手が発生する。そして発生した未結合手にCF系のポリマーが化学結合した状態で堆積され、密着膜6が形成される。この密着膜6は、後に形成する低誘電率膜5と同様のC、F組成を有しているものである。したがってSiO2 膜3上には、低誘電率膜5との密着性がよい密着膜6の表面からなる面が形成される。
【0039】
上記のように密着膜6を形成した後は、第1実施形態と同様の方法にて、SiO2 膜3上に密着膜6を介してSiO2 膜3よりも誘電率の低い有機系の低誘電率膜5を形成する。
【0040】
上記したように第3実施形態では、低誘電率膜5を形成する前に、プラズマ30から発生するCF系のポリマーからなる密着膜6を形成することで、SiO2 膜3上に、低誘電率膜5との密着性がよい面を形成することができる。このため、SiO2 膜3上に密着性が良く低誘電率膜5を形成することができ、低誘電率膜5を形成する際の熱処理時におけるSiO2 膜3と低誘電率膜5との剥がれの発生を防止できる。したがって、半導体装置の電気的信頼性を確保しつつ配線2間の容量の低減を図ることができることから、第1実施形態と同様、電気的信頼性が高くしかも動作速度が高速で、低消費電力の半導体装置を製造できるといった効果を得ることができる。
また、既存の装置を用いて密着膜6を形成する処理を行えるので、非常に容易に実施することができる。
【0041】
なお、また本発明は、第1実施形態〜第3実施形態に限られるものでなく、本発明の主旨に反しない限り、低誘電率膜を形成する下地膜およびその下層の構造や、低誘電率膜の種類、成膜方法、プラズマ生成条件等を適宜変更することが可能である。
【0042】
【発明の効果】
以上説明したように本発明に係る半導体装置の製造方法の第1の発明では、低誘電率膜の形成に先立ち、Si−O結合を有する下地膜の表面に未結合手が存在する変質層を形成するため、低誘電率膜との密着性のよい下地膜の表面を得ることができる。
また第2の発明に係る半導体装置の製造方法では、低誘電率膜の形成に先立ち、プラズマから発生するCF系のポリマーからなる密着膜を下地膜の表面に形成するので、下地膜上に低誘電率膜との密着性のよい面を形成することができる。
よってこれら第1、第2の発明によれば、下地膜の表面に低誘電率膜を形成する場合の熱処理時において低誘電率膜の剥がれを防止でき、下地膜と低誘電率膜との密着性を向上できるので、配線間を埋め込みかつ配線を覆う状態に低誘電率膜を形成した場合に、半導体装置の電気的信頼性を確保しつつ配線間の容量の低減を図ることができる。したがって第1、第2の発明は、電気的信頼性が高くしかも動作速度が高速で低消費電力である等のデバイス特性が良好な高集積の半導体装置を製造するうえで非常に有効な方法となる。
【図面の簡単な説明】
【図1】(a)〜(c)は、第1の発明の実施形態を工程順に示す要部側断面図である。
【図2】低誘電率膜の形成に用いる材料例を示す図(その1)である。
【図3】低誘電率膜の形成に用いる材料例を示す図(その2)である。
【図4】(a)〜(c)は、第2の発明の実施形態を工程順に示す要部側断面図である。
【図5】(a)、(b)は従来の低誘電率膜の形成法を示す要部側断面図である。
【図6】本発明の課題を説明する図である。
【符号の説明】
3 SiO2 膜 4 変質層 5 低誘電率膜 6 密着層
20、30 プラズマ 21 VUV光 22 イオン
Claims (5)
- Si−O結合を有する下地膜の表面に該下地膜よりも比誘電率の低い有機系の低誘電率膜を形成するに先立ち、前記下地膜の表層におけるSi−O結合を分断可能な波長を有する光を前記下地膜の表面に照射することによって前記下地膜の表層に変質層を形成する
ことを特徴とする半導体装置の製造方法。 - 前記Si−O結合を分断可能な波長を有する光には真空紫外線光を用いる
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記真空紫外光には、プラズマから発生する真空紫外光を用いる
ことを特徴とする請求項2記載の半導体装置の製造方法。 - Si−O結合を有する下地膜の表面に該下地膜よりも比誘電率の低い有機系の低誘電率膜を形成するに先立ち、イオンを前記下地膜の表面に照射することによって前記下地膜の表層にSi−O結合を分断して未結合手を発生させた変質層を形成する
ことを特徴とする半導体装置の製造方法。 - Si−O結合を有する下地膜上に該下地膜よりも比誘電率の低い有機系のC、F組成を有している低誘電率膜を形成するに先立ち、前記下地膜の表面にフルオロカーボン系の化学種を生成可能なガスを用いて発生させたプラズマ中に生成したフルオロカーボン系のポリマーからなり、前記プラズマ中の前記化学種により前記下地膜の表面におけるSi−O結合が分断されて発生した未結合手に化学結合した状態で堆積した密着膜を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00627297A JP4032447B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00627297A JP4032447B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209275A JPH10209275A (ja) | 1998-08-07 |
JP4032447B2 true JP4032447B2 (ja) | 2008-01-16 |
Family
ID=11633791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00627297A Expired - Fee Related JP4032447B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4032447B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465365B1 (en) * | 2000-04-07 | 2002-10-15 | Koninklijke Philips Electronics N.V. | Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication |
JP3990920B2 (ja) * | 2001-03-13 | 2007-10-17 | 東京エレクトロン株式会社 | 膜形成方法及び膜形成装置 |
JP2004095865A (ja) * | 2002-08-30 | 2004-03-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2007036067A (ja) * | 2005-07-28 | 2007-02-08 | Sony Corp | 半導体装置の製造方法 |
JP6573231B2 (ja) * | 2016-03-03 | 2019-09-11 | パナソニックIpマネジメント株式会社 | プラズマ処理方法 |
KR102639596B1 (ko) * | 2017-09-11 | 2024-02-23 | 도쿄엘렉트론가부시키가이샤 | 절연막의 성막 방법, 기판 처리 장치 및 기판 처리 시스템 |
-
1997
- 1997-01-17 JP JP00627297A patent/JP4032447B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10209275A (ja) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3402972B2 (ja) | 半導体装置の製造方法 | |
JP3409984B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3141827B2 (ja) | 半導体装置の製造方法 | |
US6680262B2 (en) | Method of making a semiconductor device by converting a hydrophobic surface of a dielectric layer to a hydrophilic surface | |
JP2000332112A (ja) | 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法 | |
JP2000114252A (ja) | 半導体装置及びその製造方法 | |
JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
JP2001077086A (ja) | 半導体装置のドライエッチング方法 | |
JP4540847B2 (ja) | 高密度プラズマシステムを用いた半導体デバイスの平坦化方法 | |
JP3666106B2 (ja) | 半導体装置の製造方法 | |
JP2003273212A (ja) | 積層構造体およびその製造方法 | |
JP3204316B2 (ja) | 半導体装置の製造方法 | |
JP4032447B2 (ja) | 半導体装置の製造方法 | |
JP3047343B2 (ja) | 半導体装置の製造方法 | |
JPH09186155A (ja) | 半導体素子の製造方法 | |
JP2004200203A (ja) | 半導体装置及びその製造方法 | |
JP3610745B2 (ja) | 層間絶縁膜の形成方法 | |
JPH10326830A (ja) | 半導体装置の製造方法 | |
JP4257252B2 (ja) | 半導体装置の製造方法 | |
JPH09172079A (ja) | 半導体装置およびその製造方法 | |
KR100468688B1 (ko) | 스핀온글래스층을이용한층간절연층형성방법 | |
JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
JP3022740B2 (ja) | 半導体装置の製造方法 | |
JP3402937B2 (ja) | 半導体装置の製造方法 | |
GB2301224A (en) | Method of forming a SOG film in a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |