JP3666106B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3666106B2 JP3666106B2 JP04356196A JP4356196A JP3666106B2 JP 3666106 B2 JP3666106 B2 JP 3666106B2 JP 04356196 A JP04356196 A JP 04356196A JP 4356196 A JP4356196 A JP 4356196A JP 3666106 B2 JP3666106 B2 JP 3666106B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- amorphous carbon
- film
- fluorinated amorphous
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、さらに詳しくは、フッ素を含む低誘電率のフッ素化アモルファスカーボン系絶縁膜を形成する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体装置の高集積化が進展するに伴い、多層配線構造においては同一配線層内の隣り合う配線間の層間絶縁膜の幅が狭まるとともに、異なる上下の配線層間の層間絶縁膜の厚さも薄くなりつつある。かかる配線間隔の縮小により、配線間容量の上昇が問題となりつつある。配線間容量の上昇防止は、高集積度半導体装置の高速動作、低消費電力および低発熱等の諸要請に応えるためには、是非とも解決しなければならない要素技術の１つである。
【０００３】
高集積度半導体装置の配線間容量の低減方法として、例えば特開昭６３−７６５０号公報に開示されているように、低誘電率材料の層間絶縁膜への採用が有効である。低誘電率材料としては、フッ素を含む酸化シリコン系絶縁膜（以下ＳｉＯＦと記す）等の無機系材料が代表的であるが、この他にもシロキサン結合を有する有機ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ポリイミド、ポリパラキシリレン（商品名パリレン）、ポリナフタレン等の有機高分子材料や、フレア（アライドシグナル社商品名）あるいはパーフルオロ基含有ポリイミドやフッ化ポリアリルエーテル等のフッ素樹脂系の有機高分子材料がある。これら低誘電率材料については、例えば日経マイクロデバイス誌１９９５年７月号ｐ．１０５に紹介されている。
【０００４】
これら比誘電率が３．５以下の低誘電率材料層を、隣り合う配線間はもとより、異なるレベルの配線層間にも適用し、しかも低誘電率材料層をＳｉＯ2 （比誘電率４）、ＳｉＯＮ（比誘電率４〜６）やＳｉ3 Ｎ4 （比誘電率６）等の膜質に優れた絶縁膜により挟み込む構造の積層構造の層間絶縁膜を、本願出願人は特願平７−３７２７号明細書に提案し、低誘電率と高信頼性を合わせ持つ層間絶縁膜を有する半導体装置の可能性を示した。
【０００５】
低誘電率材料のうち、無機系のＳｉＯＦはその成膜プロセスがＳｉＯ2 等従来の無機系層間絶縁膜の成膜プロセスと整合性があることから、現用の製造設備でも容易に採用できるので注目されている。すなわち、一般的にはプラズマＣＶＤ法による酸化シリコン系絶縁膜を形成する原料ガス中に、ＳｉＦ4 を添加することによりＳｉ−Ｆ結合を酸化シリコン系絶縁膜中に取り込み、ＳｉＯＦを形成することができる。しかしながらＳｉＯＦは比誘電率が３前後と低減の効果が小さく、次世代以降の高集積度半導体装置への適用には不充分である。
一方、有機系の材料は比誘電率が２〜２．５程度と小さく、次世代半導体装置への適用の期待が大きい。
【０００６】
有機系の低誘電率絶縁膜は、被処理基板上に回転塗布等のウェットプロセスにより成膜し、この後保護膜としてＳｉＯ2 等の無機系絶縁膜をＣＶＤで成膜するのが一般的である。したがって、複数種類の成膜装置を必要としスループットの低下は避けられない。このため、有機系の低誘電率絶縁膜と、無機系の保護膜とを連続的にＣＶＤ成膜する方法が望まれる。
【０００７】
かかる観点から、有機系の低誘電率絶縁膜としてフッ素化アモルファスカーボン系絶縁膜（ａ−Ｃ：Ｆ）のプラズマＣＶＤ方法が、例えば第４２回応用物理学関係連合講演会（１９９５年春季年会）講演予稿集ｐ７８６、講演番号３０ｐ−Ｃ−１１や、第５６回応用物理学会学術講演会（１９９５年秋季年会）講演予稿集ｐ５８８、講演番号２６ａ−ＺＢ−６に報告されている。ここに報告されている成膜方法は、ＣＨ4 にＣＦ4 を添加した混合ガスによりプラズマＣＶＤを施すもので、膜中のフッ素濃度が上昇するにしたがい比誘電率が低下する特徴を有する。しかしＣＦ4 を用いる方法では、放電解離状態の制御は困難であり、プラズマ中に生成するＣＦx 系活性種の種別を選択できない。したがって、堆積するａ−Ｃ：Ｆの膜質や電気特性等およびそれらの再現性については必ずしも充分な結果が得られなかった。
【０００８】
本発明は上述した従来技術に鑑みて提案するものである。すなわち本発明の課題は、低誘電率のフッ素化アモルファスカーボン系絶縁膜をプラズマＣＶＤ法により成膜する工程を有する半導体装置の製造方法において、堆積する膜の組成制御とその再現性確保が容易な半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述の課題を解決するために提案するものであり、ヘキサフルオロプロピレンオキサイドを主体とする原料ガスを用いたプラズマＣＶＤ法により、被処理基板上にフッ素化アモルファスカーボン系絶縁膜を形成する工程を有することを特徴とするものである。
【００１０】
また、本発明のもう一つの半導体装置の製造方法は、ヘキサフルオロ−２−ブチン、ヘキサフルオロ−１，３−ブタジエン、ヘキサフルオロプロペンおよびヘキサフルオロプロピレンオキサイドからなる群から選ばれる少なくとも一種を主体とする原料ガスを用いたプラズマＣＶＤ法により、被処理基板上にフッ素化アモルファスカーボン系絶縁膜を形成する工程を有する半導体装置の製造方法であって、上記原料ガス中に、さらにＮ 2 、ＮＨ 3 およびＮ 2 Ｈ 4 からなる群から選ばれる少なくとも一種の窒化剤を混合することを特徴とするものである。
【００１１】
次に作用の説明に移る。
本発明の要旨は、フッ素化アモルファスカーボン系絶縁膜をプラズマＣＶＤ法で形成するにあたり、プラズマ中に生成する解離生成物すなわち前駆体として、ＣＦ系化学種あるいはＣＦ2 系化学種を生成しうる特定の化合物を原料ガスとして採用する点にある。
従来例で採用したＣＦ4 ガスは、放電解離によりプラズマ中に主としてＣＦ3 系の化学種を生成し、またその生成量もプラズマの電子密度を高めなければ充分な確保は困難であった。したがってＣＦ4 単独ではフッ素化アモルファスカーボン系絶縁膜の堆積は容易でなく、ＣＨ4 等の炭化水素化合物ガスの併用によるカーボン源の供給が別途必要であり、組成制御やその再現性が不充分であった。またカーボン源の混合によりパーティクル発生の懸念もあった。
この点、本発明で採用する特定の化合物は放電解離や加熱により容易にＣＦ系化学種あるいはＣＦ2 系化学種を生成する物質であり、フッ素化アモルファスカーボン系絶縁膜の形成に不可欠な、適量のフッ素とカーボンとが結合した状態の前駆体を供給しうるので、組成制御とその再現性に優れる。
【００１２】
【実施例】
以下、本発明の具体的実施例につき図面を参照しながら説明する。以下の実施例はいずれもＡｌ系金属配線上の層間絶縁膜形成工程に本発明を適用した例である。
【００１３】
実施例１
本実施例は、フッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤによる成膜の原料ガスとして、ヘキサフルオロ−１，３−ブタジエン（Ｈｅｘａｆｌｕｏｒｏ−１，３−ｂｙｔａｄｉｅｎｅ；ＣＦ2 ＝ＣＦＣＦ＝ＣＦ2 ，ｂｐ＝６〜７℃）を採用した例であり、このプロセスを図１（ａ）〜（ｃ）を参照して説明する。
【００１４】
本実施例で用いた被処理基板は、図１（ａ）に示すようにシリコン等の半導体基板１上の層間絶縁膜２上に、Ａｌ系金属配線３ガス形成され、さらにＴＥＯＳを用いたプラズマＣＶＤにより薄いＳｉＯ2 膜（ｐ−ＴＥＯＳ膜）４を例えば５０ｎｍの厚さにコンフォーマルに形成したものである。Ａｌ系金属配線３の厚さは例えば０．５μｍ、最小ラインアンドスペースは０．３５μｍであり、その下面および上面にはバリア層および反射防止層が形成されていてもよい。これらバリア層および反射防止層は、ＴｉやＴｉＮを適宜組み合わせ常法に準じて形成することができる。
【００１５】
つぎにプラズマＣＶＤ装置として一般的な平行平板型プラズマＣＶＤ装置を用い、一例として下記条件によりフッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤを施す。
ＣＦ2 ＝ＣＦＣＦ＝ＣＦ2 ５０ ｓｃｃｍ
Ｈ2 １０ ｓｃｃｍ
ガス圧力 １００ Ｐａ
ＲＦ電源パワー ３００ Ｗ（１３．５６ＭＨｚ）
基板温度 ２０ ℃
【００１６】
フッ素化アモルファスカーボン系絶縁膜の厚さは、Ａｌ系金属配線３の上部でで例えば０．３μｍの厚さとなるまで形成した。この結果、図１（ｂ）に示すようにＡｌ系金属配線３のスペースをボイドを発生することなくフッ素化アモルファスカーボン系絶縁膜５が平坦に形成された。
この後図１（ｃ）に示すようにＴＥＯＳを用いたプラズマＣＶＤにより薄いＳｉＯ2 膜６を例えば１００ｎｍの厚さに形成し、ＳｉＯ2 膜４、フッ素化アモルファスカーボン系絶縁膜５およびＳｉＯ2 膜６からなる積層構造の層間絶縁膜を完成する。なおＳｉＯ2 膜４およびＳｉＯ2 膜６はフッ素化アモルファスカーボン系絶縁膜５の膜質を補完するために形成するものであり、Ｓｉ3 Ｎ4 ＳｉＯＮを用いてもよい。また必要がなければこれを省略してもよい。
【００１７】
本実施例によれば、ヘキサフルオロ−１，３−ブタジエンはプラズマ中の電子衝突等でＣＦ系化学種とＣＦ2 系化学種に容易に解離し、フッ素を含んだアモルファスカーボン膜を再現性よく成膜することができる。フッ素化アモルファスカーボン系絶縁膜５の比誘電率は２．１であった。
【００１８】
実施例２
本実施例は、フッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤによる成膜の原料ガスとしてヘキサフルオロプロピレンオキサイド（ＨＦＰＯ；Ｈｅｘａｆｌｕｏｒｏｐｒｏｐｙｌｅｎｅｏｘｉｄｅ，ｂｐ＝−４２℃）を採用した例であり、このプロセスを再び図１（ａ）〜（ｃ）を参照して説明する。
【００１９】
本実施例で採用した図１（ａ）に示す被処理基板は前実施例１と同様であり、重複する説明は省略する。
この被処理基板を同じく平行平板型プラズマＣＶＤ装置のアノード電極上に載置し、一例として下記条件によりフッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤを施す。
ＨＦＰＯ ５０ ｓｃｃｍ
Ｈ2 １０ ｓｃｃｍ
ガス圧力 １００ Ｐａ
ＲＦ電源パワー ３００ Ｗ（１３．５６ＭＨｚ）
基板温度 ２０ ℃
【００２０】
フッ素化アモルファスカーボン系絶縁膜の厚さは、Ａｌ系金属配線３の上部でで例えば０．３μｍの厚さとなるまで形成した。この結果、図１（ｂ）に示すようにＡｌ系金属配線３のスペースをボイドを発生することなくフッ素化アモルファスカーボン系絶縁膜５が平坦に形成された。
【００２１】
この後の図１（ｃ）に示す工程は前実施例１と同様であるので、重複する説明は省略する。
【００２２】
本実施例によれば、ヘキサフルオロプロピレンオキサイドはプラズマ中の電子衝突等で主としてＣＦ2 系化学種を大量に生成し、フッ素を含んだアモルファスカーボン膜を再現性よく成膜することができる。フッ素化アモルファスカーボン系絶縁膜５の比誘電率は本実施例においても２．１であった。
【００２３】
実施例３
本実施例は、フッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤによる成膜の原料ガスとしてヘキサフルオロ−２−ブチン（Ｈｅｘａｆｌｕｏｒｏ−２−ｂｕｔｙｎｅ；Ｆ3 ＣＣ≡ＣＣＦ3 ，ｍｐ＝−１１７℃，ｂｐ＝−２４．６℃）を採用し、これにさらにＮＨ3 を添加してプラズマＣＶＤを施した例であり、これを再度図１（ａ）〜（ｃ）を参照して説明する。
【００２４】
本実施例で採用した図１（ａ）に示す被処理基板は前実施例１と同様であり、重複する説明は省略する。
この被処理基板を同じく平行平板型プラズマＣＶＤ装置のアノード電極上に載置し、一例として下記条件によりフッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤを施す。
Ｆ3 ＣＣ≡ＣＣＦ3 ５０ ｓｃｃｍ
ＮＨ3 ２０ ｓｃｃｍ
ガス圧力 １００ Ｐａ
ＲＦ電源パワー ３００ Ｗ（１３．５６ＭＨｚ）
基板温度 ２０ ℃
【００２５】
フッ素化アモルファスカーボン系絶縁膜の厚さは、Ａｌ系金属配線３の上部でで例えば０．３μｍの厚さとなるまで形成した。この結果、図１（ｂ）に示すようにＡｌ系金属配線３のスペースをボイドを発生することなく埋め込んで平坦なフッ素化アモルファスカーボン系絶縁膜５が形成された。
この後の図１（ｃ）に示す工程は前実施例１と同様であるので、重複する説明は省略する。
【００２６】
本実施例によれば、ヘキサフルオロ−２−ブチンからはプラズマ中の電子衝突等で主としてＣＦ3 系化学種が大量に生成されるが、ＮＨ3 の解離によって生成する活性ＨがＣＦ3 系化学種中のＦをスカベンジ（消費）し、この結果ＣＦ系化学種やＣＦ2 系化学種が生成され、フッ素と窒素を含んだアモルファスカーボン膜を再現性よく成膜することができる。このとき堆積したフッ素化アモルファスカーボン系絶縁膜５の比誘電率は２．５であった。
【００２７】
以上、本発明を３種の実施例により説明したが、本発明はこれら実施例に何ら限定されるものではない。
【００２８】
例えば放電解離条件下で、プラズマ中にＣＦ系化学種およびＣＦ2 系化学種のうちのいずれか少なくとも一種を生成しうる化合物としてヘキサフルオロ−２−ブチン、ヘキサフルオロ−１，３−ブタジエン、あるいはヘキサフルオロプロピレンオキサイドを用いたが、ヘキサフルオロプロペン（Ｈｅｘａｆｌｕｏｒｏｐｒｏｐｅｎｅ ｏｒ Ｈｅｘａｆｌｕｏｒｏｐｒｏｐｙｌｅｎｅ；Ｃ3 Ｆ6 ，ｍｐ＝−１５３℃，ｂｐ＝−２８℃）を用いてもよい。
【００２９】
また窒化性ガスとしてＮＨ3 以外にＮ2 やＮ2 Ｈ4 等を用いてもよく、その他、希釈ガスとしてＨｅ、Ａｒ、Ｘｅ等の希ガスを混合して用いてもよい。
【００３０】
プラズマＣＶＤ装置として、上記実施例で用いた平行平板型の装置の他に、マイクロ波ＣＶＤ装置、ＥＣＲ−ＣＶＤ装置、さらにはヘリコン波プラズマや誘導結合プラズマ（ＩＣＰ）等の高密度プラズマソースを用いることも可能である。また低圧Ｈｇランプ等のＵＶ光線の利用は原料ガスの解離の促進や、基板ダメージ低減に有用である。また原料ガスの解離促進や前駆体のマイグレーション促進のため、被処理基板や反応空間に超音波を照射して原料ガスの振動、回転や並進エネルギを励起してもよい。
【００３１】
前述の各実施例は、Ａｌ系金属配線上の層間絶縁膜を形成する場合について例示したが、他の配線材料層を用いる場合や、最終パッシベーション膜として用いる場合、さらにはトレンチアイソレーションをボイドの発生なく平坦に埋め込む場合等に適用することもできることは言うまでもない。
【００３２】
【発明の効果】
以上の説明から明らかなように、本発明によればフッ素化アモルファスカーボン系絶縁膜を安定に再現性よく成膜することが可能となる。
したがって、配線間容量による信号遅延が特に問題となるマイクロプロセッサや高集積度メモリ等の半導体装置を信頼性よく製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例１ないし３のプラズマＣＶＤプロセスを、その工程順に説明する概略断面図であり、（ａ）はＡｌ系金属配線上にＳｉＯ2 膜をコンフォーマルに形成した状態、（ｂ）はフッ素化アモルファスカーボン系絶縁膜を形成した状態、（ｃ）は上層のＳｉＯ2 膜を形成した状態である。
【符号の説明】
１…半導体基板 ２…層間絶縁膜
３…Ａｌ系金属配線 ４、６…ＳｉＯ2 膜
５…フッ素化アモルファスカーボン系絶縁膜
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、さらに詳しくは、フッ素を含む低誘電率のフッ素化アモルファスカーボン系絶縁膜を形成する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体装置の高集積化が進展するに伴い、多層配線構造においては同一配線層内の隣り合う配線間の層間絶縁膜の幅が狭まるとともに、異なる上下の配線層間の層間絶縁膜の厚さも薄くなりつつある。かかる配線間隔の縮小により、配線間容量の上昇が問題となりつつある。配線間容量の上昇防止は、高集積度半導体装置の高速動作、低消費電力および低発熱等の諸要請に応えるためには、是非とも解決しなければならない要素技術の１つである。
【０００３】
高集積度半導体装置の配線間容量の低減方法として、例えば特開昭６３−７６５０号公報に開示されているように、低誘電率材料の層間絶縁膜への採用が有効である。低誘電率材料としては、フッ素を含む酸化シリコン系絶縁膜（以下ＳｉＯＦと記す）等の無機系材料が代表的であるが、この他にもシロキサン結合を有する有機ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ポリイミド、ポリパラキシリレン（商品名パリレン）、ポリナフタレン等の有機高分子材料や、フレア（アライドシグナル社商品名）あるいはパーフルオロ基含有ポリイミドやフッ化ポリアリルエーテル等のフッ素樹脂系の有機高分子材料がある。これら低誘電率材料については、例えば日経マイクロデバイス誌１９９５年７月号ｐ．１０５に紹介されている。
【０００４】
これら比誘電率が３．５以下の低誘電率材料層を、隣り合う配線間はもとより、異なるレベルの配線層間にも適用し、しかも低誘電率材料層をＳｉＯ2 （比誘電率４）、ＳｉＯＮ（比誘電率４〜６）やＳｉ3 Ｎ4 （比誘電率６）等の膜質に優れた絶縁膜により挟み込む構造の積層構造の層間絶縁膜を、本願出願人は特願平７−３７２７号明細書に提案し、低誘電率と高信頼性を合わせ持つ層間絶縁膜を有する半導体装置の可能性を示した。
【０００５】
低誘電率材料のうち、無機系のＳｉＯＦはその成膜プロセスがＳｉＯ2 等従来の無機系層間絶縁膜の成膜プロセスと整合性があることから、現用の製造設備でも容易に採用できるので注目されている。すなわち、一般的にはプラズマＣＶＤ法による酸化シリコン系絶縁膜を形成する原料ガス中に、ＳｉＦ4 を添加することによりＳｉ−Ｆ結合を酸化シリコン系絶縁膜中に取り込み、ＳｉＯＦを形成することができる。しかしながらＳｉＯＦは比誘電率が３前後と低減の効果が小さく、次世代以降の高集積度半導体装置への適用には不充分である。
一方、有機系の材料は比誘電率が２〜２．５程度と小さく、次世代半導体装置への適用の期待が大きい。
【０００６】
有機系の低誘電率絶縁膜は、被処理基板上に回転塗布等のウェットプロセスにより成膜し、この後保護膜としてＳｉＯ2 等の無機系絶縁膜をＣＶＤで成膜するのが一般的である。したがって、複数種類の成膜装置を必要としスループットの低下は避けられない。このため、有機系の低誘電率絶縁膜と、無機系の保護膜とを連続的にＣＶＤ成膜する方法が望まれる。
【０００７】
かかる観点から、有機系の低誘電率絶縁膜としてフッ素化アモルファスカーボン系絶縁膜（ａ−Ｃ：Ｆ）のプラズマＣＶＤ方法が、例えば第４２回応用物理学関係連合講演会（１９９５年春季年会）講演予稿集ｐ７８６、講演番号３０ｐ−Ｃ−１１や、第５６回応用物理学会学術講演会（１９９５年秋季年会）講演予稿集ｐ５８８、講演番号２６ａ−ＺＢ−６に報告されている。ここに報告されている成膜方法は、ＣＨ4 にＣＦ4 を添加した混合ガスによりプラズマＣＶＤを施すもので、膜中のフッ素濃度が上昇するにしたがい比誘電率が低下する特徴を有する。しかしＣＦ4 を用いる方法では、放電解離状態の制御は困難であり、プラズマ中に生成するＣＦx 系活性種の種別を選択できない。したがって、堆積するａ−Ｃ：Ｆの膜質や電気特性等およびそれらの再現性については必ずしも充分な結果が得られなかった。
【０００８】
本発明は上述した従来技術に鑑みて提案するものである。すなわち本発明の課題は、低誘電率のフッ素化アモルファスカーボン系絶縁膜をプラズマＣＶＤ法により成膜する工程を有する半導体装置の製造方法において、堆積する膜の組成制御とその再現性確保が容易な半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述の課題を解決するために提案するものであり、ヘキサフルオロプロピレンオキサイドを主体とする原料ガスを用いたプラズマＣＶＤ法により、被処理基板上にフッ素化アモルファスカーボン系絶縁膜を形成する工程を有することを特徴とするものである。
【００１０】
また、本発明のもう一つの半導体装置の製造方法は、ヘキサフルオロ−２−ブチン、ヘキサフルオロ−１，３−ブタジエン、ヘキサフルオロプロペンおよびヘキサフルオロプロピレンオキサイドからなる群から選ばれる少なくとも一種を主体とする原料ガスを用いたプラズマＣＶＤ法により、被処理基板上にフッ素化アモルファスカーボン系絶縁膜を形成する工程を有する半導体装置の製造方法であって、上記原料ガス中に、さらにＮ 2 、ＮＨ 3 およびＮ 2 Ｈ 4 からなる群から選ばれる少なくとも一種の窒化剤を混合することを特徴とするものである。
【００１１】
次に作用の説明に移る。
本発明の要旨は、フッ素化アモルファスカーボン系絶縁膜をプラズマＣＶＤ法で形成するにあたり、プラズマ中に生成する解離生成物すなわち前駆体として、ＣＦ系化学種あるいはＣＦ2 系化学種を生成しうる特定の化合物を原料ガスとして採用する点にある。
従来例で採用したＣＦ4 ガスは、放電解離によりプラズマ中に主としてＣＦ3 系の化学種を生成し、またその生成量もプラズマの電子密度を高めなければ充分な確保は困難であった。したがってＣＦ4 単独ではフッ素化アモルファスカーボン系絶縁膜の堆積は容易でなく、ＣＨ4 等の炭化水素化合物ガスの併用によるカーボン源の供給が別途必要であり、組成制御やその再現性が不充分であった。またカーボン源の混合によりパーティクル発生の懸念もあった。
この点、本発明で採用する特定の化合物は放電解離や加熱により容易にＣＦ系化学種あるいはＣＦ2 系化学種を生成する物質であり、フッ素化アモルファスカーボン系絶縁膜の形成に不可欠な、適量のフッ素とカーボンとが結合した状態の前駆体を供給しうるので、組成制御とその再現性に優れる。
【００１２】
【実施例】
以下、本発明の具体的実施例につき図面を参照しながら説明する。以下の実施例はいずれもＡｌ系金属配線上の層間絶縁膜形成工程に本発明を適用した例である。
【００１３】
実施例１
本実施例は、フッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤによる成膜の原料ガスとして、ヘキサフルオロ−１，３−ブタジエン（Ｈｅｘａｆｌｕｏｒｏ−１，３−ｂｙｔａｄｉｅｎｅ；ＣＦ2 ＝ＣＦＣＦ＝ＣＦ2 ，ｂｐ＝６〜７℃）を採用した例であり、このプロセスを図１（ａ）〜（ｃ）を参照して説明する。
【００１４】
本実施例で用いた被処理基板は、図１（ａ）に示すようにシリコン等の半導体基板１上の層間絶縁膜２上に、Ａｌ系金属配線３ガス形成され、さらにＴＥＯＳを用いたプラズマＣＶＤにより薄いＳｉＯ2 膜（ｐ−ＴＥＯＳ膜）４を例えば５０ｎｍの厚さにコンフォーマルに形成したものである。Ａｌ系金属配線３の厚さは例えば０．５μｍ、最小ラインアンドスペースは０．３５μｍであり、その下面および上面にはバリア層および反射防止層が形成されていてもよい。これらバリア層および反射防止層は、ＴｉやＴｉＮを適宜組み合わせ常法に準じて形成することができる。
【００１５】
つぎにプラズマＣＶＤ装置として一般的な平行平板型プラズマＣＶＤ装置を用い、一例として下記条件によりフッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤを施す。
ＣＦ2 ＝ＣＦＣＦ＝ＣＦ2 ５０ ｓｃｃｍ
Ｈ2 １０ ｓｃｃｍ
ガス圧力 １００ Ｐａ
ＲＦ電源パワー ３００ Ｗ（１３．５６ＭＨｚ）
基板温度 ２０ ℃
【００１６】
フッ素化アモルファスカーボン系絶縁膜の厚さは、Ａｌ系金属配線３の上部でで例えば０．３μｍの厚さとなるまで形成した。この結果、図１（ｂ）に示すようにＡｌ系金属配線３のスペースをボイドを発生することなくフッ素化アモルファスカーボン系絶縁膜５が平坦に形成された。
この後図１（ｃ）に示すようにＴＥＯＳを用いたプラズマＣＶＤにより薄いＳｉＯ2 膜６を例えば１００ｎｍの厚さに形成し、ＳｉＯ2 膜４、フッ素化アモルファスカーボン系絶縁膜５およびＳｉＯ2 膜６からなる積層構造の層間絶縁膜を完成する。なおＳｉＯ2 膜４およびＳｉＯ2 膜６はフッ素化アモルファスカーボン系絶縁膜５の膜質を補完するために形成するものであり、Ｓｉ3 Ｎ4 ＳｉＯＮを用いてもよい。また必要がなければこれを省略してもよい。
【００１７】
本実施例によれば、ヘキサフルオロ−１，３−ブタジエンはプラズマ中の電子衝突等でＣＦ系化学種とＣＦ2 系化学種に容易に解離し、フッ素を含んだアモルファスカーボン膜を再現性よく成膜することができる。フッ素化アモルファスカーボン系絶縁膜５の比誘電率は２．１であった。
【００１８】
実施例２
本実施例は、フッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤによる成膜の原料ガスとしてヘキサフルオロプロピレンオキサイド（ＨＦＰＯ；Ｈｅｘａｆｌｕｏｒｏｐｒｏｐｙｌｅｎｅｏｘｉｄｅ，ｂｐ＝−４２℃）を採用した例であり、このプロセスを再び図１（ａ）〜（ｃ）を参照して説明する。
【００１９】
本実施例で採用した図１（ａ）に示す被処理基板は前実施例１と同様であり、重複する説明は省略する。
この被処理基板を同じく平行平板型プラズマＣＶＤ装置のアノード電極上に載置し、一例として下記条件によりフッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤを施す。
ＨＦＰＯ ５０ ｓｃｃｍ
Ｈ2 １０ ｓｃｃｍ
ガス圧力 １００ Ｐａ
ＲＦ電源パワー ３００ Ｗ（１３．５６ＭＨｚ）
基板温度 ２０ ℃
【００２０】
フッ素化アモルファスカーボン系絶縁膜の厚さは、Ａｌ系金属配線３の上部でで例えば０．３μｍの厚さとなるまで形成した。この結果、図１（ｂ）に示すようにＡｌ系金属配線３のスペースをボイドを発生することなくフッ素化アモルファスカーボン系絶縁膜５が平坦に形成された。
【００２１】
この後の図１（ｃ）に示す工程は前実施例１と同様であるので、重複する説明は省略する。
【００２２】
本実施例によれば、ヘキサフルオロプロピレンオキサイドはプラズマ中の電子衝突等で主としてＣＦ2 系化学種を大量に生成し、フッ素を含んだアモルファスカーボン膜を再現性よく成膜することができる。フッ素化アモルファスカーボン系絶縁膜５の比誘電率は本実施例においても２．１であった。
【００２３】
実施例３
本実施例は、フッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤによる成膜の原料ガスとしてヘキサフルオロ−２−ブチン（Ｈｅｘａｆｌｕｏｒｏ−２−ｂｕｔｙｎｅ；Ｆ3 ＣＣ≡ＣＣＦ3 ，ｍｐ＝−１１７℃，ｂｐ＝−２４．６℃）を採用し、これにさらにＮＨ3 を添加してプラズマＣＶＤを施した例であり、これを再度図１（ａ）〜（ｃ）を参照して説明する。
【００２４】
本実施例で採用した図１（ａ）に示す被処理基板は前実施例１と同様であり、重複する説明は省略する。
この被処理基板を同じく平行平板型プラズマＣＶＤ装置のアノード電極上に載置し、一例として下記条件によりフッ素化アモルファスカーボン系絶縁膜のプラズマＣＶＤを施す。
Ｆ3 ＣＣ≡ＣＣＦ3 ５０ ｓｃｃｍ
ＮＨ3 ２０ ｓｃｃｍ
ガス圧力 １００ Ｐａ
ＲＦ電源パワー ３００ Ｗ（１３．５６ＭＨｚ）
基板温度 ２０ ℃
【００２５】
フッ素化アモルファスカーボン系絶縁膜の厚さは、Ａｌ系金属配線３の上部でで例えば０．３μｍの厚さとなるまで形成した。この結果、図１（ｂ）に示すようにＡｌ系金属配線３のスペースをボイドを発生することなく埋め込んで平坦なフッ素化アモルファスカーボン系絶縁膜５が形成された。
この後の図１（ｃ）に示す工程は前実施例１と同様であるので、重複する説明は省略する。
【００２６】
本実施例によれば、ヘキサフルオロ−２−ブチンからはプラズマ中の電子衝突等で主としてＣＦ3 系化学種が大量に生成されるが、ＮＨ3 の解離によって生成する活性ＨがＣＦ3 系化学種中のＦをスカベンジ（消費）し、この結果ＣＦ系化学種やＣＦ2 系化学種が生成され、フッ素と窒素を含んだアモルファスカーボン膜を再現性よく成膜することができる。このとき堆積したフッ素化アモルファスカーボン系絶縁膜５の比誘電率は２．５であった。
【００２７】
以上、本発明を３種の実施例により説明したが、本発明はこれら実施例に何ら限定されるものではない。
【００２８】
例えば放電解離条件下で、プラズマ中にＣＦ系化学種およびＣＦ2 系化学種のうちのいずれか少なくとも一種を生成しうる化合物としてヘキサフルオロ−２−ブチン、ヘキサフルオロ−１，３−ブタジエン、あるいはヘキサフルオロプロピレンオキサイドを用いたが、ヘキサフルオロプロペン（Ｈｅｘａｆｌｕｏｒｏｐｒｏｐｅｎｅ ｏｒ Ｈｅｘａｆｌｕｏｒｏｐｒｏｐｙｌｅｎｅ；Ｃ3 Ｆ6 ，ｍｐ＝−１５３℃，ｂｐ＝−２８℃）を用いてもよい。
【００２９】
また窒化性ガスとしてＮＨ3 以外にＮ2 やＮ2 Ｈ4 等を用いてもよく、その他、希釈ガスとしてＨｅ、Ａｒ、Ｘｅ等の希ガスを混合して用いてもよい。
【００３０】
プラズマＣＶＤ装置として、上記実施例で用いた平行平板型の装置の他に、マイクロ波ＣＶＤ装置、ＥＣＲ−ＣＶＤ装置、さらにはヘリコン波プラズマや誘導結合プラズマ（ＩＣＰ）等の高密度プラズマソースを用いることも可能である。また低圧Ｈｇランプ等のＵＶ光線の利用は原料ガスの解離の促進や、基板ダメージ低減に有用である。また原料ガスの解離促進や前駆体のマイグレーション促進のため、被処理基板や反応空間に超音波を照射して原料ガスの振動、回転や並進エネルギを励起してもよい。
【００３１】
前述の各実施例は、Ａｌ系金属配線上の層間絶縁膜を形成する場合について例示したが、他の配線材料層を用いる場合や、最終パッシベーション膜として用いる場合、さらにはトレンチアイソレーションをボイドの発生なく平坦に埋め込む場合等に適用することもできることは言うまでもない。
【００３２】
【発明の効果】
以上の説明から明らかなように、本発明によればフッ素化アモルファスカーボン系絶縁膜を安定に再現性よく成膜することが可能となる。
したがって、配線間容量による信号遅延が特に問題となるマイクロプロセッサや高集積度メモリ等の半導体装置を信頼性よく製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例１ないし３のプラズマＣＶＤプロセスを、その工程順に説明する概略断面図であり、（ａ）はＡｌ系金属配線上にＳｉＯ2 膜をコンフォーマルに形成した状態、（ｂ）はフッ素化アモルファスカーボン系絶縁膜を形成した状態、（ｃ）は上層のＳｉＯ2 膜を形成した状態である。
【符号の説明】
１…半導体基板 ２…層間絶縁膜
３…Ａｌ系金属配線 ４、６…ＳｉＯ2 膜
５…フッ素化アモルファスカーボン系絶縁膜
Claims (2)
- ヘキサフルオロプロピレンオキサイドを主体とする原料ガスを用いたプラズマＣＶＤ法により、被処理基板上にフッ素化アモルファスカーボン系絶縁膜を形成する工程を有する
ことを特徴とする半導体装置の製造方法。 - ヘキサフルオロ−２−ブチン、ヘキサフルオロ−１，３−ブタジエン、ヘキサフルオロプロペンおよびヘキサフルオロプロピレンオキサイドからなる群から選ばれる少なくとも一種を主体とする原料ガスを用いたプラズマＣＶＤ法により、被処理基板上にフッ素化アモルファスカーボン系絶縁膜を形成する工程を有する半導体装置の製造方法であって、
前記原料ガス中に、さらにＮ 2 、ＮＨ 3 およびＮ 2 Ｈ 4 からなる群から選ばれる少なくとも一種の窒化剤を混合する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04356196A JP3666106B2 (ja) | 1996-02-29 | 1996-02-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04356196A JP3666106B2 (ja) | 1996-02-29 | 1996-02-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237783A JPH09237783A (ja) | 1997-09-09 |
| JP3666106B2 true JP3666106B2 (ja) | 2005-06-29 |
Family
ID=12667168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04356196A Expired - Fee Related JP3666106B2 (ja) | 1996-02-29 | 1996-02-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3666106B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230169654A (ko) | 2022-06-09 | 2023-12-18 | 충남대학교산학협력단 | 고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989998A (en) | 1996-08-29 | 1999-11-23 | Matsushita Electric Industrial Co., Ltd. | Method of forming interlayer insulating film |
| US6149730A (en) * | 1997-10-08 | 2000-11-21 | Nec Corporation | Apparatus for forming films of a semiconductor device, a method of manufacturing a semiconductor device, and a method of forming thin films of a semiconductor |
| US6323119B1 (en) * | 1997-10-10 | 2001-11-27 | Applied Materials, Inc. | CVD deposition method to improve adhesion of F-containing dielectric metal lines for VLSI application |
| US6624064B1 (en) * | 1997-10-10 | 2003-09-23 | Applied Materials, Inc. | Chamber seasoning method to improve adhesion of F-containing dielectric film to metal for VLSI application |
| US6406975B1 (en) * | 2000-11-27 | 2002-06-18 | Chartered Semiconductor Manufacturing Inc. | Method for fabricating an air gap shallow trench isolation (STI) structure |
| TW200301238A (en) | 2001-11-08 | 2003-07-01 | Zeon Corp | Gas for plasma reaction, process for producing the same, and use |
| JP4413556B2 (ja) | 2003-08-15 | 2010-02-10 | 東京エレクトロン株式会社 | 成膜方法、半導体装置の製造方法 |
| EP1655772B1 (en) | 2003-08-15 | 2011-09-28 | Tokyo Electron Limited | Semiconductor device, method for manufacturing semiconductor device and gas for plasma cvd |
| CN100433294C (zh) * | 2004-01-13 | 2008-11-12 | 东京毅力科创株式会社 | 半导体装置的制造方法以及成膜系统 |
| WO2005069367A1 (ja) * | 2004-01-13 | 2005-07-28 | Tokyo Electron Limited | 半導体装置の製造方法および成膜システム |
| KR101173713B1 (ko) | 2004-04-28 | 2012-08-13 | 니폰 제온 가부시키가이샤 | 적층체, 발광 소자 및 그의 사용 |
| US20100273326A1 (en) * | 2005-11-30 | 2010-10-28 | Masahiro Nakamura | Method for purifying unsaturated fluorocarbon compound, method for forming fluorocarbon film, and method for producing semiconductor device |
| CN101410359B (zh) | 2006-03-31 | 2011-10-26 | 日本瑞翁株式会社 | 制备全氟炔烃化合物的方法 |
| CN109761936A (zh) * | 2019-01-18 | 2019-05-17 | 广东电网有限责任公司 | 一种用于制备绝缘介质的化合物及其应用 |
-
1996
- 1996-02-29 JP JP04356196A patent/JP3666106B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230169654A (ko) | 2022-06-09 | 2023-12-18 | 충남대학교산학협력단 | 고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09237783A (ja) | 1997-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666106B2 (ja) | 半導体装置の製造方法 | |
| US6340843B1 (en) | Plasma CVD dielectric film and process for forming the same | |
| KR100624566B1 (ko) | 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법 | |
| KR100294376B1 (ko) | 반도체장치 및 절연막 형성방법 | |
| EP0701283A2 (en) | Semiconductor device with amorphous carbon layer and method of fabricating the same | |
| JPH1154504A (ja) | 積層絶縁体膜の形成方法およびこれを用いた半導体装置 | |
| KR100382387B1 (ko) | 플라즈마 처리 방법 | |
| KR100292393B1 (ko) | 반도체장치및그제조방법 | |
| JP3641869B2 (ja) | 半導体装置の製造方法 | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| JP4015510B2 (ja) | 半導体集積回路の多層配線用層間絶縁膜及びその製造方法 | |
| US20060166514A1 (en) | TEOS deposition method | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| JP3399154B2 (ja) | 積層絶縁膜のプラズマエッチング方法 | |
| US8513805B2 (en) | Manufacturing of a semiconductor device and the manufacturing method | |
| JP4032447B2 (ja) | 半導体装置の製造方法 | |
| JPH08167601A (ja) | 半導体装置の製造方法 | |
| JPH07288251A (ja) | 半導体装置の製造方法 | |
| JP2666681B2 (ja) | 半導体装置の製造方法 | |
| JPH1056009A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| JP2011146596A (ja) | 半導体装置の製造方法、半導体装置、及び半導体製造装置 | |
| JPH06216122A (ja) | 半導体装置の製造方法 | |
| JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
| EP1460685A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |