JPH10209275A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10209275A JPH10209275A JP627297A JP627297A JPH10209275A JP H10209275 A JPH10209275 A JP H10209275A JP 627297 A JP627297 A JP 627297A JP 627297 A JP627297 A JP 627297A JP H10209275 A JPH10209275 A JP H10209275A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- low dielectric
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
誘電率膜を形成できるようにし、電気的信頼性の確保お
よび配線間の容量を低減を図る。 【解決手段】 Si−O結合を有する下地膜であるSi
O2 膜3の表面にSiO 2 膜3よりも比誘電率の低い有
機系の低誘電率膜5を形成するに先立ち、SiO 2 膜3
の表層に変質層4を形成する。この変質層4の形成は、
例えばSiO2 膜3の表層におけるSi−O結合を分断
可能な波長を有する光、またはイオンをSiO2 膜3の
表面に照射することによって行う。また低誘電率膜5を
形成するに先立ち、SiO2 膜3の表面にプラズマから
発生したCF系のポリマーからなる密着膜を形成しても
よい。
Description
方法に関し、特に半導体装置の配線部分における絶縁膜
の形成に適用される半導体装置の製造方法に関するもの
である。
集積化が進展しており、これに伴って微細加工技術への
要求も益々厳しいものになってきている。特に半導体装
置の高集積化により、チップ面積の中で占める割合が増
大する傾向にある配線を形成する技術では、配線構造の
さらなる微細化および多層化が要請されている。このよ
うに配線構造の多層化とともにデザインルールの縮小化
が進むにつれて問題になってくるのは、配線間の容量の
増大である。配線間の容量の増大は半導体装置の動作速
度の遅延を引き起こし、消費電力を増大させる等、デバ
イス特性を左右する大きな要因になり得る。このため、
従来において層間あるいは配線間の絶縁膜として用いら
れてきた酸化シリコン(SiO2 、比誘電率ε≒4)膜
に替えて、この膜よりも低い比誘電率を有する材料で上
記絶縁膜を構成することにより、配線間の容量の低減を
図ることが検討されている。
れているのは有機ポリマーである。これは炭素(C)と
フッ素(F)とを主体とするポリマー構造を有する材料
であり、そのような有機ポリマーとして1.5<ε<3
を実現できる種々のものが提案されている。
率の膜(以下、低誘電率膜と記す)は、例えば次のよう
にして成膜されている。まず低誘電率膜の成膜の前に予
め、図3(a)に示すように、層間絶縁膜31上に形成
された例えばアルミニウム(Al)からなる配線32上
に薄いSiO2 系の膜33を堆積させる。次いで溶媒に
溶解されて調製されている有機ポリマーをスピンコータ
を用いてSiO2 系の膜33上に塗布する。その後、熱
処理を行って溶媒を揮発・除去させることによって図3
(b)に示すように有機ポリマーからなる低誘電率膜3
4を成膜している。
示した従来の半導体装置の製造方法では、SiO2 系の
膜33表面に低誘電率膜34を成膜する場合、図4の矢
印にて示すようにSiO 2 系の膜33と低誘電率膜34
との間に剥がれが生じるといった不具合が発生する。こ
れは、SiO2 系の膜33と有機ポリマーからなる低誘
電率膜34と間での結合が弱いことが原因であると考え
られる。またこのことに加えて、低誘電率膜34がSi
O2 系の膜33よりも熱膨張係数が大きい場合が多いこ
とから、熱処理の際に低誘電率膜34がSiO2 系の膜
33よりも大きく収縮することで生じるストレスも原因
であると考えられる。
がれの部分の絶縁耐圧を低下させ、ひいては半導体装置
の電気的信頼性の低下を招くことになる。したがって、
電気的信頼性を確保しつつ配線間の容量の低減を図れる
とができる技術の確立が求められている。
解決するために検討を行った結果、有機系の低誘電率膜
の密着性を向上させるには、低誘電率膜の下地となる下
地膜の表層に、この下地膜の表面におけるシリコン(S
i)−酸素(O)結合を分断して未結合手を発生させた
変質層を形成すること、または未結合手を発生させて下
地膜の表層を変質させるとともにこのような下地膜の表
面にさらに低誘電率膜と同様の組成成分を有するフルオ
ロカーボン(CF)系のポリマーを密着膜として堆積さ
せることが有効であるとの知見を得た。
法の第1の発明は、Si−O結合を有する下地膜の表面
に該下地膜よりも比誘電率の低い有機系の低誘電率膜を
形成するに先立ち、上記下地膜の表層に変質層を形成す
る処理を行うことを特徴とする。
膜を形成するに前に下地膜の表層に変質層を形成するた
め、下地膜の表面は、未結合手が存在する面、つまり上
記低誘電率膜との密着性のよい面になる。
は、下地膜の表層におけるSi−O結合を分断可能な波
長を有する光を下地膜の表面に照射する方法や、イオン
を下地膜の表面に照射する方法を用いることが好適であ
る。Si−O結合を分断可能な波長を有する光として
は、例えば真空紫外光が挙げられる。真空紫外光は、S
i−O結合を十分に分断できるだけの短い波長(140
nm以下)を有する光であり、したがってSi−O結合
を有する下地膜、例えばSiO2 膜のバンドギャップ
8.8eV以上の高エネルギ−を有する光である。この
真空紫外光はSi−O結合を有する下地膜に照射される
と、下地膜に吸収されて下地膜の深さ数nmの表層にわ
たってSi−O結合のOを脱離させる化学的反応を引き
起し、未結合手を発生させる。そのため、このような光
の照射は変質層を形成する処理として好適である。
膜に照射されることによって下地膜に衝撃を与え、この
衝撃による物理的作用によって下地膜の表層におけるS
i−O結合を分断し、未結合手を発生させる。同時に、
上記衝撃によって下地膜の表面に凹凸を多く生じさせ
る。よって、イオンの照射は変質層を形成する処理とし
て好適である。
第2の発明は、上記低誘電率膜を形成するに先立ち、下
地膜の表面にプラズマから発生するCF系のポリマーか
らなる密着膜を形成する処理を行うことを特徴とする。
から発生するCF系のポリマーからなる密着膜を形成す
る際、プラズマ中で生じたCF系のラジカルやイオンの
化学種が下地膜の表面に入射すると、その表面にてSi
−F、C−Oの化学的反応が起きる。結果としてSi−
O結合が分断されることになり、下地膜の表面に未結合
手が発生する。またプラズマから発生するCF系のラジ
カルやイオンの化学種が下地膜の表面に入射する際の例
えばイオンのエネルギーによっても、下地膜の表面にお
けるSi−O結合が分断されて、その表面に未結合手が
発生する。そして発生した未結合手にCF系のポリマー
が化学結合した状態でこのポリマーが堆積し密着膜が形
成される。このCF系のポリマーからなる密着膜は低誘
電率膜と同様の組成を有することから、下地膜上の低誘
電率膜が成膜される面は低誘電率膜との密着性のよい面
になる。
製造方法を図面に基づいて説明する。なお、本実施形態
では、半導体装置の配線部分における絶縁膜の形成に本
発明を適用した例を述べる。図1は第1の発明に係る半
導体装置の製造方法の実施形態を工程順に示す要部側断
面図である。第1発明の一適用形態である第1実施形態
では、絶縁膜の形成に先立ち、Si−O結合を有する下
地膜として例えばSiO2 膜の形成を行う。
からなる配線2のパターンが形成された層間絶縁膜1上
に、例えばCVD(化学的気相成長法)により、配線2
を覆うようにして薄く下地膜となるSiO2 膜3を形成
する。次いで、図1(b)に示すように、SiO2 膜3
の表面におけるSi−O結合を分断可能な波長を有する
光21をSiO2 膜3の表面に照射して、SiO2 膜3
の表層に変質層4を形成する処理を行う。
21としては、例えば真空紫外光(以下、VUV光と記
す)が挙げられる。VUV光はSi−O結合を十分に分
断するだけの波長(λ=140nm以下)を有する光で
あり、Si−O結合を有する下地膜、例えばSiO2 膜
3のバンドギャップ8.8eV以上の高エネルギーを有
する光である。このようなVUV光としては、例えばプ
ラズマから発生するVUV光を用いることができる。具
体的には、例えばヘリウム(He)ガスを用いて発生さ
せたプラズマから生じる光(λ=121nm、58n
m、54nm)や、ネオン(Ne)ガスを用いて発生さ
せたプラズマから生じる光(λ=74.3nm、73.
5nm)等を使用することができる。またその他、臭化
水素(HBr)のようなガスを用いて発生させたプラズ
マによってもVUV光を得ることが可能である。
てVUV光を用い(以下、光21をVUV光21と記
す)、VUV光21の発生手段および照射手段として、
既存のECR(Electron Cyclotron Resonance) プラズ
マエッチング装置を用いる。そしてECRプラズマエッ
チング装置により図1(b)に示すようにプラズマ20
を発生させ、このプラズマ20から生じるVUV光21
をSiO2 膜3の表面に照射する。プラズマ20を発生
させる際の条件の一例を以下に示す。
ccm〔sccmは標準状態における体積流量(cm3
/分)である〕 雰囲気圧力 ;0.2Pa マイクロ波電力 基板温度 ;20℃ RFバイアス ;0W、10s この条件によって発生したプラズマからは、λ<60n
mのVUV光21が生じる。
以上の高エネルギーを有する光であることから、SiO
2 膜3の表面に照射されるとSiO2 膜3に吸収され
る。この結果、SiO2 膜3の深さ数nmのごく浅い表
層にわたってSi−O結合のOが脱離する化学的反応が
起きてSi−O結合が分断され、未結合手が発生する。
したがって、SiO2 膜3の表層に未結合手が発生した
状態に変質した変質層4が得られる。
(c)に示すように、SiO2 膜3の表面、つまり変質
層4の表面にSiO2 (ε≒4.0)よりも比誘電率ε
の低い有機系の低誘電率膜5を形成する。この際、Si
O2 膜3を介して配線2間の溝を埋め込みかつ配線2を
覆うようにして低誘電率膜5を形成する。また低誘電率
膜5の形成は、塗布法、CVD法等の方法を用いて行わ
れる。
(Spin on glass)(ε=3.5〜3)、図2の式〔1〕
で示した構造を有するポリイミド系のポリマー(ε=
3.5〜3)や、さらにフッ素を添加したポリイミド系
のポリマー(ε=約2.7)等の材料を用いて形成され
た比誘電率ε=3.5以下の膜が挙げられる。
るポリテトラフルオロエチレン系のポリマー〔例えばア
モルファステフロン(商品名)〕や、図2の式〔3〕で
示した構造を有するシクロポリマライズドフロリネーテ
ッドポリマー〔例えばサイトップ(商品名)〕(ε=
2.1)、図3の式〔4〕で示した構造を有するベンゾ
シクロブテン(BCB)(ε=約2.6)、図3の式
〔5〕で示した構造を有するフッ化ポリアリルエーテル
系のポリマー(ε=2.6)、フッ素が添加されたポリ
パラキシリレン(ε=約2.4)等の材料からなる膜を
低誘電率膜5として用いることもできる。なお、本発明
における有機系の低誘電率膜は、これらの例に限定され
るものでなく、低誘電率膜の下地膜よりも比誘電率が低
いものであればいかなるものを用いてもよい。
〔5〕で示したフッ化ポリアリルエーテル系のポリマー
からなる有機系の低誘電率膜5を形成する場合の一条件
例を以下に示す。これは、スピンコータを用いてSiO
2 膜3の表面にフッ化ポリアリルエーテル系のポリマー
を塗布し、乾燥させた後、アニールして有機系の低誘電
率膜5を形成する場合の条件である。 スピンコータの回転数;3000rpm 乾燥条件:200℃、1分 アニール条件:400℃、1分 前述したようにSiO2 膜3の表面である変質層4の表
面には未結合手が発生しているため、その未結合手と化
学的に結合した低誘電率膜5からなる絶縁膜が形成され
る。
5の形成に先立ち、VUV光21の照射によってSiO
2 膜3の表面に変質層4を形成するため、SiO2 膜3
の表面に当該表面との密着性が向上した低誘電率膜5を
形成することができる。よって、たとえ低誘電率膜5を
形成する際の熱処理時に低誘電率膜5がSiO2 膜3よ
りも大きく収縮してストレスが生じても、SiO2 膜3
と低誘電率膜5との剥がれの発生を防止できるので、半
導体装置の電気的信頼性を確保しつつ配線2間の容量の
低減を図ることができる。したがって、第1実施形態に
よれば、電気的信頼性が高くしかも動作速度が高速で低
消費電力である等のデバイス特性が良好な高集積の半導
体装置を製造できる。
する処理を行えるので、第1実施形態の方法を非常に容
易に実施することができる。特に第1実施形態で用いた
ECRプラズマエッチング装置は、簡便に大面積にわた
って高エネルギーのVUV光を発生させることが可能で
あるため有効である。
としては、ECRプラズマエッチング装置の他に、Si
−O結合を分断可能な波長を有する光を発生させること
ができるものであれば種々のものを用いることができ
る。例えば低圧力で高密度なプラズマを発生できるヘリ
コン波励起プラズマエッチング装置や誘導結合型プラズ
マエッチング装置、また例えばレーザ−や、SOR(Sy
nchrotron Orbital Radiation)のような放射光を発生さ
せる装置を用いることも可能である。
実施形態を第1実施形態と同様の図1の図面を用いて説
明する。第2実施形態において第1実施形態と相違する
ところは、VUV光21に替えてイオンをSiO2 膜3
の表面に照射することにより、SiO2 膜3の表層に変
質層4を形成する処理を行うことにある。
と同様に図1(a)に示す工程を行って、配線2のパタ
ーンが形成された層間絶縁膜1上に配線2を覆うように
して薄くSiO2 膜3を形成する。次いで、図1(b)
に示すようにイオン22をSiO2 膜3の表面に照射し
て、SiO2 膜3の表層にイオン22を物理的に作用さ
せて、すなわちイオン22の衝撃によって変質層4を形
成する。
面に照射するイオン22としてプラズマ中に生成するイ
オンを用い、またイオン22の発生手段および照射手段
として、既存のECRプラズマエッチング装置を用い
る。そして、この装置を用いて発生させたプラズマ20
中の例えばアルゴン(Ar)のイオン22をSiO2 膜
3の表面に照射する。この場合のプラズマ20の発生条
件の一例を以下に示す。
ラズマ20から約300eVのエネルギーを持つArイ
オン(Ar+ )22がSiO2 膜3の表面に照射され
る。なお、上記条件例のように、第1実施形態でのプラ
ズマ20の発生条件よりも雰囲気圧力を低圧とすれば、
第1実施形態と同じ装置を用いた場合にもSiO2 膜3
の表面に至るイオン分を多くすることができる。
3の表面に照射されると、この表面がイオン22によっ
てたたかれてSiO2 膜3の表面に凹凸が多く発生す
る。同時に、このイオン22衝撃によってSiO2 膜3
の表層におけるSi−O結合が分断されて未結合手が発
生する。したがって、SiO2 膜3の表層に未結合手が
発生した状態に変質しかつ表面が凹凸な変質層4が得ら
れる。こうして変質層4を形成した後は、第1実施形態
と同様に図1(c)に示す工程を行って、SiO2 膜3
の表面である変質層4の表面にSiO2 膜3よりも誘電
率の低い有機系の低誘電率膜5を形成する。
変質層4の表面には未結合手が発生しているため、その
未結合手と化学的に結合した状態で低誘電率膜5からな
る絶縁膜を形成することができる。しかも変質層4の表
面は多くの凹凸が存在していることから、変質層4の表
面と低誘電率膜5との接触面積が増大し、これらの密着
率が高くなる。
膜3の表面に当該表面との密着性が向上した低誘電率膜
5を形成することができるので、低誘電率膜5を形成す
る際の熱処理時におけるSiO2 膜3と低誘電率膜5と
の剥がれの発生を防止できる。この結果、半導体装置の
電気的信頼性を確保しつつ配線2間の容量の低減を図る
ことができることから、第1実施形態と同様、電気的信
頼性が高くしかも動作速度が高速で、低消費電力の半導
体装置を製造できるといった効果を得ることができる。
また、既存の装置を用いて変質層4を形成する処理を行
えるので、非常に容易に実施することができる。
段および照射手段として、既存のECRプラズマエッチ
ング装置を用いたが、イオンを発生させて照射できる装
置であればいかなる装置を用いてもよいのはもちろんで
ある。またSi−O結合を有する下地膜に照射するイオ
ンとしてArイオンを用いたが、下地膜の表層に変質層
を形成できかつ変質層を形成する部分以外の下地膜の膜
質に悪影響を及ぼさないイオンであれば、その他のイオ
ンを用いることができる。
方法の一適用形態である第3実施形態を図4を用いて説
明する。第3実施形態において第2実施形態と相違する
ところは、プラズマ20中に生成するイオンおよびラジ
カルをSiO2 膜3の表面に照射して該表面おけるSi
−O結合を分断するとともに、その表面にプラズマ20
から発生するCF系のポリマーからなる密着膜6を形成
することにある。
形態と同様にして、図2(a)に示すように配線2のパ
ターンが形成された層間絶縁膜1上に配線2を覆うよう
にして薄くSiO2 膜3を形成する。次いで、図2
(b)に示すごとくSiO2 膜3の表面にプラズマ30
から発生するCF系ポリマーを堆積させて密着膜6を形
成する処理を行う。このようなプラズマ30を発生させ
るに際しては、CF系の化学種を生成可能なガスを用い
る。そのようなガスとしては、例えばCF4 、CH
F3 、C2 F6 、C3 F8 、C 4 F8 等のCとFとを含
むガスと、O2 、Ar、CO等の添加ガスとを組み合わ
せたガス系が挙げられる。
密着膜6を成膜する手段として、例えば既存のマグネト
ロン型処理装置を用いる。この装置を用いたプラズマ3
0の発生条件の一例を以下に示す。 導入ガスおよび流量;C4 F8 /CO/Ar:20sc
cm/200sccm/100sccm 雰囲気圧力 ;3.0Pa 基板温度 ;0℃ RF電力 ;1000W
F系のポリマーやラジカル、イオン等の化学種が生成し
ており、これらの化学種がSiO2 膜3の表面に入射す
ると、その表面にてSi−F、C−Oの化学的反応が起
きる。結果としてSi−O結合が分断されることにな
り、SiO2 膜3の表面に未結合手が発生する。またプ
ラズマ30から発生するCF系のラジカルやイオンの化
学種がSiO2 膜3の表面に入射する際の例えばイオン
のエネルギーによっても、SiO2 膜3の表面における
Si−O結合が分断されて、その表面に未結合手が発生
する。そして発生した未結合手にCF系のポリマーが化
学結合した状態で堆積され、密着膜6が形成される。こ
の密着膜6は、後に形成する低誘電率膜5と同様のC、
F組成を有しているものである。したがってSiO2 膜
3上には、低誘電率膜5との密着性がよい密着膜6の表
面からなる面が形成される。
1実施形態と同様の方法にて、SiO2 膜3上に密着膜
6を介してSiO2 膜3よりも誘電率の低い有機系の低
誘電率膜5を形成する。
率膜5を形成する前に、プラズマ30から発生するCF
系のポリマーからなる密着膜6を形成することで、Si
O2膜3上に、低誘電率膜5との密着性がよい面を形成
することができる。このため、SiO2 膜3上に密着性
が良く低誘電率膜5を形成することができ、低誘電率膜
5を形成する際の熱処理時におけるSiO2 膜3と低誘
電率膜5との剥がれの発生を防止できる。したがって、
半導体装置の電気的信頼性を確保しつつ配線2間の容量
の低減を図ることができることから、第1実施形態と同
様、電気的信頼性が高くしかも動作速度が高速で、低消
費電力の半導体装置を製造できるといった効果を得るこ
とができる。また、既存の装置を用いて密着膜6を形成
する処理を行えるので、非常に容易に実施することがで
きる。
実施形態に限られるものでなく、本発明の主旨に反しな
い限り、低誘電率膜を形成する下地膜およびその下層の
構造や、低誘電率膜の種類、成膜方法、プラズマ生成条
件等を適宜変更することが可能である。
装置の製造方法の第1の発明では、低誘電率膜の形成に
先立ち、Si−O結合を有する下地膜の表面に未結合手
が存在する変質層を形成するため、低誘電率膜との密着
性のよい下地膜の表面を得ることができる。また第2の
発明に係る半導体装置の製造方法では、低誘電率膜の形
成に先立ち、プラズマから発生するCF系のポリマーか
らなる密着膜を下地膜の表面に形成するので、下地膜上
に低誘電率膜との密着性のよい面を形成することができ
る。よってこれら第1、第2の発明によれば、下地膜の
表面に低誘電率膜を形成する場合の熱処理時において低
誘電率膜の剥がれを防止でき、下地膜と低誘電率膜との
密着性を向上できるので、配線間を埋め込みかつ配線を
覆う状態に低誘電率膜を形成した場合に、半導体装置の
電気的信頼性を確保しつつ配線間の容量の低減を図るこ
とができる。したがって第1、第2の発明は、電気的信
頼性が高くしかも動作速度が高速で低消費電力である等
のデバイス特性が良好な高集積の半導体装置を製造する
うえで非常に有効な方法となる。
程順に示す要部側断面図である。
の1)である。
の2)である。
程順に示す要部側断面図である。
示す要部側断面図である。
6 密着層 20、30 プラズマ 21 VUV光 22 イ
オン
Claims (14)
- 【請求項1】 Si−O結合を有する下地膜の表面に該
下地膜よりも比誘電率の低い有機系の低誘電率膜を形成
するに先立ち、前記下地膜の表層に変質層を形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項2】 前記下地膜の表層におけるSi−O結合
を分断可能な波長を有する光を前記下地膜の表面に照射
することによって前記変質層を形成することを特徴とす
る請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記Si−O結合を分断可能な波長を有
する光には真空紫外線光を用いることを特徴とする請求
項2記載の半導体装置の製造方法。 - 【請求項4】 前記真空紫外光には、プラズマから発生
する真空紫外光を用いることを特徴とする請求項3記載
の半導体装置の製造方法。 - 【請求項5】 イオンを前記下地膜の表面に照射するこ
とによって前記変質層を形成することを特徴とする請求
項1記載の半導体装置の製造方法。 - 【請求項6】 前記下地膜の表層に変質層を形成した後
に、前記下地膜の表面に前記有機系の低誘電率膜を成膜
することを特徴とする請求項1記載の半導体装置の製造
方法。 - 【請求項7】 前記下地膜の表層に変質層を形成した後
に、前記下地膜の表面に前記有機系の低誘電率膜を成膜
することを特徴とする請求項2記載の半導体装置の製造
方法。 - 【請求項8】 前記下地膜の表層に変質層を形成した後
に、前記下地膜の表面に前記有機系の低誘電率膜を成膜
することを特徴とする請求項3記載の半導体装置の製造
方法。 - 【請求項9】 前記下地膜の表層に変質層を形成した後
に、前記下地膜の表面に前記有機系の低誘電率膜を成膜
することを特徴とする請求項4記載の半導体装置の製造
方法。 - 【請求項10】 前記下地膜の表層に変質層を形成した
後に、前記下地膜の表面に前記有機系の低誘電率膜を成
膜することを特徴とする請求項5記載の半導体装置の製
造方法。 - 【請求項11】 Si−O結合を有する下地膜上に該下
地膜よりも比誘電率の低い有機系の低誘電率膜を形成す
るに先立ち、前記下地膜の表面にプラズマから発生する
フルオロカーボン系のポリマーからなる密着膜を形成す
ることを特徴とする半導体装置の製造方法。 - 【請求項12】 前記プラズマを発生させる際には、フ
ルオロカーボン系の化学種を生成可能なガスを用いるこ
とを特徴とする請求項11記載の半導体装置の製造方
法。 - 【請求項13】 前記下地膜の表面に密着膜を形成した
後、前記下地膜上に前記密着膜を介して前記有機系の低
誘電率膜を形成することを特徴とする請求項11記載の
半導体装置の製造方法。 - 【請求項14】 前記下地膜の表面に前記密着膜を形成
した後、前記下地膜上に前記密着膜を介して前記有機系
の低誘電率膜を形成することを特徴とする請求項12記
載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00627297A JP4032447B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00627297A JP4032447B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209275A true JPH10209275A (ja) | 1998-08-07 |
JP4032447B2 JP4032447B2 (ja) | 2008-01-16 |
Family
ID=11633791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00627297A Expired - Fee Related JP4032447B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4032447B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002370059A (ja) * | 2001-03-13 | 2002-12-24 | Tokyo Electron Ltd | 膜形成方法及び膜形成装置 |
JP2003530692A (ja) * | 2000-04-07 | 2003-10-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ウェーハ上の多孔性材料層とキャップ層の接着性を改善する方法 |
JP2004095865A (ja) * | 2002-08-30 | 2004-03-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2007036067A (ja) * | 2005-07-28 | 2007-02-08 | Sony Corp | 半導体装置の製造方法 |
JP2017157727A (ja) * | 2016-03-03 | 2017-09-07 | パナソニックIpマネジメント株式会社 | プラズマ処理方法 |
WO2019049735A1 (ja) * | 2017-09-11 | 2019-03-14 | 東京エレクトロン株式会社 | 絶縁膜の成膜方法、基板処理装置及び基板処理システム |
-
1997
- 1997-01-17 JP JP00627297A patent/JP4032447B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003530692A (ja) * | 2000-04-07 | 2003-10-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ウェーハ上の多孔性材料層とキャップ層の接着性を改善する方法 |
JP2002370059A (ja) * | 2001-03-13 | 2002-12-24 | Tokyo Electron Ltd | 膜形成方法及び膜形成装置 |
JP2004095865A (ja) * | 2002-08-30 | 2004-03-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2007036067A (ja) * | 2005-07-28 | 2007-02-08 | Sony Corp | 半導体装置の製造方法 |
JP2017157727A (ja) * | 2016-03-03 | 2017-09-07 | パナソニックIpマネジメント株式会社 | プラズマ処理方法 |
CN107154369A (zh) * | 2016-03-03 | 2017-09-12 | 松下知识产权经营株式会社 | 等离子体处理方法 |
US10424488B2 (en) | 2016-03-03 | 2019-09-24 | Panasonic Intellectual Property Management Co., Ltd. | Method of manufacturing electronic component |
WO2019049735A1 (ja) * | 2017-09-11 | 2019-03-14 | 東京エレクトロン株式会社 | 絶縁膜の成膜方法、基板処理装置及び基板処理システム |
JPWO2019049735A1 (ja) * | 2017-09-11 | 2020-10-01 | 東京エレクトロン株式会社 | 絶縁膜の成膜方法、基板処理装置及び基板処理システム |
Also Published As
Publication number | Publication date |
---|---|
JP4032447B2 (ja) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1182275B1 (en) | Method of forming an interlayer insulating film | |
JP4667165B2 (ja) | 半導体装置の製造方法 | |
US6506692B2 (en) | Method of making a semiconductor device using a silicon carbide hard mask | |
US7071113B2 (en) | Process for removal of photoresist mask used for making vias in low K carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask | |
JP3402972B2 (ja) | 半導体装置の製造方法 | |
JP3409984B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100392888B1 (ko) | 반도체장치의 제조방법 | |
US20090104774A1 (en) | Method of manufacturing a semiconductor device | |
US6680262B2 (en) | Method of making a semiconductor device by converting a hydrophobic surface of a dielectric layer to a hydrophilic surface | |
JP2009049052A (ja) | 半導体装置の製造方法 | |
JP2001223269A (ja) | 半導体装置およびその製造方法 | |
JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
WO2000025361A1 (en) | Semiconductor device and manufacture thereof | |
JPH08236517A (ja) | フッ素化非晶質炭素膜材料およびその製造方法および半導体装置 | |
KR20010032167A (ko) | 플라즈마 처리 방법 | |
JP3472196B2 (ja) | エッチング方法及びそれを用いた半導体装置の製造方法 | |
JPH09237783A (ja) | 半導体装置の製造方法 | |
JPH10209275A (ja) | 半導体装置の製造方法 | |
JP2004200203A (ja) | 半導体装置及びその製造方法 | |
JP3610745B2 (ja) | 層間絶縁膜の形成方法 | |
JP4119542B2 (ja) | 半導体装置の製造方法及び絶縁膜の形成方法 | |
JPH08236520A (ja) | 半導体装置の絶縁層の形成方法 | |
JPH01319942A (ja) | 絶縁膜の形成方法 | |
JP2000221699A (ja) | 膜の処理方法 | |
JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20041028 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070424 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20070621 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111102 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121102 |
|
LAPS | Cancellation because of no payment of annual fees |