JP2009049052A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009049052A JP2009049052A JP2007211221A JP2007211221A JP2009049052A JP 2009049052 A JP2009049052 A JP 2009049052A JP 2007211221 A JP2007211221 A JP 2007211221A JP 2007211221 A JP2007211221 A JP 2007211221A JP 2009049052 A JP2009049052 A JP 2009049052A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- semiconductor device
- ashing
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 45
- 238000004380 ashing Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000008569 process Effects 0.000 claims abstract description 26
- 150000002500 ions Chemical class 0.000 claims abstract description 24
- 239000011368 organic material Substances 0.000 claims abstract description 22
- 238000009832 plasma treatment Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 65
- 239000007789 gas Substances 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 239000010949 copper Substances 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】下地の層間絶縁膜の膜質を劣化させることなく、レジストなどの有機材料膜をアッシング除去可能な半導体装置の製造方法を提供することを目的とする。
【解決手段】基板１０１上に層間絶縁膜１０３を介して形成された有機材料膜１０５をプラズマ処理によってアッシング除去する工程を行う半導体装置の製造方法において、プラズマ処理は、プラズマ中のイオンを基板１０１へ引き込むために基板１に印加するＲＦバイアスをＴＭバイアスとしてパルス状にオン／オフ印加する。
【選択図】図１
【解決手段】基板１０１上に層間絶縁膜１０３を介して形成された有機材料膜１０５をプラズマ処理によってアッシング除去する工程を行う半導体装置の製造方法において、プラズマ処理は、プラズマ中のイオンを基板１０１へ引き込むために基板１に印加するＲＦバイアスをＴＭバイアスとしてパルス状にオン／オフ印加する。
【選択図】図１
Description
本発明は、半導体装置の製造方法に関し、特には低誘電率膜上においてのレジスト除去工程を行う半導体装置の製造方法に関する。
半導体装置の高速化および微細化の要求から、配線抵抗の低下、層間絶縁膜の低誘電率化が望まれている。これに応え、最先端デバイスにおいては、従来のアルミニウム（Ａｌ）合金配線に比べて抵抗が低い銅（Ｃｕ）配線を使用し、かつ層間絶縁膜として、より比誘電率の低い低誘電率膜を使用する事が一般的となっている。
Ｃｕ配線の形成においては、Ｃｕ膜のエッチングが困難である理由から、これまでのＡｌ合金配線とは異なる方法が適用される。この方法は、予め層間絶縁膜に形成された溝や接続孔を埋め込むようにＣｕ膜を成膜し、その後、層間絶縁膜上のＣｕ膜をＣＭＰ（Chemical Mechanical Polishing）で研磨して溝および接続孔内のみにＣｕ膜を残してＣｕ配線とする方法である。このような方法によって得られる配線は、一般的に埋め込み配線と呼ばれている。
上記埋め込み配線の形成における最大の課題は、層間絶縁膜として低誘電率膜を用いた際に、低誘電率膜に大きなダメージが加わることである。すなわち、埋め込み配線の形成においては、層間絶縁膜に溝や接続孔を形成する際に、レジストをマスクに用いたパターンエッチングが行われ、パターンエッチング後にレジストのアッシング除去が行われる。この際、層間絶縁膜として、一般的な低誘電率膜であるＳｉＯＣＨ膜を用いると、アッシング処理の際の酸素プラズマにより、ＳｉＯＣＨ膜の露出表面側から、メチル基（ＣＨ3基）が脱離してダメージ層となる。
このようなダメージ層の発生を防止するために、低誘電率膜からなる層間絶縁膜上のレジストの除去に、窒素プラズマや水素プラズマを用いたアッシング処理を行う方法が提案されている。このようなアッシング処理においては、配線溝や接続孔の側壁部分に改質層が形成され、この改質層がバリアとなって露出面から低誘電率膜へのイオン及びラジカルの進入が抑制され、その結果としてダメージ層の形成を防止できる（例えば下記特許文献１，２参照）。
またさらに、第１工程において異方性プラズマイオンアッシングを行うことにより、配線溝や接続孔の側壁部分（イオンが照射されない箇所）に改質層を形成し、その後の第２工程においてはプロセスガスにマイクロ波を照射してプラズマを生成し、このプラズマによってレジスト膜に対して高速にマイクロ波プラズマアッシングを施す方法が提案されている（例えば下記特許文献１参照）。
この他にも、基板にＲＦバイアスを印加しながらアッシングを行うことにより、プラズマ中のイオンを基板に引き込んで充分なアッシング速度を得ると共にレジスト膜の表面変質層を除去する方法が提案されている。この場合、ＲＦバイアスの電力を制御することにより、アッシング速度、レジスト膜の表面変質層の除去性能、および層間絶縁膜の誘電率劣化防止が達成されるとしている。また、窒素（Ｎ）を多く含むプラズマでは、低誘電率膜表面に表面変質層が形成され、それがラジカル拡散のバリア層となって、それ以上低誘電率膜のダメージ形成を抑制するとしている（下記特許文献２参照）。
以上のように、特に窒素（Ｎ）を含むプラズマ（例えばプロセスガスとしてＨ2／Ｎ2やＮＨ3を用いた場合）においては、イオン照射エネルギー及びイオンフラックス（単位時間当たりのイオン数）の低い側壁では、少なくともＮを含む改質層（保護膜）が形成され、その保護膜によって、側壁ダメージ層（比誘電率上昇を引き起こす層）の形成を抑制できる。一方イオン照射のあるレジスト表面の変質層は、直ちにイオンによって除去されるため、アッシングが進行する。よって、側壁のダメージ層形成を抑制しつつ、かつレジストを除去するアッシングが可能になる。
しかしながら、上述したような窒素（Ｎ）を多く含むプラズマによるアッシング処理では、層間絶縁膜のさらなる低誘電率化が進むと、側壁により厚い改質層（保護膜）が必要になり、側壁の改質層膜厚を厚くする必要がある。そのためには、低イオンエネルギー化が必要不可欠であるが、低エネルギー化が進むと、低誘電率膜側壁のみならず、徐々にレジスト上にも保護膜が薄く形成され始め、それによって、アッシングレートが極度に低下する。更に、レジストが完全に除去できないレジスト残渣などが発生し、実際に使用不可能となる。一方、これを解決するために、イオンのエネルギーを上昇させると、側壁の改質層（保護膜）の膜厚が薄くなり、保護効果が無くなる為、より多くのダメージ層が側壁に形成される。よって、ダメージ層の形成を抑制する保護膜を作成するための、低エネルギー化、及び、所望のアッシングレートを得たまま、レジスト残渣を無くすための、高エネルギー化の両者を実現する技術が非常に強く望まれている。
そこで本発明は、下地の層間絶縁膜の膜質を劣化させることなく、レジストなどの有機材料膜をアッシング除去可能な半導体装置の製造方法を提供することを目的とする。
このような目的を達成するための本発明は、基板上に層間絶縁膜を介して形成された有機材料膜をプラズマ処理によってアッシング除去する工程を行う半導体装置の製造方法であり、特にプラズマ処理を行う際には、プラズマ中のイオンを基板へ引き込むための基板への電力印加を周期的にオン／オフさせる、いわゆるタイムモジュレーションバイアスを行うことを特徴としている。
このような方法では、図１（２）に示すように、基板１０１への電力印加をオフにすることで、入射イオンのエネルギーは、非常に低くなる。その結果、側壁に厚い保護膜としての改質層ａが形成される。しかし、この間は、レジストの上にも保護層が形成されてしまうので、レジストの除去は効果的に進行しない。一方、図１（１）に示すように、基板１０１への電力印加をオンにすることで、プラズマｐからイオンが高エネルギーで基板１０１に入射する。その結果、レジストのアッシングが効果的に進行する。また、側壁の改質層ａも基板への電力印加をオンにすると共にエッチングが進行する。
以上のように本発明では、電力のオフ時には、側壁に厚い改質層ａの形成を行い、これをダメージ保護層として用いる。一方、電力のオン時には、低誘電率膜の側壁を改質層ａで保護しつつレジストのアッシングを行う。そして、これらを交互に繰り返すことにより、アッシング速度を低下させる事無く、低誘電率の保護膜となる改質層ａも厚く形成することができ、その結果、低誘電率膜のダメージが低減可能になる。基板１０１への電力印加オンの間に、側壁の改質層ａの膜厚も徐々に薄膜化するが、この改質層ａが無くなる前に、電力をオフにすれば、定常的に厚い改質層ａを形成する事が可能になる。
以上により本発明によれば、改質層をバリアにしてダメージ層の形成を防止しつつも、量産を行うに十分なアッシング速度を保ちつつレジストのアッシング除去ができるため、ダメージ層に起因する層間絶縁膜の膜質の劣化を防止できる。これにより、例えば、層間絶縁膜を低誘電率に維持することができるとともに、ダメージ層の吸湿によって層間絶縁膜に接して設けられる配線の劣化を防止でき、この層間絶縁膜を用いた半導体装置の信頼性の向上を図ることが可能になる。
以下本発明の実施の形態を図面に基づいて詳細に説明する。
＜第１実施形態＞
図1は、本発明の第１実施形態を説明するための断面工程図であり、この図に基づいて第１実施形態を説明する。
図1は、本発明の第１実施形態を説明するための断面工程図であり、この図に基づいて第１実施形態を説明する。
先ず、図２（1）に示すように、ＭＯＳトランジスタやその他の半導体素子を形成した半導体基板を下地絶縁膜で覆ってなる基板１を用意する。この基板１上に、炭素含有酸化シリコン（ＳｉＯＣ）膜２、および酸化シリコン膜３をこの順に成膜し、ＳｉＯＣ膜２および酸化シリコン膜３に配線溝３ａを形成した後、配線溝３ａ内に第１Ｃｕ配線４を埋め込み形成する。
次に、第１Ｃｕ配線４を覆う状態で、酸化シリコン膜３上に炭化シリコン［ＳｉＣ(N,H)］膜からなるＣｕ拡散防止膜５を成膜する。その後、この上部に酸化シリコン（誘電率ｋ＝４．０）よりも誘電率が低い、いわゆる低誘電率膜としての層間絶縁膜６を成膜する。ここでは、例えば、多孔質ＳｉＣＯＨ膜からなる層間絶縁膜６を成膜する。このような低誘電率の層間絶縁膜６としては、多孔質ＳｉＣＯＨ膜に限定されることはなく、シリコン（Ｓｉ）,酸素（Ｏ）、炭素（Ｃ）、水素（Ｈ）を膜中に含有する無機系の材料膜、または、Ｃ,Ｈ,Ｏからなる、有機系低誘電率膜が用いられる。
そして、このような低誘電率の層間絶縁膜６上に、酸化シリコン（ＳｉＯ2）からなるハードマスク層７を成膜する。
次に、図２（２）に示すように、リソグラフィー処理によってハードマスク層７上に、接続孔のレジストパターン９を形成する。
次いで、図２（３）に示すように、レジストパターン９をマスクにしてハードマスク層７をエッチングし、さらにエッチングされたハードマスク層７をマスクにして層間絶縁膜６をエッチングすることにより接続孔９ａを形成する。尚、ハードマスク層７および層間絶縁膜６のエッチングにより、レジストパターン９は除去される。
次に、図３（１）に示すように、接続孔９ａ内を埋め込む状態で有機材料膜１１を成膜し、さらにこの上部に酸化シリコン膜１３を成膜する。その後、リソグラフィー処理によって酸化シリコン膜１３上に、配線溝のレジストパターン１５を形成する。
次に、図３（２）に示すように、レジストパターン１５をマスクにして、酸化シリコン膜１３、有機材料膜１１、酸化シリコン膜からなるハードマスク層７、および多孔質ＳｉＣＯＨ膜からなる低誘電率の層間絶縁膜６の上部をエッチングして配線溝１５ａを形成する。尚、レジストパターン１５および酸化シリコン膜１３は、上記エッチングによって除去される。
以上の後、接続孔９ａ内に埋め込まれ、また基板１上に残された有機材料膜１１をプラズマ処理によってアッシング除去する。この際、先に図１を用いて説明したように、プラズマ中のイオンを前記基板へ引き込むための電力印加を周期的にオン／オフさせるタイムモジュレーション（ＴＭ）バイアスを行う。
このＴＭバイアスにおいては、図４に示すように、基板に印加するＲＦバイアスを、その周波数に応じたパスル波として印加すれば良い。すなわち、通常のアッシング除去に際してのプラズマ処理においては、基板に対して周波数８００ｋＨｚ〜６０ＭＨｚのＲＦバイアスが印加される。そして、このＲＦバイアスをＴＭバイアスとして印加する場合、例えば、周波数８００ｋＨｚのＲＦバイアスであれば、２０ｍ秒：２０ｍ秒程度の１：１ｄｕｔｙ比とする。また、例えば周波数６０ＭＨｚの高周波ＲＦバイアスであれば、オン／オフの時間をさらに短縮した５０μ秒：５０μ秒程度の１：１ｄｕｔｙ比とする。尚、オン／オフのｄｕｔｙ比は、１：１に限定されることはない。また、全体の処理時間は、ＲＦバイアスの周波数によらず、除去する有機材料膜１１の膜質および膜厚に応じた同程度の時間で有って良い。
ここでは、プロセスガスとして窒素ガス（Ｎ2）および水素ガス（Ｈ2）を用いたプラズマ処理を行うことする。処理条件は、一例として以下に示すようである。
装置 ：平行平板型エッチング装置
Gap間隔 ：４０ｍｍ
ソースパワー ：１０００Ｗ
ＲＦバイアス ；８００ｋＨｚ
ＲＦバイアスパワー：１００Ｗ（ＴＭバイアスDuty比；２０ｍ秒：２０ｍ秒）
プロセスガス ：Ｈ2／Ｎ2＝１００／１００ｓｃｃｍ
圧力 ：３０ｍＴｏｒｒ
基板温度 ：２０℃
処理時間 ：６０秒
Gap間隔 ：４０ｍｍ
ソースパワー ：１０００Ｗ
ＲＦバイアス ；８００ｋＨｚ
ＲＦバイアスパワー：１００Ｗ（ＴＭバイアスDuty比；２０ｍ秒：２０ｍ秒）
プロセスガス ：Ｈ2／Ｎ2＝１００／１００ｓｃｃｍ
圧力 ：３０ｍＴｏｒｒ
基板温度 ：２０℃
処理時間 ：６０秒
以上のようにして有機材料膜１１をアッシング除去した後には、接続孔９ａ底部の炭化シリコン［ＳｉＣ(N,H)］膜からなるＣｕ拡散防止膜５を除去する工程を行う。これにより接続孔９ａの底部に第１Ｃｕ配線４を露出させる。
その後、必要に応じてプラズマ処理によって層間絶縁膜６の露出表面層から脱離したメチル基（ＣＨ3基）を補うためのダメージ回復処理を行う。このダメージ回復処理として、基板にＲＦバイアスを印加したプラズマ処理を行う場合には、上述と同様にＲＦバイアスをＴＭバイアスとしても良い。
その後は、ここでの図示は省略したが、配線溝１５ａおよびその低面に設けられた接続孔９ａ内にＣｕ膜を埋め込んでなる埋め込み配線を形成する。この工程は従来と同様に行って良い。すなわち、配線溝１５ａおよび接続孔９ａの内壁を覆う状態でＣｕの拡散防止用にタンタル（Ｔａ）からなるバリアメタル膜を成膜し、バリアメタル膜を介して配線溝１５ａおよび接続孔９ａ内を充分に埋め込む膜厚でＣｕ膜を成膜する。その後、層間絶縁膜６上の余分なＣｕ膜およびバリアメタル膜をＣＭＰ研磨によって除去し、配線溝１５ａおよび接続孔９ａ内のみにバリアメタル膜を介してＣｕ膜を埋め込んでなる埋め込み配線を形成する。
以上説明した製造方法によれば、図３（３）に示したように、配線溝１５ａおよび接続孔９ａが形成された多孔質ＳｉＣＯＨ膜からなる層間絶縁膜６上の有機材料膜１１を、プラズマ処理によってアッシング除去する際に、基板１に印加するＲＦバイアスをＴＭバイアスとしてパルス状にオン／オフ印加する。
これにより、このプラズマ処理においては、基板１への電力印加がオンとなっている場合に、基板１側にイオンを引き込んだ異方性のアッシングが行われる。このアッシングによって層間絶縁膜６の露出側壁に改質層ａを形成しつつ有機材料膜１１のアッシングが進められる。この際、プラズマ処理のプロセスガスにＮ2ガスを用いていることから、ここでは改質層ａとしてはＣＮｘの堆積膜、または、窒素（Ｎ）リッチな層（N-rich層：例えば、Ｓｉ,Ｏ,Ｃ,Ｎ,Ｈ）の組成で、Ｎを多く含む堆積膜が形成されることになる。
一方、基板１への電力印加がオフとなっている場合には、基板１へのイオンの引き込みが停止され、先に層間絶縁膜６の露出側壁に形成された改質層ａを等方的なエッチングによって除去しつつ有機材料膜１１のアッシングが進められる。これにより、層間絶縁膜６の側壁を改質層ａによって保護してダメージ層の形成を防止しつつも、過剰な膜厚の改質層ａを残すことなく有機材料膜１１のアッシング除去が進められる。
これにより、図３（３）のプラズマ処理においては、改質層ａをバリアにして層間絶縁膜６の露出側壁にダメージ層が形成されることを防止しつつ、過剰な膜厚の改質層ａが側壁に残ることを防止しながら有機材料膜１１をアッシング除去することができる。このため、ダメージ層の形成や改質層ａの残存に起因する層間絶縁膜６の膜質の劣化を防止できる。これにより、多孔質ＳｉＣＯＨ膜を用いて形成された層間絶縁膜６を低誘電率に維持することができるとともに、ダメージ層の吸湿によって層間絶縁膜６に接して設けられる埋め込み配線の劣化を防止でき、この層間絶縁膜６を用いた半導体装置の信頼性の向上を図ることが可能になる。
また、以上のように、基板１に印加するＲＦバイアスをＴＭバイアスとしてパルス状にオン／オフ印加することにより、連続波の場合と比較して、オン時のイオンの入射エネルギー（基板への印加電力パワー）を高く出来る。高エネルギーイオンが基板に入射した場合、配線底には、密度が非常に高い硬化層が形成される。その結果、この硬化層が保護膜の役目を果たし、それ以上配線底にダメージが進行するのを抑制し、これによっても、イオンの衝突による層間絶縁膜６のダメージ（配線底）を低減することができる。よって、配線側壁のダメージは、少なくともＮを含むN-rich層からなる改質層ａ（オフ時に形成）がダメージの抑制層になり、一方、配線底のダメージは、イオン照射による高密度層の形成（オン時に形成）の両者により、配線側壁・配線底のダメージ抑制の両立が可能になる。
尚、比較として、上述したアッシング条件のうち、ＲＦバイアスのみを連続波に変更した条件のプラズマ処理によって有機材料膜１１のアッシング除去を行った。このようにして得られた半導体装置においては、厚膜の改質層やダメージを受けた層間絶縁膜が容易に吸湿し、それに伴う比誘電率上昇によって埋め込み配線間および層間容量の増加を引き起こした。さらに、埋め込み配線においてＣｕ膜のバリアメタル膜（Ｔａ）の成膜後、熱処理をすると、層間絶縁膜の吸湿に起因した水によりバリアメタル膜（Ｔａ）の酸化が起こり、埋め込み配線の信頼性劣化を引き起こし、半導体装置の不良を引き起こした。
以上説明した実施形態においては、有機材料膜１１をアッシング除去するためのプラズマ処理において、プロセスガスとして窒素ガス（Ｎ2）および水素ガス（Ｈ2）を用い場合を説明した。しかしながら、アッシング除去のためのプラズマ処理におけるプロセスガスとしては、他のガスを用いても良く、用いるガスによって異なる改質層ａが形成される。アッシング除去のためのプラズマ処理におけるプロセスガスとしては、例えば酸素ガス（Ｏ2）や、キャリアガスとしてのヘリウムガス（Ｈｅ）およびアルゴンガス（Ａｒ）を用いても良い。またさらに、ＮＨ3ガスの使用も有効である。
例えば、プロセスガスとして酸素ガス（Ｏ2）を用いたプラズマ処理を行うことする。処理条件は、一例として以下に示すようである。
装置 ：平行平板型エッチング装置
Gap間隔 ：４０ｍｍ
ソースパワー ：１０００Ｗ
ＲＦバイアス ；８００ｋＨｚ
ＲＦバイアスパワー：１００Ｗ（ＴＭバイアスDuty比；１０ｍ秒：３０ｍ秒）
プロセスガス ：Ｏ2＝３００ｓｃｃｍ
圧力 ：２０ｍＴｏｒｒ
基板温度 ：０℃
処理時間 ：７０秒
Gap間隔 ：４０ｍｍ
ソースパワー ：１０００Ｗ
ＲＦバイアス ；８００ｋＨｚ
ＲＦバイアスパワー：１００Ｗ（ＴＭバイアスDuty比；１０ｍ秒：３０ｍ秒）
プロセスガス ：Ｏ2＝３００ｓｃｃｍ
圧力 ：２０ｍＴｏｒｒ
基板温度 ：０℃
処理時間 ：７０秒
このようなプラズマ処理によっても、層間絶縁膜６の側壁を改質層ａによって保護してダメージ層の形成を防止しつつも、有機材料膜１１のアッシング除去が進められる。特に、Ｏ2を使ったプラズマの場合、側壁の効果は、Ｈ2／Ｎ2系と比較して低い。それは、側壁の保護膜がほとんど形成されない事に起因する。しかし、連続波の場合と比較し、ＴＭバイアスの場合は、オン時の入射イオンエネルギーを大きく出来る。よって、イオン照射の影響が大きい配線底の場合は、短時間で高密度層が形成され、それ以降のダメージ形成が抑制される。よって、Ｏ2ガスを含むプラズマの場合は、特に配線底のダメージを抑制する場合において、今回の発明は非常に効果的である。側壁のダメージについては効果は薄い。
また以上の実施形態においては、図３（３）に示したように、配線溝１５ａおよび接続孔９ａが形成された多孔質ＳｉＣＯＨ膜からなる層間絶縁膜６上の有機材料膜１１を、プラズマ処理によってアッシング除去する工程を例示して本発明を説明した。しかしながら、上記レジストを除去するアッシング後（図３（３））に、アッシングで形成されたダメージの影響を抑制するために上から、ダメージを覆う工程においても使用可能である。
すなわち、有機材料膜１０５のアッシング除去後の、プラズマ処理の後工程として、層間絶縁膜１０３の露出側壁に改質層ａを形成する、いわゆるポリシーリングプロセスを行う。このポリシーリングプロセスにおいて、基板１に印加するＲＦバイアスをＴＭバイアスとしてパルス状にオン／オフ印加するプラズマ処理を行うようにしても良い。
また、上述したタイムモジュレーション（ＴＭ）バイアスによる有機材料膜の除去は、図３（２）の工程後に除去されずに残ったレジストパターン１５に対して行っても良い。
１，１０１…基板、６，１０３…層間絶縁膜、１１，１０５…有機材料膜、ａ…改質層
Claims (4)
- 基板上に層間絶縁膜を介して形成された有機材料膜をプラズマ処理によってアッシング除去する工程を行う半導体装置の製造方法において、
前記プラズマ処理は、プラズマ中のイオンを前記基板へ引き込むための電力印加を周期的にオン／オフさせながら行う
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記プラズマ処理は、プロセスガスとして窒素を含むガスを用いる
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記層間絶縁膜が、酸化シリコンよりも誘電率の低い無機系の材料膜からなる
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記プラズマ処理は、露出側壁に改質層を形成しながら行われる
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007211221A JP5251033B2 (ja) | 2007-08-14 | 2007-08-14 | 半導体装置の製造方法 |
| US12/190,351 US20090047793A1 (en) | 2007-08-14 | 2008-08-12 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007211221A JP5251033B2 (ja) | 2007-08-14 | 2007-08-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009049052A true JP2009049052A (ja) | 2009-03-05 |
| JP5251033B2 JP5251033B2 (ja) | 2013-07-31 |
Family
ID=40363308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007211221A Expired - Fee Related JP5251033B2 (ja) | 2007-08-14 | 2007-08-14 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090047793A1 (ja) |
| JP (1) | JP5251033B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019526169A (ja) * | 2016-06-29 | 2019-09-12 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 材料改質とｒｆパルスを用いた選択的エッチング |
| WO2022230414A1 (ja) * | 2021-04-28 | 2022-11-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びエッチング方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5654794B2 (ja) * | 2010-07-15 | 2015-01-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
| US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
| US11637002B2 (en) | 2014-11-26 | 2023-04-25 | Applied Materials, Inc. | Methods and systems to enhance process uniformity |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
| US9741593B2 (en) | 2015-08-06 | 2017-08-22 | Applied Materials, Inc. | Thermal management systems and methods for wafer processing systems |
| US10504700B2 (en) | 2015-08-27 | 2019-12-10 | Applied Materials, Inc. | Plasma etching systems and methods with secondary plasma injection |
| US10504754B2 (en) | 2016-05-19 | 2019-12-10 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US10546729B2 (en) | 2016-10-04 | 2020-01-28 | Applied Materials, Inc. | Dual-channel showerhead with improved profile |
| US10431429B2 (en) | 2017-02-03 | 2019-10-01 | Applied Materials, Inc. | Systems and methods for radial and azimuthal control of plasma uniformity |
| US10943834B2 (en) | 2017-03-13 | 2021-03-09 | Applied Materials, Inc. | Replacement contact process |
| US11276590B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Multi-zone semiconductor substrate supports |
| US11276559B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
| US10297458B2 (en) | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
| US10903054B2 (en) | 2017-12-19 | 2021-01-26 | Applied Materials, Inc. | Multi-zone gas distribution systems and methods |
| US11328909B2 (en) | 2017-12-22 | 2022-05-10 | Applied Materials, Inc. | Chamber conditioning and removal processes |
| US10854426B2 (en) | 2018-01-08 | 2020-12-01 | Applied Materials, Inc. | Metal recess for semiconductor structures |
| US10964512B2 (en) | 2018-02-15 | 2021-03-30 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus and methods |
| US10319600B1 (en) | 2018-03-12 | 2019-06-11 | Applied Materials, Inc. | Thermal silicon etch |
| US10886137B2 (en) | 2018-04-30 | 2021-01-05 | Applied Materials, Inc. | Selective nitride removal |
| US10892198B2 (en) | 2018-09-14 | 2021-01-12 | Applied Materials, Inc. | Systems and methods for improved performance in semiconductor processing |
| US11049755B2 (en) | 2018-09-14 | 2021-06-29 | Applied Materials, Inc. | Semiconductor substrate supports with embedded RF shield |
| US11062887B2 (en) | 2018-09-17 | 2021-07-13 | Applied Materials, Inc. | High temperature RF heater pedestals |
| US11417534B2 (en) | 2018-09-21 | 2022-08-16 | Applied Materials, Inc. | Selective material removal |
| US11682560B2 (en) | 2018-10-11 | 2023-06-20 | Applied Materials, Inc. | Systems and methods for hafnium-containing film removal |
| US11121002B2 (en) | 2018-10-24 | 2021-09-14 | Applied Materials, Inc. | Systems and methods for etching metals and metal derivatives |
| US11437242B2 (en) | 2018-11-27 | 2022-09-06 | Applied Materials, Inc. | Selective removal of silicon-containing materials |
| US11721527B2 (en) | 2019-01-07 | 2023-08-08 | Applied Materials, Inc. | Processing chamber mixing systems |
| US10920319B2 (en) | 2019-01-11 | 2021-02-16 | Applied Materials, Inc. | Ceramic showerheads with conductive electrodes |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003083935A1 (fr) * | 2002-04-03 | 2003-10-09 | Nec Corporation | Dispositif a semiconducteur et son procede de production |
| JP2006156486A (ja) * | 2004-11-25 | 2006-06-15 | Tokyo Electron Ltd | 基板処理方法および半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255221B1 (en) * | 1998-12-17 | 2001-07-03 | Lam Research Corporation | Methods for running a high density plasma etcher to achieve reduced transistor device damage |
| JP2000252359A (ja) * | 1999-03-03 | 2000-09-14 | Sony Corp | 絶縁膜のエッチング方法および配線層の形成方法 |
| US6284657B1 (en) * | 2000-02-25 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Non-metallic barrier formation for copper damascene type interconnects |
| US20050059250A1 (en) * | 2001-06-21 | 2005-03-17 | Savas Stephen Edward | Fast etching system and process for organic materials |
| US20040253823A1 (en) * | 2001-09-17 | 2004-12-16 | Taiwan Semiconductor Manufacturing Co. | Dielectric plasma etch with deep uv resist and power modulation |
| JP2004103971A (ja) * | 2002-09-12 | 2004-04-02 | Hitachi High-Technologies Corp | ダマシン処理方法、ダマシン処理装置および、ダマシン構造 |
-
2007
- 2007-08-14 JP JP2007211221A patent/JP5251033B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-12 US US12/190,351 patent/US20090047793A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003083935A1 (fr) * | 2002-04-03 | 2003-10-09 | Nec Corporation | Dispositif a semiconducteur et son procede de production |
| JP2006156486A (ja) * | 2004-11-25 | 2006-06-15 | Tokyo Electron Ltd | 基板処理方法および半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019526169A (ja) * | 2016-06-29 | 2019-09-12 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 材料改質とｒｆパルスを用いた選択的エッチング |
| US12057329B2 (en) | 2016-06-29 | 2024-08-06 | Applied Materials, Inc. | Selective etch using material modification and RF pulsing |
| WO2022230414A1 (ja) * | 2021-04-28 | 2022-11-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090047793A1 (en) | 2009-02-19 |
| JP5251033B2 (ja) | 2013-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5251033B2 (ja) | 半導体装置の製造方法 | |
| KR100371591B1 (ko) | 금속화후 화학적 기계적 폴리싱 유전체 에칭 | |
| JP4492947B2 (ja) | 半導体装置の製造方法 | |
| TWI414040B (zh) | 氮化硼與硼－氮化物衍生材料的沉積方法 | |
| US11018021B2 (en) | Curing photo resist for improving etching selectivity | |
| US20090104774A1 (en) | Method of manufacturing a semiconductor device | |
| JP2001223207A (ja) | エッチングポリマーを利用した半導体素子の製造方法及び半導体素子 | |
| JP4194508B2 (ja) | 半導体装置の製造方法 | |
| TW201300567A (zh) | 藉由紫外線輔助之光化學沉積而介電回復電漿損壞之低介電常數薄膜 | |
| US20040127002A1 (en) | Method of forming metal line in semiconductor device | |
| JP2001223269A (ja) | 半導体装置およびその製造方法 | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| JP4057972B2 (ja) | 半導体装置の製造方法 | |
| JP4940722B2 (ja) | 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 | |
| JPH06260452A (ja) | ドライエッチング方法 | |
| JP2003273212A (ja) | 積層構造体およびその製造方法 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| TWI705492B (zh) | 用於不須氧化一單元及源極線之乾剝蝕之方法 | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| JP3104750B2 (ja) | 半導体装置の製造方法 | |
| JP2008198990A (ja) | 半導体素子の金属配線形成方法 | |
| JP4948278B2 (ja) | 半導体装置の製造方法 | |
| JPH10209275A (ja) | 半導体装置の製造方法 | |
| JP4380414B2 (ja) | 半導体装置の製造方法 | |
| JP2004221191A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091106 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |