JPH10135198A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPH10135198A JPH10135198A JP28801296A JP28801296A JPH10135198A JP H10135198 A JPH10135198 A JP H10135198A JP 28801296 A JP28801296 A JP 28801296A JP 28801296 A JP28801296 A JP 28801296A JP H10135198 A JPH10135198 A JP H10135198A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- forming
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 より簡便に表面の平坦な薄膜が形成できるよ
うにすることを目的とする。 【解決手段】 ＳＯＧによる絶縁膜３を塗布形成した
後、その表面にフィルム（平板）４をのせ、半導体基板
１を加熱しながら、その裏面より平面研磨した石英基板
を介して加重をすることで加圧して平坦化を行う。
うにすることを目的とする。 【解決手段】 ＳＯＧによる絶縁膜３を塗布形成した
後、その表面にフィルム（平板）４をのせ、半導体基板
１を加熱しながら、その裏面より平面研磨した石英基板
を介して加重をすることで加圧して平坦化を行う。
Description
【０００１】
【発明の属する技術分野】この発明は、高密度なＬＳＩ
の多層配線構造を構成する上で、特に、配線上に形成す
る絶縁膜を平坦に形成する薄膜形成方法に関する。
の多層配線構造を構成する上で、特に、配線上に形成す
る絶縁膜を平坦に形成する薄膜形成方法に関する。
【０００２】
【従来の技術】高密度な集積回路を実現するためには、
多層配線技術が不可欠である。この多層配線を実現する
ためには、絶縁膜の表面を完全に平坦化する必要があ
る。これまでに、この平坦化法の代表的な技術として、
ＳＯＧ（Spin-On-Glass ）法や、ＰＩＱ法（K.Sato,S.H
arada,A.Saiki,T.Kitamura,T.Okubo,and K.Mukai,"A No
vel Planar Multilevel Interconnection Technology U
tilizing Polyimide",IEEETrans.Part Hybrid Packag
e.,PHP-9,176(1973)）、また、エッチバック法（P.Elik
ins,K.Reinhardt,and R.Layer,"A planarization proce
ss for double metalCMOS using Spin-on Glass as a s
acrificial layer,"Proceeding of 3rd International
IEEE VMIC Conf.,100(1986)）、そして、リフトオフ法
（K.Ehara,T.Morimoto,S.Muramoto,and S.Matsuo,"Plan
ar Interconnection Technology for LSI Fabrication
Utilizing Lift-off Process",J.Electrochem Soc.,Vo
l.131,No.2,419(1984).）などが検討されてきた。
多層配線技術が不可欠である。この多層配線を実現する
ためには、絶縁膜の表面を完全に平坦化する必要があ
る。これまでに、この平坦化法の代表的な技術として、
ＳＯＧ（Spin-On-Glass ）法や、ＰＩＱ法（K.Sato,S.H
arada,A.Saiki,T.Kitamura,T.Okubo,and K.Mukai,"A No
vel Planar Multilevel Interconnection Technology U
tilizing Polyimide",IEEETrans.Part Hybrid Packag
e.,PHP-9,176(1973)）、また、エッチバック法（P.Elik
ins,K.Reinhardt,and R.Layer,"A planarization proce
ss for double metalCMOS using Spin-on Glass as a s
acrificial layer,"Proceeding of 3rd International
IEEE VMIC Conf.,100(1986)）、そして、リフトオフ法
（K.Ehara,T.Morimoto,S.Muramoto,and S.Matsuo,"Plan
ar Interconnection Technology for LSI Fabrication
Utilizing Lift-off Process",J.Electrochem Soc.,Vo
l.131,No.2,419(1984).）などが検討されてきた。
【０００３】ＳＯＧ法に関して、これはＳＯＧ膜の流動
性を利用した平坦化法であるが、これ自身で完全平坦化
を実施することは不可能である。また、エッチバック法
は、もっとも多く使われている技術であるが、レジスト
と絶縁膜とを同時にエッチングすることによるダスト発
生の問題があり、ダスト管理の点で容易な技術ではな
い。そして、リフトオフ法は、使用するステンシル材が
リフトオフ時に完全に溶解しないためにリフトオフでき
ないなどの問題を生じ、制御性や歩留りが不完全なた
め、実用化に至っていない。
性を利用した平坦化法であるが、これ自身で完全平坦化
を実施することは不可能である。また、エッチバック法
は、もっとも多く使われている技術であるが、レジスト
と絶縁膜とを同時にエッチングすることによるダスト発
生の問題があり、ダスト管理の点で容易な技術ではな
い。そして、リフトオフ法は、使用するステンシル材が
リフトオフ時に完全に溶解しないためにリフトオフでき
ないなどの問題を生じ、制御性や歩留りが不完全なた
め、実用化に至っていない。
【０００４】以上の平坦化技術に対して、バイアススパ
ッタ法が提案されている（C.Y.Ting, V.J.Vivalda,and
H.G.Schaefer,"Study of Planarized Sputter-Deposite
d-SiO2",J.Vac.Sci.Technol.15,1105(1978).）。また、
バイアス印加を用いてさらに微細な配線に適用するため
の方法として、バイアスＥＣＲ法による平坦化の技術が
提案されている（K.Machida and H.Oikawa,"SiO2 Plana
rization TechnologyWith Biasing and Electron Cyclo
toron Resonance Plasma Deposition for Submicron In
terconnections",J.Vac.Sci.Technol.B4,818(1986)）。
ッタ法が提案されている（C.Y.Ting, V.J.Vivalda,and
H.G.Schaefer,"Study of Planarized Sputter-Deposite
d-SiO2",J.Vac.Sci.Technol.15,1105(1978).）。また、
バイアス印加を用いてさらに微細な配線に適用するため
の方法として、バイアスＥＣＲ法による平坦化の技術が
提案されている（K.Machida and H.Oikawa,"SiO2 Plana
rization TechnologyWith Biasing and Electron Cyclo
toron Resonance Plasma Deposition for Submicron In
terconnections",J.Vac.Sci.Technol.B4,818(1986)）。
【０００５】これらの方法は、スパッタ法やＥＣＲプラ
ズマＣＶＤ法で成膜を行う中で、基板にＲＦバイアスを
印加し、試料基板上でスパッタリングを起こすようにし
ている。これは、基板上でのスパッタリングの角度依存
性を利用して、凸部をエッチングしながら成膜を行い、
平坦化を実現するものである。これらの技術の特徴とし
て、膜質は低温で形成されていても良質であることや、
平坦化プロセスが容易で簡単であることなどが挙げられ
る。しかし、これら２つの技術だけで、完全に平坦化を
実現しようとするとスループットが低いことや、素子へ
のダメージの問題などが生じた。
ズマＣＶＤ法で成膜を行う中で、基板にＲＦバイアスを
印加し、試料基板上でスパッタリングを起こすようにし
ている。これは、基板上でのスパッタリングの角度依存
性を利用して、凸部をエッチングしながら成膜を行い、
平坦化を実現するものである。これらの技術の特徴とし
て、膜質は低温で形成されていても良質であることや、
平坦化プロセスが容易で簡単であることなどが挙げられ
る。しかし、これら２つの技術だけで、完全に平坦化を
実現しようとするとスループットが低いことや、素子へ
のダメージの問題などが生じた。
【０００６】そして、１９９０年代に入って、層間膜の
表面平坦化法として、研磨法が提案された（W.J.Patric
k, W.L.Guthrie, C.L.Standley, P.M.Schiable,"Applic
ation of Chemical Mechanical Polishing to the Fabr
ication of VLSI Circutit Interconnections",J.Elect
rochem.Soc.,Vol.138,No.6,June,1778(1991).）。この
研磨法は、良好な平坦性を得られることで注目された技
術である。しかし、絶縁膜の膜質が悪いと良好な研磨特
性が得られないため、低温で形成できる良質な絶縁膜が
必要なことや、研磨特性が不安定であるなどの問題があ
る。
表面平坦化法として、研磨法が提案された（W.J.Patric
k, W.L.Guthrie, C.L.Standley, P.M.Schiable,"Applic
ation of Chemical Mechanical Polishing to the Fabr
ication of VLSI Circutit Interconnections",J.Elect
rochem.Soc.,Vol.138,No.6,June,1778(1991).）。この
研磨法は、良好な平坦性を得られることで注目された技
術である。しかし、絶縁膜の膜質が悪いと良好な研磨特
性が得られないため、低温で形成できる良質な絶縁膜が
必要なことや、研磨特性が不安定であるなどの問題があ
る。
【０００７】
【発明が解決しようとする課題】以上示したように、表
面が平坦な状態で薄膜を形成する技術がいろいろと検討
されているが、それだけで完全平坦化を実施することは
不可能であったり、ダスト管理の点で容易な技術ではな
かったり、制御性や歩留りが不完全なため完全に平坦化
を実現しようとするとスループットが低いなどの問題が
あった。また、素子へのダメージの問題などが生じた
り、低温で形成できる良質の絶縁膜が必要であったり、
研磨特性が不安定であるなどの問題があった。この発明
は、以上のような問題点を解消するためになされたもの
であり、より簡便に表面の平坦な薄膜が形成できるよう
にすることを目的とする。
面が平坦な状態で薄膜を形成する技術がいろいろと検討
されているが、それだけで完全平坦化を実施することは
不可能であったり、ダスト管理の点で容易な技術ではな
かったり、制御性や歩留りが不完全なため完全に平坦化
を実現しようとするとスループットが低いなどの問題が
あった。また、素子へのダメージの問題などが生じた
り、低温で形成できる良質の絶縁膜が必要であったり、
研磨特性が不安定であるなどの問題があった。この発明
は、以上のような問題点を解消するためになされたもの
であり、より簡便に表面の平坦な薄膜が形成できるよう
にすることを目的とする。
【０００８】
【課題を解決するための手段】この発明の薄膜形成方法
は、まず、所望とする材料を含む塗布溶液を基板上に塗
布して塗布膜を形成し、その塗布膜表面に平板表面を押
しつけることにより、前述した材料からなる薄膜を基板
上に形成するようにした。したがって、形成された薄膜
表面の状態には、平板表面の状態が反映されることにな
る。
は、まず、所望とする材料を含む塗布溶液を基板上に塗
布して塗布膜を形成し、その塗布膜表面に平板表面を押
しつけることにより、前述した材料からなる薄膜を基板
上に形成するようにした。したがって、形成された薄膜
表面の状態には、平板表面の状態が反映されることにな
る。
【０００９】
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態１ 図１は、この発明の第１の実施の形態における薄膜形成
方法を示す説明図である。図１（ａ）に示すように、半
導体基板１上に配線２を形成する。この、配線２の形成
では、まず、半導体基板１上にＡｌ膜をスパッタ法で膜
厚０．５μｍに形成する。この後、フォトリソグラフィ
技術とドライエッチング技術によりＡｌ膜を加工し、配
線２のパターンを形成した。次に、図１（ｂ）に示すよ
うに、塗布法を用いてＳＯＧによる絶縁膜３を形成す
る。絶縁膜３の形成では、以下の化１で示されるＳＯＧ
材料のポリシラザンの１種または２種以上を含むシリカ
系絶縁膜形成用塗布液を用いた。そして、この塗布液を
配線２を含む半導体基板１上に塗布することで絶縁膜３
を形成した。
参照して説明する。 実施の形態１ 図１は、この発明の第１の実施の形態における薄膜形成
方法を示す説明図である。図１（ａ）に示すように、半
導体基板１上に配線２を形成する。この、配線２の形成
では、まず、半導体基板１上にＡｌ膜をスパッタ法で膜
厚０．５μｍに形成する。この後、フォトリソグラフィ
技術とドライエッチング技術によりＡｌ膜を加工し、配
線２のパターンを形成した。次に、図１（ｂ）に示すよ
うに、塗布法を用いてＳＯＧによる絶縁膜３を形成す
る。絶縁膜３の形成では、以下の化１で示されるＳＯＧ
材料のポリシラザンの１種または２種以上を含むシリカ
系絶縁膜形成用塗布液を用いた。そして、この塗布液を
配線２を含む半導体基板１上に塗布することで絶縁膜３
を形成した。
【００１０】
【化１】
【００１１】ここで、上記化１において、Ｒ１，Ｒ２，
Ｒ３は、それぞれ独立した水素原子または炭素原子数１
〜８のアルキル基、アリール基、およびアルコキシル基
である。この材料を用いた理由は、１．０μｍ以上の膜
厚と加熱時の流動性を必要としたからである。なお、厚
く形成できて流動性を有するＳＯＧ膜で有れば、他のＳ
ＯＧ材料であっても用いることができることはいうまで
もない。
Ｒ３は、それぞれ独立した水素原子または炭素原子数１
〜８のアルキル基、アリール基、およびアルコキシル基
である。この材料を用いた理由は、１．０μｍ以上の膜
厚と加熱時の流動性を必要としたからである。なお、厚
く形成できて流動性を有するＳＯＧ膜で有れば、他のＳ
ＯＧ材料であっても用いることができることはいうまで
もない。
【００１２】なお、この実施の形態１では、絶縁膜３を
膜厚１．２μｍに形成した。また、図１（ｂ）に示すよ
うに、塗布法により形成した場合、絶縁膜３の表面が完
全に平坦化されていない。次に、絶縁膜３の表面を平坦
化するため、図１（ｃ）に示すように、絶縁膜３表面に
フィルム（平板）４をのせてこれを介して絶縁膜３を加
圧して平坦化を行った。ここでは、フィルム４として熱
可塑性合成樹脂のフィルムを用いた。具体的には、ポリ
テトラフルオロエチレン（ＰＴＦＥ）フィルムを用い
た。なお、フィルムに替わりの平板として、平面研磨し
た石英基板上に液状のＰＴＦＥを塗布してＰＴＦＥの薄
膜を形成した板を用いてもよい。このように、フッ素系
合成樹脂面を押しつける面とすれば、剥離性の向上が期
待できる。なお、フィルムを用いた方が、後の工程にお
ける剥離を容易にする場合がある。
膜厚１．２μｍに形成した。また、図１（ｂ）に示すよ
うに、塗布法により形成した場合、絶縁膜３の表面が完
全に平坦化されていない。次に、絶縁膜３の表面を平坦
化するため、図１（ｃ）に示すように、絶縁膜３表面に
フィルム（平板）４をのせてこれを介して絶縁膜３を加
圧して平坦化を行った。ここでは、フィルム４として熱
可塑性合成樹脂のフィルムを用いた。具体的には、ポリ
テトラフルオロエチレン（ＰＴＦＥ）フィルムを用い
た。なお、フィルムに替わりの平板として、平面研磨し
た石英基板上に液状のＰＴＦＥを塗布してＰＴＦＥの薄
膜を形成した板を用いてもよい。このように、フッ素系
合成樹脂面を押しつける面とすれば、剥離性の向上が期
待できる。なお、フィルムを用いた方が、後の工程にお
ける剥離を容易にする場合がある。
【００１３】そして加圧は、半導体基板１を加熱しなが
ら、その裏面より平面研磨した石英基板を介して加重を
することで行った。なお、加熱は、絶縁膜３のリフロー
を生じさせるために行うものである。また、平坦化処理
は真空排気された減圧下で行った。真空排気された雰囲
気でそれらの処理をすることにより、絶縁膜からの脱ガ
スで生じる絶縁膜表面とフィルム４との間の気泡発生を
回避できた。このとき到達真空度としては、１０Ｔｏｒ
ｒ以下の設定で行った。また、加重は５ｋｇ重とし、加
熱温度は１１０℃とし、加圧は１０分間行った。
ら、その裏面より平面研磨した石英基板を介して加重を
することで行った。なお、加熱は、絶縁膜３のリフロー
を生じさせるために行うものである。また、平坦化処理
は真空排気された減圧下で行った。真空排気された雰囲
気でそれらの処理をすることにより、絶縁膜からの脱ガ
スで生じる絶縁膜表面とフィルム４との間の気泡発生を
回避できた。このとき到達真空度としては、１０Ｔｏｒ
ｒ以下の設定で行った。また、加重は５ｋｇ重とし、加
熱温度は１１０℃とし、加圧は１０分間行った。
【００１４】なお、加圧の方法として、加熱しながら加
重をかけるようにしたが、これに限るものではなく、他
の物理的もしくは機械的な方法で加圧するようにしても
よいことはいうまでもない。ついで、この加圧工程の
後、フィルム４を取り除き、図１（ｄ）に示すように、
表面が平坦となった絶縁膜５が形成された。ついで、こ
の工程の後、ＳＯＧ膜からなる平坦化された絶縁膜５の
焼成を行った。このアニールとして、窒素雰囲気中で４
００℃，３０分間の加熱処理を行った。
重をかけるようにしたが、これに限るものではなく、他
の物理的もしくは機械的な方法で加圧するようにしても
よいことはいうまでもない。ついで、この加圧工程の
後、フィルム４を取り除き、図１（ｄ）に示すように、
表面が平坦となった絶縁膜５が形成された。ついで、こ
の工程の後、ＳＯＧ膜からなる平坦化された絶縁膜５の
焼成を行った。このアニールとして、窒素雰囲気中で４
００℃，３０分間の加熱処理を行った。
【００１５】上述したように、この実施の形態１によれ
ば、形成された膜の表面が容易に平坦化できる。従来の
平坦化方法では、エッチングなどの削ることにより平坦
化を行うのが主流の技術であり、その結果エッチングに
よるダスト発生や、エッチングの不安定性などが大きな
問題となっていた。しかし、この実施の形態１では、本
質的に削る概念がないためダスト発生の問題もなく、ま
た、塗布液による薄膜を用いるために、その流動性によ
り狭い配線間や穴などへの埋め込み性にも優れている。
このため、所望の配線構造上に平坦化された絶縁膜が得
られることになる。したがって、多層配線として安定で
信頼度の高い構造が得られる。すなわち、この実施の形
態によれば、容易に平坦化を実現でき信頼性の高い多層
配線構造を得られる。
ば、形成された膜の表面が容易に平坦化できる。従来の
平坦化方法では、エッチングなどの削ることにより平坦
化を行うのが主流の技術であり、その結果エッチングに
よるダスト発生や、エッチングの不安定性などが大きな
問題となっていた。しかし、この実施の形態１では、本
質的に削る概念がないためダスト発生の問題もなく、ま
た、塗布液による薄膜を用いるために、その流動性によ
り狭い配線間や穴などへの埋め込み性にも優れている。
このため、所望の配線構造上に平坦化された絶縁膜が得
られることになる。したがって、多層配線として安定で
信頼度の高い構造が得られる。すなわち、この実施の形
態によれば、容易に平坦化を実現でき信頼性の高い多層
配線構造を得られる。
【００１６】実施の形態２ 次に、この発明の第２の実施の形態について、図２を用
いて説明する。図２（ａ）は上記実施の形態１と同様で
あり、半導体基板１上に配線２を形成する。この、配線
２の形成では、まず、半導体基板１上にＡｌ膜をスパッ
タ法で膜厚０．５μｍに形成し、この後、フォトリソグ
ラフィ技術とドライエッチング技術により配線２のパタ
ーンを形成した。次に、図２（ｂ）に示すように、第一
の絶縁膜として絶縁膜６を形成した後、第二の絶縁膜と
して塗布法を用いてＳＯＧの絶縁膜７を形成する。絶縁
膜６を形成する目的は、まず、金属配線に塗布液が直接
触れることによる金属の酸化抑制がある。また、本来、
ＳＯＧ膜は吸湿性が高いので、水分拡散による配線や素
子への影響を抑制することがその目的である。
いて説明する。図２（ａ）は上記実施の形態１と同様で
あり、半導体基板１上に配線２を形成する。この、配線
２の形成では、まず、半導体基板１上にＡｌ膜をスパッ
タ法で膜厚０．５μｍに形成し、この後、フォトリソグ
ラフィ技術とドライエッチング技術により配線２のパタ
ーンを形成した。次に、図２（ｂ）に示すように、第一
の絶縁膜として絶縁膜６を形成した後、第二の絶縁膜と
して塗布法を用いてＳＯＧの絶縁膜７を形成する。絶縁
膜６を形成する目的は、まず、金属配線に塗布液が直接
触れることによる金属の酸化抑制がある。また、本来、
ＳＯＧ膜は吸湿性が高いので、水分拡散による配線や素
子への影響を抑制することがその目的である。
【００１７】そして、この実施の形態２では、その絶縁
膜６をブラズマＣＶＤ法を用いて形成した。また、プラ
ズマＣＶＤ法として、電子サイクロトロン共鳴法（ＥＣ
ＲプラズマＣＶＤ法）によるプラズマ生成法を用いた。
すなわち、ここでは、ＥＣＲプラズマＣＶＤ法により絶
縁膜６を形成した。この絶縁膜６の形成では、まず、
０．１μｍのＳｉＯ2 膜を形成している。この形成条件
としては、原料ガスとしてシランと酸素ガスを用い、ガ
ス圧１．０ｍＴｏｒｒ，マイクロ波パワー９００Ｗとし
た。ここで、ＥＣＲプラズマＣＶＤ法においてｒｆバイ
アスを印加しながら膜形成を行ってもよい。また、他の
プラズマＣＶＤ法および熱ＣＶＤ法により絶縁膜６の形
成が可能であることは言うまでもないことである。
膜６をブラズマＣＶＤ法を用いて形成した。また、プラ
ズマＣＶＤ法として、電子サイクロトロン共鳴法（ＥＣ
ＲプラズマＣＶＤ法）によるプラズマ生成法を用いた。
すなわち、ここでは、ＥＣＲプラズマＣＶＤ法により絶
縁膜６を形成した。この絶縁膜６の形成では、まず、
０．１μｍのＳｉＯ2 膜を形成している。この形成条件
としては、原料ガスとしてシランと酸素ガスを用い、ガ
ス圧１．０ｍＴｏｒｒ，マイクロ波パワー９００Ｗとし
た。ここで、ＥＣＲプラズマＣＶＤ法においてｒｆバイ
アスを印加しながら膜形成を行ってもよい。また、他の
プラズマＣＶＤ法および熱ＣＶＤ法により絶縁膜６の形
成が可能であることは言うまでもないことである。
【００１８】次に、絶縁膜７の形成に関して説明する。
この絶縁膜７は、前述した実施の形態１における絶縁膜
３（図１）と同様に、ＳＯＧ材料であるシリカ系絶縁膜
形成用塗布液を、絶縁膜６上に塗布することで形成し
た。この実施の形態２では、絶縁膜７を１．１μｍの膜
厚で形成した。ここで、図２（ｂ）に示すように、絶縁
膜７を塗布法により形成すると、絶縁膜７の表面が完全
に平坦化されていない。そこで、絶縁膜７の表面を平坦
化するために、前述した実施の形態１と同様に、絶縁膜
７の表面をフィルム（平板）４を介して加圧し、その平
坦化を行った（図２（ｃ））。その結果、図２（ｄ）に
示すように、表面が平坦となった絶縁膜８が絶縁膜６上
に形成された。図２（ｄ）からわかるように、この実施
の形態２により絶縁膜８の表面が容易に平坦化できるこ
とがわかる。
この絶縁膜７は、前述した実施の形態１における絶縁膜
３（図１）と同様に、ＳＯＧ材料であるシリカ系絶縁膜
形成用塗布液を、絶縁膜６上に塗布することで形成し
た。この実施の形態２では、絶縁膜７を１．１μｍの膜
厚で形成した。ここで、図２（ｂ）に示すように、絶縁
膜７を塗布法により形成すると、絶縁膜７の表面が完全
に平坦化されていない。そこで、絶縁膜７の表面を平坦
化するために、前述した実施の形態１と同様に、絶縁膜
７の表面をフィルム（平板）４を介して加圧し、その平
坦化を行った（図２（ｃ））。その結果、図２（ｄ）に
示すように、表面が平坦となった絶縁膜８が絶縁膜６上
に形成された。図２（ｄ）からわかるように、この実施
の形態２により絶縁膜８の表面が容易に平坦化できるこ
とがわかる。
【００１９】そして、図２（ｅ）に示すように、絶縁膜
８上に第三の絶縁膜として絶縁膜９を形成した。この絶
縁膜９は、上述した絶縁膜６と同様に形成し、膜厚０．
１μｍとした。以上示した構成により、この実施の形態
２によれば、前述した実施の形態１と同様に、所望の配
線構造上に平坦化された絶縁膜が得られる。そして、こ
の実施の形態２によれば、ＳＯＧからなる絶縁膜８を絶
縁膜６と絶縁膜９とで挟むようにしているので、ＳＯＧ
材料が非常に吸湿性が高い材料の場合にその吸湿を防ぐ
ことができる。また、そのＳＯＧ材料からの水分拡散に
よる他の配線や素子への影響を抑制し、信頼性をより向
上させることができる。
８上に第三の絶縁膜として絶縁膜９を形成した。この絶
縁膜９は、上述した絶縁膜６と同様に形成し、膜厚０．
１μｍとした。以上示した構成により、この実施の形態
２によれば、前述した実施の形態１と同様に、所望の配
線構造上に平坦化された絶縁膜が得られる。そして、こ
の実施の形態２によれば、ＳＯＧからなる絶縁膜８を絶
縁膜６と絶縁膜９とで挟むようにしているので、ＳＯＧ
材料が非常に吸湿性が高い材料の場合にその吸湿を防ぐ
ことができる。また、そのＳＯＧ材料からの水分拡散に
よる他の配線や素子への影響を抑制し、信頼性をより向
上させることができる。
【００２０】
【発明の効果】以上説明したように、この発明の薄膜形
成方法では、まず、所望とする材料を含む塗布溶液を基
板上に塗布して塗布膜を形成し、その塗布膜表面に平板
表面を押しつけることにより、前述した材料からなる薄
膜を基板上に形成するようにした。したがって、形成さ
れた薄膜表面は、平板表面の状態が反映されることにな
る。この結果、この発明によれば、表面が平坦な平板を
用いることにより、より簡便に表面が平坦な薄膜が形成
できるという効果を有する。
成方法では、まず、所望とする材料を含む塗布溶液を基
板上に塗布して塗布膜を形成し、その塗布膜表面に平板
表面を押しつけることにより、前述した材料からなる薄
膜を基板上に形成するようにした。したがって、形成さ
れた薄膜表面は、平板表面の状態が反映されることにな
る。この結果、この発明によれば、表面が平坦な平板を
用いることにより、より簡便に表面が平坦な薄膜が形成
できるという効果を有する。
【図１】 この発明の第１の実施の形態における薄膜形
成方法を示す説明図である。
成方法を示す説明図である。
【図２】 この発明の第２の実施の形態における薄膜形
成方法を示す説明図である。
成方法を示す説明図である。
１…半導体基板、２…配線、３，５…絶縁膜、４…フィ
ルム。
ルム。
Claims (9)
- 【請求項１】 所望とする材料を含む塗布溶液を基板上
に塗布して塗布膜を形成する塗布膜形成工程と、 その塗布膜表面に平板表面を押しつける平坦化工程とに
より、 前記材料からなる薄膜を前記基板上に形成することを特
徴とする薄膜形成方法。 - 【請求項２】 請求項１記載の薄膜形成方法において、 前記塗布膜形成工程前に、水分の拡散を防ぐ第１の拡散
防止層を前記基板上に形成し、この第１の拡散防止層上
に前記薄膜を形成することを特徴とする薄膜形成方法。 - 【請求項３】 請求項２記載の薄膜形成方法において、 前記第１の拡散防止層は、ＣＶＤ法もしくはプラズマＣ
ＶＤ法により形成した絶縁膜より構成されていることを
特徴とする薄膜形成方法。 - 【請求項４】 請求項２または３記載の薄膜形成方法に
おいて、 前記薄膜上に、水分の拡散を防ぐ第２の拡散防止層を形
成することを特徴とする薄膜形成方法。 - 【請求項５】 請求項４記載の薄膜形成方法において、 前記第２の拡散防止層は、ＣＶＤ法もしくはプラズマＣ
ＶＤ法により形成した絶縁膜より構成することを特徴と
する薄膜形成方法。 - 【請求項６】 請求項１〜５いずれか１項記載の薄膜形
成方法において、 前記平板としてフィルムを用いることを特徴とする薄膜
形成方法。 - 【請求項７】 請求項１〜５いずれか１項記載の薄膜形
成方法において、 前記平板として表面にフッ素系合成樹脂からなる膜を形
成した石英基板を用いることを特徴とする薄膜形成方
法。 - 【請求項８】 請求項１〜７いずれか１項記載の薄膜形
成方法において、 前記平坦化工程では、前記平板裏面より圧力を加えるこ
とを特徴とする薄膜形成方法。 - 【請求項９】 請求項１〜８いずれか１項記載の薄膜形
成方法において、 前記平坦化工程は、減圧下で前記基板を加熱しながら行
うことを特徴とする薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28801296A JPH10135198A (ja) | 1996-10-30 | 1996-10-30 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28801296A JPH10135198A (ja) | 1996-10-30 | 1996-10-30 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135198A true JPH10135198A (ja) | 1998-05-22 |
Family
ID=17724673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28801296A Pending JPH10135198A (ja) | 1996-10-30 | 1996-10-30 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135198A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893805B2 (en) | 2001-10-03 | 2005-05-17 | Dainippon Screen Mfg. Co., Ltd. | Substrate processing apparatus and substrate processing method |
| JP2005532576A (ja) * | 2002-02-27 | 2005-10-27 | ブルーワー サイエンス アイ エヌ シー． | 多層リソグラフィープロセスに関する新規な平坦化方法 |
| JP2008168296A (ja) * | 2008-03-05 | 2008-07-24 | Dainippon Screen Mfg Co Ltd | 薄膜形成装置および方法 |
| JP2010514220A (ja) * | 2006-12-20 | 2010-04-30 | ブルーワー サイエンス アイ エヌ シー． | 接触平坦化装置 |
| US8192796B2 (en) | 2005-08-26 | 2012-06-05 | Tokyo Electron Limited | Substrate processing apparatus and substrate processing method |
| JP2013211450A (ja) * | 2012-03-30 | 2013-10-10 | Dainippon Printing Co Ltd | 基板の製造方法、および、ナノインプリントリソグラフィ用テンプレートの製造方法 |
| JP2019012806A (ja) * | 2017-07-03 | 2019-01-24 | 東京エレクトロン株式会社 | 塗布膜形成方法、塗布膜形成装置及び記憶媒体 |
-
1996
- 1996-10-30 JP JP28801296A patent/JPH10135198A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893805B2 (en) | 2001-10-03 | 2005-05-17 | Dainippon Screen Mfg. Co., Ltd. | Substrate processing apparatus and substrate processing method |
| JP2005532576A (ja) * | 2002-02-27 | 2005-10-27 | ブルーワー サイエンス アイ エヌ シー． | 多層リソグラフィープロセスに関する新規な平坦化方法 |
| US8192796B2 (en) | 2005-08-26 | 2012-06-05 | Tokyo Electron Limited | Substrate processing apparatus and substrate processing method |
| JP2010514220A (ja) * | 2006-12-20 | 2010-04-30 | ブルーワー サイエンス アイ エヌ シー． | 接触平坦化装置 |
| JP2008168296A (ja) * | 2008-03-05 | 2008-07-24 | Dainippon Screen Mfg Co Ltd | 薄膜形成装置および方法 |
| JP2013211450A (ja) * | 2012-03-30 | 2013-10-10 | Dainippon Printing Co Ltd | 基板の製造方法、および、ナノインプリントリソグラフィ用テンプレートの製造方法 |
| JP2019012806A (ja) * | 2017-07-03 | 2019-01-24 | 東京エレクトロン株式会社 | 塗布膜形成方法、塗布膜形成装置及び記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7071107B2 (en) | Method for manufacturing a semiconductor device | |
| US6180490B1 (en) | Method of filling shallow trenches | |
| US5849640A (en) | In-situ SOG etchback and deposition for IMD process | |
| US7192878B2 (en) | Method for removing post-etch residue from wafer surface | |
| US7332409B2 (en) | Methods of forming trench isolation layers using high density plasma chemical vapor deposition | |
| JPS6323337A (ja) | 半導体基板の平坦化方法 | |
| JP2001060584A (ja) | 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理 | |
| FR2806528A1 (fr) | Substrat semiconducteur, dispositif a semiconducteur et leurs procedes de fabrication | |
| TW543144B (en) | Method for forming metal layer of semiconductor device | |
| JPH11251271A (ja) | 絶縁誘電体平面化のための化学的機械的研磨時の停止層としての炭化珪素 | |
| JPH04307933A (ja) | タングステンプラグの形成方法 | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| JPH10135198A (ja) | 薄膜形成方法 | |
| JPH11219950A (ja) | 半導体集積回路の製造方法並びにその製造装置 | |
| US5940734A (en) | Method of fabricating a wiring on a planarized surface | |
| US6232216B1 (en) | Thin film forming method | |
| TW439148B (en) | Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure | |
| US6475917B1 (en) | Method to reduce the metal TiN ARC damage in etching back process | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| KR100294776B1 (ko) | 소자분리영역의 형성 방법 | |
| JP3492880B2 (ja) | 薄膜形成方法 | |
| JP3331795B2 (ja) | 段差基体の平坦化方法 | |
| JPH10326779A (ja) | 半導体基板の平坦化方法 | |
| JP3518570B2 (ja) | 薄膜形成方法 | |
| KR100874429B1 (ko) | 반도체소자 제조시의 갭 매립방법 |