JPH11251271A - 絶縁誘電体平面化のための化学的機械的研磨時の停止層としての炭化珪素 - Google Patents

絶縁誘電体平面化のための化学的機械的研磨時の停止層としての炭化珪素

Info

Publication number
JPH11251271A
JPH11251271A JP10368148A JP36814898A JPH11251271A JP H11251271 A JPH11251271 A JP H11251271A JP 10368148 A JP10368148 A JP 10368148A JP 36814898 A JP36814898 A JP 36814898A JP H11251271 A JPH11251271 A JP H11251271A
Authority
JP
Japan
Prior art keywords
layer
polishing
oxide
carbide
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10368148A
Other languages
English (en)
Inventor
Leif C Olsen
シー.オルセン レイフ
Leland S Swanson
エス.スワンソン レランド
Henry L Edwards
エル.エドワーズ ヘンリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11251271A publication Critical patent/JPH11251271A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 集積回路処理において用いられる化学的機械
的研磨(CMP)において酸化物対窒化物の除去選択性
を高める。 【解決手段】 炭化珪素を、絶縁誘電体エッチングのた
めのハードマスクとして用い、この炭化珪素は化学的機
械的研磨のためのエッチング停止層としても働く。別法
として、炭窒化珪素又は炭・酸化珪素を用いることがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路構造体及
び製造方法に関し、特に絶縁誘電体平面化のために用い
る化学的機械的研磨(chemical mechanical polish;C
MP)停止層に関する。本願は、1997年12月23
日に出願された米国特許仮出願60/068,661の
追加出願である。
【0002】
【従来の技術】CMP 化学的機械的研磨(CMP)は、1990年代に集積回
路処理で次第に重要になってきた平面化技術である。殆
どの他の平面化技術とは異なって、CMPはグローバル
な平面化を与える。このグローバルな平面化はステップ
カバレッジの問題を解消し、従って、現在希望されてい
る金属化の数多くの多層を達成するのに役立つ。グロー
バルな平面化は、フィールドの深部の歪みを除去するこ
とにより、リトグラフ解像度も向上する。
【0003】CMP法では、非常に細かな研摩材(典型
的にはアルミナ、Al23)のスラリー中でウェーハを
研摩する。スラリーは外側表面の除去を促進する化学的
組成物を含む。例えば、タングステンを除去する場合に
は、酸性酸化性スラリーを用いる。これはタングステン
の表面を酸化タングステンに転化するのに役立ち、その
酸化タングステンは機械的研摩操作により容易に除去さ
れる。誘電体を除去する場合には、塩基性化学物質を用
いるのが一層典型的である。
【0004】CMP法の一般的説明は、アリ(Ali)その
他による「内部層誘電体の化学的機械的研摩:概論」(C
hemical-mechanical polishing of interlayer dielect
ric:a review)、SOLID STATE TECHNOLOGYの1994年
10月版、第63頁及びそこに引用された文献中に見る
ことができる。(しかし、この文献は特に誘電体の除去
に焦点が当てられていることに注意されたい)。更に別
の説明は、デジュール(DeJule)による「CMPの進歩」
(Advances in CMP)、SEMICONDUCTOR INTERNATIONAL, N
ovember 1996、第88頁以下及びそこに引用された文
献;及びキム(Kim)その他による「タングステンCMP
のために開発された最適法」(Optimized Process Devel
oped for Tungsten CMP)、SEMICONDUCTOR INTERNATIONA
L, November 1996、第119頁以下に見ることができ
る。これらの文献は全て引用してここに盛込む。
【0005】
【発明が解決しようとする課題】CMP停止層としての
窒化珪素 集積回路平面化処理で望ましい均一度を与えるため、C
MP処理と共にCMP停止層が一般に用いられている。
屡々望まれているそのようなCMP停止の一つは、酸化
物研摩のためである。これは、一般に窒化珪素の島状物
を含ませ、その窒化物に対する或る選択性を達成するス
ラリーを用いることにより行われている。しかし、標準
的スラリーで達成される選択性は小さく、僅か4:1位
の程度にしかならない。現在の技術状態では、化学的機
械的研摩(CMP)のために珪素エッチングハードマス
ク(hardmask)及びCMP停止層の両方として窒化珪素を
用いている。二酸化珪素対窒化珪素の除去選択性は、工
業的に許容されているスラリーを用いて僅か4:1又は
5:1にしかならないので、窒化珪素層は効果的なCM
P研摩停止層にはならない。研摩及びパターン化効果に
よる不均一性は、小さな隔離された活性装置構成体の上
の誘電体SiO2 及び窒化珪素を、他の構成体よりも遥
かに迅速に研摩することになり、そのためこれらの小さ
な活性領域の損傷を起こすことがある。
【0006】他の化学物質を用いることにより、一層大
きな酸化物:窒化物選択性を達成しようとする幾つかの
試みが行われてきた。その一つの例は、標準的SS25
シリカ研摩スラリーを、フッ化テトラメチルアンモニウ
ムを添加することにより変性した化学的方法である。し
かし、窒化珪素を用いると、パターン化エッチングバッ
ク法(付加的リトグラフ工程を必要とする)、又は窒化
珪素表面を不動態化し、SiO2 のCMP除去に大きな
選択性を与えるための化学物質を含むCMPスラリーを
使用することが必要になる。パターン化エッチングバッ
ク法は、他の方法よりも一層高価になる。大きな選択性
のスラリーは大量生産されておらず、一つにはそれら
が、CMP処理後のウエーハ表面から奇麗に除去するの
が難しく、限定された棚及びポット寿命しかもたないの
で、工業的にはまだ広く受け入れられていない。
【0007】
【課題を解決するための手段】炭化珪素研磨停止層を用
いたCMP法 本願は、CMP法で炭化珪素層を用いるか、又は別法と
して、炭窒化珪素又は炭・酸化(carboxide)珪素を用い
た革新技術を開示する。標準的研磨用化学物質は、酸化
珪素と炭化珪素との間に極めて大きな選択性(50:1
以上)を非常に容易に与えることを見出した。このこと
は、酸化物厚さ又は研磨速度の不均一性を、研磨停止層
で一層速いエッチング領域を覆うことができる場合に、
平滑にすることができることを意味する。また、窒化珪
素は炭化珪素よりも、12:1より大きな研磨速度比で
選択的に研磨することができることも見出された。開示
する方法の特に重要な一つの態様は、トランジスタ形成
前の浅いトレンチ絶縁のような絶縁誘電体の平面化のた
めの研磨停止層を与えることである。炭化珪素層を蒸着
し、パターン化して、トレンチエッチングのためのハー
ドマスクとして働かせる。トレンチに誘電体を充填した
後、炭化珪素は研磨停止層として働き、他のやり方で可
能なものよりも一層滑らかな平面化を与えることができ
る。この解決法ではダミー・モート(dummy moat)を用い
ることが必要になる。
【0008】開示する発明は、本発明の重要な見本の態
様を示し、参考のため本明細書に加えてある図面に関連
して記述する。
【0009】
【発明の実施の形態】本願の数多くの革新的教示を、現
在好ましい態様に特に関連して記述する。しかし、この
種の態様はここでの革新的教示の多くの有利な利用の僅
かな例を与えているに過ぎないことを理解すべきであ
る。一般に、本願の明細書中に与えた記述は、特許請求
した種々の発明のいずについても必ずしもその限界を示
すものではない。更に、或る記述は或る発明的特徴に適
用されるが、他のものには適用されないことがある。
【0010】現在好ましい態様についての外観 図1は、開示する方法の現在好ましい態様についての工
程図であり、それを図2A〜2Cに関連してここに論ず
る。この方法は裸のウエーハを用いて開始し、そのウエ
ーハの上に約7.5〜30nmの厚さに酸化物を成長さ
せる(工程110)。場合により、この時に薄い誘電体
下層(図示されていない)を蒸着してもよい。現在好ま
しい態様として、これは20〜300nmの厚さを持つ
窒化珪素にすることができる。次に約20〜250nm
の炭化珪素を蒸着する(工程120)。現在好ましい態
様として、炭化珪素は次の条件を用いた単一プラズマ促
進(enhanced)化学蒸着(PECVD)法により蒸着す
る: 原料ガス: シラン/メタン、トリメチルシラン、又は 他の有機珪素ガス; キャリヤーガス Ar又はHe; 圧力 約2〜8トール ガス流量 500〜5000sccm; RF電力密度 約2W/cm2 (13.56MHz); 基体温度 200〜500(好ましくは350)℃
【0011】SiC蒸着に続き、フォトレジストを蒸着
し、パターン化して絶縁構造体が望まれる領域を露出
し、図2Aに示す構造を与える。珪素の炭化物、場合に
より窒化物、酸化物及び珪素をエッチングして(工程1
30)トレンチ90を形成する。典型的には、酸化物の
薄層をトレンチの壁上に成長させ、次にトレンチを誘電
体、典型的には二酸化珪素で過度に充填し(工程14
0)図2Bの構造を与える。
【0012】次に化学的機械的研磨(CMP)を行い
(工程150)、残留する炭化珪素を全て露出する。研
磨工程のパラメーターは次の通りである。最初に範囲を
与え、現在好ましい値は()の中に示してある: 研磨パラメーター: 下向きの力 2〜10(6.5)psi 背圧 0.5〜5(1.5)psi テーブル速度 15〜100(32)rpm キャリヤー速度 15〜100(28)rpm 調整 セグメント当たり、1〜7(3)ポンド/ 30rpm/その場で/1.5秒 スラリー流量 50〜700(200)ml/分 研磨で消費されるものの例(多くの他のものを用いることができる): パッド ICI400、Kグルーブ(Groove)− ベンダー(Vendor)=ローデル(Rodel) スラリー DIH2 Oで3:2に希釈したSS25; ベンダー=キャボット(Cabot) 裏打ちフイルム DF245、ベンダー=ローデル
【0013】勿論、研磨工程について上で与えた例は、
単に例示のためであり、限定するものではなく、開示し
た停止層を用いて多くの変更が可能である。
【0014】CMP工程に続き、炭化珪素及び他の誘電
体を除去し、平らな活性領域を与える。CMP工程が希
望の結果を与えるためには、ダミー活性領域パターン、
即ち活性領域としてパターン化されるが、電気的には活
性ではない領域を設計する必要がある。このダミー領域
は、CMP平面化中に凹み、そのため広いトレンチの縁
で活性領域に損傷を与えることがある大きなトレンチ領
域を除外する働きをする。その代わりダミー領域はCM
Pパッドに対する支持を与え、パッド表面の曲がりを最
小限にする。
【0015】SiCエッチングのための第一の態様:
一の態様では、炭化珪素をエッチングするのに用いる方
法は、大気圧で1〜20リットル/分のCl2 流量及び
1〜20リットル/分のO2 流量を用いた約600〜9
00℃でのCl2 /O2 エッチングである。Cl2 /O
2 は、SiO 2 表面からSiCを選択的にエッチングす
る。
【0016】SiCエッチングのための第二の態様:
の態様として、炭化珪素をエッチングするために用いる
方法は、10〜300sccmのガス流量、0〜100
sccmのAr流量、0〜50sccmのO 2 流量、約
0.5〜4W/cm2 (13.56MHz)のRF電力
密度、及び0〜30Gの磁場を用いた約300ミリトー
ルでのCl2 エッチングである。10:1のSiO2
対するSiCの除去速度が達成されている。
【0017】SiCエッチングのための第三の態様:
の態様として、エッチングは、0〜90%のO2 分率、
0〜20sccmのH2 流量、(10〜50sccmの
フッ素化O2 ガス流量)、10〜100sccmのAr
流量、約10〜50ミリトールの室圧力、約0.5〜4
W/cm2 (13.56MHz)のRF電力密度、及び
0〜30Gの磁場を用いたCF4 /O 2 /H2 /Arの
化学物質を用いる。
【0018】SiCエッチングのための第四の態様:
に別の態様として、エッチングは、0〜90%のO2
率、0〜20sccmのH2 流量、(10〜50scc
mのフッ素化O2 ガス流量)、10〜100sccmの
Ar流量、約10〜50ミリトールの室圧力、約0.5
〜4W/cm 2 (13.56MHz)のRF電力密度、
及び0〜30Gの磁場を用いたSF6/O2 /H2 /A
rの化学物質を用いる。
【0019】SiCエッチングのための第五の態様:
に別の態様として、エッチングは、0〜50%のO2
率、0〜100sccmのH2 流量、(50〜200s
ccmのフッ素化Arガス流量)、10〜100scc
mのAr流量、約10〜50ミリトールの室圧力、約
0.5〜4W/cm2 (13.56MHz)のRF電力
密度、及び0〜30Gの磁場を用いたNF3 /CHF3
/CF4 /Ar/O2 /H2 の化学物質を用いる。
【0020】実験データー パイロットウエーハ上に蒸着したシートフイルムについ
て測定を行うことにより次のデーターが得られた。 原料 蒸着温度 酸化物に対するCMP選択性 TMS 250℃ 10.6:1 TMS 350℃ 43:1 TMS 500℃ 44:1 シラン/メタン 350℃ 50:1 TMS=トリメチルシラン
【0021】シラン/メタン化学物質を用いて蒸着した
ウエーハは、全体的にSiO2 に対する一層よいCMP
選択性、一層少ない欠陥、及びフイルム厚さの均一性を
持つように見えた。ウエーハ上の位置により、Si
2 :SiCのCMP選択性には幾らかの変動が存在す
る。ウエーハ中心近くではSiO2 :SiCのCMP除
去速度選択性は実際上70:1であるのに対し、ウエー
ハの端近くの選択性は37:1であった。
【0022】酸化物対炭化珪素のCMP除去速度選択性
が大きなレベルにあることは、炭化珪素がCMP酸化物
平面化法に対する非常に良好な停止層であることを示し
ている。除去速度選択性が12:1から、報告されてい
る20:1の範囲にある最新のスラリーを用いた場合を
除き、4:1の除去速度選択性(酸化物:窒化物)を有
する、窒化珪素を停止層として用いた当分野の現在の技
術状態と比較して、炭化珪素は窒化珪素よりも遥かによ
い。なぜなら、除去されるSiC材料が一層少ないから
である。
【0023】CMP法は、トランジスタ絶縁及び内部レ
ベル誘電体平面化で、ドープされていない酸化物を除去
するための標準的な方法である。
【0024】別の態様 炭化珪素と他の材料との合金も可能なCMP停止層にな
る。これらの合金を選択する主な問題点は、CMPで重
要なその材料の硬度と、SiO2 に対する停止層エッチ
ングの選択性との間にバランスを維持することである。
【0025】Six Cy Nz 一つの別の態様として、炭化珪素を窒素と合金化して炭
窒化珪素を形成する。この材料中に窒化物結合が存在す
れば、窒化珪素を除去するのに用られ熱燐酸浴のような
湿式エッチングを用いてこの層を除去することが可能で
ある。
【0026】Six Cy Oz 更に別の態様として、炭化珪素を酸素と合金化して炭・
酸化珪素層を形成する。この態様は一般的にはそれ程好
ましいものではない。なぜなら、それ自身の酸化物結合
により、酸化物に対する選択性をこの材料で得るのは容
易ではないからである。しかし、第一の態様で蒸着した
炭化珪素が、予想されるよりも一層多くの酸素を有する
或る証拠が存在する。
【0027】Siw Cx Ny Oz 更に別の態様として、炭化珪素を窒素と酸素の両方と合
金化して、炭・酸窒化珪素を形成する。
【0028】開示した革新的種類の態様に従い、酸化物
構造体で、その全体に亙って分布した珪素及び炭素から
なる第一層を含む酸化物構造体を形成し、そして10:
1より大きな前記第一層に対する選択性を有するスラリ
ー組成物を用いて前記酸化物構造体を研磨し、その研磨
工程により前記第一層の第一側上の前記酸化物を滑らか
に除去して前記第一層の露出した領域上で停止し、それ
によって前記第一層の前記露出した領域が前記酸化物の
構造体のための均一な表面レベルを定める、工程からな
る集積回路構造体の製造方法が与えられる。
【0029】開示した別の種類の革新的態様に従い、
(a)半導体材料の本体を含む基体を与え、(b)前記
半導体材料上に珪素及び炭素からなる第一層を蒸着し、
(c)前記第一層を通って前記半導体材料中へ伸びる絶
縁構造体を形成し、(d)前記第一層の少なくとも一部
分の上に伸びている誘電体で前記絶縁構造体を充填し、
(e)研磨を行なって前記集積回路構造体を平面化す
る、工程からなり、然も、前記第一層が前記研磨工程の
ための研磨停止層として働く、集積回路構造体の製造方
法が与えられる。
【0030】修正及び変更 当業者によって認識されているように、本願で記載した
革新的概念は、本願の広い範囲に亙って修正及び変更を
することができる。従って、特許される主題の範囲は、
与えられた特定の例としての教示のいずれによっても限
定されるものではなく、特許請求の範囲によってのみ規
定されるものである。
【0031】
【発明の効果】開示する方法及び構造体の利点には、次
のことが含まれる。付加的(モートパターン化の外に)
パターン化エッチング工程は不必要である。工業的に広
く許容されるスラリーを用いることができる。窒化珪素
及びリバース(reverse)モートパターン及びエッチング
バックを用いた現在許容されている方法よりも安価であ
る。パターン化エッチングバック法よりも、必要な処理
工程数が少ない。現存するCMPスラリーと両立する。
工業的に広く許容されているパッドと両立する。
【0032】以上の説明に関して更に以下の項を開示す
る。 (1) 集積回路構造体の製造方法において、酸化物構
造体で、その全体に亙って分布した珪素及び炭素からな
る第一層を含む酸化物構造体を形成し、そして10:1
より大きな前記第一層に対する選択性を有するスラリー
組成物を用いて前記酸化物構造体を研磨し、その研磨工
程により前記第一層の第一側上の前記酸化物を滑らかに
除去し、前記第一層の露出した領域上で研磨工程を停止
し、それによって前記第一層の前記露出した領域が前記
酸化物構造体のための均一な表面レベルを定める、工程
からなる集積回路構造体製造方法。 (2) 研磨工程で化学的機械的研磨を用いる、第1ク
レームに記載の製造方法。 (3) 酸化物構造体が、半導体材料中まで伸びるトレ
ンチを充填している、第1クレームに記載の製造方法。 (4) 第一層が炭化珪素からなる、第1クレームに記
載の製造方法。 (5) 集積回路構造体の製造方法において、(a)
半導体材料の本体を含む基体を与え、(b) 前記半導
体材料上に珪素及び炭素からなる第一層を蒸着し、
(c) 前記第一層を通って前記半導体材料中へ伸びる
絶縁構造体を形成し、(d) 前記第一層の少なくとも
一部分の上に伸びている誘電体で前記絶縁構造体を充填
し、(e) 研磨を行なって前記集積回路構造体を平面
化する、工程からなり、然も、前記第一層が前記研磨工
程のための研磨停止層として働く、集積回路構造体製造
方法。 (6) 第一層が炭化珪素からなる、第5クレームに記
載の方法。 (7) 工程(b)前に、(a1) 半導体材料上に酸
化物層を形成し、(a2) 前記酸化物層の上に窒化珪
素層を蒸着する、工程を更に有し、然も、前記第一層が
直接前記窒化珪素層の上に横たわる、第5クレームに記
載の方法。 (8) 研磨工程で化学的機械的研磨を用いる、第5ク
レームに記載の製造方法。 (9) 炭化珪素を、絶縁誘電体エッチングのためのハ
ードマスクとして用い、この炭化珪素は化学的機械的研
磨のためのエッチング停止層としても働く。別法とし
て、炭窒化珪素又は炭・酸化珪素を用いることができ
る。
【図面の簡単な説明】
【図1】炭化珪素を用いた開示した方法の工程図であ
る。
【図2A】図2Aは、開示した方法の種々の工程中のウ
エーハの断面を示す図である。
【図2B】図2Bは、開示した方法の種々の工程中のウ
エーハの断面を示す図である。
【図2C】図2Cは、開示した方法の種々の工程中のウ
エーハの断面を示す図である。
【符号の説明】
10 ウエーハ 20 酸化物層 30 炭化珪素層 40 フォトレジスト 60 二酸化珪素 90 トレンチ
フロントページの続き (72)発明者 ヘンリー エル.エドワーズ アメリカ合衆国 テキサス州ガーランド, パーム デザート ドライブ 910

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 集積回路構造体の製造方法において、 酸化物構造体で、その全体に亙って分布した珪素及び炭
    素からなる第一層を含む酸化物構造体を形成し、そして
    10:1より大きな前記第一層に対する選択性を有する
    スラリー組成物を用いて前記酸化物構造体を研磨し、そ
    の研磨工程により前記第一層の第一側上の前記酸化物を
    滑らかに除去し、前記第一層の露出した領域上で研磨工
    程を停止し、それによって前記第一層の前記露出した領
    域が前記酸化物構造体のための均一な表面レベルを定め
    る、工程からなる集積回路構造体製造方法。
JP10368148A 1997-12-23 1998-12-24 絶縁誘電体平面化のための化学的機械的研磨時の停止層としての炭化珪素 Pending JPH11251271A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US6866197P 1997-12-23 1997-12-23
US8621598P 1998-05-21 1998-05-21
US086215 1998-05-21
US068661 1998-05-21

Publications (1)

Publication Number Publication Date
JPH11251271A true JPH11251271A (ja) 1999-09-17

Family

ID=26749214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10368148A Pending JPH11251271A (ja) 1997-12-23 1998-12-24 絶縁誘電体平面化のための化学的機械的研磨時の停止層としての炭化珪素

Country Status (3)

Country Link
EP (1) EP0926715B1 (ja)
JP (1) JPH11251271A (ja)
DE (1) DE69840889D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583053B2 (en) * 2001-03-23 2003-06-24 Texas Instruments Incorporated Use of a sacrificial layer to facilitate metallization for small features
JP2005175432A (ja) * 2003-09-17 2005-06-30 Rohm & Haas Electronic Materials Cmp Holdings Inc 半導体ウェーハ用研磨組成物

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
JP2003530713A (ja) 2000-04-11 2003-10-14 キャボット マイクロエレクトロニクス コーポレイション 酸化ケイ素の優先除去系
US6764958B1 (en) 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
US6465366B1 (en) * 2000-09-12 2002-10-15 Applied Materials, Inc. Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6537733B2 (en) 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US7084070B1 (en) 2001-03-30 2006-08-01 Lam Research Corporation Treatment for corrosion in substrate processing
US20020177321A1 (en) 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
US6486082B1 (en) 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
EP1271631A1 (en) 2001-06-29 2003-01-02 Interuniversitair Micro-Elektronica Centrum Vzw A method for producing semiconductor devices using chemical mechanical polishing
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US7238393B2 (en) 2003-02-13 2007-07-03 Asm Japan K.K. Method of forming silicon carbide films
US7138332B2 (en) 2003-07-09 2006-11-21 Asm Japan K.K. Method of forming silicon carbide films

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799237A (ja) * 1993-06-24 1995-04-11 Northern Telecom Ltd 集積回路の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545263B1 (en) * 1991-11-29 2002-06-19 Sony Corporation Method of forming trench isolation having polishing step and method of manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799237A (ja) * 1993-06-24 1995-04-11 Northern Telecom Ltd 集積回路の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583053B2 (en) * 2001-03-23 2003-06-24 Texas Instruments Incorporated Use of a sacrificial layer to facilitate metallization for small features
JP2005175432A (ja) * 2003-09-17 2005-06-30 Rohm & Haas Electronic Materials Cmp Holdings Inc 半導体ウェーハ用研磨組成物

Also Published As

Publication number Publication date
DE69840889D1 (de) 2009-07-23
EP0926715A3 (en) 1999-12-08
EP0926715A2 (en) 1999-06-30
EP0926715B1 (en) 2009-06-10

Similar Documents

Publication Publication Date Title
JPH11251271A (ja) 絶縁誘電体平面化のための化学的機械的研磨時の停止層としての炭化珪素
US6555476B1 (en) Silicon carbide as a stop layer in chemical mechanical polishing for isolation dielectric
US5920792A (en) High density plasma enhanced chemical vapor deposition process in combination with chemical mechanical polishing process for preparation and planarization of intemetal dielectric layers
US6180490B1 (en) Method of filling shallow trenches
US5702977A (en) Shallow trench isolation method employing self-aligned and planarized trench fill dielectric layer
US6255233B1 (en) In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
US6048775A (en) Method to make shallow trench isolation structure by HDP-CVD and chemical mechanical polish processes
US5854140A (en) Method of making an aluminum contact
US7651922B2 (en) Semiconductor device fabrication method
US5969409A (en) Combined in-situ high density plasma enhanced chemical vapor deposition (HDPCVD) and chemical mechanical polishing (CMP) process to form an intermetal dielectric layer with a stopper layer embedded therein
US6261957B1 (en) Self-planarized gap-filling by HDPCVD for shallow trench isolation
US6638866B1 (en) Chemical-mechanical polishing (CMP) process for shallow trench isolation
US6255211B1 (en) Silicon carbide stop layer in chemical mechanical polishing over metallization layers
TW540135B (en) Method of forming shallow trench isolation region
US6001696A (en) Trench isolation methods including plasma chemical vapor deposition and lift off
JPH05315441A (ja) ポリッシュ工程を備えた半導体装置の製造方法
US7041547B2 (en) Methods of forming polished material and methods of forming isolation regions
US6869858B2 (en) Shallow trench isolation planarized by wet etchback and chemical mechanical polishing
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
JPH09223737A (ja) 半導体装置の製造方法
Lin et al. A ULSI shallow trench isolation process through the integration of multilayered dielectric process and chemical–mechanical planarization
US6214735B1 (en) Method for planarizing a semiconductor substrate
US6645825B1 (en) Planarization of shallow trench isolation (STI)
JPH11284061A (ja) 半導体装置の製造方法
US6498102B2 (en) Method for planarizing a semiconductor device using ceria-based slurry

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090210