JP3492880B2

JP3492880B2 - 薄膜形成方法

Info

Publication number: JP3492880B2
Application number: JP09911197A
Authority: JP
Inventors: 克之町田; 億久良木; 秀夫秋谷
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1996-04-16
Filing date: 1997-04-16
Publication date: 2004-02-03
Anticipated expiration: 2017-04-16
Also published as: JPH1032198A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、高密度なＬＳＩ
の多層配線における薄膜形成に関し、特に多層配線上に
平坦な絶縁膜を形成する薄膜形成方法に関する。

【０００２】

【従来の技術】より高密度な電子部品を実現するために
は多層配線技術は不可欠である。実装技術においては、
セラミックス基板の作製法（特開平４−３５６９９７号
公報）にみられるように、高い温度で加熱・加圧して多
層配線を実現するようにしている。しかしながら、ＬＳ
Ｉにおいて多層配線を実現する場合、素子が搭載されて
いるために高温の処理を行うことができない。このた
め、ＬＳＩにおいて、多層配線構造を実現するために
は、配線層間に形成する絶縁膜の表面を完全に平坦化す
る必要がある。これまでに、この平坦化法の代表的な技
術として、ＳＯＧ（Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ）法
や、ＰＩＱ法（K.Sato,S.Harada,A.Saiki,T.Kitamura,
T.Okubo,and K.Mukai,"A Novel Planar Multilevel Int
erconnection Technology Utilizing Polyimide",IEEE
Trans.Part Hybrid Package.,PHP-9,176(1973)）などが
ある。

【０００３】また、エッチバック法（P.Elikins,K.Rein
hardt,and R.Layer,"A planarization process for dou
ble metal CMOS using Spin-on Glass as a sacrificia
l layer,"Proceeding of 3rd International IEEE VMIC
Conf.,100(1986)）や、リフトオフ法（K.Ehara,T.Mori
moto,S.Muramoto,and S.Matsuo,"Planar Interconnecti
on Technology for LSI Fabrication Utilizing Lift-o
ff Process",J.Electrochem Soc.,Vol.131,No.2,419(19
84).）などもある。

【０００４】一方、簡便な平坦化法として、バイアスス
パッタ法が提案されている（C.Y.Ting, V.J.Vivalda,an
d H.G.Schaefer,"Study of Planarized Sputter-Deposi
ted-SiO₂",J.Vac.Sci.Technol.15,1105(1978).）。ま
た、より微細な配線層に適用するため、バイアスＥＣＲ
法による平坦化の技術が提案されている（K.Machida an
d H.Oikawa,"SiO₂ Planarization Technology With Bia
sing and Electron Cyclotoron Resonance Plasma Depo
sition for Submicron Interconnections",J.Vac.Sci.T
echnol.B4,818(1986)）。

【０００５】これらの方法は、スパッタ法やＥＣＲプラ
ズマＣＶＤ法で成膜を行う中で、基板にＲＦバイアスを
印加し、試料基板上でスパッタリングを起こすようにし
ている。この薄膜形成方法は、基板上でのスパッタリン
グの角度依存性を利用して、凸部をエッチングしながら
成膜を行い、平坦化を実現するものである。これらの技
術の特徴として、膜質は低温で形成されていても良質で
あることや、平坦化プロセスが容易で簡単であることな
どが挙げられる。

【０００６】そして、１９９０年代に入って、層間膜の
表面平坦化法として、研磨法が提案された（W.J.Patric
k, W.L.Guthrie, C.L.Standley, P.M.Schiable,"Applic
ation of Chemical Mechanical Polishing to the Fabr
ication of VLSI Circutit Interconnections",J.Elect
rochem.Soc.,Vol.138,No.6,June,1778(1991).）。この
研磨法は、良好な平坦性を得られることで注目された技
術である。

【０００７】

【発明が解決しようとする課題】ところで、近年、半導
体装置を形成する基板（ウエハ）の径が、８インチから
１２インチへと大口径化の一途を辿っている。そして、
このような大口径なウエハに上述の平坦化技術を適用す
る場合、従来の薄膜形成方法では、広い範囲で制御性よ
く平坦性や膜厚の均一性を確保することが困難になって
きている。まず、ＳＯＧ法に関しては、容易に薄膜を形
成できるが、例えば微細な配線間の局部的な埋め込み
や、部分的な平坦化にしか対応できない。また、エッチ
バック法は、もっとも多く用いられている技術である
が、レジストと絶縁膜を同時にエッチングすることによ
るダストの発生の問題がある。このため、ダスト管理の
点で容易な技術ではなく、制御性の観点で問題がある。

【０００８】一方、リフトオフ法は、使用するステンシ
ル材がリフトオフ時に完全に溶解しないために、リフト
オフできないなどの問題を生じ、制御性や歩留りが不十
分なために実用化に至っていない。また、バイアススパ
ッタ法やバイアスＥＣＲ法による平坦化の技術では、こ
の技術だけで完全に平坦化をしようとすると、スループ
ット（生産性）が低いことや、素子へのダメージの問題
などが生じてしまう。そして、研磨法においては、絶縁
膜の膜質が悪いと良好な研磨特性が得られないため、低
温で形成できる良質の絶縁膜が必要となる。また、この
研磨法においては、研磨特性が不安定であるなど制御性
に問題がある。

【０００９】この発明は、以上に示したような問題点を
解消するためになされたものであり、半導体装置を形成
するウエハ径の大型化に対応して、制御性よく平坦性や
膜厚の均一性が確保でき、加えて、低コストでダスト発
生などがない状態で、配線層間の絶縁膜が形成できるよ
うにすることを目的とする。

【００１０】この発明の薄膜形成方法は、半導体装置に
おける多層配線構造を構成する配線層間の絶縁膜を形成
する方法であって、配線層が形成された半導体基板の配
線間および配線上に高密度プラズマを用いた化学気相成
長法により堆積薄膜を形成し、次いで、貼り合わせ薄膜
が形成された基材と半導体基板とを、堆積薄膜と貼り合
わせ薄膜とが向かい合うように貼り合わせ、引き続いて
半導体基板を第１の温度に加熱して貼り合わせ薄膜を堆
積薄膜上に形成し、この後、基材を貼り合わせ薄膜より
剥離することで、堆積薄膜表面の凹凸を吸収して表面が
平坦となった貼り合わせ薄膜を形成するようにした。以
上示したように貼り合わせることで貼り合わせ薄膜を堆
積薄膜上に形成すると、堆積薄膜上の凹凸が貼り合わせ
薄膜により埋め込まれる。

【００１１】また、この発明の薄膜形成方法は、半導体
装置における多層配線構造を構成する配線層間の絶縁膜
を形成する方法であって、配線層を含む半導体基板の上
に高密度プラズマを用いた化学気相成長法により配線層
の厚さより薄く堆積薄膜を形成し、加えて堆積薄膜上に
塗布により塗布薄膜を形成し、次いで、貼り合わせ薄膜
が形成された基材と半導体基板とを、塗布薄膜と貼り合
わせ薄膜とが向かい合うように貼り合わせ、次いで、半
導体基板を第１の温度に加熱して貼り合わせ薄膜を塗布
薄膜上に形成し、この後、基材を貼り合わせ薄膜より剥
離することで、塗布膜表面の凹凸を吸収して表面が平坦
となった貼り合わせ薄膜を形成するようにした。以上示
したように、塗布薄膜を堆積薄膜上に形成すると、堆積
薄膜上の凹部が塗布薄膜により埋め込まれ、また、貼り
合わせることで、塗布薄膜の凹凸が貼り合わせ薄膜で平
坦化される。また、上述のことに加えて、堆積薄膜上に
形成された貼り合わせ薄膜を第１の温度より高温の第２
の温度に加熱したあと、貼り合わせ薄膜上に高密度プラ
ズマを用いた化学気相成長法により堆積薄膜を形成する
ようにした。このように、新たに堆積薄膜を備えること
で、貼り合わせ薄膜が保護される。

【００１２】

【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。実施の形態１図１は、この発明の実施の形態１における薄膜形成を示
す説明図である。まず、図１（ａ）に示すように、半導
体基板１上にＡｌ電極配線層２を形成する。このＡｌ電
極配線層２は、半導体基板１上にＡｌをスパッタ法で膜
厚０．５μｍに形成し、この後、フォトリソグラフィ技
術とドライエッチング技術によりそのＡｌ膜に配線パタ
ンを転写することで形成した。

【００１３】次に、図１（ｂ）に示すように、Ａｌ電極
配線層２が形成された半導体基板１上に、高密度プラズ
マＣＶＤ法を用いて絶縁膜３（堆積薄膜）を形成した。
この実施の形態では、高密度プラズマＣＶＤ法として、
電子サイクロトロン共鳴（ＥＣＲ）法によりプラズマを
生成するようにした。そして、半導体基板１にＲＦバイ
アスを印加しながら薄膜を形成するようにした。以上の
ことにより、絶縁膜３をＡｌ電極配線層２の膜厚分であ
る０．５μｍ形成した。この絶縁膜３形成では、シラン
と酸素ガスを用い、ガス圧１．０ｍＴｏｒｒ、マイクロ
波パワー９００Ｗ、ＲＦパワー密度０．５Ｗ／ｃｍ₂ の
条件とした。

【００１４】上述した方法によりシリコン酸化膜を形成
することで、Ａｌ電極配線層２の間に絶縁膜３が容易に
形成できる。そして、上述のことによる成膜を用いれ
ば、膜形成の形状としてＡｌ電極配線層２などの突部上
では、形成される絶縁膜３表面の凸部形状が傾斜もしく
は三角形の形状となり、下層の段差をある程度低減でき
る。さらに、ＥＣＲプラズマＣＶＤ法による絶縁膜は、
膜質が良好であるため、ＡｌからなるＡｌ電極配線層２
が、その絶縁膜により被覆されることで、次の貼り付け
工程中に生じる加重から保護され、配線としての信頼性
を確保することが可能である。

【００１５】その後、図２に示すような、表面にあらか
じめ絶縁膜４（貼り合わせ薄膜）が形成されたシートフ
ィルム（基材）５を用い、絶縁膜３上に絶縁膜４を形成
する。このシートフィルム５としては、熱可塑性合成樹
脂フィルムを用いる。また、絶縁膜４は、シリカ系絶縁
膜形成用塗布液をシートフィルム５上に塗布することで
約２μｍに形成した。この塗布液は、以下の化１で示さ
れるＳＯＧ材料としてのポリシラザンの１種または２種
を含むものである。

【００１６】

【化１】

【００１７】ここで、上記化１において、Ｒ１，Ｒ２，
Ｒ３は、それぞれ独立した水素原子または炭素原子数１
〜８のアルキル基もしくはアリール基またはアルコキシ
ル基である。

【００１８】なお、上述では、基材として熱可塑性合成
樹脂フィルムによるシートフィルム５を用いるようにし
たが、これに限るものではなく、金属系フィルムや平板
などでもよいことはいうまでもない。

【００１９】ところで、絶縁膜４を絶縁膜３上に形成す
るためのシートフィルム５の貼り合わせは、図３に示す
ようにして行う。この貼り合わせに関して説明すると、
まず、図３（ａ）に示すように、半導体基板１を加熱手
段を有する試料台６上に固定し、次いで、絶縁膜４が形
成された面が半導体基板１表面に対向するようにして、
シートフィルム５を配置する。そして、図３（ｂ）に示
すように、シートフィルム５裏面より、すなわち、積み
重ねた状態でシートフィルム５上より、おもりを置くな
どにより約５ｋｇの加重をかけて、シートフィルム５の
絶縁膜４を絶縁膜３表面に接着させる。このとき同時
に、半導体基板１を試料台６に固定した状態で、１５０
℃に加熱する。加熱は１０分間おこなった。

【００２０】そして、この後、図３（ｃ）に示すよう
に、シートフィルム５を剥離し、水蒸気雰囲気中で３０
分間４００℃に加熱するアニール処理をおこなった。こ
の結果、前述した図１（ｃ）に示すように、下層の絶縁
膜３表面の凹凸を吸収して、表面が平坦となった絶縁膜
４が形成された。絶縁膜３表面の凹凸は、貼り付け時の
加熱と加重とにより、絶縁膜４に吸収される。なお、絶
縁膜４の厚さは厚い部分で１μｍとなった。

【００２１】以上示したように、この実施の形態によれ
ば、まず、高密度プラズマＣＶＤ法を用いて配線間およ
び配線上に絶縁膜（堆積薄膜）を形成し、ある程度の段
差緩和と配線の保護をおこなう。このため、スループッ
トが低いことや、素子へのダメージの問題などが発生し
ない。そして、シートフィルムの貼り合わせを用いてそ
の上に形成した絶縁膜（貼り合わせ薄膜）を転写するよ
うにしたので、上述のＣＶＤ絶縁膜上に絶縁膜が容易に
形成でき、かつ、その表面を平坦に形成できる。

【００２２】このように、この実施の形態では、従来の
絶縁膜形成後のエッチングや研磨を用いた平坦化の概念
とは大きく異なり、平坦化された絶縁膜などの薄膜を容
易に形成することが可能となる。そして、シートフィル
ムなどの基材の面積は容易に大きくすることが可能であ
り、したがって、この実施の形態によれば、薄膜を形成
する基板の大型化に制御性よく容易に対応できる。

【００２３】実施の形態２以下、この発明の実施の形態２について説明する。とこ
ろで、上記実施の形態１で説明した絶縁膜４（図１）上
に、新たにより膜質のよい絶縁膜を形成するようにして
もよい。図４は、この実施の形態２における薄膜形成を
示す断面図である。この実施の形態２においては、上記
実施の形態１の図１に示した絶縁膜４の形成後に、高密
度プラズマＣＶＤ法により堆積した絶縁膜７を形成する
ようにした。この絶縁膜７の形成は、ＥＣＲプラズマを
用いたＣＶＤ法により、膜厚２００ｎｍのＳｉＯ₂ 膜を
堆積することでおこなった。この堆積条件は、ＣＶＤの
原料としてシランと酸素ガスとを用い、それらガス圧を
１．０ｍＴｏｒｒとし、プラズマ生成のためのマイクロ
波パワーは９００Ｗとした。ここで、ＲＦバイアスを印
加するようにしてもよい。

【００２４】以上示したことにより絶縁膜７を形成する
ことで、絶縁膜４は絶縁膜３と絶縁膜７に挾まれた構成
となる。このときこれら絶縁膜の膜厚は、厚いところで
１．２μｍとなった。ここで、絶縁膜４は、平坦化のた
めに加熱時に流動するような材料として、例えば、上記
実施の形態１では、化１で示されるＳＯＧ材料としての
ポリシラザンの１種または２種を含むものとした。この
ため、絶縁膜４は雰囲気に存在する水分を吸湿して劣化
する場合がある。しかし、上述したように、この実施の
形態２では、絶縁膜４は絶縁膜３と絶縁膜７に挾まれた
構成となり、絶縁膜３，７は水分を通さない良質な膜で
あるため、絶縁膜４の劣化を防ぐことができる。

【００２５】そして、この実施の形態２においても、図
４に示すように、上記実施の形態１と同様に、絶縁膜７
上は下層のＡｌ電極配線層２の凹凸がない平坦な状態に
形成される。以上のことにより、この実施の形態２によ
れば、この絶縁膜７上に電極配線などを形成する後の工
程を再現性よく実施することが可能となる。また、配線
２上の絶縁膜としての膜厚をより厚くしたい場合など、
この絶縁膜７の膜厚を制御することで膜厚の補正を行う
ことも可能である。

【００２６】実施の形態３以下、この発明の実施の形態３について説明する。上記
実施の形態１および２においては、電極配線層上に形成
する絶縁膜を、その電極配線層が埋まるように厚く形成
するようにしたが、これに限るものではない。図５に示
すように、アルミニウム電極配線層２を含む半導体基板
１上に、その配線層厚より薄く絶縁膜３ａを形成するよ
うにしてもよい。この絶縁膜３ａは、高密度プラズマと
してＥＣＲプラズマを用いたＣＶＤ法により、約２００
ｎｍの膜厚で形成した。この成膜では、半導体基板１に
ＲＦバイアスを印加しながらＳｉＯ₂ を堆積することで
形成した。このとき、原料ガスとしてはシランと酸素ガ
スを用い、そのガス圧は１．０ｍＴｏｒｒとし、マイク
ロ波のパワーは９００Ｗとした。また、ＲＦパワー密度
は０.５Ｗ／ｃｍ²とした。

【００２７】すなわち、この実施の形態３においては、
絶縁膜３ａはＡｌ配線電極層２を保護するために形成す
るものであり、Ａｌ配線電極層２を被覆することを目的
としている。このため、上述したように、この実施の形
態３における絶縁膜３ａは、前述した実施の形態１，２
とは異なり、薄いものとなっている。そして、この実施
の形態３では、この薄い絶縁膜３ａが形成されている状
態の上より、上記実施の形態１と同様に、図２に示した
ような絶縁膜４が形成されたシートフィルム５を貼り合
わせることで、絶縁膜３ａ上に絶縁膜４を形成するよう
にした。この結果、この実施の形態３においても、実施
の形態１と同様に、貼り合わせ時の加熱により絶縁膜４
は下層の凹凸を吸収してその表面は平坦化され、表面が
平坦となった絶縁膜４が形成された。このことにより、
形成された絶縁膜の膜厚は、厚いところで１．２μｍと
なった。

【００２８】以上説明したように、この実施の形態３で
は、平坦化のための絶縁膜４が貼り合わせにより形成さ
れても、Ａｌ配線電極層２は、絶縁膜３ａで覆われてい
るため、配線としての信頼性を確保できる。すなわち、
絶縁膜３ａは、薄くても高密度プラズマにより形成され
た良質の絶縁膜である。このため、これに被覆されたＡ
ｌ配線電極２は、貼り合わせの工程中に生じる加重など
から保護されることになり、また、貼り合わせ後で行う
水蒸気中のアニール処理においても、水蒸気がＡｌ配線
電極２まで到達するのを防ぎ、Ａｌ配線電極２が腐食さ
れるのを防ぐことができる。なお、絶縁膜３ａの膜厚
は、例えば、水蒸気中のアニール処理でのＡｌ配線電極
２の腐食が防げる膜厚があればよく、上述した２００ｎ
ｍに限るものではない。

【００２９】実施の形態４以下この発明の実施の形態４について説明する。上記実
施の形態１〜３においては、高密度プラズマを用いたＣ
ＶＤ法による絶縁膜上に、貼り合わせにより平坦化のた
めの絶縁膜を形成するようにしたが、これに限るもので
はない。高密度プラズマを用いたＣＶＤ法による絶縁膜
上に、塗布により形成するＳＯＧ（Spin on Glass ）膜
などを形成し、この上より、貼り合わせにより平坦化の
ための絶縁膜を形成してもよい。絶縁膜下の配線電極層
の配線間隔が狭い場合など、そのＳＯＧ膜を形成してお
くことで、その狭い間隔が埋め込まれるようになる。

【００３０】図６は、この実施の形態４における薄膜形
成状態を示す断面図である。この実施の形態４では、図
６に示すように、Ａｌ配線電極２が形成された半導体基
板１上に絶縁膜３ａが形成されている。この絶縁膜３ａ
の形成は、上記実施の形態３と同様である。そして、こ
こでは、この絶縁膜３ａ上に、ＳＯＧ膜３ｂを形成し
た。これは、次に示すようにおこなった。まず、絶縁膜
３ａまでが形成されている半導体基板１上に、スピンコ
ートなどによりそのＳＯＧ材料を約膜厚０．５μｍに塗
布する。そして、これを窒素雰囲気中で４００℃に加熱
して焼成する。この結果、絶縁膜３ａ上に、ＳＯＧ膜３
ｂが形成される。そして、このＳＯＧ膜３ｂが形成され
た上に、前述した実施の形態と同様にして、平坦化のた
めの絶縁膜４を貼り合わせにより形成した。

【００３１】この結果、図６に示すように、配線間隔の
狭い間でもＳＯＧ膜３ｂは形成され、ＳＯＧ膜３ｂが形
成された段階である程度の平坦化がなされている。そし
て、この上に絶縁膜４が貼り合わせにより形成されてい
るので、広い配線間隔部のなだらかな段差などが吸収さ
れ、その表面はより平坦化がなされた状態となってい
る。このとき、最終的に得られた絶縁膜の膜厚は、厚い
部分で１．４μｍであった。

【００３２】

【発明の効果】以上説明したように、この発明では、ま
ず、配線層が形成された半導体基板の配線間および配線
上に高密度プラズマを用いた化学気相成長法により堆積
薄膜を形成する。次に、貼り合わせ薄膜が形成された基
材と半導体基板とを、堆積薄膜と貼り合わせ薄膜とが向
かい合うように貼り合わせる。次に、半導体基板を第１
の温度に加熱して貼り合わせ薄膜を堆積薄膜上に形成す
る。次に、基材を貼り合わせ薄膜より剥離し、堆積薄膜
表面の凹凸を吸収して表面が平坦となった貼り合わせ薄
膜を形成することで、半導体装置における多層配線構造
を構成する配線層間の絶縁膜を形成するようにした。以
上示したように貼り合わせることで貼り合わせ薄膜を堆
積薄膜上に形成すると、堆積薄膜上の凹凸が貼り合わせ
薄膜により埋め込まれ、その表面は平坦化される。この
結果、この発明によれば、半導体装置を形成するウエハ
径の大型化に容易に対応することが可能となり、大きな
径のウエハであっても、制御性よく平坦性や膜厚の均一
性が確保でき、加えて、低コストでダスト発生などがな
い状態で薄膜が形成できるようになる。

【００３３】また、本発明では、配線層を含む半導体基
板の上に高密度プラズマを用いた化学気相成長法により
配線層の厚さより薄く堆積薄膜を形成し、この上に塗布
により塗布薄膜を形成する。次に、貼り合わせ薄膜が形
成された基材と半導体基板とを、塗布薄膜と貼り合わせ
薄膜とが向かい合うように貼り合わせる。次に、半導体
基板を第１の温度に加熱して貼り合わせ薄膜を塗布薄膜
上に形成する。次に、基材を貼り合わせ薄膜より剥離
し、塗布膜表面の凹凸を吸収して表面が平坦となった貼
り合わせ薄膜を形成することで、半導体装置における多
層配線構造を構成する配線層間の絶縁膜を形成するよう
にした。以上示したように、塗布薄膜を堆積薄膜上に形
成すると、堆積薄膜上の凹部が塗布薄膜により埋め込ま
れ、また、貼り合わせることで、塗布薄膜の凹凸が貼り
合わせ薄膜で平坦化される。この結果、この発明によれ
ば、半導体装置を形成するウエハ径の大型化に容易に対
応することが可能となり、大きな径のウエハであって
も、制御性よく平坦性や膜厚の均一性が確保でき、加え
て、低コストでダスト発生などがない状態で薄膜が形成
できるようになる。また、半導体基板に微細な凹部が存
在しても、これを平坦に埋め込むことが可能となる。

【００３４】また、本発明では、上述のことに加えて、
堆積薄膜上に形成された貼り合わせ薄膜を第１の温度よ
り高温の第２の温度に加熱したあと、貼り合わせ薄膜上
に高密度プラズマを用いた化学気相成長法により堆積薄
膜を形成するようにした。このように、張り合わせ薄膜
を形成することで、大きな径のウエハであっても、制御
性よく平坦性や膜厚の均一性が確保でき、また、低コス
トでダスト発生などがない状態で薄膜が形成できる。加
えて、新たに堆積薄膜を備えることで、貼り合わせ薄膜
上に形成された堆積薄膜形成以降の工程で受けるストレ
スより、張り合わせ薄膜が保護されて高い品質が保持で
きるようになる。

【図面の簡単な説明】

【図１】この発明の実施の形態における薄膜形成方法
を示す説明図である。

【図２】絶縁膜４が形成されたシートフィルム５の構
成を示す断面図である。

【図３】シートフィルム５上に形成した絶縁膜４の貼
り合わせの状態を示す説明図である。

【図４】実施の形態２における薄膜形成を示す断面図
である。

【図５】実施の形態３における薄膜形成を示す断面図
である。

【図６】実施の形態４における薄膜形成を示す断面図
である。

【符号の説明】

１…半導体基板、２…Ａｌ電極配線層、３，４…絶縁
膜、５…シートフィルム、６…試料台。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭60−182138（ＪＰ，Ａ) 特開平９−199493（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/312 - 21/318

Claims

(57)【特許請求の範囲】

【請求項１】半導体装置における多層配線構造を構成
する配線層間の絶縁膜を形成する薄膜形成方法であっ
て、配線層が形成された半導体基板の配線間および配線上に
高密度プラズマを用いた化学気相成長法により堆積薄膜
を形成する第１の工程と、貼り合わせ薄膜が形成された基材と前記半導体基板と
を、前記堆積薄膜と前記貼り合わせ薄膜とが向かい合う
ように貼り合わせる第２の工程と、引き続いて前記半導体基板を第１の温度に加熱して前記
貼り合わせ薄膜を前記堆積薄膜上に形成する第３の工程
と、前記基材を前記貼り合わせ薄膜より剥離する第４の工程
とを備え、前記堆積薄膜表面の凹凸を吸収して表面が平坦となった
前記貼り合わせ薄膜を形成することを特徴とする薄膜形
成方法。
【請求項２】半導体装置における多層配線構造を構成
する配線層間の絶縁膜を形成する薄膜形成方法であっ
て、配線層を含む半導体基板の上に高密度プラズマを用いた
化学気相成長法により前記配線層の厚さより薄く堆積薄
膜を形成し、加えて前記堆積薄膜上に塗布により塗布薄
膜を形成する第１の工程と、貼り合わせ薄膜が形成された基材と前記半導体基板と
を、前記塗布薄膜と前記貼り合わせ薄膜とが向かい合う
ように貼り合わせる第２の工程と、前記半導体基板を第１の温度に加熱して前記貼り合わせ
薄膜を前記塗布薄膜上に形成する第３の工程と、前記基材を前記貼り合わせ薄膜より剥離する第４の工程
とを備え、前記塗布膜表面の凹凸を吸収して表面が平坦となった前
記貼り合わせ薄膜を形成することを特徴とする薄膜形成
方法。
【請求項３】請求項１記載の薄膜形成方法において、前記堆積薄膜上に形成された前記貼り合わせ薄膜を前記
第１の温度より高温の第２の温度に加熱する第５の工程
と、前記貼り合わせ薄膜上に高密度プラズマを用いた化学気
相成長法により堆積薄膜を形成する第６の工程とを備え
たことを特徴とする薄膜形成方法。
【請求項４】請求項１〜３いずれか１項記載の薄膜形
成方法において、前記第３の工程で、前記第１の温度に加熱している時に
前記基材と前記半導体基板との間に加重を加えることを
特徴とする薄膜形成方法。
【請求項５】請求項１〜４いずれか１項記載の薄膜形
成方法において、前記基材表面に形成された前記貼り合わせ薄膜は、前記
第１の温度で流動性を発現することを特徴とする薄膜形
成方法。
【請求項６】請求項１〜５いずれか１項記載の薄膜形
成方法において、前記基材表面に形成された前記貼り合わせ薄膜の膜厚
は、前記凹凸以上であることを特徴とする薄膜形成方
法。
【請求項７】請求項１〜６記載の薄膜形成方法におい
て、前記第１の温度は、前記基材の耐熱温度より低いことを
特徴とする薄膜形成方法。
【請求項８】請求項１〜７いずれか１項記載の薄膜形
成方法において、前記貼り合わせ薄膜は、絶縁物から構成されていること
を特徴とする薄膜形成方法。
【請求項９】請求項１〜８いずれか１項記載の薄膜形
成方法において、前記高密度プラズマは電子サイクロトロン共鳴法により
生成し、前記半導体基板にＲＦバイアスを印加して前記堆積薄膜
を形成することを特徴とする薄膜形成方法。