JP6927143B2 - 貼り合わせsoiウェーハの製造方法 - Google Patents
貼り合わせsoiウェーハの製造方法 Download PDFInfo
- Publication number
- JP6927143B2 JP6927143B2 JP2018095737A JP2018095737A JP6927143B2 JP 6927143 B2 JP6927143 B2 JP 6927143B2 JP 2018095737 A JP2018095737 A JP 2018095737A JP 2018095737 A JP2018095737 A JP 2018095737A JP 6927143 B2 JP6927143 B2 JP 6927143B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- soi
- manufacturing
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Description
更に、特開2017−5201号公報で、SOI層表面を平坦化する熱処理として、Arアニールを行うことが記載されているが、それを減圧雰囲気で行うことについては開示も示唆もない。
本発明の貼り合わせSOIウェーハの製造方法では、まずシリコン単結晶からなるボンドウェーハ及びベースウェーハを用意し、ボンドウェーハにイオン注入層を形成する(図1(A))。
図1のフロー図に沿って下記表1の製造条件により、イオン注入を行った酸化膜付きボンドウェーハと、ベースウェーハとを貼り合わせ、イオン注入層でボンドウェーハを剥離し、その後、結合熱処理及びアルゴンガス含有雰囲気で減圧して平坦化熱処理を行った。ここで、平坦化熱処理は、ガス雰囲気と雰囲気圧力を変更して行った。
平坦化熱処理前後のSOI層膜厚を、光学的膜厚測定器(ADE社製Acumap)を用いて1mmピッチで全面測定し、SOI層膜厚レンジ(面内のSOI層膜厚のP−V値)を求めた。また、平坦化熱処理前後のSOI層の中央部の表面粗さ(1μm角のRMS)を、AFM(原子間力顕微鏡)を用いて測定した。結果を表1中に示した。
平坦化熱処理を常圧で行い、減圧雰囲気で行わなかったこと以外は、実施例1と同様にして貼り合わせSOIウェーハを製造して、SOI層膜厚レンジ及びSOI層表面粗さを測定した。結果を表1中に示した。
Claims (3)
- シリコン単結晶からなるボンドウェーハの表面から水素イオン又は希ガスイオンのうち少なくとも1種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハの前記イオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とをシリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハ上にBOX層とSOI層とを有する貼り合わせSOIウェーハを作製し、該貼り合わせSOIウェーハに対してアルゴンガス含有雰囲気で平坦化熱処理を行う貼り合わせSOIウェーハの製造方法において、
前記平坦化熱処理を、バッチ式熱処理炉を用い、減圧雰囲気で行うことを特徴とする貼り合わせSOIウェーハの製造方法。 - 前記減圧雰囲気を0.05〜0.5気圧とすることを特徴とする請求項1に記載の貼り合わせSOIウェーハの製造方法。
- 前記アルゴンガス含有雰囲気を100%アルゴンガス雰囲気とすることを特徴とする請求項1又は請求項2に記載の貼り合わせSOIウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018095737A JP6927143B2 (ja) | 2018-05-17 | 2018-05-17 | 貼り合わせsoiウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018095737A JP6927143B2 (ja) | 2018-05-17 | 2018-05-17 | 貼り合わせsoiウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019201148A JP2019201148A (ja) | 2019-11-21 |
JP6927143B2 true JP6927143B2 (ja) | 2021-08-25 |
Family
ID=68611354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018095737A Active JP6927143B2 (ja) | 2018-05-17 | 2018-05-17 | 貼り合わせsoiウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6927143B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112582332A (zh) * | 2020-12-08 | 2021-03-30 | 上海新昇半导体科技有限公司 | 一种绝缘体上硅结构及其方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4379943B2 (ja) * | 1999-04-07 | 2009-12-09 | 株式会社デンソー | 半導体基板の製造方法および半導体基板製造装置 |
JP4694372B2 (ja) * | 2003-12-03 | 2011-06-08 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | ウェハの表面粗さを改善する方法 |
JP5565128B2 (ja) * | 2010-06-17 | 2014-08-06 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
JP2016201454A (ja) * | 2015-04-09 | 2016-12-01 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP6531743B2 (ja) * | 2016-09-27 | 2019-06-19 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
-
2018
- 2018-05-17 JP JP2018095737A patent/JP6927143B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019201148A (ja) | 2019-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4830290B2 (ja) | 直接接合ウェーハの製造方法 | |
JP5466410B2 (ja) | Soi基板の表面処理方法 | |
EP2151851B1 (en) | Method for forming silicon oxide film of soi wafer | |
EP1998367A2 (en) | Method for manufacturing soi wafer | |
CN110828298A (zh) | 单晶薄膜复合基板及其制造方法 | |
JPWO2003049189A1 (ja) | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 | |
CN109314040B (zh) | 贴合式soi晶圆的制造方法 | |
WO2011086628A1 (ja) | 貼り合わせウェーハの製造方法 | |
TWI450366B (zh) | Semiconductor substrate manufacturing method | |
KR20070084075A (ko) | 반도체 웨이퍼의 제조방법 | |
EP2244286B1 (en) | Method for producing semiconductor substrate | |
TWI437644B (zh) | Semiconductor substrate manufacturing method | |
WO2021201220A1 (ja) | 複合基板およびその製造方法 | |
EP2953153A1 (en) | Production method of soi wafer, and soi wafer | |
JP2010098167A (ja) | 貼り合わせウェーハの製造方法 | |
JP6927143B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
US10600677B2 (en) | Method for manufacturing bonded SOI wafer | |
JP5493345B2 (ja) | Soiウェーハの製造方法 | |
JP5541136B2 (ja) | 貼り合わせsoiウエーハの製造方法 | |
WO2007072624A1 (ja) | Soi基板の製造方法およびsoi基板 | |
US7799660B2 (en) | Method for manufacturing SOI substrate | |
JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
TWI709999B (zh) | 貼合式soi晶圓的製造方法 | |
WO2004102668A1 (ja) | Soiウェーハおよびその製造方法 | |
JP5531642B2 (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6927143 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |