JPWO2003049189A1 - 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハおよび貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JPWO2003049189A1 JPWO2003049189A1 JP2003550285A JP2003550285A JPWO2003049189A1 JP WO2003049189 A1 JPWO2003049189 A1 JP WO2003049189A1 JP 2003550285 A JP2003550285 A JP 2003550285A JP 2003550285 A JP2003550285 A JP 2003550285A JP WO2003049189 A1 JPWO2003049189 A1 JP WO2003049189A1
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- single crystal
- silicon single
- bonded
- crystal wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 25
- 239000013078 crystal Substances 0.000 claims abstract description 161
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 147
- 239000010703 silicon Substances 0.000 claims abstract description 147
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 126
- 235000012431 wafers Nutrition 0.000 claims description 201
- 238000005468 ion implantation Methods 0.000 claims description 17
- -1 hydrogen ions Chemical class 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 34
- 238000010438 heat treatment Methods 0.000 description 22
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
Abstract
本発明は、シリコン単結晶ウェーハ上にシリコン単結晶層が積層された貼り合わせウェーハであって、該シリコン単結晶層の結晶面方位が｛１１０｝であり、かつ、前記シリコン単結晶ウェーハの結晶面方位が｛１００｝であることを特徴とする貼り合わせウェーハ。また、結晶面方位が｛１１０｝である第１シリコン単結晶ウェーハと、｛１００｝である第２シリコン単結晶ウェーハとを、直接、あるいは、絶縁膜を介して貼り合わせた後、前記第１シリコン単結晶ウェーハを薄膜化することを特徴とする貼り合わせウェーハの製造方法である。これにより、｛１１０｝のシリコン単結晶ウェーハを活用して優れた特性を有するＭＩＳデバイスを得ることができるウェーハが提供される。
Description
技術分野
本発明は、シリコン単結晶ウェーハを用いた貼り合わせウェーハおよびその製造方法に関し、特に、ＭＩＳ（ＭＯＳ）型デバイスに好適な貼り合わせウェーハおよびその製造方法に関する。
背景技術
シリコン単結晶ウェーハを用いて作製されるＭＩＳ（金属／絶縁膜／シリコン）型トランジスタのゲート絶縁膜には、低リーク電流特性、低界面準位密度、高キャリア注入耐性などの高性能電気特性、高信頼性が要求される。これらの要求を満たすゲート絶縁膜（主として、シリコン酸化膜）形成技術として、従来は、酸素分子や水分子を使用した８００℃以上の熱酸化技術が用いられてきた。
この熱酸化技術を使用して、良好な酸化膜／シリコン界面特性、酸化膜の耐圧特性、リーク電流特性が得られるのは、従来、｛１００｝のシリコンウェーハ、または｛１００｝から４°程度傾けた面方位を有するシリコンウェーハを用いたときであった。これは、｛１００｝面に形成されるゲート酸化膜の界面準位が他の結晶面に比べて低いことに起因するものである。それ以外の他の面方位からなるシリコンウェーハに熱酸化技術を使用したゲート酸化膜を形成すると、酸化膜／シリコン界面の界面準位密度が高く、また酸化膜の耐圧特性、リーク電流特性が悪いなど電気的特性が劣ってしまっていた。
従って、いわゆるＭＯＳ（金属／シリコン酸化膜／シリコン）型トランジスタに代表されるＭＩＳ型半導体デバイスが形成されるシリコンウェーハは従来、｛１００｝のウェーハか、｛１００｝から４°程度傾けた面方位を有するウェーハが使用されていた。
近年、シリコンウェーハの表面の面方位に依存することなく、良質な絶縁膜を形成する手法が開発された（２０００ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ，Ｈｏｎｏｌｕｌｕ，Ｈａｗａｉｉ，Ｊｕｎｅ １３ｔｈ−１５ｔｈ，２０００″Ａｄｖａｎｔａｇｅ ｏｆ Ｒａｄｉｃａｌ Ｏｘｉｄａｔｉｏｎ ｆｏｒ Ｉｍｐｒｏｖｉｎｇ Ｒｅｌｉａｂｉｌｉｔｙ ｏｆ Ｕｌｔｒａ−Ｔｈｉｎ Ｇａｔｅ Ｏｘｉｄｅ″参照）。従って、このような手法によれば、ＭＩＳ型半導体デバイスを作製するウェーハの面方位を｛１００｝面に限定する必要がなくなったと言える。
その一方で、ＭＩＳＦＥＴのチャネル方向のキャリア移動度は、｛１１０｝面をもつウェーハの特定の方向においてその移動度が２倍以上となる場合があり、ソース−ドレイン間電流値を増加させることが明らかとなった。
従って、ＭＩＳ型デバイスを作製するウェーハとして｛１１０｝のシリコン単結晶ウェーハを用い、前述の面方位に依存することなく良質な絶縁膜形成手法によりゲート絶縁膜を形成すれば、従来にない優れた特性を有するＭＩＳデバイスを作製することが可能となると考えられる。
発明の開示
ところが、｛１１０｝のシリコン単結晶ウェーハはその原子配列が１軸対称（２回対称）であるため、従来の２軸対称（４回対称）である｛１００｝のシリコン単結晶ウェーハに比べて、熱処理により反りやすく、そのままではＭＩＳデバイス作製プロセスに適さないことが本発明者らの実験により明らかとなった。
そこで本発明は、上記の構造上の問題点を克服し、｛１１０｝のシリコン単結晶ウェーハを活用して優れた特性を有するＭＩＳデバイスを得ることができるウェーハ、およびその製造方法を提供することを目的とする。
上記問題点を解決するため本発明は、少なくとも、シリコン単結晶ウェーハ上にシリコン単結晶層が積層された貼り合わせウェーハであって、前記シリコン単結晶層の結晶面方位が｛１１０｝であり、かつ、前記シリコン単結晶ウェーハの結晶面方位が｛１００｝であることを特徴とする貼り合わせウェーハである。
この場合、前記シリコン単結晶層の結晶面方位は｛１１０｝からのずれが１５°以内であり、前記シリコン単結晶ウェーハの結晶面方位は｛１００｝からのずれが１５°以内のものとすることができる。
また、前記シリコン単結晶ウェーハと前記シリコン単結晶層との間に絶縁膜を有する構造とすることもできる。
さらに、前記シリコン単結晶層の結晶面方位が（１１０）であり、該（１１０）面の［−１１０］方向が、前記シリコン単結晶ウェーハの＜１１０＞方向と平行または垂直であればより好ましい。
本発明の貼り合わせウエーハは、直径が２００ｍｍ以上である場合に特に有効である。
本発明の貼り合わせウェーハの製造方法は、少なくとも、結晶面方位が｛１１０｝である第１シリコン単結晶ウェーハと、結晶面方位が｛１００｝である第２シリコン単結晶ウェーハとを、直接、あるいは、絶縁膜を介して貼り合わせた後、前記第１シリコン単結晶ウェーハを薄膜化することを特徴とする。
また、本発明は、少なくとも、第１シリコン単結晶ウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入して第１シリコン単結晶ウェーハ中にイオン注入層を形成し、該第１シリコン単結晶ウェーハと第２シリコン単結晶ウェーハとを貼り合わせた後、前記イオン注入層にて前記第１シリコン単結晶ウェーハを剥離する貼り合わせウェーハの製造方法において、
前記第１シリコン単結晶ウェーハとして結晶面方位が｛１１０｝のシリコン単結晶ウェーハを用い、前記第２シリコン単結晶ウェーハとして結晶面方位が｛１００｝のシリコン単結晶ウェーハを用いることを特徴とする貼り合わせウェーハの製造方法である。
この場合、前記第１シリコン単結晶ウェーハの表面に注入するイオンの注入角度を｛１１０｝に垂直な方向から傾けて注入することが好ましい。
また、前記第１シリコン単結晶ウェーハの表面に絶縁膜を形成した後、該絶縁膜を通して前記イオン注入を行なうこともできる。さらに、前記第２シリコン単結晶ウェーハの表面に絶縁膜を形成した後、該絶縁膜を介して前記第１シリコン単結晶ウェーハとの貼り合わせを行なってもよい。
この場合、前記第１シリコン単結晶ウエーハの結晶面方位を｛１１０｝からのずれが１５°以内のものを用い、前記第２シリコン単結晶ウェーハの結晶面方位を｛１００｝からのずれが１５°以内のものを用いることができる。
また、前記第１シリコン単結晶ウェーハとして結晶面方位が（１１０）のものを用い、該（１１０）面の［−１１０］方向が、前記第２シリコン単結晶ウェーハの＜１１０＞方向と平行または垂直になるように貼り合せれば、より好ましい。
本発明の貼り合わせウェーハの製造方法では、前記第１シリコン単結晶ウエーハおよび第２シリコン単結晶ウエーハの直径が２００ｍｍ以上のものを用いるときに特に有効である。
以上説明したように、本発明によれば、ＭＯＳデバイス等を形成する活性層となるシリコン単結晶層にはキャリアの高移動度が得られる｛１１０｝を適用しつつ、熱処理による反りが発生しにくい貼り合わせウェーハを提供することができる。さらに、シリコン単結晶層の移動度が大きくなる方向を支持基板の劈開しやすい方向と一致させることにより、貼り合わせウェーハをチップ化しやすくなるという利点もある。
発明を実施するための最良の形態
以下、本発明の実施形態を詳細に説明するが、本発明はこれらに限定されるものではない。
前述の通り、ＭＩＳ型デバイスに適切なシリコンウェーハの面方位は｛１００｝であることが古くから知られており、それが見出された当時のシリコンウェーハの直径は４インチ（１００ｍｍ）以下の小口径であった。従って、その後シリコンウェーハの大口径化が進んでも、ＭＩＳ型デバイスとしては専ら｛１００｝のシリコンウェーハのみが用いられ、｛１１０｝のシリコンウェーハがＭＩＳ型デバイスに用いられることはなかった。
一方、近年になって、ＭＩＳ型デバイスに関する｛１１０｝のシリコンウェーハの優位性が明らかとなったことから、｛１１０｝のシリコンウェーハの利用価値が高まってきた。
このように、シリコン単結晶ウェーハの面方位に依存することなく良質な絶縁膜を形成する手法が開発されたこと、および、｛１１０｝面をもつウェーハの特定の方向においてＰチャネルＭＩＳＦＥＴの移動度が２倍以上（ＮチャネルＭＩＳＦＥＴの場合は４０％以上向上）になることを受け、本発明者らは、｛１１０｝のシリコン単結晶ウェーハに前記絶縁膜を形成してＭＩＳＦＥＴを作製することを発想した。
そこで、通常の量産工程ではほとんど作製されていない｛１１０｝のシリコン単結晶ウェーハを作製し、そのＭＩＳデバイス作製プロセス条件を決定するため、通常の｛１００｝のシリコン単結晶ウェーハと同時に熱処理工程に投入して比較してみた所、以下の実験結果からわかる様に、｛１１０｝のシリコン単結晶ウェーハは｛１００｝に比べて非常に反りやすいことが明らかとなった。
＜実験条件＞
（使用ウェーハ）
直径２００ｍｍで面方位以外は同一規格の｛１１０｝と｛１００｝のシリコン単結晶ウェーハを準備した。熱処理前の反りの大きさはいずれも１０μｍ以下であった。
（熱処理条件）
横型熱処理炉、窒素ガス雰囲気１１００℃、１時間、出し入れ温度８００℃。
＜実験結果＞
｛１００｝ウェーハは熱処理後も反りの大きさは１０μｍ以下を維持していたのに対し、｛１１０｝ウェーハの熱処理後は、背面吸着のハンドリング装置で吸着できないほど大きく反っており、反りの大きさは測定不可（数１００μｍ以上）であった。
上記の実験結果から理解される様に、単純に｛１１０｝のシリコンウェーハを作製し、それを用いてＭＩＳ型デバイスを作製したのでは、デバイス製造プロセス中の熱処理によりウェーハが大きく反ってしまい、デバイス製造が不可能となることがわかった。この事実は、今回、このような直径２００ｍｍの大口径ウェーハを用いた実験をすることにより始めて明らかになったものである。
もちろん、直径４インチ以下の小口径が主流であった時代にも、様々な種類のデバイスを製造する目的で｛１１０｝のシリコンウェーハが製造されることはあったが、小口径であることが結果的に幸いし、熱処理を加えてもデバイス製造プロセスの継続を妨げる程度に反ってしまうことはなかった。
その後、時代が進むにつれて製造可能なシリコンウェーハの直径が大きくなるとともに、半導体デバイスの主流がＭＩＳ型デバイスになり、集積回路用として使用されるシリコンウェーハの面方位は、その殆どが｛１００｝のシリコンウェーハになった。そして、一部のセンサー用などの特殊な用途を除いては、｛１１０｝のシリコンウェーハが用いられることは殆どなくなっていた。
このような事情から、前記の実験を行なうまで、直径２００ｍｍの｛１１０｝のシリコンウェーハが、ＭＩＳ型デバイス製造プロセスで通常実施される程度の熱処理で大きく反ってしまい、デバイス製造が不可能となるということは全く知られていなかった。さらに、今後主流となってくる直径３００ｍｍのシリコンウェーハやそれ以上に大口径化が進んだ場合、｛１１０｝の面方位をもつシリコンウェーハの熱処理による反りはさらに大きくなり、デバイス製造の大きな障害となることが予想される。
そこで、本発明者らは、上記実験結果を踏まえ、｛１１０｝のシリコン単結晶ウェーハのＭＩＳデバイスに対する利点と、｛１００｝のシリコン単結晶ウェーハの機械的強度面での利点を両立させるべくこれらの面方位の異なるウェーハを貼り合わせて貼り合わせウェーハを構成することを発想し、本発明を完成させた。
以下、本発明について、イオン注入剥離法（スマートカット法（登録商標）とも呼ばれる。）による貼り合わせＳＯＩウェーハを例にとってより具体的に説明するが、本発明はこれに限定されるものではない。
図１は、本発明における貼り合わせＳＯＩウェーハの製造フローの一例を示す図面である。まず、工程（ａ）において、デバイスが形成されるシリコン単結晶層となる第１シリコン単結晶ウェーハ１として、結晶面方位が｛１１０｝の鏡面研磨されたシリコン単結晶ウェーハを用意する。この場合、第１シリコン単結晶ウェーハ１の面方位は、正確に｛１１０｝であることが望ましいが、前述のＭＩＳデバイスの移動度向上、およびゲート絶縁膜／シリコンの界面準位密度低減という観点からは、１５°程度のずれは許容され、１０°以内とすることが好ましく、５°以内がより好ましい。また、第２シリコン単結晶ウェーハ２は、デバイスが形成されるシリコン単結晶層を支持する支持基板であり、結晶面方位が｛１００｝のウェーハであれば、汎用性の高い面方位であると共に、優れた反り耐性を有するので好ましい。この場合も、｛１００｝に対し１５°以内、好ましくは１０°以内、より好ましくは５°以内のずれであれば、反りに対する耐性は十分に高く、｛１１０｝のウエーハを使用した場合に比べ、熱処理による反りを低減することができる。
次に工程（ｂ）では、ＳＯＩウェーハの絶縁膜（埋め込み酸化膜）となるシリコン酸化膜３を、少なくとも一方のウェーハ（ここでは第１シリコン単結晶ウェーハ１）の表面に、数１０ｎｍ〜２μｍ程度の厚さで形成する。
工程（ｃ）では、表面に酸化膜を形成した第１シリコン単結晶ウェーハ１の片面に対して水素イオンまたは希ガスイオン、ここでは水素イオンを注入し、イオンの平均進入深さにおいて表面に平行なイオン注入層（微小気泡層）４を形成させる。ここで、第１シリコン単結晶ウェーハ１の面方位が｛１１０｝であるためシリコン原子間の隙間が大きく、注入される水素イオンはチャネリングしやすい。その結果、形成される水素イオン注入層の濃度分布が深さ方向にブロードになり、その後の剥離工程でスムーズな剥離が発生しにくくなるという問題がある。図１の製造フローにおいては、水素イオンを注入する表面に酸化膜を形成してあるので、前記チャネリング現象が抑制される。従って、水素イオンを注入する角度を｛１１０｝に垂直方向とすることも可能であるが、表面に酸化膜を形成せずに注入する場合には、注入角度を｛１１０｝に垂直な方向から傾けて注入することが好ましい。傾ける角度としては、３〜２０°程度が好ましい。また、表面に酸化膜を形成して注入する場合においても注入角度を｛１１０｝に垂直な方向から傾けて注入することで、よりチャネリングを抑制することもできる。
工程（ｄ）は、水素イオンを注入した第１シリコン単結晶ウェーハ１の水素イオン注入面に、第２シリコン単結晶ウェーハ２を、前記シリコン酸化膜を介して重ね合せて密着させる工程であり、常温の清浄な雰囲気下で２枚のウェーハの表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。
この場合、第２シリコン単結晶ウェーハとして結晶面方位が｛１００｝であり、そのオリエンテーションフラット（またはノッチ）の方位が＜１１０＞のウェーハ（図２参照）を用い、その＜１１０＞に平行または垂直な方向に、第１シリコン単結晶ウェーハの移動度が大きくなる方向（第１シリコン単結晶ウェーハが（１１０）の場合、［−１１０］方向、またはそれと平行な［１−１０］方向：図３参照）が一致するように貼り合せれば、シリコン単結晶層７（ＳＯＩ層）に形成するＭＩＳ型トランジスタのソース・ドレイン方向を＜１１０＞方向に合せ、チャネル移動度を向上させやすくなり、またさらに完成した貼り合わせウェーハをチップ化する際、第２シリコン単結晶ウェーハの＜１１０＞方向の劈開し易さにより、チップ化しやすくなるという利点も加わる。
次に、工程（ｅ）は、イオン注入層４を境界として剥離することによって、剥離ウェーハ５とＳＯＩウェーハ６（シリコン単結晶層７（ＳＯＩ層）＋埋め込み酸化膜３＋第２シリコン単結晶ウェーハ２）に分離する剥離熱処理工程であり、例えば不活性ガス雰囲気下４００〜６００℃程度の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウェーハ５とＳＯＩウェーハ６に分離される。そして、この剥離したままのＳＯＩウェーハ表面のＳＯＩ層７には、ダメージ層８が残留する。尚、水素イオン注入量を極めて高くしたり、前記常温での密着工程において密着する面の表面処理（プラズマ処理）により密着強度を高めたりすることによって、機械的な剥離が可能となり、工程（ｅ）における剥離熱処理は必ずしも必要とはされない場合もある。
この剥離工程後、工程（ｆ）で、結合熱処理工程を行なう。この工程は、前記工程（ｄ）（ｅ）の密着工程および剥離熱処理工程で密着させたウェーハ同士の結合力では、そのままデバイス工程で使用するには弱いので、結合熱処理としてＳＯＩウェーハ６に高温の熱処理を施し結合強度を十分なものとする。この熱処理は例えば不活性ガス雰囲気下、１０００〜１３００℃で３０分から２時間の範囲で行なうことが好ましい。また、工程（ｅ）の剥離熱処理を高温で行い、工程（ｆ）の結合熱処理を省略することもできる。
次に、工程（ｇ）で、ＳＯＩ表面の表面粗さの改善とダメージを除去する。通常は、タッチポリッシュと呼ばれる研磨工程（研磨しろ１００ｎｍ以下）が行われるが、研磨工程の代替として、アルゴンガスや水素ガスなどの雰囲気で高温アニールを行なうこともできる。また、熱酸化を行った後その酸化膜を除去する、いわゆる犠牲酸化処理を行うことによりダメージを除去することもできる。或いは、これらの工程を適宜組み合わせてもよい。
以上の工程により、本発明の貼り合わせウェーハを得ることができる。
以下、本発明の実施例および比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
チョクラルスキー法により作製された結晶方位＜１１０＞、導電型ｐ型、抵抗率約１０Ω・ｃｍのシリコン単結晶インゴットをスライスして、直径２００ｍｍ、結晶面方位（１１０）のシリコン単結晶ウェーハ（面方位のずれは１°以下）を作製し、これを第１シリコン単結晶ウェーハ（ＳＯＩ層となるウェーハ）とした。尚、この第１シリコン単結晶ウェーハの（１１０）面の［−１１０］方向にオリエンテーションフラットを形成しておいた（図４（ａ）参照）。
また、チョクラルスキー法により作製された結晶方位＜１００＞、導電型ｐ型、抵抗率約１０Ω・ｃｍのシリコン単結晶インゴットをスライスして、直径２００ｍｍ、結晶面方位（１００）のシリコン単結晶ウェーハ（面方位のずれは１°以下）を作製し、これを第２シリコン単結晶ウェーハ（支持基板）とした。オリエンテーションフラットは［０１１］方向に形成しておいた（図４（ｂ）参照）。
これらのウェーハを図１（ａ）〜（ｈ）に示す工程に従ったイオン注入剥離法によりＳＯＩウェーハを製造することにした。
まず、図１の（ａ）〜（ｅ）にしたがい、第１シリコン単結晶ウェーハ２を剥離して、ＳＯＩウェーハ６を得た。
この時、埋め込み酸化膜３の厚さは４００ｎｍとし、その他イオンの注入等の主な条件は次の通りとした。
１）イオン注入条件：Ｈ＋イオン、注入エネルギー８０ｋｅＶ、注入線量６．５×１０１６／ｃｍ２、（１１０）に垂直な方向から約７°傾斜した方向よりイオン注入。
２）剥離熱処理条件：Ｎ２ガス雰囲気下、５００℃、３０分。
こうして厚さ約３００ｎｍのＳＯＩ層７を有するＳＯＩウェーハ６を得ることができた。
次に、ＳＯＩウェーハ６に対して酸化性雰囲気下、１１００℃、２時間の結合熱処理を加えた。そして、ＳＯＩ表面に形成された酸化膜をフッ酸により除去した後、ＳＯＩ表面を約１００ｎｍ研磨してダメージを完全に除去するとともに表面の面粗さを改善することにより、ＳＯＩ層厚さが約１００ｎｍの貼り合わせＳＯＩウェーハが完成した。
完成した貼り合わせＳＯＩウェーハのＳＯＩ層の結晶面方位は（１１０）であるが、支持基板の結晶面方位が（１００）であるため、貼り合わせＳＯＩウェーハの機械的強度（熱処理に対する反り耐性）は通常の（１００）ウェーハと同等レベルが得られた。また、貼り合わせの際、両ウェーハのオリエンテーションフラットを一致するように貼り合わせたので、支持基板の劈開しやすい方向と、ＳＯＩ層にＭＩＳデバイスを作製した場合のキャリアの移動度が高められる方向とが一致しているため、矩形のチップを形成する際に加工しやすく、加工ロスを低減することができた。これらの効果は、第１シリコン単結晶ウエーハとして（１１０）から５〜１５°ずれたウエーハを用い、第２シリコン単結晶ウエーハとして（１００）から５〜１５°ずれたウエーハを用いて作製した貼り合わせＳＯＩウエーハにおいても、同様に得られることが確認できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記ではイオン注入剥離法を用いて貼り合わせウェーハを製造する場合を中心に説明したが、本発明は、この場合に限定されるものではなく、例えば、２枚のウェーハを貼り合せた後、一方のウェーハを研削・研磨して薄膜化する方法や、一方のウェーハの表面に多孔質層を形成し、該多孔質層の表面にエピタキシャル層を形成し、該エピタキシャル層の表面と他のウェーハ表面とを貼り合せて、前記多孔質層で剥離する方法などを用いることもできる。
また、上記実施例においては、第１シリコン単結晶ウェーハとして（１１０）を用い、その［−１１０］方向にオリエンテーションフラットを形成したが、（１１０）そのものではないが（１１０）と等価な面方位を有するウェーハを用い、（１１０）に対する［−１１０］方向と等価な関係を有する方向にオリエンテーションフラットを形成したウェーハを用いても、本実施例と同様の効果が得られることはもちろんである。
さらに、上記では直径２００ｍｍの貼り合わせウエーハを作製する場合につき例を挙げて説明したが、本発明はこれには限定されず、特に今後３００ｍｍあるいはそれ以上に大直径化した場合に、これまで以上に反りが発生し易くなるので、本発明を適用するのが一層有効である。
【図面の簡単な説明】
図１の（ａ）〜（ｈ）は、本発明のイオン注入剥離法による貼り合わせウェーハの製造工程の一例を示すフロー図である。
図２は、本発明に用いる第２シリコン単結晶ウェーハの結晶面方位とオリエンテーションフラット、ノッチの方位を例示する図である。
図３は、本発明に用いる第１シリコン単結晶ウェーハの結晶面方位と高移動度が得られる方位を示す図である。
図４は、実施例で使用した第１および第２シリコン単結晶ウェーハの面方位とオリエンテーションフラットの方位を示す図である。
本発明は、シリコン単結晶ウェーハを用いた貼り合わせウェーハおよびその製造方法に関し、特に、ＭＩＳ（ＭＯＳ）型デバイスに好適な貼り合わせウェーハおよびその製造方法に関する。
背景技術
シリコン単結晶ウェーハを用いて作製されるＭＩＳ（金属／絶縁膜／シリコン）型トランジスタのゲート絶縁膜には、低リーク電流特性、低界面準位密度、高キャリア注入耐性などの高性能電気特性、高信頼性が要求される。これらの要求を満たすゲート絶縁膜（主として、シリコン酸化膜）形成技術として、従来は、酸素分子や水分子を使用した８００℃以上の熱酸化技術が用いられてきた。
この熱酸化技術を使用して、良好な酸化膜／シリコン界面特性、酸化膜の耐圧特性、リーク電流特性が得られるのは、従来、｛１００｝のシリコンウェーハ、または｛１００｝から４°程度傾けた面方位を有するシリコンウェーハを用いたときであった。これは、｛１００｝面に形成されるゲート酸化膜の界面準位が他の結晶面に比べて低いことに起因するものである。それ以外の他の面方位からなるシリコンウェーハに熱酸化技術を使用したゲート酸化膜を形成すると、酸化膜／シリコン界面の界面準位密度が高く、また酸化膜の耐圧特性、リーク電流特性が悪いなど電気的特性が劣ってしまっていた。
従って、いわゆるＭＯＳ（金属／シリコン酸化膜／シリコン）型トランジスタに代表されるＭＩＳ型半導体デバイスが形成されるシリコンウェーハは従来、｛１００｝のウェーハか、｛１００｝から４°程度傾けた面方位を有するウェーハが使用されていた。
近年、シリコンウェーハの表面の面方位に依存することなく、良質な絶縁膜を形成する手法が開発された（２０００ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ，Ｈｏｎｏｌｕｌｕ，Ｈａｗａｉｉ，Ｊｕｎｅ １３ｔｈ−１５ｔｈ，２０００″Ａｄｖａｎｔａｇｅ ｏｆ Ｒａｄｉｃａｌ Ｏｘｉｄａｔｉｏｎ ｆｏｒ Ｉｍｐｒｏｖｉｎｇ Ｒｅｌｉａｂｉｌｉｔｙ ｏｆ Ｕｌｔｒａ−Ｔｈｉｎ Ｇａｔｅ Ｏｘｉｄｅ″参照）。従って、このような手法によれば、ＭＩＳ型半導体デバイスを作製するウェーハの面方位を｛１００｝面に限定する必要がなくなったと言える。
その一方で、ＭＩＳＦＥＴのチャネル方向のキャリア移動度は、｛１１０｝面をもつウェーハの特定の方向においてその移動度が２倍以上となる場合があり、ソース−ドレイン間電流値を増加させることが明らかとなった。
従って、ＭＩＳ型デバイスを作製するウェーハとして｛１１０｝のシリコン単結晶ウェーハを用い、前述の面方位に依存することなく良質な絶縁膜形成手法によりゲート絶縁膜を形成すれば、従来にない優れた特性を有するＭＩＳデバイスを作製することが可能となると考えられる。
発明の開示
ところが、｛１１０｝のシリコン単結晶ウェーハはその原子配列が１軸対称（２回対称）であるため、従来の２軸対称（４回対称）である｛１００｝のシリコン単結晶ウェーハに比べて、熱処理により反りやすく、そのままではＭＩＳデバイス作製プロセスに適さないことが本発明者らの実験により明らかとなった。
そこで本発明は、上記の構造上の問題点を克服し、｛１１０｝のシリコン単結晶ウェーハを活用して優れた特性を有するＭＩＳデバイスを得ることができるウェーハ、およびその製造方法を提供することを目的とする。
上記問題点を解決するため本発明は、少なくとも、シリコン単結晶ウェーハ上にシリコン単結晶層が積層された貼り合わせウェーハであって、前記シリコン単結晶層の結晶面方位が｛１１０｝であり、かつ、前記シリコン単結晶ウェーハの結晶面方位が｛１００｝であることを特徴とする貼り合わせウェーハである。
この場合、前記シリコン単結晶層の結晶面方位は｛１１０｝からのずれが１５°以内であり、前記シリコン単結晶ウェーハの結晶面方位は｛１００｝からのずれが１５°以内のものとすることができる。
また、前記シリコン単結晶ウェーハと前記シリコン単結晶層との間に絶縁膜を有する構造とすることもできる。
さらに、前記シリコン単結晶層の結晶面方位が（１１０）であり、該（１１０）面の［−１１０］方向が、前記シリコン単結晶ウェーハの＜１１０＞方向と平行または垂直であればより好ましい。
本発明の貼り合わせウエーハは、直径が２００ｍｍ以上である場合に特に有効である。
本発明の貼り合わせウェーハの製造方法は、少なくとも、結晶面方位が｛１１０｝である第１シリコン単結晶ウェーハと、結晶面方位が｛１００｝である第２シリコン単結晶ウェーハとを、直接、あるいは、絶縁膜を介して貼り合わせた後、前記第１シリコン単結晶ウェーハを薄膜化することを特徴とする。
また、本発明は、少なくとも、第１シリコン単結晶ウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入して第１シリコン単結晶ウェーハ中にイオン注入層を形成し、該第１シリコン単結晶ウェーハと第２シリコン単結晶ウェーハとを貼り合わせた後、前記イオン注入層にて前記第１シリコン単結晶ウェーハを剥離する貼り合わせウェーハの製造方法において、
前記第１シリコン単結晶ウェーハとして結晶面方位が｛１１０｝のシリコン単結晶ウェーハを用い、前記第２シリコン単結晶ウェーハとして結晶面方位が｛１００｝のシリコン単結晶ウェーハを用いることを特徴とする貼り合わせウェーハの製造方法である。
この場合、前記第１シリコン単結晶ウェーハの表面に注入するイオンの注入角度を｛１１０｝に垂直な方向から傾けて注入することが好ましい。
また、前記第１シリコン単結晶ウェーハの表面に絶縁膜を形成した後、該絶縁膜を通して前記イオン注入を行なうこともできる。さらに、前記第２シリコン単結晶ウェーハの表面に絶縁膜を形成した後、該絶縁膜を介して前記第１シリコン単結晶ウェーハとの貼り合わせを行なってもよい。
この場合、前記第１シリコン単結晶ウエーハの結晶面方位を｛１１０｝からのずれが１５°以内のものを用い、前記第２シリコン単結晶ウェーハの結晶面方位を｛１００｝からのずれが１５°以内のものを用いることができる。
また、前記第１シリコン単結晶ウェーハとして結晶面方位が（１１０）のものを用い、該（１１０）面の［−１１０］方向が、前記第２シリコン単結晶ウェーハの＜１１０＞方向と平行または垂直になるように貼り合せれば、より好ましい。
本発明の貼り合わせウェーハの製造方法では、前記第１シリコン単結晶ウエーハおよび第２シリコン単結晶ウエーハの直径が２００ｍｍ以上のものを用いるときに特に有効である。
以上説明したように、本発明によれば、ＭＯＳデバイス等を形成する活性層となるシリコン単結晶層にはキャリアの高移動度が得られる｛１１０｝を適用しつつ、熱処理による反りが発生しにくい貼り合わせウェーハを提供することができる。さらに、シリコン単結晶層の移動度が大きくなる方向を支持基板の劈開しやすい方向と一致させることにより、貼り合わせウェーハをチップ化しやすくなるという利点もある。
発明を実施するための最良の形態
以下、本発明の実施形態を詳細に説明するが、本発明はこれらに限定されるものではない。
前述の通り、ＭＩＳ型デバイスに適切なシリコンウェーハの面方位は｛１００｝であることが古くから知られており、それが見出された当時のシリコンウェーハの直径は４インチ（１００ｍｍ）以下の小口径であった。従って、その後シリコンウェーハの大口径化が進んでも、ＭＩＳ型デバイスとしては専ら｛１００｝のシリコンウェーハのみが用いられ、｛１１０｝のシリコンウェーハがＭＩＳ型デバイスに用いられることはなかった。
一方、近年になって、ＭＩＳ型デバイスに関する｛１１０｝のシリコンウェーハの優位性が明らかとなったことから、｛１１０｝のシリコンウェーハの利用価値が高まってきた。
このように、シリコン単結晶ウェーハの面方位に依存することなく良質な絶縁膜を形成する手法が開発されたこと、および、｛１１０｝面をもつウェーハの特定の方向においてＰチャネルＭＩＳＦＥＴの移動度が２倍以上（ＮチャネルＭＩＳＦＥＴの場合は４０％以上向上）になることを受け、本発明者らは、｛１１０｝のシリコン単結晶ウェーハに前記絶縁膜を形成してＭＩＳＦＥＴを作製することを発想した。
そこで、通常の量産工程ではほとんど作製されていない｛１１０｝のシリコン単結晶ウェーハを作製し、そのＭＩＳデバイス作製プロセス条件を決定するため、通常の｛１００｝のシリコン単結晶ウェーハと同時に熱処理工程に投入して比較してみた所、以下の実験結果からわかる様に、｛１１０｝のシリコン単結晶ウェーハは｛１００｝に比べて非常に反りやすいことが明らかとなった。
＜実験条件＞
（使用ウェーハ）
直径２００ｍｍで面方位以外は同一規格の｛１１０｝と｛１００｝のシリコン単結晶ウェーハを準備した。熱処理前の反りの大きさはいずれも１０μｍ以下であった。
（熱処理条件）
横型熱処理炉、窒素ガス雰囲気１１００℃、１時間、出し入れ温度８００℃。
＜実験結果＞
｛１００｝ウェーハは熱処理後も反りの大きさは１０μｍ以下を維持していたのに対し、｛１１０｝ウェーハの熱処理後は、背面吸着のハンドリング装置で吸着できないほど大きく反っており、反りの大きさは測定不可（数１００μｍ以上）であった。
上記の実験結果から理解される様に、単純に｛１１０｝のシリコンウェーハを作製し、それを用いてＭＩＳ型デバイスを作製したのでは、デバイス製造プロセス中の熱処理によりウェーハが大きく反ってしまい、デバイス製造が不可能となることがわかった。この事実は、今回、このような直径２００ｍｍの大口径ウェーハを用いた実験をすることにより始めて明らかになったものである。
もちろん、直径４インチ以下の小口径が主流であった時代にも、様々な種類のデバイスを製造する目的で｛１１０｝のシリコンウェーハが製造されることはあったが、小口径であることが結果的に幸いし、熱処理を加えてもデバイス製造プロセスの継続を妨げる程度に反ってしまうことはなかった。
その後、時代が進むにつれて製造可能なシリコンウェーハの直径が大きくなるとともに、半導体デバイスの主流がＭＩＳ型デバイスになり、集積回路用として使用されるシリコンウェーハの面方位は、その殆どが｛１００｝のシリコンウェーハになった。そして、一部のセンサー用などの特殊な用途を除いては、｛１１０｝のシリコンウェーハが用いられることは殆どなくなっていた。
このような事情から、前記の実験を行なうまで、直径２００ｍｍの｛１１０｝のシリコンウェーハが、ＭＩＳ型デバイス製造プロセスで通常実施される程度の熱処理で大きく反ってしまい、デバイス製造が不可能となるということは全く知られていなかった。さらに、今後主流となってくる直径３００ｍｍのシリコンウェーハやそれ以上に大口径化が進んだ場合、｛１１０｝の面方位をもつシリコンウェーハの熱処理による反りはさらに大きくなり、デバイス製造の大きな障害となることが予想される。
そこで、本発明者らは、上記実験結果を踏まえ、｛１１０｝のシリコン単結晶ウェーハのＭＩＳデバイスに対する利点と、｛１００｝のシリコン単結晶ウェーハの機械的強度面での利点を両立させるべくこれらの面方位の異なるウェーハを貼り合わせて貼り合わせウェーハを構成することを発想し、本発明を完成させた。
以下、本発明について、イオン注入剥離法（スマートカット法（登録商標）とも呼ばれる。）による貼り合わせＳＯＩウェーハを例にとってより具体的に説明するが、本発明はこれに限定されるものではない。
図１は、本発明における貼り合わせＳＯＩウェーハの製造フローの一例を示す図面である。まず、工程（ａ）において、デバイスが形成されるシリコン単結晶層となる第１シリコン単結晶ウェーハ１として、結晶面方位が｛１１０｝の鏡面研磨されたシリコン単結晶ウェーハを用意する。この場合、第１シリコン単結晶ウェーハ１の面方位は、正確に｛１１０｝であることが望ましいが、前述のＭＩＳデバイスの移動度向上、およびゲート絶縁膜／シリコンの界面準位密度低減という観点からは、１５°程度のずれは許容され、１０°以内とすることが好ましく、５°以内がより好ましい。また、第２シリコン単結晶ウェーハ２は、デバイスが形成されるシリコン単結晶層を支持する支持基板であり、結晶面方位が｛１００｝のウェーハであれば、汎用性の高い面方位であると共に、優れた反り耐性を有するので好ましい。この場合も、｛１００｝に対し１５°以内、好ましくは１０°以内、より好ましくは５°以内のずれであれば、反りに対する耐性は十分に高く、｛１１０｝のウエーハを使用した場合に比べ、熱処理による反りを低減することができる。
次に工程（ｂ）では、ＳＯＩウェーハの絶縁膜（埋め込み酸化膜）となるシリコン酸化膜３を、少なくとも一方のウェーハ（ここでは第１シリコン単結晶ウェーハ１）の表面に、数１０ｎｍ〜２μｍ程度の厚さで形成する。
工程（ｃ）では、表面に酸化膜を形成した第１シリコン単結晶ウェーハ１の片面に対して水素イオンまたは希ガスイオン、ここでは水素イオンを注入し、イオンの平均進入深さにおいて表面に平行なイオン注入層（微小気泡層）４を形成させる。ここで、第１シリコン単結晶ウェーハ１の面方位が｛１１０｝であるためシリコン原子間の隙間が大きく、注入される水素イオンはチャネリングしやすい。その結果、形成される水素イオン注入層の濃度分布が深さ方向にブロードになり、その後の剥離工程でスムーズな剥離が発生しにくくなるという問題がある。図１の製造フローにおいては、水素イオンを注入する表面に酸化膜を形成してあるので、前記チャネリング現象が抑制される。従って、水素イオンを注入する角度を｛１１０｝に垂直方向とすることも可能であるが、表面に酸化膜を形成せずに注入する場合には、注入角度を｛１１０｝に垂直な方向から傾けて注入することが好ましい。傾ける角度としては、３〜２０°程度が好ましい。また、表面に酸化膜を形成して注入する場合においても注入角度を｛１１０｝に垂直な方向から傾けて注入することで、よりチャネリングを抑制することもできる。
工程（ｄ）は、水素イオンを注入した第１シリコン単結晶ウェーハ１の水素イオン注入面に、第２シリコン単結晶ウェーハ２を、前記シリコン酸化膜を介して重ね合せて密着させる工程であり、常温の清浄な雰囲気下で２枚のウェーハの表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。
この場合、第２シリコン単結晶ウェーハとして結晶面方位が｛１００｝であり、そのオリエンテーションフラット（またはノッチ）の方位が＜１１０＞のウェーハ（図２参照）を用い、その＜１１０＞に平行または垂直な方向に、第１シリコン単結晶ウェーハの移動度が大きくなる方向（第１シリコン単結晶ウェーハが（１１０）の場合、［−１１０］方向、またはそれと平行な［１−１０］方向：図３参照）が一致するように貼り合せれば、シリコン単結晶層７（ＳＯＩ層）に形成するＭＩＳ型トランジスタのソース・ドレイン方向を＜１１０＞方向に合せ、チャネル移動度を向上させやすくなり、またさらに完成した貼り合わせウェーハをチップ化する際、第２シリコン単結晶ウェーハの＜１１０＞方向の劈開し易さにより、チップ化しやすくなるという利点も加わる。
次に、工程（ｅ）は、イオン注入層４を境界として剥離することによって、剥離ウェーハ５とＳＯＩウェーハ６（シリコン単結晶層７（ＳＯＩ層）＋埋め込み酸化膜３＋第２シリコン単結晶ウェーハ２）に分離する剥離熱処理工程であり、例えば不活性ガス雰囲気下４００〜６００℃程度の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウェーハ５とＳＯＩウェーハ６に分離される。そして、この剥離したままのＳＯＩウェーハ表面のＳＯＩ層７には、ダメージ層８が残留する。尚、水素イオン注入量を極めて高くしたり、前記常温での密着工程において密着する面の表面処理（プラズマ処理）により密着強度を高めたりすることによって、機械的な剥離が可能となり、工程（ｅ）における剥離熱処理は必ずしも必要とはされない場合もある。
この剥離工程後、工程（ｆ）で、結合熱処理工程を行なう。この工程は、前記工程（ｄ）（ｅ）の密着工程および剥離熱処理工程で密着させたウェーハ同士の結合力では、そのままデバイス工程で使用するには弱いので、結合熱処理としてＳＯＩウェーハ６に高温の熱処理を施し結合強度を十分なものとする。この熱処理は例えば不活性ガス雰囲気下、１０００〜１３００℃で３０分から２時間の範囲で行なうことが好ましい。また、工程（ｅ）の剥離熱処理を高温で行い、工程（ｆ）の結合熱処理を省略することもできる。
次に、工程（ｇ）で、ＳＯＩ表面の表面粗さの改善とダメージを除去する。通常は、タッチポリッシュと呼ばれる研磨工程（研磨しろ１００ｎｍ以下）が行われるが、研磨工程の代替として、アルゴンガスや水素ガスなどの雰囲気で高温アニールを行なうこともできる。また、熱酸化を行った後その酸化膜を除去する、いわゆる犠牲酸化処理を行うことによりダメージを除去することもできる。或いは、これらの工程を適宜組み合わせてもよい。
以上の工程により、本発明の貼り合わせウェーハを得ることができる。
以下、本発明の実施例および比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
チョクラルスキー法により作製された結晶方位＜１１０＞、導電型ｐ型、抵抗率約１０Ω・ｃｍのシリコン単結晶インゴットをスライスして、直径２００ｍｍ、結晶面方位（１１０）のシリコン単結晶ウェーハ（面方位のずれは１°以下）を作製し、これを第１シリコン単結晶ウェーハ（ＳＯＩ層となるウェーハ）とした。尚、この第１シリコン単結晶ウェーハの（１１０）面の［−１１０］方向にオリエンテーションフラットを形成しておいた（図４（ａ）参照）。
また、チョクラルスキー法により作製された結晶方位＜１００＞、導電型ｐ型、抵抗率約１０Ω・ｃｍのシリコン単結晶インゴットをスライスして、直径２００ｍｍ、結晶面方位（１００）のシリコン単結晶ウェーハ（面方位のずれは１°以下）を作製し、これを第２シリコン単結晶ウェーハ（支持基板）とした。オリエンテーションフラットは［０１１］方向に形成しておいた（図４（ｂ）参照）。
これらのウェーハを図１（ａ）〜（ｈ）に示す工程に従ったイオン注入剥離法によりＳＯＩウェーハを製造することにした。
まず、図１の（ａ）〜（ｅ）にしたがい、第１シリコン単結晶ウェーハ２を剥離して、ＳＯＩウェーハ６を得た。
この時、埋め込み酸化膜３の厚さは４００ｎｍとし、その他イオンの注入等の主な条件は次の通りとした。
１）イオン注入条件：Ｈ＋イオン、注入エネルギー８０ｋｅＶ、注入線量６．５×１０１６／ｃｍ２、（１１０）に垂直な方向から約７°傾斜した方向よりイオン注入。
２）剥離熱処理条件：Ｎ２ガス雰囲気下、５００℃、３０分。
こうして厚さ約３００ｎｍのＳＯＩ層７を有するＳＯＩウェーハ６を得ることができた。
次に、ＳＯＩウェーハ６に対して酸化性雰囲気下、１１００℃、２時間の結合熱処理を加えた。そして、ＳＯＩ表面に形成された酸化膜をフッ酸により除去した後、ＳＯＩ表面を約１００ｎｍ研磨してダメージを完全に除去するとともに表面の面粗さを改善することにより、ＳＯＩ層厚さが約１００ｎｍの貼り合わせＳＯＩウェーハが完成した。
完成した貼り合わせＳＯＩウェーハのＳＯＩ層の結晶面方位は（１１０）であるが、支持基板の結晶面方位が（１００）であるため、貼り合わせＳＯＩウェーハの機械的強度（熱処理に対する反り耐性）は通常の（１００）ウェーハと同等レベルが得られた。また、貼り合わせの際、両ウェーハのオリエンテーションフラットを一致するように貼り合わせたので、支持基板の劈開しやすい方向と、ＳＯＩ層にＭＩＳデバイスを作製した場合のキャリアの移動度が高められる方向とが一致しているため、矩形のチップを形成する際に加工しやすく、加工ロスを低減することができた。これらの効果は、第１シリコン単結晶ウエーハとして（１１０）から５〜１５°ずれたウエーハを用い、第２シリコン単結晶ウエーハとして（１００）から５〜１５°ずれたウエーハを用いて作製した貼り合わせＳＯＩウエーハにおいても、同様に得られることが確認できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記ではイオン注入剥離法を用いて貼り合わせウェーハを製造する場合を中心に説明したが、本発明は、この場合に限定されるものではなく、例えば、２枚のウェーハを貼り合せた後、一方のウェーハを研削・研磨して薄膜化する方法や、一方のウェーハの表面に多孔質層を形成し、該多孔質層の表面にエピタキシャル層を形成し、該エピタキシャル層の表面と他のウェーハ表面とを貼り合せて、前記多孔質層で剥離する方法などを用いることもできる。
また、上記実施例においては、第１シリコン単結晶ウェーハとして（１１０）を用い、その［−１１０］方向にオリエンテーションフラットを形成したが、（１１０）そのものではないが（１１０）と等価な面方位を有するウェーハを用い、（１１０）に対する［−１１０］方向と等価な関係を有する方向にオリエンテーションフラットを形成したウェーハを用いても、本実施例と同様の効果が得られることはもちろんである。
さらに、上記では直径２００ｍｍの貼り合わせウエーハを作製する場合につき例を挙げて説明したが、本発明はこれには限定されず、特に今後３００ｍｍあるいはそれ以上に大直径化した場合に、これまで以上に反りが発生し易くなるので、本発明を適用するのが一層有効である。
【図面の簡単な説明】
図１の（ａ）〜（ｈ）は、本発明のイオン注入剥離法による貼り合わせウェーハの製造工程の一例を示すフロー図である。
図２は、本発明に用いる第２シリコン単結晶ウェーハの結晶面方位とオリエンテーションフラット、ノッチの方位を例示する図である。
図３は、本発明に用いる第１シリコン単結晶ウェーハの結晶面方位と高移動度が得られる方位を示す図である。
図４は、実施例で使用した第１および第２シリコン単結晶ウェーハの面方位とオリエンテーションフラットの方位を示す図である。
Claims (13)
- 少なくとも、シリコン単結晶ウェーハ上にシリコン単結晶層が積層された貼り合わせウェーハであって、前記シリコン単結晶層の結晶面方位が｛１１０｝であり、かつ、前記シリコン単結晶ウェーハの結晶面方位が｛１００｝であることを特徴とする貼り合わせウェーハ。
- 前記シリコン単結晶層の結晶面方位が｛１１０｝からのずれが１５°以内であり、前記シリコン単結晶ウェーハの結晶面方位が｛１００｝からのずれが１５°以内であることを特徴とする請求項１に記載された貼り合わせウェーハ。
- 前記シリコン単結晶ウェーハと前記シリコン単結晶層との間に絶縁膜を有することを特徴とする請求項１または請求項２に記載された貼り合わせウェーハ。
- 前記シリコン単結晶層の結晶面方位が（１１０）であり、該（１１０）面の［−１１０］方向が、前記シリコン単結晶ウェーハの＜１１０＞方向と平行または垂直であることを特徴とする請求項１ないし請求項３のいずれか１項に記載された貼り合わせウェーハ。
- 前記貼り合わせウェーハの直径が２００ｍｍ以上であることを特徴とする請求項１ないし請求項４のいずれか１項に記載された貼り合わせウェーハ。
- 少なくとも、結晶面方位が｛１１０｝である第１シリコン単結晶ウェーハと、結晶面方位が｛１００｝である第２シリコン単結晶ウェーハとを、直接、あるいは、絶縁膜を介して貼り合わせた後、前記第１シリコン単結晶ウェーハを薄膜化することを特徴とする貼り合わせウェーハの製造方法。
- 少なくとも、第１シリコン単結晶ウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入して第１シリコン単結晶ウェーハ中にイオン注入層を形成し、該第１シリコン単結晶ウェーハと第２シリコン単結晶ウェーハとを貼り合わせた後、前記イオン注入層にて前記第１シリコン単結晶ウェーハを剥離する貼り合わせウェーハの製造方法において、
前記第１シリコン単結晶ウェーハとして結晶面方位が｛１１０｝のシリコン単結晶ウェーハを用い、前記第２シリコン単結晶ウェーハとして結晶面方位が｛１００｝のシリコン単結晶ウェーハを用いることを特徴とする貼り合わせウェーハの製造方法。 - 前記第１シリコン単結晶ウェーハの表面に注入するイオンの注入角度を｛１１０｝に垂直な方向から傾けて注入することを特徴とする請求項７に記載した貼り合わせウェーハの製造方法。
- 前記第１シリコン単結晶ウェーハの表面に絶縁膜を形成した後、該絶縁膜を通して前記イオン注入を行なうことを特徴とする請求項７または請求項８に記載された貼り合わせウェーハの製造方法。
- 前記第２シリコン単結晶ウェーハの表面に絶縁膜を形成した後、該絶縁膜を介して前記第１シリコン単結晶ウェーハとの貼り合わせを行なうことを特徴とする請求項７ないし請求項９のいずれか１項に記載された貼り合わせウェーハの製造方法。
- 前記第１シリコン単結晶ウエーハの結晶面方位を｛１１０｝からのずれが１５°以内とし、前記第２シリコン単結晶ウェーハの結晶面方位を｛１００｝からのずれが１５°以内とすることを特徴とする請求項６から請求項１０のいずれか１項に記載された貼り合わせウェーハの製造方法。
- 前記第１シリコン単結晶ウェーハとして結晶面方位が（１１０）のものを用い、該（１１０）面の［−１１０］方向が、前記第２シリコン単結晶ウェーハの＜１１０＞方向と平行または垂直になるように貼り合せることを特徴とする請求項６ないし請求項１１のいずれか１項に記載された貼り合わせウェーハの製造方法。
- 前記第１シリコン単結晶ウエーハおよび第２シリコン単結晶ウエーハの直径が２００ｍｍ以上のものを用いることを特徴とする請求項６ないし請求項１２のいずれか１項に記載された貼り合わせウェーハの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370680 | 2001-12-04 | ||
| JP2001370680 | 2001-12-04 | ||
| PCT/JP2002/012277 WO2003049189A1 (fr) | 2001-12-04 | 2002-11-25 | Plaquette collee et procede permettant de produire cette plaquette collee |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2003049189A1 true JPWO2003049189A1 (ja) | 2005-04-21 |
Family
ID=19179863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003550285A Pending JPWO2003049189A1 (ja) | 2001-12-04 | 2002-11-25 | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7052974B2 (ja) |
| EP (1) | EP1453096B1 (ja) |
| JP (1) | JPWO2003049189A1 (ja) |
| KR (1) | KR20050044643A (ja) |
| CN (1) | CN100403543C (ja) |
| TW (1) | TWI290735B (ja) |
| WO (1) | WO2003049189A1 (ja) |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP4947248B2 (ja) * | 2001-09-14 | 2012-06-06 | Ｄｏｗａエレクトロニクス株式会社 | ノッチ付き化合物半導体ウエハ |
| EP1453096B1 (en) * | 2001-12-04 | 2017-02-22 | Shin-Etsu Handotai Co., Ltd. | Method for producing a bonded wafer |
| US6784071B2 (en) * | 2003-01-31 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement |
| JP4190906B2 (ja) * | 2003-02-07 | 2008-12-03 | 信越半導体株式会社 | シリコン半導体基板及びその製造方法 |
| JP4816856B2 (ja) * | 2004-09-15 | 2011-11-16 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP3979412B2 (ja) * | 2004-09-29 | 2007-09-19 | 株式会社Ｓｕｍｃｏ | シリコンエピタキシャルウェーハの製造方法 |
| US7141457B2 (en) * | 2004-11-18 | 2006-11-28 | International Business Machines Corporation | Method to form Si-containing SOI and underlying substrate with different orientations |
| EP1681712A1 (en) * | 2005-01-13 | 2006-07-19 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of producing substrates for optoelectronic applications |
| JP4624812B2 (ja) * | 2005-01-20 | 2011-02-02 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| WO2006103491A1 (en) * | 2005-03-29 | 2006-10-05 | S.O.I.Tec Silicon On Insulator Technologies | Hybrid fully soi-type multilayer structure |
| US7494899B2 (en) * | 2005-04-14 | 2009-02-24 | Sumco Corporation | Method for manufacturing semiconductor substrate |
| US7635637B2 (en) * | 2005-07-25 | 2009-12-22 | Fairchild Semiconductor Corporation | Semiconductor structures formed on substrates and methods of manufacturing the same |
| JP2007173354A (ja) | 2005-12-20 | 2007-07-05 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板およびｓｏｉ基板の製造方法 |
| JP5109287B2 (ja) * | 2006-05-09 | 2012-12-26 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| JP5082299B2 (ja) * | 2006-05-25 | 2012-11-28 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| FR2912258B1 (fr) * | 2007-02-01 | 2009-05-08 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat du type silicium sur isolant" |
| KR100857165B1 (ko) * | 2007-04-13 | 2008-09-05 | 삼성전기주식회사 | 회로기판 제조방법 |
| EP1993128A3 (en) * | 2007-05-17 | 2010-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| KR101461206B1 (ko) * | 2007-05-17 | 2014-11-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
| WO2008149699A1 (en) * | 2007-06-01 | 2008-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and semiconductor device |
| WO2009001836A1 (en) * | 2007-06-28 | 2008-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP5498670B2 (ja) * | 2007-07-13 | 2014-05-21 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| JP4888276B2 (ja) * | 2007-08-09 | 2012-02-29 | 三菱電機株式会社 | 半導体ウエハ装置 |
| JP5460984B2 (ja) * | 2007-08-17 | 2014-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5268305B2 (ja) * | 2007-08-24 | 2013-08-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2009076879A (ja) | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN101796613B (zh) * | 2007-09-14 | 2012-06-27 | 株式会社半导体能源研究所 | 半导体装置及电子设备 |
| EP2040285A1 (en) * | 2007-09-19 | 2009-03-25 | S.O.I. TEC Silicon | Method for fabricating a mixed orientation substrate |
| US8232598B2 (en) * | 2007-09-20 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US8044464B2 (en) * | 2007-09-21 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8101500B2 (en) | 2007-09-27 | 2012-01-24 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
| JP5522917B2 (ja) | 2007-10-10 | 2014-06-18 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の製造方法 |
| TWI493609B (zh) * | 2007-10-23 | 2015-07-21 | Semiconductor Energy Lab | 半導體基板、顯示面板及顯示裝置的製造方法 |
| JP5394043B2 (ja) * | 2007-11-19 | 2014-01-22 | 株式会社半導体エネルギー研究所 | 半導体基板及びそれを用いた半導体装置、並びにそれらの作製方法 |
| JP5190669B2 (ja) * | 2008-01-16 | 2013-04-24 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US7820527B2 (en) * | 2008-02-20 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Cleave initiation using varying ion implant dose |
| JP2009231376A (ja) * | 2008-03-19 | 2009-10-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 |
| US8039877B2 (en) * | 2008-09-09 | 2011-10-18 | Fairchild Semiconductor Corporation | (110)-oriented p-channel trench MOSFET having high-K gate dielectric |
| JP2010067930A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7928534B2 (en) * | 2008-10-09 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
| US8736050B2 (en) * | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| US8759949B2 (en) * | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
| US8278187B2 (en) * | 2009-06-24 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments |
| KR20120032487A (ko) * | 2009-06-24 | 2012-04-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법 |
| US8158489B2 (en) * | 2009-06-26 | 2012-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of TSV backside interconnects by modifying carrier wafers |
| SG178061A1 (en) * | 2009-08-25 | 2012-03-29 | Semiconductor Energy Lab | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate |
| US8318588B2 (en) * | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| WO2011043178A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
| JP5643509B2 (ja) * | 2009-12-28 | 2014-12-17 | 信越化学工業株式会社 | 応力を低減したｓｏｓ基板の製造方法 |
| JP2011198962A (ja) * | 2010-03-18 | 2011-10-06 | Toshiba Corp | 半導体発光素子の製造方法 |
| US8174124B2 (en) | 2010-04-08 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy pattern in wafer backside routing |
| JP5601071B2 (ja) * | 2010-07-30 | 2014-10-08 | トヨタ自動車株式会社 | 保護テープの剥離方法 |
| KR20120020526A (ko) * | 2010-08-30 | 2012-03-08 | 삼성전자주식회사 | 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법 |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| CN106783725B (zh) | 2016-12-27 | 2019-09-17 | 上海新傲科技股份有限公司 | 带有绝缘埋层的衬底的制备方法 |
| CN106601615B (zh) * | 2016-12-27 | 2020-05-15 | 上海新傲科技股份有限公司 | 提高键合强度的退火方法 |
| CN107146758B (zh) | 2016-12-27 | 2019-12-13 | 上海新傲科技股份有限公司 | 带有载流子俘获中心的衬底的制备方法 |
| CN106683980B (zh) * | 2016-12-27 | 2019-12-13 | 上海新傲科技股份有限公司 | 带有载流子俘获中心的衬底的制备方法 |
| JP6686962B2 (ja) * | 2017-04-25 | 2020-04-22 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP6834816B2 (ja) * | 2017-07-10 | 2021-02-24 | 株式会社Sumco | シリコンウェーハの加工方法 |
| CN109830617A (zh) * | 2019-01-14 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | 贴合设备 |
| KR20220058042A (ko) | 2020-10-30 | 2022-05-09 | 삼성전자주식회사 | 반도체 웨이퍼 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590117A (ja) * | 1991-09-27 | 1993-04-09 | Toshiba Corp | 単結晶薄膜半導体装置 |
| JPH07335511A (ja) * | 1994-06-13 | 1995-12-22 | Nippon Telegr & Teleph Corp <Ntt> | 張り合わせウエハ |
| JP2000331899A (ja) * | 1999-05-21 | 2000-11-30 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL171309C (nl) * | 1970-03-02 | 1983-03-01 | Hitachi Ltd | Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium. |
| TW211621B (ja) * | 1991-07-31 | 1993-08-21 | Canon Kk | |
| JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
| JPH05340828A (ja) * | 1992-05-18 | 1993-12-24 | Fujikura Ltd | 半導体圧力センサ |
| DE69728022T2 (de) * | 1996-12-18 | 2004-08-12 | Canon K.K. | Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht |
| JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| US6846718B1 (en) * | 1999-10-14 | 2005-01-25 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI wafer and SOI wafer |
| EP1187216B1 (en) * | 1999-12-24 | 2018-04-04 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
| EP1453096B1 (en) * | 2001-12-04 | 2017-02-22 | Shin-Etsu Handotai Co., Ltd. | Method for producing a bonded wafer |
-
2002
- 2002-11-25 EP EP02783616.2A patent/EP1453096B1/en not_active Expired - Lifetime
- 2002-11-25 CN CNB028242955A patent/CN100403543C/zh not_active Expired - Lifetime
- 2002-11-25 WO PCT/JP2002/012277 patent/WO2003049189A1/ja active Application Filing
- 2002-11-25 JP JP2003550285A patent/JPWO2003049189A1/ja active Pending
- 2002-11-25 US US10/496,379 patent/US7052974B2/en not_active Expired - Lifetime
- 2002-11-25 KR KR1020047008428A patent/KR20050044643A/ko active Search and Examination
- 2002-11-29 TW TW091134820A patent/TWI290735B/zh not_active IP Right Cessation
-
2005
- 2005-12-15 US US11/300,503 patent/US7315064B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590117A (ja) * | 1991-09-27 | 1993-04-09 | Toshiba Corp | 単結晶薄膜半導体装置 |
| JPH07335511A (ja) * | 1994-06-13 | 1995-12-22 | Nippon Telegr & Teleph Corp <Ntt> | 張り合わせウエハ |
| JP2000331899A (ja) * | 1999-05-21 | 2000-11-30 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ |
Non-Patent Citations (2)
| Title |
|---|
| JPN5004004647, ＳＨＩＮ−ＩＣＨＩ ＴＡＫＡＧＩ, ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ, 199412, Ｖ４１ Ｎ１２, Ｐ２３６３−２３６８ * |
| JPN5004004648, ＴＡＴＳＵＦＵＭＩ ＨＡＭＡＤＡ, ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ, 200109, Ｖ２２ Ｎ９, Ｐ４２３−４２５ * |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200300969A (en) | 2003-06-16 |
| TWI290735B (en) | 2007-12-01 |
| US7052974B2 (en) | 2006-05-30 |
| EP1453096A4 (en) | 2009-10-28 |
| US20060099791A1 (en) | 2006-05-11 |
| EP1453096B1 (en) | 2017-02-22 |
| CN1599958A (zh) | 2005-03-23 |
| US20050003648A1 (en) | 2005-01-06 |
| WO2003049189A1 (fr) | 2003-06-12 |
| US7315064B2 (en) | 2008-01-01 |
| CN100403543C (zh) | 2008-07-16 |
| KR20050044643A (ko) | 2005-05-12 |
| EP1453096A1 (en) | 2004-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2003049189A1 (ja) | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 | |
| WO2009116227A1 (ja) | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 | |
| JP5532680B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| US20090032873A1 (en) | Ultra thin single crystalline semiconductor TFT and process for making same | |
| US9824891B1 (en) | Method of manufacturing the thin film | |
| JP2000331899A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP2002184960A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP6174756B2 (ja) | Ｓｏｉ基板の製造方法 | |
| WO2014005379A1 (zh) | 一种goi晶片结构的制备方法 | |
| CN102832160A (zh) | 一种soi硅片的制备方法 | |
| CN116613058A (zh) | 一种复合基底、复合薄膜及其制备方法 | |
| WO2007072624A1 (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JPH11330438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JP4239676B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP5339785B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2005072043A (ja) | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4609026B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US20070090491A1 (en) | Semiconductor structure with silicon on insulator | |
| TWI786782B (zh) | 製造絕緣體上矽晶片的方法 | |
| JP2013055184A (ja) | 貼り合わせウェーハの製造方法 | |
| US20040195622A1 (en) | Semiconductor structure with silicon on insulator | |
| US20140199823A1 (en) | Method for manufacturing semiconductor device | |
| CN117116759A (zh) | 一种衬底外延层表面寄生电导效应的方法 | |
| JP2007207874A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080829 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |