JP5498670B2 - 半導体基板の作製方法 - Google Patents

半導体基板の作製方法 Download PDF

Info

Publication number
JP5498670B2
JP5498670B2 JP2008175555A JP2008175555A JP5498670B2 JP 5498670 B2 JP5498670 B2 JP 5498670B2 JP 2008175555 A JP2008175555 A JP 2008175555A JP 2008175555 A JP2008175555 A JP 2008175555A JP 5498670 B2 JP5498670 B2 JP 5498670B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
substrate
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008175555A
Other languages
English (en)
Other versions
JP2009044136A (ja
JP2009044136A5 (ja
Inventor
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008175555A priority Critical patent/JP5498670B2/ja
Publication of JP2009044136A publication Critical patent/JP2009044136A/ja
Publication of JP2009044136A5 publication Critical patent/JP2009044136A5/ja
Application granted granted Critical
Publication of JP5498670B2 publication Critical patent/JP5498670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/3143Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/66772Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851Division of substrate

Description

本発明は、半導体基板の作製方法に関する。特に、ガラス等の絶縁表面を有する基板に単結晶の半導体層を接合させた半導体基板の作製方法に関する。さらには、その半導体基板を用いた薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
また、単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハに代わり、絶縁層の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータと呼ばれる半導体基板(SOI基板)が開発されており、マイクロプロセッサなどを製造する際の基板として普及しつつある。これは、SOI基板を使った集積回路はトランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させ、低消費電力化を図るものとして注目されているからである。
SOI基板を製造する方法としては、水素イオン注入剥離法が知られている(例えば、特許文献1参照)。水素イオン注入剥離法とは、表面を熱酸化したシリコンウエハに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成した後、熱酸化膜を介して別のシリコンウエハに表面を密着させて、その微小気泡層を劈開面として劈開することで、別のシリコンウエハに薄いシリコン層(SOI層)を接合する方法である。さらにSOI層を分離する熱処理を行うことに加え、酸化性雰囲気下での熱処理によりSOI層に酸化膜を形成した後にその酸化膜を除去し、次に1000〜1300℃の還元性雰囲気下で熱処理を行って接合強度を高める必要があるとされている。
一方、ガラスなどの絶縁基板にSOI層を形成しようとする試みもなされている。ガラス基板上にSOI層を形成したSOI基板の一例として、水素イオン注入剥離法を用いて、コーティング膜を有するガラス基板上に薄い単結晶シリコン層を形成したものが知られている(特許文献2参照)。この場合にも、単結晶シリコン片に水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、ガラス基板と単結晶シリコン片を貼り合わせ後に、微小気泡層を劈開面として単結晶シリコン片を分離することで、ガラス基板上に薄い単結晶シリコン層(SOI層)を形成している。
米国特許第6372609号 米国特許第7119365号
ガラス基板は矩形形状であり、1990年初頭における第1世代の300×400mmから、2000年には第4世代となり680×880mm若しくは730×920mmへと大型化している。
一方、半導体基板は、CZ法(チョクラルスキ法)を用いて直径20cm〜30cmのインゴットを形成し、ダイヤモンドブレードなどで0.5mm〜1.5mm程度にスライスし、1枚の円形のウエハとする工程で作製され、ウエハサイズは限られていると言える。
したがって、半導体基板よりも大きいガラス基板を用いてアクティブマトリクス型の表示装置を作製する場合、1枚のガラス基板に対して複数枚の半導体基板を用いることになるが、その際、水素イオン注入剥離法では、複数の単結晶半導体層を隙間無くガラス基板上に形成するのが困難であるという課題があった。半導体基板の端面には、欠けやひび割れを防ぐために面取り部分があり、この面取り部分では半導体基板がガラス基板に密着しないので、ガラス基板上に単結晶半導体層はできない。また、イオンドーピング時や薄膜形成時には半導体基板の端部を治具で固定するため、半導体基板表面の端部にはイオンドーピングや薄膜形成できない部分がある。そのため、その部分は単結晶半導体層を分離できず、ガラス基板上に単結晶半導体層はできない。
面取り部分や治具で固定する部分は通常数ミリ程あるので、複数の単結晶半導体層の間には少なくとも数ミリの間隔があいてしまうことになる。一般に、40インチのハイビジョンテレビの場合、200〜300μm程度まで間隔を狭める必要がある。
本発明は上記課題に鑑み、複数の単結晶半導体基板に水素を添加して、複数の単結晶半導体基板それぞれに脆化層を形成し、複数の単結晶半導体基板それぞれを第1の基板上に並べて、複数の単結晶半導体基板それぞれと第1の基板とを接合させ、加熱処理することにより、脆化層から、複数の単結晶半導体基板それぞれの一部を分離させて、第1の基板上に複数の単結晶半導体層を形成し、複数の単結晶半導体層それぞれごとに、第1の基板を分断して複数の単結晶半導体片を形成し、複数の単結晶半導体片それぞれは第1の基板片を有し、複数の単結晶半導体片それぞれに支持基板を接着し、複数の単結晶半導体片それぞれから、第1の基板片を分離し、複数の単結晶半導体片それぞれを、絶縁表面を有する第2の基板上に並べて、複数の単結晶半導体片それぞれと第2の基板とを接合させ、複数の単結晶半導体片それぞれから、支持基板を除去することを特徴としている。
また、複数の単結晶半導体基板に水素を添加して、複数の単結晶半導体基板それぞれに脆化層を形成し、第1の基板に分離層を形成し、複数の単結晶半導体基板それぞれを第1の基板上に並べて、複数の単結晶半導体基板それぞれと第1の基板とを分離層を介して接合させ、加熱処理することにより、脆化層から、複数の単結晶半導体基板それぞれの一部を分離させて、第1の基板上に分離層を介して複数の単結晶半導体層を形成し、複数の単結晶半導体層上に絶縁層を形成し、複数の単結晶半導体層それぞれごとに、第1の基板、分離層および絶縁層を分断して複数の単結晶半導体片を形成し、複数の単結晶半導体片それぞれは第1の基板片、分離層片および絶縁層片を有し、複数の単結晶半導体片それぞれに支持基板を接着し、複数の単結晶半導体片それぞれから、第1の基板片を、分離層片により分離し、複数の単結晶半導体片それぞれを、絶縁表面を有する第2の基板上に並べて、複数の単結晶半導体片それぞれと第2の基板とを接合させ、複数の単結晶半導体片それぞれから、支持基板を除去することを特徴としている。
また、複数の単結晶半導体基板に水素を添加して、複数の単結晶半導体基板それぞれに脆化層を形成し、複数の単結晶半導体基板それぞれを第1の基板上に並べて、複数の単結晶半導体基板それぞれと第1の基板とを接合させ、加熱処理することにより、脆化層から、複数の単結晶半導体基板それぞれの一部を分離させて、第1の基板上に複数の単結晶半導体層を形成し、複数の単結晶半導体層それぞれごとに、第1の基板を分断して複数の単結晶半導体片を形成し、複数の単結晶半導体片それぞれは第1の基板片を有し、複数の単結晶半導体片それぞれを、絶縁表面を有する第2の基板上に並べて、複数の単結晶半導体片それぞれと第2の基板とを接合させ、複数の単結晶半導体片それぞれから、第1の基板片を分離することを特徴としている。
また、複数の単結晶半導体基板に水素を添加して、複数の単結晶半導体基板それぞれに脆化層を形成し、第1の基板に分離層を形成し、複数の単結晶半導体基板それぞれを第1の基板上に並べて、複数の単結晶半導体基板それぞれと第1の基板とを分離層を介して接合させ、加熱処理することにより、脆化層から、複数の単結晶半導体基板それぞれの一部を分離させて、第1の基板上に分離層を介して複数の単結晶半導体層を形成し、複数の単結晶半導体層上に絶縁層を形成し、複数の単結晶半導体層それぞれごとに、第1の基板、分離層および絶縁層を分断して複数の単結晶半導体片を形成し、複数の単結晶半導体片それぞれは第1の基板片、分離層片および絶縁層片を有し、複数の単結晶半導体片それぞれを、絶縁表面を有する第2の基板上に並べて、複数の単結晶半導体片それぞれと第2の基板とを接合させ、複数の単結晶半導体片それぞれから、第1の基板片を分離層片により分離することを特徴としている。
本発明は、大判ガラス基板上に、複数の単結晶半導体層を転載により形成するので、複数の単結晶半導体層を接する状態で並べることができ、大面積に一様な単結晶半導体層を形成することができる。ここで、接する状態とは、接するかまたは数百μm以下(好ましくは300μm以下)の隙間を持って並べてられている状態を意味する。
なお、本明細書において大判ガラス基板とは、半導体基板よりも大きいガラス基板である。
以下に本発明の実施の形態を、図面を用いて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
図1は、本実施の形態における半導体基板を示す図である。図1(A)は平面図であり、図1(B)はA−A’断面における断面図である。本実施の形態における半導体基板は、図1に示すように、大判ガラス基板250の上に複数の矩形状の単結晶半導体層105が接する状態(隙間があっても数百μm以下、好ましくは300μm以下)で並べて形成されている。
大判ガラス基板250と単結晶半導体層105の間には必要に応じて、ガラスからの不純物の拡散を防ぐための膜や、密着性を確保するための膜を形成してもよい。図1においては、単結晶半導体層105の下に、酸化窒化シリコン膜101、窒化酸化シリコン膜102、接合層104および酸化シリコン膜203が形成されており、酸化シリコン膜203と大判ガラス基板250とは、接着剤251で接着されている例を示す。
なお、図1では、1枚の大判ガラス基板250上に6枚の単結晶半導体層105が形成されているが、これに限定されるものではない。また、単結晶半導体層105は矩形に限らず、他の形状でもよい。
このように、大判ガラス基板上に、複数の単結晶半導体層を接する状態で並べて形成しているので、大面積に一様な単結晶半導体層を得ることができ、例えば、大面積の液晶ディスプレイや有機ELディスプレイに適用可能である。
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)および水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合に、濃度範囲として酸素が50〜70原子%、窒素が0.5〜15原子%、シリコンが25〜35原子%、水素が0.1〜10原子%の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、RBSおよびHFSを用いて測定した場合に、濃度範囲として酸素が5〜30原子%、窒素が20〜55原子%、シリコンが25〜35原子%、水素が10〜30原子%の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子%としたとき、窒素、酸素、シリコンおよび水素の含有比率が上記の範囲内に含まれるものとする。
次に、本実施の形態における半導体基板の作製方法を説明する。図2〜図5は、本実施の形態における半導体装置の作製工程を示す断面図である。
まず、図2(A)に示すように、シリコンウエハ100上に酸化窒化シリコン膜101を成膜する。酸化窒化シリコン膜101の膜厚は実施者が適宜決定すればよいが、10〜500nm(好ましくは10〜150nm)とすればよい。酸化窒化シリコン膜101は後にSOI基板の絶縁層の一部として機能する。なお、酸化窒化シリコン膜101はプラズマCVD法や低圧CVD法などのCVD(化学気相成長)法、スパッタ法などの方法を用いて形成することができる。なお、酸素を含むガス雰囲気下でのプラズマ放電により生成された酸素ラジカル(OHラジカルを含む場合もある)によってシリコンウエハ100の表面を処理し、窒素を含むガス雰囲気下でのプラズマ放電により生成された窒素ラジカル(NHラジカルを含む場合もある)によってシリコンウエハ100の表面を処理することにより、シリコンウエハ100上に酸化窒化シリコン膜101を形成することもできる。酸化窒化シリコン膜101を形成することにより、後にガラス基板と接合する際の接合強度を強めることができる。なお、接合強度に問題ない場合は、酸化窒化シリコン膜101は設けなくてもよい。
続いて、酸化窒化シリコン膜101の上に窒化酸化シリコン膜102を成膜する。これにより、ガラス基板からのナトリウム等の不純物の混入を防ぐことができる。窒化酸化シリコン膜102の膜厚は実施者が適宜決定すればよいが、10〜500nm(好ましくは10〜200nm)とすればよい。窒化酸化シリコン膜102も後にSOI基板の絶縁層の一部として機能する。なお、窒化酸化シリコン膜102はプラズマCVD法や低圧CVD法などのCVD法、スパッタ法などの方法を用いて形成することができる。不純物の混入を防ぐため、酸化窒化シリコン膜101と窒化酸化シリコン膜102は、大気に触れることなく連続的に積層させることが好ましい。窒化酸化シリコン膜102は、必要に応じて適宜設ければよく、形成しなくてもよい。また、酸化窒化シリコン膜101の上に窒化酸化シリコン膜102を形成する例を示したが、逆でもよい。さらに、酸化窒化シリコン膜101と窒化酸化シリコン膜102との間に窒化シリコン膜を設けてもよい。
上記のように、シリコンウエハ100上に酸化窒化シリコン膜101および窒化酸化シリコン膜102を形成する際、シリコンウエハ100の端部には面取り部分があり、さらには、治具で固定するためにシリコンウエハ100表面の端部には、膜を形成できない部分がある。
続いて図2(B)に示すように、シリコンウエハ100に水素を1.0×1016〜3.0×1016ions/cm程度のドーズ量でイオンドーピング装置を用いてドーピングして、脆化層103を形成する。イオン注入装置ではなくイオンドーピング装置を用いることで、基板を走査することなく一度に面状に水素をドープすることができ、タクトアップすることができる。なお、シリコンウエハ100の端部には面取り部分があり、さらには、治具で固定するため、シリコンウエハ100表面の端部には、イオンドーピングできない部分がある。
次に図2(C)に示すように、接合層104を形成する。接合層104としては、酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン等のシリコン含有化合物を用いることができる。また、接合層104としてシリコンウエハ100を高温で加熱処理して形成した熱酸化層や、ケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水でシリコンウエハ100表面を処理することで形成することができる。ケミカルオキサイドはシリコンウエハ100表面の平坦性を反映して形成されるので好ましい。なおシリコンウエハ100の端部には面取り部分があり、さらには、治具で固定するためにシリコンウエハ100表面の端部には、膜を形成できない部分がある。
次に図3(A)に示すように、ダミー基板となるガラス基板200上に酸化窒化シリコン膜201を、プラズマCVD装置を用いて50〜100nmの膜厚で成膜する。その上にタングステン膜202を、スパッタリング装置を用いて20〜50nmの膜厚で成膜する。さらにその上に酸化シリコン膜203を、スパッタリング装置を用いて成膜する。このときタングステン膜202と酸化シリコン膜203の間には酸化タングステン膜204が形成される。
ここで図3(B)に示すように、ガラス基板200上にシリコンウエハ100を並べ、ガラス基板200の酸化シリコン膜203側の面とシリコンウエハ100の接合層104側の面の膜面同士の貼り合わせを行い、続いて図3(C)に示すように、600℃で1時間から2時間の熱処理をしてシリコン層の分離を行う。この時、ガラス基板200に残存する単結晶半導体層105の膜厚は、図2(B)で示した工程で形成される脆化層103の深さに依存する。つまり水素イオンドーピングにより添加された水素の深さを調節することにより、例えば約100nm程度の厚さに制御することができる。
なお、上記のようにシリコンウエハ100の端部には面取り部分がある等の理由により、接合層104等を成膜していない部分があり、少なくともその部分はガラス基板200と密着しないので、実際にガラス基板200上に残存する単結晶半導体層105の面積はシリコンウエハ100より小さいサイズとなる。
次に図3(D)に示すように、同様の工程でガラス基板200上に、複数の単結晶半導体層105を形成する。その際には、先に貼り合わせを行った単結晶半導体層105との境目は数mmから数cm程度の間をあける。
次に、以上のようにして作製した単結晶半導体層105からガラス基板200を分離する。
まず図4(A)に示すように、ガラス基板200上の単結晶半導体層105の上に保護膜301を形成する。保護膜301には、酸化窒化シリコンや酸化シリコンを用いることができる。続いて、380〜410℃、例えば400℃で加熱処理を行うことにより、酸化タングステン膜204を結晶状態とする。
そして図4(B)に示すように、ガラス基板200を分断して矩形の単結晶半導体片106を形成する。分断は、ダイサーを用いる等、公知の方法で行うことができる。
次に、分離を簡便に行うため、支持基板302を用いる。例えば図4(C)に示すように、支持基板302をガラス基板200上の保護膜301に接着剤303により接着する。支持基板302には、石英基板を用いることができる。なお、支持基板302は、保護膜301上のみならず、ガラス基板200側にそれぞれ設けてもよい。
次に、分離が開始されるきっかけとなるような、密着性の低下した部分を形成するとよい。例えば、基板の端面から分離が行われる領域にカッター等で傷を付けるとよい。このような工程後、結晶化された酸化タングステン膜204の層内、または酸化タングステン膜204とタングステン膜202との界面あるいは酸化タングステン膜204と酸化シリコン膜203との界面から分離が生じ、図4(D)に示すようにガラス基板200を分離することができる。
分離手段には、物理的手段または化学的手段を用いることができる。物理的手段としてはガラス基板200や支持基板302に力を加えればよい。化学的手段としては、分離層である酸化タングステン膜204とは反応するが、その他の領域とは反応しないエッチング剤を用いればよい。エッチング剤には気体または液体がある。
ガラス基板200を分離すると、酸化タングステン膜204が残留している場合がある。酸化タングステン膜204が残留している場合は、エッチング等により除去してもよい。このとき、さらにスパッタ装置で成膜した酸化シリコン膜203を除去してもよい。残留物や酸化物を除去した後に大判ガラス基板250へ転載することにより、より接着性が向上する。
次に図5(A)に示すように、大判ガラス基板250上に単結晶半導体片106を並べ、大判ガラス基板250に接着剤251を用いて、単結晶半導体片106を転載し、接着する。その際接着剤251としては、紫外線硬化樹脂、具体的にはエポキシ樹脂系接着剤あるいは樹脂添加剤等の接着剤を用いることができる。なお、転載とは、ある基板へ形成された素子(形成途中の素子を含む)を別の基板へ移すことをいう。
続いて図5(B)に示すように、支持基板302を剥離する。このような剥離する必要がある支持基板302への接着に用いる接着剤303としては、簡便に剥離可能な接着剤、例えば紫外線により剥離する紫外線剥離型、熱により剥離する熱剥離型あるいは水により溶解する水溶性の接着剤等を接着剤として使用するとよい。
同様に図5(C)に示すように、ダミー基板であるガラス基板200を分離した複数の単結晶半導体片106を大判ガラス基板250に転載する。このとき複数の単結晶半導体片106は接する状態に並べて大判ガラス基板250上に接着する。ここで、接する状態とは、接するかまたは数百μm以下(好ましくは300μm以下)の隙間を持って並べることを意味する。全ての単結晶半導体片106の大判ガラス基板250への転載が終了したら、図5(D)に示すように、保護膜301を除去する。
その後は、単結晶半導体層105を所望のパターンに加工し、その上にゲート電極を形成する等、公知の工程で薄膜トランジスタ等の半導体素子を形成することができる。このようにして作製した薄膜トランジスタ等を用いて、公知の方法で大画面の液晶ディスプレイまたは有機ELディスプレイ等の半導体装置を作製することができる。
以上の作製工程により、大判ガラス基板上に、複数の単結晶半導体層を転載により形成するので、複数の単結晶半導体層を接する状態で並べることができ、大面積に一様な単結晶半導体層を形成することができる。
次に、以上説明した本実施の形態における半導体基板の作製方法とは異なる作製方法について説明する。上記の半導体基板の作製方法の工程のうち、図2、図3を用いて説明した部分は同様なので、説明を省略する。それ以降の工程について図6、図7および図8を用いて説明する。
図3(D)に示すように、ダミー基板となるガラス基板200上に、数mmから数cm程度の間を空けて複数の単結晶半導体層105を形成した後、図6(A)に示すように、ガラス基板200および単結晶半導体層105の上に窒化シリコン膜601を、プラズマCVD装置を用いて50〜100nmの膜厚で成膜する。次に図6(B)に示すように、フォトリソグラフィ技術を用いて島状半導体層となる部分の窒化シリコン膜601および単結晶半導体層105を残してエッチングをする。続いて図6(C)に示すように、島状半導体層の単結晶半導体層105上の窒化シリコン膜601を除去した後、薄膜トランジスタのゲート絶縁膜となる酸化窒化シリコン膜602を、プラズマCVD装置を用いて成膜する。
なお、窒化シリコン膜601は島状半導体層となる結晶半導体層105をレジストによる汚染から守るために設けたものであり、窒化シリコン膜に限定しない。
次に、ガラス基板200の分離を行う。まず図7(A)に示すように、ガラス基板200を分断することにより矩形の単結晶半導体片106を形成する。分断は、ダイサーを用いる等、公知の方法で行うことができる。
次に、分離を簡便に行うため、支持基板を用いる。例えば図7(B)に示すように、支持基板701をガラス基板200上の酸化窒化シリコン膜602の上に接着剤702により接着する。支持基板701には、石英基板を用いることができる。なお、支持基板701は、酸化窒化シリコン膜602上のみならず、ガラス基板200側にそれぞれ設けてもよい。
次に、分離が開始されるきっかけとなるような、密着性の低下した部分を形成するとよい。例えば、基板の端面から分離が行われる領域にカッター等で傷を付けるとよい。このような工程後、結晶化された酸化タングステン膜204の層内、または酸化タングステン膜204とタングステン膜202との界面あるいは酸化タングステン膜204と酸化シリコン膜203との界面から分離が生じ、図7(C)に示すようにガラス基板200を分離することができる。
分離手段には、物理的手段または化学的手段を用いることができる。物理的手段としてはガラス基板200や支持基板701に力を加えればよい。化学的手段としては、分離層である酸化タングステン膜204とは反応するが、その他の領域とは反応しないエッチング剤を用いればよい。エッチング剤には気体または液体がある。
ガラス基板200を分離すると、酸化タングステン膜204が残留している場合がある。酸化タングステン膜204が残留している場合は、エッチング等により除去してもよい。このとき、さらにスパッタ装置で成膜した酸化シリコン膜203を除去してもよい。残留物や酸化物を除去した後に大判ガラス基板250へ転載することにより、より接着性が向上する。
次に図8(A)に示すように大判ガラス基板250に接着剤251を用いて、単結晶半導体片106を転載し、接着する。その際接着剤としては、紫外線硬化樹脂、具体的にはエポキシ樹脂系接着剤あるいは樹脂添加剤等の接着剤を用いることができる。なお、転載とは、ある基板へ形成された素子(形成途中の素子を含む)を別の基板へ移すことをいう。
続いて図8(B)に示すように、支持基板701を剥離する。このような剥離する必要がある支持基板701への接着に用いる接着剤702としては、簡便に剥離可能な接着剤、例えば紫外線により剥離する紫外線剥離型、熱により剥離する熱剥離型あるいは水により溶解する水溶性の接着剤等を接着剤として使用するとよい。
同様に図8(C)に示すように、複数の単結晶半導体片106を大判ガラス基板250に転載する。このとき複数の単結晶半導体片106は接する状態に並べて大判ガラス基板250上に接着する。ここで、接する状態とは、接するかまたは数百μm以下(好ましくは300μm以下)の隙間を持って並べて接着することを意味する。
その後は、公知の工程で薄膜トランジスタ等の半導体素子を形成することができる。このようにして作製した薄膜トランジスタ等を用いて、公知の方法で大画面の液晶ディスプレイまたは有機ELディスプレイ等の半導体装置を作製することができる。
以上の作製工程により、大判ガラス基板上に、複数の単結晶半導体層を転載により形成するので、複数の単結晶半導体層を接する状態で並べることができ、大面積に一様な単結晶半導体層を形成することができる。
(実施の形態2)
本実施の形態では、実施の形態1で説明した半導体基板の作製方法とは異なり、支持基板を用いることなく大判ガラス基板上に複数の単結晶半導体膜を転載する方法について説明する。図9〜図11は、本実施の形態における半導体装置の作製工程を示す断面図である。
まず、図9(A)に示すように、シリコンウエハ100に脆化層103と接合層104を形成する。
次に、図9(B)に示すように、ガラス基板200上にシリコンウエハ100を並べ、酸化窒化シリコン膜201、タングステン膜202、酸化タングステン膜204および酸化シリコン膜203を形成したダミー基板となるガラス基板200の酸化シリコン膜203側の面と、シリコンウエハ100の接合層104側の面の膜面同士の貼り合わせを行う。
続いて、図9(C)に示すように、600℃で1時間から2時間の熱処理をしてシリコン層の分離を行う。この時、ガラス基板200に残存する単結晶半導体層105の膜厚は、図9(A)で示した工程で形成される脆化層103の深さに依存する。
さらに、図9(D)に示すように、同様の工程で、ガラス基板200上に複数の単結晶半導体層105を形成する。その際、先に貼り合わせを行った単結晶半導体層105との境目は数mmから数cm程度の間をあける。
次に、以上のようにして作製した単結晶半導体層105から、ガラス基板200を分離する。
まず、図10(A)に示すように、ガラス基板200上の単結晶半導体層105の上に保護膜301を形成する。保護膜301には、酸化窒化シリコンや酸化シリコンを用いることができる。続いて、380〜410℃、例えば400℃で加熱処理を行うことにより、酸化タングステン膜204を結晶状態とする。
そして、図10(B)に示すように、ガラス基板200を分断して矩形の単結晶半導体片106を形成する。分断は、ダイサーを用いる等、公知の方法で行うことができる。
単結晶半導体片106を形成した後、図11(A)に示すように、大判ガラス基板250上に単結晶半導体片106を並べ、大判ガラス基板250をガラス基板200上の保護膜301に接着剤251により接着する。その際、接着剤251としては、紫外線硬化樹脂、具体的にはエポキシ樹脂系接着剤あるいは樹脂添加剤等の接着剤を用いることができる。また、保護膜301の平坦性が十分であれば、接着剤251を用いずに、大判ガラス基板250をガラス基板200上の保護膜301に直接貼り合わせてもよい。さらに、大判ガラス基板250には酸化窒化シリコン膜や窒化酸化シリコン膜等を形成しておいてもよい。
次に、分離が開始されるきっかけとなるような、密着性の低下した部分を形成するとよい。例えば、基板の端面から分離が行われる領域にカッター等で傷を付けるとよい。このような工程後、結晶化された酸化タングステン膜204の層内、または酸化タングステン膜204とタングステン膜202との界面あるいは酸化タングステン膜204と酸化シリコン膜203との界面から分離が生じ、図11(B)に示すようにガラス基板200を分離することができる。
分離手段には、物理的手段または化学的手段を用いることができる。物理的手段としてはガラス基板200に力を加えればよい。化学的手段としては、分離層である酸化タングステン膜204とは反応するが、その他の領域とは反応しないエッチング剤を用いればよい。エッチング剤には気体または液体がある。
同様に図11(C)に示すように、ダミー基板であるガラス基板200を分離した複数の単結晶半導体片106を大判ガラス基板250に転載する。このとき複数の単結晶半導体片106は接する状態に並べて大判ガラス基板250上に接着する。ここで、接する状態とは、接するかまたは数百μm以下(好ましくは300μm以下)の隙間を持って並べることを意味する。全ての単結晶半導体片106の大判ガラス基板250への転載が終了したら、図11(D)に示すように、酸化シリコン膜203および接合層104をエッチング等により除去し、単結晶半導体層105の表面を露呈させる。
その後は、単結晶半導体層105を所望のパターンに加工し、その上にゲート電極を形成する等、公知の工程で薄膜トランジスタ等の半導体素子を形成することができる。このようにして作製した薄膜トランジスタ等を用いて、公知の方法で大画面の液晶ディスプレイまたは有機ELディスプレイ等の半導体装置を作製することができる。
以上の作製工程により、大判ガラス基板上に、複数の単結晶半導体層を転載により形成するので、複数の単結晶半導体層を接する状態で並べることができ、大面積に一様な単結晶半導体層を形成することができる。
(実施の形態3)
本実施の形態では、実施の形態1または2で作製される大判ガラス基板上に形成された複数の単結晶半導体層を用いて半導体装置を作製する一例について示す。
本発明を適用して発光素子を有する半導体装置を形成することができるが、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。本実施の形態では、下面放射型、両面放射型、上面放射型の高性能および高信頼性を付与された半導体装置として表示機能を有する半導体装置(表示装置、発光装置ともいう)を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図12および図13を用いて説明する。
図12は、本実施の形態における半導体装置の構成を示しており、図12(A)は半導体装置の平面図、図12(B)は図12(A)における線E−Fの断面図である。図12(A)には、FPC694の貼り付け部である外部端子接続領域632、支持基板600、封止基板695、シール材692、接続領域655、周辺駆動回路領域634、画素領域636が示されている。図12(B)に示すように、外部端子接続領域632には、外部端子と接続する端子電極層678が設けられている。また、FPC694は異方性導電層696および電極層685を介して端子電極層678と接続する。ここで、電極層685は画素電極層630と同じ工程で形成される。なお、接続領域655とは、第2の電極層689が下層の配線と接続されている領域である。
まず、実施の形態1または2にしたがって、ガラス基板である支持基板600上に島状の単結晶半導体層および島状の単結晶半導体層を覆うゲート絶縁膜607を形成する。なお、詳細な方法は、実施の形態1または2に記載してあるため、ここでは省略し、簡略に示すこととする。
ゲート絶縁膜607はプラズマCVD法またはスパッタリング法などを用い、厚さを10〜150nmとして珪素を含む絶縁膜で形成する。ゲート絶縁膜607としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物または窒化物等の材料で形成すればよく、積層でも単層でもよい。例えば、ゲート絶縁膜607は窒化珪素膜、酸化珪素膜、窒化珪素膜の3層の積層、酸化窒化珪素膜の単層、2層からなる積層でもよい。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。さらに単結晶半導体層とゲート絶縁膜607の間に、膜厚1〜100nm、好ましくは1〜10nm、さらに好ましくは2〜5nmである薄い酸化珪素膜を形成してもよい。薄い酸化珪素膜は、GRTA法、LRTA法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで形成することができる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させるとよい。
次いで、ゲート絶縁膜607上にゲート電極層や接続電極として用いる、膜厚20〜100nmの第1の導電膜608と、膜厚100〜400nmの第2の導電膜609とを積層して形成する。第1の導電膜608および第2の導電膜609は、スパッタリング法、蒸着法、CVD法等の手法により形成することができる。第1の導電膜608および第2の導電膜609はタンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジム(Nd)から選ばれた元素、または前記元素を主成分とする合金もしくは化合物で形成すればよい。また、第1の導電膜608および第2の導電膜609としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金で形成した膜を用いてもよい。また、2層構造に限定されず、例えば、第1の導電膜608として膜厚50nmのタングステン膜、第2の導電膜609として膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、第3の導電膜として膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜608のタングステン膜に代えて窒化タングステン膜を用いてもよいし、第2の導電膜609のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金(Al−Ti)膜を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、導電膜は単層構造であってもよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、第1の導電膜608および第2の導電膜609を所望の形状に加工する。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等)を適宜調節することにより、第1の導電膜608および第2の導電膜609を所望のテーパ形状を有するようにエッチングすることができる。なお、エッチング用ガスとしては、塩素、三塩化ホウ素、四塩化珪素もしくは四塩化炭素などを代表とする塩素系ガス、四フッ化炭素、六フッ化硫黄もしくは三フッ化窒素などを代表とするフッ素系ガスまたは酸素を適宜用いることができる。本実施の形態では、四フッ化炭素、塩素、酸素からなるエッチング用ガスを用いて第2の導電膜609のエッチングを行い、連続して四フッ化炭素、塩素からなるエッチング用ガスを用いて第1の導電膜608をエッチングする。
次いで、上述のエッチング加工で用いたレジストからなるマスクと同じマスクを用いて、第2の導電膜609をさらに加工して第1の導電膜608の側面のテーパ角度よりも大きいテーパ角度を有する第2の導電膜609を形成する。本実施の形態では、テーパ形状を有する導電膜を形成するためのエッチング用ガスとして塩素、六フッ化硫黄、酸素を用いる。テーパ形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。こうして、図12に示すような形状、即ち、第1の導電膜608上に第1の導電膜608より幅が狭い第2の導電膜609を有し、第2の導電膜609がテーパ形状を有する電極を形成する。この電極は、島状の単結晶半導体層上に形成されてゲート電極、または他の配線と接続するための接続電極として機能する。
また、ゲート電極の形状は図12に示す形状に限定されず、単層構造でもよいし、サイドウォール構造を側壁に有する電極構造としてもよい。
次に、第2の導電膜609をマスクとして、島状の単結晶半導体層にn型を付与する不純物元素を添加し、第1のn型不純物領域を形成する。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン(ドーピングガスはホスフィンを水素で希釈しており、ガス中のホスフィンの比率は5%)を用いてドーピングを行う。また、本実施の形態では、n型を付与する不純物元素としてリンを用いる。
本実施の形態では、不純物領域がゲート絶縁膜607を介して第1の導電膜608および第2の導電膜609と重なる領域をLov領域と示し、不純物領域がゲート絶縁膜607を介して第1の導電膜608および第2の導電膜609と重ならない領域をLoff領域と示す。図12では、不純物領域がハッチングと白地(または点々のハッチング)で示されているが、これは、白地(または点々のハッチング)部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。
次にpチャネル型TFTとなる島状の単結晶半導体層、および画素部のスイッチング用のTFTとなる島状の単結晶半導体層を覆うレジストからなるマスクを形成する。そして、マスクを介して島状の単結晶半導体層にn型を付与する不純物元素を添加し、第2のn型不純物領域を形成する。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン(ドーピングガスはホスフィンを水素で希釈しており、ガス中のホスフィンの比率は5%)を用いてドーピングを行う。第2のn型不純物領域は、高濃度n型不純物領域であり、TFTのソース、ドレインとして機能する。また、第1の導電膜608を介して島状の単結晶半導体層にn型を付与する不純物元素を添加して形成された、第3のn型不純物領域は低濃度不純物領域であり、LDD(Lightly Doped Drain)領域となる。第3のn型不純物領域はLov領域であり、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。
次に、pチャネル型TFTとなる島状の単結晶半導体層、および画素部のスイッチング用のTFTとなる島状の単結晶半導体層を覆うマスクを除去し、nチャネル型TFTとなる島状の単結晶半導体層を覆うレジストからなるマスクを形成する。そして、マスクを介して島状の単結晶半導体層にp型を付与する不純物元素を添加してp型不純物領域を形成する。本実施の形態では、不純物元素としてボロンを用いるため、不純物元素を含むドーピングガスとしてジボラン(ドーピングガスはジボランを水素で希釈しており、ガス中のジボランの比率は15%)を用いてドーピングを行う。p型不純物領域は高濃度p型不純物領域であり、TFTのソース、ドレインとして機能する。
次に、nチャネル型TFTとなる島状の単結晶半導体層を覆うマスクをOアッシングやレジスト剥離液により除去し、酸化膜も除去する。その後、第1の導電膜608および第2の導電膜609の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成してもよい。サイドウォールは、プラズマCVD法や減圧CVD(LPCVD)法を用いて、珪素を有する絶縁膜により形成することができる。
次いで、不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行ってもよい。なお、活性化と同時にゲート絶縁膜607へのプラズマダメージや、ゲート絶縁膜607と島状の単結晶半導体層との界面へのプラズマダメージを回復することができる。
次いで、第1の導電膜608、第2の導電膜609、およびゲート絶縁膜607を覆う第1の層間絶縁膜を形成する。本実施の形態では、第1の層間絶縁膜は絶縁膜667と絶縁膜668との積層構造とし、膜厚100nmの窒化酸化珪素膜からなる絶縁膜667および膜厚900nmの酸化窒化珪素膜からなる絶縁膜668を、プラズマCVD法を用いて連続的に形成する。絶縁膜667と絶縁膜668は上記材料に限定されるものでなく、スパッタリング法、またはプラズマCVDを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または3層以上の積層構造として用いてもよい。
絶縁膜667、絶縁膜668としては他に窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン、窒素含有炭素膜、その他の無機絶縁性材料で形成した膜を用いることができる。また、絶縁膜667、絶縁膜668としてシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。シロキサンの置換基として、少なくとも水素を含む有機基(例えばアルキル基、アリール基)が用いられる。有機基は、フルオロ基を含んでもよい。また、絶縁膜667、絶縁膜668として有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン、ポリシラザンを用いることができる。塗布法によって形成される平坦性のよい塗布膜を用いてもよい。
次いで、レジストからなるマスクを用いて絶縁膜667、絶縁膜668およびゲート絶縁膜607を選択的にエッチングして、島状の単結晶半導体層、またはゲート電極層に達するコンタクトホール(開口部)を複数形成する。エッチングは、用いる材料の選択比によって、一回のみ行っても複数回行ってもよい。
次いで、開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域またはドレイン領域の一部とそれぞれ電気的に接続する接続電極610を形成する。
接続電極610は、PVD(物理気相成長)法、CVD法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電膜を形成することができる。更にはリフロー法、ダマシン法を用いてもよい。接続電極610は、銀、金、銅、ニッケル、プラチナ、パラジウム、イリジウム、ロジウム、タングステン、アルミニウム、タンタル、モリブデン、カドミウム、亜鉛、鉄、チタン、ジルコニウム、バリウム等の金属、およびシリコン、ゲルマニウム、またはその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としてもよい。本実施の形態では、接続電極610はチタン膜を膜厚60nm形成し、窒化チタン膜を膜厚40nm形成し、アルミニウム膜を膜厚700nm形成し、チタン膜を膜厚200nm形成して積層構造とし、所望な形状に加工している。
以上の工程で周辺駆動回路領域634に、Lov領域にp型不純物領域を有するpチャネル型TFT673、Lov領域にnチャネル型不純物領域を有するnチャネル型TFT674を有し、画素領域636に、Loff領域にn型不純物領域を有するマルチチャネル型のnチャネル型TFT675、pチャネル型TFT677を有するアクティブマトリクス基板を作製することができる。そして、アクティブマトリクス基板は、発光素子690を有する表示装置に用いることができる。
なお、本実施の形態で示したTFTに限らず、トップゲート型(プレーナー型)、ボトムゲート型(逆スタガ型)、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された2つのゲート電極層を有するデュアルゲート型やその他の構造を有するTFTにおいても、本実施の形態で示す半導体装置の作製方法を適用することができる。
次に第2の層間絶縁膜681を形成する。第2の層間絶縁膜681は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン、窒素含有炭素膜、リンガラス、リンボロンガラス、アルミナ膜、ポリシラザン、その他の無機絶縁性材料で形成することができる。また、シロキサン樹脂を用いて第2の層間絶縁膜681を形成してもよい。また、感光性、非感光性どちらかの有機絶縁性材料を用いて第2の層間絶縁膜681を形成してもよく、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテンを用いることができる。
本実施の形態では、層間絶縁膜として、耐熱性および絶縁性が高く、かつ、平坦化率の高いものが要求されるので、第2の層間絶縁膜681の形成方法としては、スピンコート法で代表される塗布法を用いると好ましい。
第2の層間絶縁膜681の形成方法としては、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、CVD法、蒸着法等を採用することができる。液滴吐出法により第2の層間絶縁膜681を形成してもよい。第2の層間絶縁膜681の形成に液滴吐出法を用いた場合には、材料液を節約することができる。また、液滴吐出法のようにマスクを用いることなくパターンが形成できる方法、例えば印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)なども第2の層間絶縁膜681の形成に用いることができる。
次に、画素領域636における第2の層間絶縁層681の一部をエッチングしてpチャネル型トランジスタ677の接続電極610に達する開口部、つまりコンタクトホールを形成する。
次に、接続電極610と電気的に接続する画素電極層630を形成する。画素電極層630は、発光素子690を構成する部材である2つの電極のうち、一方の第1の電極として機能する。画素電極層630は、インジウム錫酸化物、酸化インジウムに酸化亜鉛を混合したインジウム亜鉛酸化物(IZO:indium zinc oxide)、酸化インジウムに酸化珪素を混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、または酸化チタンを含むインジウム錫酸化物を用いて形成することができる。
また、画素電極層630に導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いることができる。導電性組成物は、画素電極層630として薄膜を形成する場合、薄膜におけるシート抵抗が10000Ω/□以下、波長550nmにおける透光率が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ω・cm以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンおよびまたはその誘導体、ポリピロールおよびまたはその誘導体、ポリチオフェンおよびまたはその誘導体、これらの2種以上の共重合体などがあげられる。
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ(3−メチルピロ−ル)、ポリ(3−ブチルピロ−ル)、ポリ(3−オクチルピロ−ル)、ポリ(3−デシルピロ−ル)、ポリ(3,4−ジメチルピロ−ル)、ポリ(3,4−ジブチルピロ−ル)、ポリ(3−ヒドロキシピロ−ル)、ポリ(3−メチル−4−ヒドロキシピロ−ル)、ポリ(3−メトキシピロ−ル)、ポリ(3−エトキシピロ−ル)、ポリ(3−オクトキシピロ−ル)、ポリ(3−カルボキシルピロ−ル)、ポリ(3−メチル−4−カルボキシルピロ−ル)、ポリN−メチルピロール、ポリチオフェン、ポリ(3−メチルチオフェン)、ポリ(3−ブチルチオフェン)、ポリ(3−オクチルチオフェン)、ポリ(3−デシルチオフェン)、ポリ(3−ドデシルチオフェン)、ポリ(3−メトキシチオフェン)、ポリ(3−エトキシチオフェン)、ポリ(3−オクトキシチオフェン)、ポリ(3−カルボキシルチオフェン)、ポリ(3−メチル−4−カルボキシルチオフェン)、ポリ(3,4−エチレンジオキシチオフェン)、ポリアニリン、ポリ(2−メチルアニリン)、ポリ(2−オクチルアニリン)、ポリ(2−イソブチルアニリン)、ポリ(3−イソブチルアニリン)、ポリ(2−アニリンスルホン酸)、ポリ(3−アニリンスルホン酸)等が挙げられる。
上記導電性高分子を、単独で導電性組成物として画素電極層630に使用してもよいし、導電性組成物の膜強度等の膜特性を調整するために有機樹脂を添加して使用してもよい。
有機樹脂としては、導電性高分子と相溶または混合分散可能であれば熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂のいずれでもよい。例えば、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド6、ポリアミド6,6、ポリアミド12、ポリアミド11等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマ−、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコ−ル、ポリビニルエ−テル、ポリビニルブチラ−ル、ポリ酢酸ビニル、ポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノ−ル系樹脂、ポリエ−テル、アクリル系樹脂およびこれらの共重合体等が挙げられる。
さらに、導電性組成物の電気伝導度を調整するために、導電性組成物にアクセプタ性またはドナー性ド−パントをド−ピングすることにより、共役導電性高分子の共役電子の酸化還元電位を変化させてもよい。
アクセプタ性ド−パントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸を挙げることができる。有機カルボン酸および有機スルホン酸としては、前記カルボン酸化合物およびスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げられる。
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、4級アミン化合物等を挙げることができる。
導電性組成物を、水または有機溶剤(アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など)に溶解させて、湿式法により画素電極層630となる薄膜を形成することができる。
導電性組成物を溶解する溶媒としては、特に限定することはなく、上記した導電性高分子および有機樹脂などの高分子樹脂化合物を溶解するものを用いればよく、例えば、水、メタノール、エタノール、プロピレンカーボネート、N‐メチルピロリドン、ジメチルホルムアミド、ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メチルイソブチルケトン、トルエンなどの単独もしくは混合溶剤に溶解すればよい。
導電性組成物は上述のように溶媒に溶解した後、塗布法、コーティング法、液滴吐出法(インクジェット法ともいう)、印刷法等の湿式法を用いて成膜することができる。溶媒の乾燥は、熱処理を行ってもよいし、減圧下で乾燥してもよい。また、有機樹脂が熱硬化性の場合は、さらに加熱処理を行い、光硬化性の場合は、光照射処理を行えばよい。
次いで、画素電極層630の端部を覆う隔壁となる絶縁層686を形成する。
次いで、画素電極層630上に有機化合物を含む層688を蒸着法やインクジェット法などを用いて選択的に形成する。
次いで、有機化合物を含む層688上に第2の電極層689を形成する。第2の電極層689は、発光素子690の第1の電極である画素電極層630と一対の電極を構成し、その間に配置された有機化合物を含む層688を発光させる電極である。
図12の半導体装置において、画素電極層630は、発光素子690より射出する光を透過できるように、透光性を有する導電性材料を用い、一方第2の電極層689は発光素子690より射出する光を反射するように、反射性を有する導電性材料を用いて形成する。第2の電極層689としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光領域の光に対して反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いる。
こうして得られた発光素子690を封止基板695で封止する。支持基板600と封止基板695は、シール材692を用いて接着する。
本実施の形態で用いるエッチング加工は、プラズマエッチング(ドライエッチング)またはウェットエッチングのどちらを採用してもよいが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、四フッ化炭素、三フッ化窒素などのフッ素系のガス、あるいは塩素、三塩化ホウ素などの塩素系のガスを用い、ヘリウムやアルゴンなどの不活性ガスを適宜加えてもよい。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクとなる層を形成する必要はない。
また、配線となる層若しくは電極となる層を形成する導電層や、所定のパターンを形成するためのマスクとなる層などを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼ばれる)は、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定のパターン(導電層や絶縁層など)を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、エッチング加工を行うことなくパターンが形成できる方法、例えば印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)なども用いることができる。
また、フォトリソグラフィ技術で用いるマスクには、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることもできる。あるいは、ポジ型レジスト、ネガ型レジストなどを用いてもよい。液滴吐出法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整する、界面活性剤等を加えるなどを行い適宜調整する。
また、図12の半導体装置は、矢印の方向に光を射出(下面射出)する構造としているが、特に限定されず、矢印とは反対の方向に光を射出(上面射出)する構造としてもよいし、上面および下面の両方に光を射出する構造としてもよい。
図13に本実施の形態における半導体装置の別の構成を示す。図13の半導体装置は、矢印の方向に光を射出(上面射出)する構造である。なお、図13は図12(B)と発光素子の電極構造および絶縁層686の大きさなどが異なっているが、他の部分の構成は同じであるため、ここでは同じ部分の説明は省略する。
発光素子690において、透明導電膜である第1の電極層617の下に、反射性を有する金属層である配線層624が形成されている。配線層624としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光領域の光に対して反射性が高い物質を用いることがよい。また、第1の電極層617としてこれらの導電膜を用いてもよい。その場合、第1の電極層617と配線層624を積層する必要がなければ、反射性を有する配線層624は設けず、第1の電極層617の単層としてもよい。
第1の電極層617および第2の電極層689には、透光性を有する導電性材料からなる透明導電膜を用いればよく、具体的には酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物なども用いることができる。
また、第2の電極層689は、透光性を有さない金属膜のような材料であっても膜厚を薄く(好ましくは、5nm〜30nm程度の厚さ)して光を透過可能な状態としておくことで、第2の電極層689を通過させて光を放射することが可能となる。具体的には、第2の電極層689に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などがあげられる。
図13に示すような矢印の方向に光を射出(上面射出)する構造とすると、開口率、即ち発光領域の面積を広くとりやすいため、1つのパネルの中で、1つの単位セルに4個のTFTを設けても、2つのTFTを設けても発光領域の面積を同じにすることができる。したがって、図12に示したような画素構造よりも発光領域の大きいパネルを作製することができる。
また、本実施の形態は、実施の形態1または2と自由に組み合わせることができる。
(実施の形態4)
本実施の形態では、本発明の半導体装置の表示素子として適用できる発光素子の構成を、図14を用いて説明する。
図14は、第1の電極層870と第2の電極層850との間に、EL層860が挟持されている発光素子の素子構造を示している。EL層860は、図示した通り、第1の層804、第2の層803、第3の層802から構成されている。図14において第2の層803は発光層であり、第1の層804および第3の層802は機能層である。
第1の層804は、第2の層803に正孔(ホール)を輸送、注入する機能を担う層である。ここで、第1の層804に含まれる正孔注入層は、正孔注入性の高い物質を含む層である。正孔注入性の高い物質として、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等を用いることができる。この他、フタロシアニン(略称:HPc)や銅フタロシアニン(CuPC)等のフタロシアニン系の化合物、4,4’−ビス[N−(4−ジフェニルアミノフェニル)−N−フェニルアミノ]ビフェニル(略称:DPAB)、4,4’−ビス(N−{4−[N−(3−メチルフェニル)−N−フェニルアミノ]フェニル}−N−フェニルアミノ)ビフェニル(略称:DNTPD)等の芳香族アミン化合物、あるいはポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)(略称:PEDOT/PSS)等の高分子等によっても第1の層804を形成することができる。
また、正孔注入層として、有機化合物と無機化合物とを複合してなる複合材料を用いることができる。特に、有機化合物と、有機化合物に対して電子受容性を示す無機化合物とを含む複合材料は、有機化合物と無機化合物との間で電子の授受が行われ、キャリア密度が増大するため、正孔注入性、正孔輸送性に優れている。
また、正孔注入層として有機化合物と無機化合物とを複合してなる複合材料を用いた場合、電極層とオーム接触をすることが可能となるため、仕事関数に関わらず電極層を形成する材料を選ぶことができる。
複合材料に用いる無機化合物としては、遷移金属の酸化物であることが好ましい。また元素周期表における第4族乃至第8族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。中でも特に、酸化モリブデンは大気中で安定であり、吸湿性が低く、扱いやすいため好ましい。
複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物(オリゴマー、デンドリマー、ポリマー等)など、種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、10−6cm/Vs以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。以下では、複合材料に用いることのできる有機化合物を具体的に列挙する。
例えば、芳香族アミン化合物としては、N,N’−ジ(p−トリル)−N,N’−ジフェニル−p−フェニレンジアミン(略称:DTDPPA)、4,4’−ビス[N−(4−ジフェニルアミノフェニル)−N−フェニルアミノ]ビフェニル(略称:DPAB)、4,4’−ビス(N−{4−[N−(3−メチルフェニル)−N−フェニルアミノ]フェニル}−N−フェニルアミノ)ビフェニル(略称:DNTPD)、1,3,5−トリス[N−(4−ジフェニルアミノフェニル)−N−フェニルアミノ]ベンゼン(略称:DPA3B)等を挙げることができる。
複合材料に用いることのできるカルバゾール誘導体としては、具体的には、3−[N−(9−フェニルカルバゾール−3−イル)−N−フェニルアミノ]−9−フェニルカルバゾール(略称:PCzPCA1)、3,6−ビス[N−(9−フェニルカルバゾール−3−イル)−N−フェニルアミノ]−9−フェニルカルバゾール(略称:PCzPCA2)、3−[N−(1−ナフチル)−N−(9−フェニルカルバゾール−3−イル)アミノ]−9−フェニルカルバゾール(略称:PCzPCN1)等を挙げることができる。
また、複合材料として4,4’−ジ(N−カルバゾリル)ビフェニル(略称:CBP)、1,3,5−トリス[4−(N−カルバゾリル)フェニル]ベンゼン(略称:TCPB)、9−[4−(N−カルバゾリル)]フェニル−10−フェニルアントラセン(略称:CzPA)、1,4−ビス[4−(N−カルバゾリル)フェニル]−2,3,5,6−テトラフェニルベンゼン等を用いることができる。
また、複合材料に用いることのできる芳香族炭化水素としては、例えば、2−tert−ブチル−9,10−ジ(2−ナフチル)アントラセン(略称:t−BuDNA)、2−tert−ブチル−9,10−ジ(1−ナフチル)アントラセン、9,10−ビス(3,5−ジフェニルフェニル)アントラセン(略称:DPPA)、2−tert−ブチル−9,10−ビス(4−フェニルフェニル)アントラセン(略称:t−BuDBA)、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジフェニルアントラセン(略称:DPAnth)、2−tert−ブチルアントラセン(略称:t−BuAnth)、9,10−ビス(4−メチル−1−ナフチル)アントラセン(略称:DMNA)、2−tert−ブチル−9,10−ビス[2−(1−ナフチル)フェニル]アントラセン、9,10−ビス[2−(1−ナフチル)フェニル]アントラセン、2,3,6,7−テトラメチル−9,10−ジ(1−ナフチル)アントラセン、2,3,6,7−テトラメチル−9,10−ジ(2−ナフチル)アントラセン、9,9’−ビアントリル、10,10’−ジフェニル−9,9’−ビアントリル、10,10’−ビス(2−フェニルフェニル)−9,9’−ビアントリル、10,10’−ビス[(2,3,4,5,6−ペンタフェニル)フェニル]−9,9’−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、2,5,8,11−テトラ(tert−ブチル)ペリレン等が挙げられる。また、この他、ペンタセン、コロネン等も複合材料として用いることができる。このように、1×10−6cm/Vs以上の正孔移動度を有し、炭素数14〜42である芳香族炭化水素を複合材料として用いることがより好ましい。
なお、複合材料に用いることのできる芳香族炭化水素は、ビニル骨格を有していてもよい。ビニル基を有している芳香族炭化水素としては、例えば、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、9,10−ビス[4−(2,2−ジフェニルビニル)フェニル]アントラセン(略称:DPVPA)等が挙げられる。
また、複合材料としてポリ(N−ビニルカルバゾール)(略称:PVK)やポリ(4−ビニルトリフェニルアミン)(略称:PVTPA)等の高分子化合物を用いることもできる。
第1の層804に含まれる正孔輸送層を形成する物質としては、正孔輸送性の高い物質、具体的には、芳香族アミン(すなわち、ベンゼン環−窒素の結合を有するもの)の化合物であることが好ましい。広く用いられている材料として、4,4’−ビス[N−(3−メチルフェニル)−N−フェニルアミノ]ビフェニル、その誘導体である4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(以下、NPBと記す)、4,4’,4’’−トリス(N,N−ジフェニル−アミノ)トリフェニルアミン、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミンなどのスターバースト型芳香族アミン化合物が挙げられる。ここに述べた物質は、主に10−6cm/Vs以上の正孔移動度を有する物質である。但し、電子輸送性よりも正孔輸送性が高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送層は、単層のものだけでなく、上記物質の混合層、あるいは二層以上積層したものであってもよい。
第3の層802は、第2の層803に電子を輸送、注入する機能を担う層である。ここで、第3の層802に含まれる電子輸送層について説明する。電子輸送層は、電子輸送性の高い物質を用いることができる。例えば、電子輸送層はトリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる層である。また、この他ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))などのオキサゾール系、チアゾール系配位子を有する金属錯体などからなる層も電子輸送層として用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)や、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)などからなる層も電子輸送層として用いることができる。ここに述べた物質は、主に10−6cm/Vs以上の電子移動度を有する物質である。なお、正孔輸送性よりも電子輸送性の高い物質であれば、上記以外の物質を電子輸送層として用いても構わない。また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
次に、第3の層802に含まれる電子注入層について説明する。電子注入層は、電子注入性の高い物質を用いることができる。電子注入層としては、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF)等のようなアルカリ金属またはアルカリ土類金属またはそれらの化合物を用いることができる。例えば、電子輸送性を有する物質からなる層中にアルカリ金属またはアルカリ土類金属またはそれらの化合物を含有させたもの、例えばAlq中にマグネシウム(Mg)を含有させたもの等を用いることができる。なお、電子注入層として、電子輸送性を有する物質からなる層中にアルカリ金属またはアルカリ土類金属を含有させたものを用いることにより、電極層からの電子注入が効率良く行われるためより好ましい。
次に、発光層である第2の層803について説明する。発光層は発光機能を担う層であり、発光性の有機化合物を含む。また、無機化合物を含む構成であってもよい。発光層は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、発光層は、膜厚は10nm〜100nm程度が好ましい。
発光層に用いられる有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(ピコリナート)(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C2’}イリジウム(ピコリナート)(略称:Ir(CFppy)(pic))、トリス(2−フェニルピリジナト−N,C2’)イリジウム(略称:Ir(ppy))、ビス(2−フェニルピリジナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(ppy)(acac))、ビス[2−(2’−チエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(thp)(acac))、ビス(2−フェニルキノリナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(pq)(acac))、ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(btp)(acac))などの燐光を放出できる化合物を発光層に用いられる有機化合物として用いることもできる。
発光層に一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いてもよい。例えば、赤色の発光性の画素、緑色の発光性の画素および青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率がよいので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に三重項励起発光材料を適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成してもよい。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
また、発光層においては、上述した発光を示す有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたTDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、TCTA、Alq、Almq、BeBq、BAlq、Zn(BOX)、Zn(BTZ)、BPhen、BCP、PBD、OXD−7、TPBI、TAZ、p−EtTAZ、DNA、t−BuDNA、DPVBiなどの他、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)、1,3,5−トリス[4−(N−カルバゾリル)フェニル]ベンゼン(略称:TCPB)などを用いることができるが、これらに限定されることはない。なお、このように発光を示す有機化合物以外に添加する有機化合物は、発光を示す有機化合物を効率良く発光させるため、発光を示す有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ発光を示す有機化合物よりも多く添加されていることが好ましい(それにより、発光を示す有機化合物の濃度消光を防ぐことができる)。あるいはまた、他の機能として、発光を示す有機化合物と共に発光を示してもよい(それにより、白色発光なども可能となる)。
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としてもよい。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素領域の鏡面化(映り込み)の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素領域(表示画面)を見た場合に起こる色調の変化を低減することができる。
発光層で用いる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系有機発光材料に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン)[PPV]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン)[RO−PPV]、ポリ(2−(2’−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチオフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。
発光層で用いられる無機化合物としては、有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第13族または第14族の金属酸化物は、有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。
なお、発光層は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、電子注入用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子には、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向および逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光素子を有する半導体装置の信頼性を向上させることができる。また、画素の駆動には、デジタル駆動、アナログ駆動どちらでも適用可能である。
また、封止基板にカラーフィルタ(着色層)を形成してもよい。カラーフィルタは、蒸着法や液滴吐出法によって形成することができる。カラーフィルタにより、各RGBの発光スペクトルにおいてブロードなピークを鋭いピークに補正できるため、高精細な表示を行うことができる。
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタや色変換層は、例えば封止基板に形成し、素子基板へ張り合わせればよい。
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。
図14における第1の電極層870および第2の電極層850は、仕事関数を考慮して材料を選択する必要がある。また、第1の電極層870および第2の電極層850は、画素構成によりいずれも陽極(電位が高い電極層)、または陰極(電位が低い電極層)となりうる。駆動用薄膜トランジスタの極性がpチャネル型である場合は、図14(A)のように第1の電極層870を陽極、第2の電極層850を陰極とするとよい。また、駆動用薄膜トランジスタの極性がnチャネル型である場合は、図14(B)のように、第1の電極層870を陰極、第2の電極層850を陽極とすると好ましい。ここで、第1の電極層870および第2の電極層850に用いることのできる材料について述べる。第1の電極層870および第2の電極層850が陽極として機能する場合は、仕事関数の大きい材料(具体的には仕事関数4.5eV以上の材料)が好ましく、第1の電極層870および第2の電極層850が陰極として機能する場合は、仕事関数の小さい材料(具体的には仕事関数3.5eV以下の材料)が好ましい。しかしながら、第1の層804の正孔注入、正孔輸送特性や、第3の層802の電子注入性、電子輸送特性が優れているため、第1の電極層870および第2の電極層850は共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。
図14(A)、(B)における発光素子は、第1の電極層870より光を取り出す構造のため、第2の電極層850は、必ずしも光透光性を有する必要はない。第2の電極層850としては、チタン、ニッケル、タングステン、クロム、プラチナ、亜鉛、スズ、インジウム、タンタル、アルミニウム、銅、金、銀、マグネシウム、カルシウム、リチウムまたはモリブデンから選ばれた元素、または窒化チタン、窒化チタンシリコン、タングステンシリサイド、窒化タングステン、窒化タングステンシリサイド、窒化ニオブなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で用いればよい。
また、第1の電極層870で用いる材料のような透光性を有する導電性材料を第2の電極層850として用いると、第2の電極層850からも光を取り出す構造となり、発光素子から放射される光は、第1の電極層870および第2の電極層850の両方より放射される両面放射構造とすることができる。
なお、第1の電極層870や第2の電極層850の材料の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。
図14(B)は、EL層860が、第1の電極層870側から第3の層802、第2の層803、第1の層804の順で構成されているケースである。
図14(C)は、図14(A)において、第1の電極層870に反射性を有する電極層を用い、第2の電極層850に透光性を有する電極層を用いたケースである。図14(C)において、発光層より放射された光は第1の電極層870で反射され、第2の電極層850を透過して放射される。同様に図14(D)は、図14(B)において、第1の電極層870に反射性を有する電極層を用い、第2の電極層850に透光性を有する電極層を用いたケースである。図14(D)において、発光層より放射された光は第1の電極層870で反射され、第2の電極層850を透過して放射される。
なお、EL層860に有機化合物と無機化合物とを混合させて設ける場合、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム(EB)により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。
第1の電極層870および第2の電極層850の作製方法としては、抵抗加熱による蒸着法、EB蒸着法、スパッタリング法、CVD法、スピンコート法、印刷法、ディスペンサ法または液滴吐出法などを用いることができる。
本実施の形態は、実施の形態1乃至3のいずれか一と自由に組み合わせることができる。実施の形態1または2に示す半導体基板の作製方法を用いれば、大型の半導体装置であっても高スループットで生産性よく高性能および高信頼性の発光素子を有する半導体装置を作製することができる。
(実施の形態5)
実施の形態3では、発光素子を用いた半導体装置の作製例を示したが、ここでは、液晶素子を用いた半導体装置の作製例を、図15を用いて説明する。
まず、実施の形態1または2にしたがって、ガラス基板である支持基板900上に島状の単結晶半導体層を形成する。なお、詳細な方法は、実施の形態1または2に記載してあるため、ここでは省略し、簡略に示すこととする。
以降の工程、即ち単結晶半導体層を用いたTFTの作製方法は、実施の形態3とほぼ同じであるため、ここでは詳細な説明は省略する。ただし、発光装置に用いるTFTと液晶表示装置に用いるTFTは使用用途が異なるため、チャネル長やチャネル幅などが適宜調節されて、発光装置と液晶表示装置ではTFTの設計が異なっている。特に、発光装置においては、1つの単位セル内に2つ以上のTFTを作製するが、液晶表示装置においては、1つの単位セル内に作製するTFTは1つのである。また、発光装置では電源供給線を用いているが、液晶表示装置では電源供給線を用いず、容量線を用いる。また、液晶表示装置においては、同一基板上に駆動回路を形成しないのであれば、nチャネル型TFTのみで作製することもできる。
図15(A)に画素上面図の一例を示す。図15(A)中に鎖線で示された境界線924は、異なる半導体基板が貼り合わせられたつなぎ目である。画素電極層961は一方向に並べられ、その間に境界線924が位置するようにする。また、境界線924を境に画素構成が対称となるようにしている。こうすることで境界線924から単結晶半導体層を遠ざけている。境界線924を挟んで隣合う単位セルに単結晶半導体層を配置しているが、十分な距離だけ離されている。
また、絶縁膜を介して容量線931と単結晶半導体層とが重なり容量部976が形成されている。そして、マルチチャネル型のnチャネル型薄膜トランジスタであるトランジスタ975が、ゲート配線930とソース配線960の交点付近に配置されている。ここで、絶縁膜を介してゲート配線930と単結晶半導体層とが重なり、重なった部分がTFTのチャネル形成領域となっている。また、単結晶半導体層は、ソース配線960とコンタクトホールを介して電気的に接続している。また、単結晶半導体層は、画素電極層961とコンタクトホールを介して電気的に接続している。
透過型の液晶表示装置とする場合、画素電極層961には、インジウム錫酸化物、酸化インジウムに酸化亜鉛を混合したインジウム亜鉛酸化物(IZO:indium zinc oxide)、酸化インジウムに酸化珪素を混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物を用いることができる。また、反射型の液晶表示装置とする場合には、画素電極層961は、アルミニウムまたは銀またはそれらの合金を用いる。
また、点線C−Dで切断した断面図が、図15(B)の画素領域936に相当する。なお、図15(A)は画素電極まで作製した段階の上面図を示しており、図15(B)は、シール材992で封止基板995を貼り合わせ、偏光子まで設けた断面図である。
図15(B)に示す液晶表示装置は、封止領域933、駆動回路領域934、画素領域936を有している。画素電極層961上には、印刷法や液滴吐出法により、配向膜と呼ばれる絶縁層981を形成し、その後、ラビング処理を行う。なお、液晶のモードによっては、ラビング処理を行わない場合がある。また、封止基板995に設けられる配向膜として機能する絶縁層983も、絶縁層981と同様の方法で形成する。封止基板995には絶縁層983の他に、対向電極として機能する導電層984、カラーフィルタとして機能する着色層985、偏光子991(偏光板ともいう)を設ける。さらに封止基板995には、遮蔽膜(ブラックマトリクス)などが形成されていてもよい。
また、本実施の形態の液晶表示装置は透過型とするため、支持基板900の素子を有する面の反対側にも偏光子993を設ける。偏光子993と、液晶層982との間に位相差板を有した状態で積層してもよい。また、外光の視認側への反射を防ぐ反射防止膜を最も使用者に近い視認側に設けてもよい。
なお、バックライトにRGBの発光ダイオード(LED)等を配置し、時分割によりカラー表示する継時加法混色法(フィールドシーケンシャル法)を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやCMOS回路の配線による外光の反射を低減するため、トランジスタやCMOS回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。
液晶層982を形成する方法として、ディスペンサ式(滴下式)や、素子を有する支持基板900と封止基板995とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。滴下法は、注入法を適用しづらい大型基板を扱うときに適用するとよい。
スペーサは数μmの粒子を散布して形成してもよく、基板全面に樹脂膜を形成した後これをエッチング加工して形成してもよい。
本実施の形態においては、酸化膜903にハロゲン元素を含ませている。これにより、酸化膜903に金属などの不純物を捕獲して単結晶半導体層への汚染を防止する保護膜としての機能を発現させることができ、信頼性を向上させることができる。
本実施の形態は、実施の形態1乃至4のいずれか一と自由に組み合わせることができる。
(実施の形態6)
本発明を適用して、様々な表示機能を有する半導体装置を作製することができる。即ち、それら表示機能を有する半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、高性能で、かつ高信頼性を付与することを目的とした表示機能を有する半導体装置を有する電子機器の例を説明する。
その様な本発明に係る電子機器として、テレビジョン装置(単にテレビ、またはテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等が挙げられる。その具体例について、図16を参照して説明する。
本発明によって形成される表示素子を有する半導体装置によって、テレビジョン装置を完成させることができる。高性能で、かつ高信頼性を付与することを目的としたテレビジョン装置の例を図16(A)に説明する。
表示モジュールを、筐体に組みこんで、テレビジョン装置を完成させることができる。FPCまで取り付けられた図12のような表示パネルを、一般的にはEL表示モジュールともいう。よって図12のようなEL表示モジュールを用いると、ELテレビジョン装置を完成することができる。また、図13のような表示パネルを、一般的には液晶表示モジュールともいう。よって、図15のような液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面2003が形成され、その他付属設備としてスピーカー部2009、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
図16(A)に示すように、筐体2001に表示素子を利用した表示用パネル2002が組みこまれている。また、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線または無線による通信ネットワークに接続することにより一方向(送信者から受信者)または双方向(送信者と受信者間、または受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチまたは別体のリモコン操作機2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていてもよい。
また、テレビジョン装置にも、第1の表示用パネルで形成した主画面2003の他にサブ画面2008を第2の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていてもよい。この構成において、第1の表示用パネルを視野角の優れたEL表示用パネルとし、第2の表示用パネルを低消費電力で表示可能な液晶表示用パネルとしてもよい。また、低消費電力化を優先させるためには、第1の表示用パネルを液晶表示用パネルとし、第2の表示用パネルをEL表示用パネルとし、第2の表示用パネルは点滅可能とする構成としてもよい。本発明を用いると、このような大型基板を用いて、多くのTFTや電子部品を用いても、高性能で、かつ信頼性の高い半導体装置を生産性よく作製することができる。
本発明により、表示機能を有する高性能かつ高信頼性の半導体装置を、生産性よく作製することができる。よって高性能、高信頼性のテレビジョン装置を生産性よく作製することができる。
また、図16(B)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、持ち運びをすることができる中型のものから、また、大型のもの(例えば40インチ以上)まで、幅広いものに、本発明の半導体装置を適用することができる。
また、図16(C)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402は、本発明の半導体装置を適用することができる。実施の形態1または2にしたがって半導体基板を作製すれば、15インチの表示部を有する半導体装置を作製することができる。その結果、高性能でかつ信頼性の高い携帯型のコンピュータを提供することができる。
本実施の形態は、実施の形態1乃至5のいずれか一と自由に組み合わせることができる。
本発明の実施の形態1における半導体基板を示す図。 本発明の実施の形態1における半導体装置の作製工程を示す断面図。 本発明の実施の形態1における半導体装置の作製工程を示す断面図。 本発明の実施の形態1における半導体装置の作製工程を示す断面図。 本発明の実施の形態1における半導体装置の作製工程を示す断面図。 本発明の実施の形態1における半導体装置の作製工程を示す断面図。 本発明の実施の形態1における半導体装置の作製工程を示す断面図。 本発明の実施の形態1における半導体装置の作製工程を示す断面図。 本発明の実施の形態2における半導体装置の作製工程を示す断面図。 本発明の実施の形態2における半導体装置の作製工程を示す断面図。 本発明の実施の形態2における半導体装置の作製工程を示す断面図。 本発明の実施の形態3におけるアクティブマトリクス型EL表示装置の構成を示す上面図および断面図。 本発明の実施の形態3におけるアクティブマトリクス型EL表示装置の構成を示す断面図。 本発明の実施の形態4における発光素子の積層を示す図。 本発明の実施の形態5におけるアクティブマトリクス型液晶表示装置の断面構造図を示す図。 本発明の実施の形態6における電子機器の一例を示す図。
符号の説明
100 シリコンウエハ
101 酸化窒化シリコン膜
102 窒化酸化シリコン膜
103 脆化層
104 接合層
105 単結晶半導体層
106 単結晶半導体片
200 ガラス基板
201 酸化窒化シリコン膜
202 タングステン膜
203 酸化シリコン膜
204 酸化タングステン膜
250 大判ガラス基板
251 接着剤
301 保護膜
302 支持基板
303 接着剤
601 窒化シリコン膜
602 酸化窒化シリコン膜
701 支持基板
702 接着剤

Claims (6)

  1. 複数の単結晶半導体基板に水素を添加して、前記複数の単結晶半導体基板それぞれに脆
    化層を形成し、
    前記複数の単結晶半導体基板それぞれを第1の基板上に並べて、前記複数の単結晶半導
    体基板それぞれと前記第1の基板とを接合させ、
    加熱処理することにより、前記脆化層から、前記複数の単結晶半導体基板それぞれの一
    部を分離させて、前記第1の基板上に複数の単結晶半導体層を形成し、
    前記複数の単結晶半導体層それぞれごとに、前記第1の基板を分断して複数の単結晶半
    導体片を形成し、前記複数の単結晶半導体片それぞれは第1の基板片を有し、
    前記複数の単結晶半導体片それぞれに支持基板を接着し、
    前記複数の単結晶半導体片それぞれから、前記第1の基板片を分離し、
    前記複数の単結晶半導体片それぞれを、絶縁表面を有する第2の基板上に並べて、前記
    複数の単結晶半導体片それぞれと前記第2の基板とを接合させ、
    前記複数の単結晶半導体片それぞれから、前記支持基板を除去することを特徴とする半
    導体基板の作製方法。
  2. 複数の単結晶半導体基板に水素を添加して、前記複数の単結晶半導体基板それぞれに脆
    化層を形成し、
    第1の基板に分離層を形成し、
    前記複数の単結晶半導体基板それぞれを前記第1の基板上に並べて、前記複数の単結晶
    半導体基板それぞれと前記第1の基板とを前記分離層を介して接合させ、
    加熱処理することにより、前記脆化層から、前記複数の単結晶半導体基板それぞれの一
    部を分離させて、前記第1の基板上に前記分離層を介して複数の単結晶半導体層を形成し

    前記複数の単結晶半導体層上に絶縁層を形成し、
    前記複数の単結晶半導体層それぞれごとに、前記第1の基板、前記分離層および前記絶
    縁層を分断して複数の単結晶半導体片を形成し、前記複数の単結晶半導体片それぞれは第1の基板片、分離層片および絶縁層片を有し、
    前記複数の単結晶半導体片それぞれに支持基板を接着し、
    前記複数の単結晶半導体片それぞれから、前記第1の基板片を、前記分離層片により分
    離し、
    前記複数の単結晶半導体片それぞれを、絶縁表面を有する第2の基板上に並べて、前記
    複数の単結晶半導体片それぞれと前記第2の基板とを接合させ、
    前記複数の単結晶半導体片それぞれから、前記支持基板を除去することを特徴とする半
    導体基板の作製方法。
  3. 複数の単結晶半導体基板に水素を添加して、前記複数の単結晶半導体基板それぞれに脆
    化層を形成し、
    前記複数の単結晶半導体基板それぞれを第1の基板上に並べて、前記複数の単結晶半導
    体基板それぞれと前記第1の基板とを接合させ、
    加熱処理することにより、前記脆化層から、前記複数の単結晶半導体基板それぞれの一
    部を分離させて、前記第1の基板上に複数の単結晶半導体層を形成し、
    前記複数の単結晶半導体層それぞれごとに、前記第1の基板を分断して複数の単結晶半
    導体片を形成し、前記複数の単結晶半導体片それぞれは第1の基板片を有し、
    前記複数の単結晶半導体片それぞれを、絶縁表面を有する第2の基板上に並べて、前記
    複数の単結晶半導体片それぞれと前記第2の基板とを接合させ、
    前記複数の単結晶半導体片それぞれから、前記第1の基板片を分離することを特徴とす
    る半導体基板の作製方法。
  4. 複数の単結晶半導体基板に水素を添加して、前記複数の単結晶半導体基板それぞれに脆
    化層を形成し、
    第1の基板に分離層を形成し、
    前記複数の単結晶半導体基板それぞれを前記第1の基板上に並べて、前記複数の単結晶
    半導体基板それぞれと前記第1の基板とを前記分離層を介して接合させ、
    加熱処理することにより、前記脆化層から、前記複数の単結晶半導体基板それぞれの一
    部を分離させて、前記第1の基板上に前記分離層を介して複数の単結晶半導体層を形成し

    前記複数の単結晶半導体層上に絶縁層を形成し、
    前記複数の単結晶半導体層それぞれごとに、前記第1の基板、前記分離層および前記絶
    縁層を分断して複数の単結晶半導体片を形成し、前記複数の単結晶半導体片それぞれは第1の基板片、分離層片および絶縁層片を有し、
    前記複数の単結晶半導体片それぞれを、絶縁表面を有する第2の基板上に並べて、前記
    複数の単結晶半導体片それぞれと前記第2の基板とを接合させ、
    前記複数の単結晶半導体片それぞれから、前記第1の基板片を前記分離層片により分離
    することを特徴とする半導体基板の作製方法。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記第2の基板上の前記複数の単結晶半導体片それぞれは、互いに接していることを特
    徴とする半導体基板の作製方法。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記第2の基板は、ガラス基板である半導体基板の作製方法。
JP2008175555A 2007-07-13 2008-07-04 半導体基板の作製方法 Expired - Fee Related JP5498670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008175555A JP5498670B2 (ja) 2007-07-13 2008-07-04 半導体基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007183906 2007-07-13
JP2007183906 2007-07-13
JP2008175555A JP5498670B2 (ja) 2007-07-13 2008-07-04 半導体基板の作製方法

Publications (3)

Publication Number Publication Date
JP2009044136A JP2009044136A (ja) 2009-02-26
JP2009044136A5 JP2009044136A5 (ja) 2011-08-11
JP5498670B2 true JP5498670B2 (ja) 2014-05-21

Family

ID=40253489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008175555A Expired - Fee Related JP5498670B2 (ja) 2007-07-13 2008-07-04 半導体基板の作製方法

Country Status (2)

Country Link
US (1) US7829431B2 (ja)
JP (1) JP5498670B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5700617B2 (ja) * 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Soi基板の作製方法
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5535610B2 (ja) * 2009-12-22 2014-07-02 三菱重工業株式会社 Soi半導体基板製造方法
JP5417399B2 (ja) * 2011-09-15 2014-02-12 信越化学工業株式会社 複合ウェーハの製造方法
FR3003997B1 (fr) * 2013-03-29 2015-03-20 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
FR3071662B1 (fr) * 2017-09-25 2019-11-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de preparation d'une structure ayant une couche en materiau semi-conducteur monocristallin transferable et structure obtenue selon un tel procede

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
JPS6461943A (en) 1987-09-02 1989-03-08 Seiko Epson Corp Semiconductor device and manufacture thereof
JPS6476034A (en) 1987-09-18 1989-03-22 Toshiba Corp Liquid crystal display device
JP2560765B2 (ja) 1988-01-20 1996-12-04 富士通株式会社 大面積半導体基板の製造方法
FR2632618A1 (fr) 1988-06-08 1989-12-15 Commissariat Energie Atomique Dispositif de transport sur coussin d'air avec guidage magnetique
JP2791084B2 (ja) 1989-03-08 1998-08-27 株式会社日立製作所 液晶表示装置
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0590117A (ja) 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JPH0618926A (ja) 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH07297377A (ja) 1994-04-21 1995-11-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
DE69728022T2 (de) * 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
JP3962465B2 (ja) * 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US20020173000A1 (en) * 1997-05-30 2002-11-21 Stephane Renard Sodium channel receptor
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
DE19737561C1 (de) * 1997-08-28 1999-04-15 Forschungszentrum Juelich Gmbh Mehrfarbensensor
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3719343B2 (ja) 1997-12-25 2005-11-24 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電気光学装置の駆動方法及び電子機器並びに投射型表示装置
US6066860A (en) 1997-12-25 2000-05-23 Seiko Epson Corporation Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
US6320204B1 (en) 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
US6601783B2 (en) * 2001-04-25 2003-08-05 Dennis Chisum Abrasivejet nozzle and insert therefor
JP3946547B2 (ja) 2001-06-05 2007-07-18 シャープ株式会社 アクティブマトリクス基板および表示装置ならびに検出装置
JP3785067B2 (ja) * 2001-08-22 2006-06-14 株式会社東芝 半導体素子の製造方法
JPWO2003049189A1 (ja) 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
JP4182323B2 (ja) 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4103447B2 (ja) 2002-04-30 2008-06-18 株式会社Ihi 大面積単結晶シリコン基板の製造方法
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6818529B2 (en) 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004134675A (ja) 2002-10-11 2004-04-30 Sharp Corp Soi基板、表示装置およびsoi基板の製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
TW200415726A (en) 2002-12-05 2004-08-16 Adv Lcd Tech Dev Ct Co Ltd Plasma processing apparatus and plasma processing method
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP3927165B2 (ja) 2003-07-03 2007-06-06 株式会社東芝 半導体装置
US7253040B2 (en) 2003-08-05 2007-08-07 Sharp Kabushiki Kaisha Fabrication method of semiconductor device
US7199397B2 (en) 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
JP4407384B2 (ja) 2004-05-28 2010-02-03 株式会社Sumco Soi基板の製造方法
DE102004031708B4 (de) 2004-06-30 2008-02-07 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen eines Substrats mit kristallinen Halbleitergebieten unterschiedlicher Eigenschaften
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
US7298009B2 (en) 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
JP4934966B2 (ja) 2005-02-04 2012-05-23 株式会社Sumco Soi基板の製造方法
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7655566B2 (en) 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7911435B2 (en) * 2007-03-28 2011-03-22 Himax Technologies Limited Display and source driver thereof
WO2008132894A1 (en) 2007-04-13 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and soi substrate
KR101634970B1 (ko) 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101495153B1 (ko) 2007-06-01 2015-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작 방법 및 반도체장치
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
JP5460984B2 (ja) 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250228B2 (ja) 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2009094488A (ja) 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
KR101627724B1 (ko) 2007-12-03 2016-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치

Also Published As

Publication number Publication date
JP2009044136A (ja) 2009-02-26
US20090017581A1 (en) 2009-01-15
US7829431B2 (en) 2010-11-09

Similar Documents

Publication Publication Date Title
JP5348942B2 (ja) 半導体装置の作製方法
JP5552216B2 (ja) 半導体装置
JP5512098B2 (ja) Soi基板の製造方法及び半導体装置の作製方法
KR101727920B1 (ko) 플렉시블 발광 장치 및 그 제작 방법
JP5279323B2 (ja) 半導体層を有する基板の作製方法
KR101530230B1 (ko) Soi 기판의 제작 방법 및 반도체 장치의 제작 방법
KR101481974B1 (ko) Soi 기판의 제조 방법 및 반도체 장치의 제조 방법
JP5511172B2 (ja) 半導体装置の作製方法
JP5498670B2 (ja) 半導体基板の作製方法
JP5348926B2 (ja) Soi基板の製造方法
JP5159411B2 (ja) 表示装置
US20080316410A1 (en) Display device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5498670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees