JP3946547B2 - アクティブマトリクス基板および表示装置ならびに検出装置 - Google Patents

アクティブマトリクス基板および表示装置ならびに検出装置 Download PDF

Info

Publication number
JP3946547B2
JP3946547B2 JP2002056403A JP2002056403A JP3946547B2 JP 3946547 B2 JP3946547 B2 JP 3946547B2 JP 2002056403 A JP2002056403 A JP 2002056403A JP 2002056403 A JP2002056403 A JP 2002056403A JP 3946547 B2 JP3946547 B2 JP 3946547B2
Authority
JP
Japan
Prior art keywords
pixel
active matrix
line
matrix substrate
plurality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002056403A
Other languages
English (en)
Other versions
JP2003058080A (ja
Inventor
良弘 和泉
弘一 宮地
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001-170150 priority Critical
Priority to JP2001170150 priority
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2002056403A priority patent/JP3946547B2/ja
Publication of JP2003058080A publication Critical patent/JP2003058080A/ja
Application granted granted Critical
Publication of JP3946547B2 publication Critical patent/JP3946547B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13336Combining plural substrates to produce large-area displays, e.g. tiled displays
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F2001/136272Auxiliary line
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3297Wiring lines, e.g. power supply lines

Description

【0001】
【発明の属する技術分野】
本発明は、オーディオビジュアル(AV)やオフィスオートメーション(OA)機器、公共ディスプレイ、広告ディスプレイ等に使用できるアクティブマトリクス基板および表示装置に関し、また、画像の2次元情報を検出できる平面検出装置等に使用できるアクティブマトリクス基板および検出装置に関するものである。
【0002】
【従来の技術】
近年、AV機器として用いられる家庭用のテレビ、OA機器に用いられる表示装置は、軽量化、薄型化、低消費電力化、高精細化および画面の大型化が要求されている。
【0003】
このため、CRT(陰極線管)、液晶表示装置(LCD)、プラズマ表示装置(PDP)、EL(electro luminescent )表示装置、LED(light emitting diode)表示装置等の表示装置においても大画面化の開発・実用化が進められている。なかでも液晶表示装置は、他の表示装置に比べ、厚さ(奥行き)が格段に薄くできること、消費電力が小さいこと、フルカラー化が容易なこと等の利点を有するので、近年においては種々の分野で用いられつつあり、画面の大型化への期待も大きい。
【0004】
そこで、オーディオビジュアル(AV)機器やオフィスオートメーション(OA)機器、公共ディスプレイ、広告ディスプレイ等に、直視型の表示装置が開発されている。特に、アクティブマトリクス基板を用いて形成した複数枚の表示パネルをその側面でつなぎ合わせてなる大画面化されたマルチパネル型の表示装置が開発されている。
【0005】
ところがその反面、表示性能の優れたアクティブマトリクス駆動型の液晶表示装置は、画面の大型化を図ると、製造工程において信号線の断線、画素欠陥等による不良率が急激に高くなり、更には液晶表示装置の価格上昇をもたらすといった問題が生じる。そこでこれを解決するために、複数の液晶表示装置をつなぎ合わせて全体で1台のマルチ表示方式の液晶表示装置とし、画面の大型化を図ることが行われている。
【0006】
例えば、特開平8−122769号公報において、複数の液晶パネルを同一平面上で隣接接続した大画面表示装置の構造が開示されている(図19参照)。ここでは、液晶パネル102の端辺を高精度に加工することによってパネル継ぎ目部分のデッドスペースを狭くし、継ぎ目部分とその他の部分の画素ピッチを等しくする構造や、液晶パネルの継ぎ目からの光漏れを無くした構造を採用することで、繋ぎ目が目立ち難いマルチパネル構造を実現している。図中、103、104、105はそれぞれ、カラーフィルター、ブラックマトリクス、分断ラインである。
【0007】
ところで、XYマトリクス表示型の表示装置の場合、単位画素内の各カラー画素(R)、(G)、(B)は、画像情報の一般的なデータ形式に合わせて、横方向(X方向)に順に並ぶよう配列させることが一般的である。また、一般的なNTSC方式やハイビジョン方式の表示装置に見られるように、臨場感を向上させるためには表示装置の表示面は横長形状にすることが好ましく、複数のパネルを継ぎ合わせたマルチパネル型の表示装置においても、図20に示すように、液晶パネル102を横方向(X方向)のみ、あるいは縦横両方向に接続して、横長の表示面を構成することが一般的と考えられる。図中、108は継ぎ目ラインである。
【0008】
しかしながら、上記のように、単位画素内のカラー画素(R)、(G)、(B)が横方向(X方向)に順に配列された液晶パネルを、横方向(X方向)に複数枚接続した場合、以下のような問題が発生する。
【0009】
図21は、複数の液晶パネルを横方向に接続した従来のマルチパネル型の表示装置の継ぎ目部分を拡大した斜視図である。この場合、液晶パネル102の継ぎ目ライン108は縦方向(Y方向)に配設されることになり、継ぎ目ライン108からの各カラー画素(R)、(G)、(B)までの距離が異なった配置となる。このような画素配列を有する表示装置において、液晶パネル102の継ぎ目部分を斜め方向から観察すると、観察位置(観察角度)に応じて、各カラー画素と継ぎ目ラインの相対的な位置関係に差が生じる。例えば、観察者の位置(観察角度)によって、継ぎ目ライン108がR(赤)の画素とオーバーラップして見えたり、あるいはB(青)の画素とオーバーラップして見えたりする。この時、継ぎ目ライン108とオーバーラップした表示色は、継ぎ目ライン108でわずかながら妨げられるために、継ぎ目近傍の表示色の色バランスを崩すことになる。この結果、観察者の位置(観察角度)に依存して、継ぎ目近傍が虹のように色付いて見え、液晶パネルの継ぎ目を目立たせてしまうといった問題が発生する。
【0010】
このような問題に対して、液晶パネルの継ぎ目方向は従来のままで、図22に示すように単位画素内のカラー画素(R)、(G)、(B)の配列方向のみ縦方向(Y方向)に変更したマルチパネル型の表示装置が、(1)特開平8−146455号公報、(2)特開平10−186315号公報、(3)1st International Display Manufacturing Conference (IDMC2000) の予稿集、191頁〜194頁に記載の「Manufacturing of Large Wide-View Angle Seamless Tiled AMLCDs for Business and Consumer Appiications 」で提案されている。
【0011】
このような画素配列を有する液晶パネルを用いれば、複数の液晶パネルを横方向に継ぎ合わせた場合、図23に示すように、継ぎ目ライン108からの各カラー画素(R)、(G)、(B)までの距離が全て等しくなる。このため、液晶パネル102の継ぎ目部分を斜め方向から観察した場合に、継ぎ目ライン108は(R)、(G)、(B)全てのカラー画素と同条件でオーバーラップするため、例え継ぎ目ライン108で表示色がわずかに妨げられたとしても、それによって色バランスを崩すことがない。この結果、観察者の位置(観察角度)に依存して、継ぎ目近傍が虹のように色付いて見える従来の問題点を、大きく改善することが可能になる。
【0012】
【発明が解決しようとする課題】
しかしながら、上述の従来技術には、以下のような課題を抱えている。
【0013】
(1)特開平8−146455号公報に記載の表示装置
ここで開示されている表示装置の場合、図24に示すようなアクティブマトリクス基板の配線レイアウトを採用することで、単位画素内のカラー画素(R)、(G)、(B)の配列方向を縦方向(Y方向)に変更したマルチパネル型の表示装置を実現している。図中、111、113、114が、それぞれ、単位画素、走査線、信号線である。ここでは、信号線114と画素電極を同一の層で形成し、かつ各色に対応した信号線114が互いに交差しないようにするため、信号線114を画素電極の周りに引き回す特殊な配線レイアウトを採用している。しかし、図24に示す配線レイアウトの場合、信号線114の引き回しによって信号線が複雑になり、信号線が必要以上に長くなってしまうことから、良品率の低下や信号線の時定数の増加といった問題を招いていた。特に、マルチパネル方式が得意とする大面積表示装置においては、信号線の時定数の増加は致命的な問題となり、この配線レイアウトで大面積化を実現するには限界があるものと考えられる。
【0014】
(2)特開平10−186315号公報に記載の表示装置
ここで開示されている表示装置の場合、図25、図26に示すようなアクティブマトリクス基板の配線レイアウトを採用することで、単位画素内のカラー画素(R)、(G)、(B)の配列方向を縦方向(Y方向)に変更したマルチパネル型の表示装置を実現している。図中、121、123、124が、それぞれ、単位画素、走査線、信号線である。ここでは、信号線124と走査線123の配列方向を従来と入れ替えた配線レイアウト(図25)や、(R)、(G)、(B)の各色に対応した画素電極毎に走査線133(3本)を配置した配線レイアウト(図26)を採用している。しかし、この場合、信号線と走査線の基本配列が従来と異なるために、画像データのフォーマットを変換してから表示パネルを駆動する必要があり、画像データの変換回路が余分に必要となる問題を招いていた。これは、表示装置の価格上昇をもたらす原因となり得る。
【0015】
(3)IDMC2000、191頁〜194頁に記載の表示装置
ここで開示されている表示装置の場合、図27に示すようなアクティブマトリクス基板の配線レイアウトを採用することで、単位画素内のカラー画素(R)、(G)、(B)の配列方向を縦方向(Y方向)に変更したマルチパネル型の表示装置を実現している。すなわち、Row 143、Column Channel144、Row Access Channel145が設けられており、ここでは、(R)、(G)、(B)の各信号線を単位画素内の片隅に偏在させた配線レイアウトを採用している。しかし、図27に示す配線レイアウトの場合、配線レイアウトの詳細が開示されていないものの、各色に対応した信号線が互いに交差させないと関連する信号線とTFT(薄膜トランジスタ)を接続できないため、信号線を立体的に交差させる構造が必要となる。したがって、信号線の形成プロセスが複雑になるといった問題が懸念され、プロセス増加を不要、あるいは最小限に留めた配線レイアウトが求められる。
【0016】
本発明は、上記問題点に鑑みなされたものであり、その目的は、単位画素内の画素配列方向を変更するために最適なパネル構造(配線レイアウト)を有するアクティブマトリクス基板と、そのアクティブマトリクス基板を用いた表示装置とを提供することにある。
【0017】
【課題を解決するための手段】
上記の課題を解決するため、本発明のアクティブマトリクス基板は、走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、上記走査線、信号線およびスイッチング素子を有する第1層の上層に、各単位画素について、上記複数の画素電極が、信号線の配設方向に沿って並ぶように、かつ、上記スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と絶縁されて第2層を形成し、上記第1層と第2層との間に、上記各画素電極ごとに、上記各画素電極とそれに対応する上記スイッチング素子の画素電極側端子とを電気的に接続する接続部が設けられていることを特徴としている。
【0018】
上記接続部は、例えば、接続部位において画素電極の形状の一部を変形させることによって構成することが可能である。例えば、上記接続部は、接続部位において画素電極が第1層方向へ陥没し、延伸した形状を有するコンタクトホールを形成することによって構成することが可能である。
【0019】
なお、上記単位画素内において、上記複数の接続部と上記走査線からの距離が、接続部毎に全て異なるように構成することができる。例えば、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なるように構成することができる。また、上記複数の画素電極は、例えば、第2方向(Y方向)である信号線の配設方向に沿って並ぶように配設され、上記信号線毎に対応して設けられたものとすることができる。
【0020】
上記接続部は、接続部位において、画素電極の電極面と交差する方向に伸びた構成とすることができる。特に、上記接続部は、例えば、接続部位において、画素電極と、その真下であってそこまで伸びてきたスイッチング素子の画素電極側端子とを、電気的に接続させる構成とすることができる。
【0021】
上記単位画素内の複数の画素電極は、その単位画素における各色に対応したものとすることができる。例えば、1つの単位画素に3つの画素電極を設け、それぞれを、赤、青、緑に相当する画像信号が印加される電極と定めることができる。
【0022】
スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と、画素電極とは、例えば、その間に層間絶縁膜を積層することによって互いに絶縁することが可能である。
【0023】
上記の構成により、走査線や信号線を有する層と画素電極を有する層とが互いに別々の層となるとともに、画素電極ごとに、第1層と第2層との間の、第1層の平面と交差する方向に延伸した接続部により、各画素電極とそれに対応するスイッチング素子の画素電極側端子とが電気的に接続される。
【0024】
単位画素内の複数の画素電極を信号線の配設方向に沿って並ばせる場合に、走査線や信号線を有する層と画素電極を有する層とを同一の層にすると、画素電極同士の隙間の延伸方向と、信号線の配設方向とが一致しないので、例えば信号線を上記隙間に沿うように、言い換えれば画素電極を避けるように、折れ曲がった形状としなければならない。
【0025】
これに対し、上記構成では、走査線や信号線を有する層と画素電極を有する層とを互いに別々の層としている。そのため、すべての信号線を、画素電極の大きさや配置に関係なく、互いに平行な直線状とすることができる。走査線についても同様である。そして、これらの層間に接続部を設けることにより、これら別々の層同士の電気的な接続を実現している。
【0026】
したがって、走査線および信号線を従来の配設方向と同一の方向、すなわち、画面の縦方向を信号線方向、横方向を走査線方向としたままで、走査線や信号線の配線レイアウトを複雑化することなく、単位画素内の複数の画素電極の並ぶ方向を、信号線の配設方向に合わせることができる。
【0027】
その結果、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向(横方向)に接続したマルチパネル型の表示装置を作製した場合に、各表示パネルにおける単位画素内のカラー画素を信号線の配設方向(縦方向)に配列させることにより、表示パネル同士の継ぎ目ラインから、最も近い各カラー画素までの距離を、全ての色について等しくすることができる。
【0028】
それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができる。
【0029】
また、上記構成のアクティブマトリクス基板の他に、走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、少なくとも、上記スイッチング素子の画素電極側端子の延長部分からなる接続電極を含む第1層と、各単位画素において、信号線の配設方向に沿って並ぶように配設された上記複数の画素電極を含む第2層とを備えており、上記第1層と第2層との間には、該第1層と第2層とを絶縁するための層間絶縁膜が形成されていると共に、該層間絶縁膜には、上記第2層の各画素電極とそれに対応する上記第1層の接続電極とを電気的に接続する接続部が設けられたアクティブマトリクス基板であっても、同様の作用効果を奏する。
【0030】
また、走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、上記単位画素毎に、上記複数の画素電極が、信号線の配設方向に沿って並ぶように配設され、かつ、複数の信号線のうち、少なくとも2本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されると共に、他の信号線を挟んで画素電極と接続されている信号線が、該他の信号線をまたぐバイパス電極を介して、上記スイッチング素子と接続されたアクティブマトリクス基板であっても、同様の作用効果を奏する。
【0031】
また、本発明のアクティブマトリクス基板は、単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、第1方向(X方向)に沿って配設され、上記単位画素毎に設けられた走査線と、第1方向に対して交差する第2方向(Y方向)に沿って配設された複数の信号線と、上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子と、上記走査線、複数の信号線、および複数のスイッチング素子を覆う層間絶縁膜と、上記スイッチング素子により信号線との導通がオンオフされる複数の画素電極と、上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールとを備え、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なることを特徴としている。
【0032】
上記複数の画素電極は、例えば、第2方向(Y方向)に沿って並ぶように配設され、上記信号線毎に対応して設けられたものとすることができる。
【0033】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在していることを特徴としている。
【0034】
上記の構成により、各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在している。
【0035】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素内に配設される信号線が、上記境界線によって分離される2領域のどちらか一方側の領域にのみ存在することを特徴としている。
【0036】
上記の構成により、各単位画素内に配設される信号線が、上記境界線によって分離される、単位画素内の2領域のどちらか一方側の領域にのみ存在する。
【0037】
なお、この場合、信号線は、画素電極に重畳させた構成とすることも、重畳させない構成とすることもできる。すなわち、例えば、各単位画素において、走査線方向の各単位画素の一端から、境界線、例えば走査線方向における画素電極の中央までであって信号線が存在する領域と、走査線方向の各単位画素の他端から上記境界線までであって信号線が存在しない領域とに二分割されるようにすることができる。また例えば、各単位画素において、各画素電極が、走査線方向の一端から、境界線、例えば走査線方向における画素電極の中央までであって信号線が重畳する領域と、走査線方向の他端から上記境界線までであって信号線が重畳しない領域とに二分割されるようにすることができる。
【0038】
これらの構成によれば、走査線方向の一端側が、信号線が存在する領域であり、走査線方向の他端側が、信号線が存在しない領域となっている。言い換えれば、単位画素の複数の信号線を、アクティブマトリクス基板同士を表示パネルとして接続したマルチパネル型の表示装置を形成する場合に、表示パネルの接続辺から遠ざかるように、単位画素内で偏在配置する。
【0039】
一般に、アクティブマトリクス基板同士を表示パネルとして接続したマルチパネル型の表示装置を形成する場合、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに破片等が生じ、継ぎ目近傍にある素子を誤って傷つけたり切断したりする恐れがある。
【0040】
これに対し、上記構成のアクティブマトリクス基板同士を表示パネルとして走査線の配設方向(横方向)に接続したマルチパネル型の表示装置を形成する場合、各単位画素で、信号線が存在しない領域がある側を、アクティブマトリクス基板同士の継ぎ目側とすることにすれば、継ぎ目近傍には信号線が存在しない。
【0041】
したがって、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。
【0042】
それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向(横方向)に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができる。
【0043】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記単位画素内において、少なくとも1本の信号線が、上記走査線、および複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜を介して、上記複数の全ての画素電極と、平面的に重畳されていることを特徴としている。
【0044】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも1本の信号線が、上記画素電極と重畳されない位置に配置されていることを特徴としている。
【0045】
上記の構成により、単位画素内の複数の信号線のうち、少なくとも1本の信号線が、上記画素電極と重畳されない位置に配置される。例えば、単位画素内の複数の信号線のうち、両端に位置する信号線のうちいずれか一方または両方が、画素電極とは重畳されない位置に配置される。例えば、単位画素内の信号線が3本であれば、左右の信号線のうちいずれか一方が画素電極と重畳されず、他方および中央の信号線は画素電極と重畳される。あるいは、左右の信号線の両方が画素電極と重畳されず、中央の信号線のみが画素電極と重畳される。言い換えれば、上記画素電極の電極面に垂直な方向から見たときに、単位画素の、画素電極が形成されていない、走査線方向の少なくとも一端側の部位に、少なくとも1本の信号線が配置されている。走査線方向の両端側に配置された場合は、上記画素電極の電極面に垂直な方向から見たときに、上記画素電極が、それらの信号線同士の間に配置されていることになる。
【0046】
したがって、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができる。
【0047】
また、画素電極が設けられていない部位(非表示領域)、例えば遮光領域(ブラックマトリクス)に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができる。
【0048】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記スイッチング素子が、対応する画素電極と重畳されていることを特徴としている。
【0049】
上記の構成により、上記スイッチング素子が、対応する画素電極と重畳されている。
【0050】
したがって、各画素電極が、各スイッチング素子の電気的シールドの役割を果たすことができる。それゆえ、上記の構成による効果に加えて、新たに専用部材を追加することなく、各スイッチング素子を電気的に保護することができる。
【0051】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内において、走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっていることを特徴としている。
【0052】
上記の構成により、単位画素内において、すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さ、言い換えれば、走査線方向の幅が、走査線から近い画素電極から順に短くなっている。
【0053】
各画素電極と走査線との電気的接続が、他の画素電極の下層領域、言い換えれば他の画素電極と重畳する領域を通る部材を介して行われていると、その領域が通っている画素電極においては、その領域の占める面積分、開口度が減少することになる。そこで、走査線に近い画素電極ほど、言い換えれば、他の画素電極と走査線とをつなぐ領域が多く通っている画素電極ほど、初めから画素電極の面積を広くしておくことで、開口度が他の画素電極より小さくなるのを防ぐことができる。
【0054】
したがって、単位画素内のすべての画素電極の開口率が等しくなる。それゆえ、上記の構成による効果に加えて、輝度ムラが生じるのを効果的に防止することができる。
【0055】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも2本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されており、他の信号線を挟んで画素電極と接続されている信号線は、該他の信号線をまたぐバイパス電極を介して、上記スイッチング素子と接続されていることを特徴としている。
【0056】
上記の構成により、単位画素内の複数の信号線のうち、少なくとも2本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されている。言い換えれば、上記画素電極の電極面に垂直な方向から見たときに、単位画素の、画素電極が形成されていない走査線方向の一端側の部位に、少なくとも2本の信号線が配置されている。例えば、少なくとも2本の信号線が、走査線方向の一端側の領域にあるようにし、少なくとも1本の信号線が、走査線方向の他端側の領域、または画素電極と重畳する領域にあるようにしてもよい。あるいは、すべての信号線が走査線方向の一端側にあるようにしてもよい。
【0057】
したがって、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができる。
【0058】
特に、バイパス電極を設けたことにより、画素電極と重畳しない、走査線方向の一方の側の領域内に、複数本の信号線を配置することができ、その本数分、画素電極で信号線が重畳されていない部分の面積が増える。そのため、その分、単位画素の開口率をより効果的に上げることができる。
【0059】
また、画素電極が設けられていない部位(非表示領域)、例えば遮光領域(ブラックマトリクス)に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができる。
【0060】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記バイパス電極が、上記画素電極と同じ材料で同じプロセスによって形成されていることを特徴としている。
【0061】
上記の構成により、上記バイパス電極が、上記画素電極と同じ材料で同じプロセスによって形成されている。それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく単位画素の開口率を上げることができる。
【0062】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられていることを特徴としている。
【0063】
上記の構成により、同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられている。
【0064】
したがって、冗長配線が設けられた2つの部位の間で信号線が断線した場合でも、その冗長配線によって導通が保たれる。それゆえ、上記の構成による効果に加えて、信号線で断線が生じても、電気的な接続状態を良好に続けることができる。
【0065】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されていることを特徴としている。
【0066】
上記の構成により、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されている。それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく、信号線の断線による導通不良を効果的に防ぐことができる。
【0067】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられたことを特徴としている。
【0068】
上記の構成により、信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられている。
【0069】
したがって、矩形のアクティブマトリクス基板において、走査線への走査信号の印加等、走査線と外部との信号伝達を、この走査線引き出し線を介し、信号線の末端が存在する辺において行うことができる。この結果、その辺以外の3つの辺には、信号線や走査線等の配線の、外部から信号を印加する端子等、外部との信号伝達を行う端子が存在しないことになる。それゆえ、上記の構成による効果に加えて、矩形の表示パネルを複数個つなぎ合わせたマルチパネル型の表示装置を形成する場合に、3つの辺をつなぎ目として利用可能にすることができる。
【0070】
また、本発明の表示装置は、上記アクティブマトリクス基板同士を表示パネルとして走査線の配設方向(横方向)に接続したものであり、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応していることを特徴としている。
【0071】
また、本発明の表示装置は、上記アクティブマトリクス基板と対向基板との間に表示媒体を挟持した表示パネルを備えた表示装置であって、上記アクティブマトリクス基板と対向基板との少なくとも一方の基板が、複数、走査線の配設方向(横方向)に互いに接続されており、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応していることを特徴としている。
【0072】
上記の構成により、走査線および信号線を従来の配設方向と同一の方向、すなわち、画面の縦方向を信号線方向、横方向を走査線方向としたままで、走査線や信号線の配線レイアウトを複雑化することなく、単位画素内の複数の画素電極の並ぶ方向を信号線の配設方向に合わせることができる。
【0073】
したがって、各表示パネルにおける単位画素内のカラー画素を信号線の配設方向(縦方向)に配列させることにより、表示パネル同士の継ぎ目ラインから最も近い各カラー画素までの距離を、全ての色について等しくすることができる。
【0074】
それゆえ、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができる。
【0075】
また、本発明の表示装置は、上記の構成に加えて、上記表示パネル同士の接続辺に隣接している単位画素においては、その単位画素内に配設される信号線が、その単位画素内の画素電極の走査線方向における中央を境界線として、上記接続辺とは遠い側にのみ存在していることを特徴としている。
【0076】
一般に、アクティブマトリクス基板同士を表示パネルとして接続したマルチパネル型の表示装置を形成する場合、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに破片等が生じ、継ぎ目近傍にある素子を誤って傷つけたり切断したりする恐れがある。
【0077】
これに対し、上記構成によれば、表示パネルの継ぎ目近傍には信号線が存在しない。したがって、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向(横方向)に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができる。
【0078】
個々のアクティブマトリクス基板に対向基板をそれぞれ設けておき、その状態のアクティブマトリクス基板同士をつなぎ合わせた構造を有するマルチパネル型の表示装置が構成可能である。あるいはまた、個々のアクティブマトリクス基板同士をつなぎ合わせ、つないだ状態の表示パネル全体を覆う大きさの一つの対向基板が、その表示パネルに対向して設けられた構造を有するマルチパネル型の表示装置も構成可能である。
【0079】
本発明のアクティブマトリクス基板は、単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、(1)第1方向(X方向)に沿って配設され、上記単位画素毎に設けられた走査線、(2)第1方向に対して交差する第2方向(Y方向)に沿って配設された複数の信号線、(3)上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子、(4)上記走査線、および複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜、(5)第2方向(Y方向)に沿って並ぶように配設され、上記信号線毎に対応して設けられた複数の画素電極、(6)上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールを、構成部材として備えているように構成することができる。
【0080】
また、本発明のアクティブマトリクス基板は、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なるように構成することができる。
【0081】
また、本発明のアクティブマトリクス基板は、上記単位画素内において、少なくとも1本の信号線が、上記複数の全ての画素電極と、上記層間絶縁膜を介して平面的に重畳されているように構成することができる。
【0082】
上記構成によれば、走査線および信号線を従来の配設方向のままで、単位画素内の複数の画素電極の並ぶ方向を信号線の配設方向に合わせることが可能になる。
【0083】
本発明のアクティブマトリクス基板は、上記単位画素内において、上記複数の画素電極の上記第1方向の幅が、上記走査電極に近い画素電極から順に狭くなるように設計されているように構成することができる。
【0084】
上記構成によれば、単位画素内の複数の画素電極全ての開口率を略同じにできる。
【0085】
本発明のアクティブマトリクス基板は、上記単位画素内において、上記複数の信号線の内、少なくとも1本の信号線が、上記層間絶縁膜上に形成されたバイパス電極によって、上記スイッチング素子に電気的に接続されているように構成することができる。
【0086】
上記構成によれば、走査線および信号線を従来の配設方向のままで、単位画素内の複数の画素電極の並ぶ方向を信号線の配設方向に合わせることが可能になる。
【0087】
本発明のアクティブマトリクス基板は、上記信号線が配設されている領域に沿って、上記層間絶縁膜上に、上記信号線の断線に対する冗長電極が備えられているように構成することができる。
【0088】
上記構成によれば、信号線の断線不良を回避することが容易になる。
【0089】
本発明のアクティブマトリクス基板は、上記バイパス電極または/および冗長電極が、上記画素電極と同じ材料で同じプロセスによって形成されているように構成することができる。
【0090】
上記構成によれば、プロセスの増加を行うことなくバイパス電極または/および冗長電極を形成することができ簡便である。
【0091】
本発明のアクティブマトリクス基板は、上記層間絶縁膜の下層に、補助容量線をさらに備えているように構成することができる。
【0092】
本発明のアクティブマトリクス基板は、隣接する走査線が、上記補助容量線を兼用しているように構成することができる。
【0093】
上記構成によれば、補助容量を必要とする用途、例えば液晶表示装置や画像検出器などのアクティブマトリクス基板として好適に用いることが可能になる。
【0094】
本発明の表示装置は、上記いずれかのアクティブマトリクス基板を備えた表示パネルが、複数、表示面を同一平面とするように並べられ、かつ、上記第2方向に沿った端部で互いに接続されていることを特徴とするマルチパネル型の表示装置であって、上記第2方向が、表示画像の上下方向であるとともに、上記単位画素内に備えられた上記複数の画素電極は、カラー表示に必要な複数の色に対応した画素電極であるように構成することができる。
【0095】
上記構成によれば、従来例(1)、(2)、(3)に示した課題を解決した好適なアクティブマトリクス基板を利用したマルチパネル型の表示装置を実現することで、容易に表示パネルの継ぎ目を目立たなくすることができる。
【0096】
本発明の表示装置は、上記アクティブマトリクス基板の単位画素内において、上記複数の信号線が、上記表示パネルの接続辺から遠ざかるように、偏在配置されているように構成することができる。
【0097】
したがって、表示パネルの接続辺を精度良く加工する際に、信号線の断線を回避することが可能になる。
【0098】
本発明の表示装置は、上記いずれかアクティブマトリクス基板と対向基板の間に表示媒体を挟持した表示パネルのうち、上記アクティブマトリクス基板と対向基板の少なくとも一方の基板が、複数、表示面を同一平面とするように並べられ、かつ、上記第2方向に沿った端部で互いに接続されている表示装置であって、上記第2方向が、表示画像の上下方向であるとともに、上記単位画素内に備えられた上記複数の画素電極は、カラー表示に必要な複数の色に対応した画素電極であるように構成することができる。
【0099】
上記構成によれば、従来例(1)、(2)、(3)に示した課題を解決した好適なアクティブマトリクス基板を利用した複合基板型の表示装置を実現することで、容易に基板の継ぎ目を目立たなくすることができる。
【0100】
本発明の表示装置は、上記アクティブマトリクス基板の単位画素内において、上記複数の信号線が、上記アクティブマトリクス基板、または/および対向基板の接続辺から遠ざかるように、偏在配置されているように構成することができる。
【0101】
したがって、基板の接続辺を精度良く加工する際に、信号線の断線を回避することが可能になる。
【0102】
【発明の実施の形態】
本発明の実施の一形態について図1ないし図18に基づいて説明すれば、以下の通りである。
【0103】
図1は、本実施形態に係るアクティブマトリクス基板の1単位画素当たりの平面図を示した図である。また、図2(a)、(b)は、それぞれ図1のA−A’線矢視断面、およびB−B’線矢視断面を示す図である。
【0104】
ガラス、プラスチックなどからなるベース基板18上に、金属膜からなる走査線(ゲート線)13が図1に示すように図面横方向(水平方向、X方向)に伸びる方向に直線状に配設されている。また、走査線13の一部(図1の場合は3箇所)が単位画素11のX方向を略3等分する位置で枝分かれしており、その部分が後述するTFT(薄膜トランジスタ)(スイッチング素子)15のゲート電極(走査線側端子)13aに相当するようになっている。単位画素11は略正方形形状である。
【0105】
走査線13は、Ta、Al、Ti、Mo、Cr、W等の金属薄膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。走査線13上には、走査線13とベース基板18(図2参照)との表面を略全面覆うように、ゲート絶縁膜19が形成されている。ゲート絶縁膜19は、SiNx 、SiO2 、走査線13の陽極酸化膜などで構成されている。
【0106】
走査線13から枝分かれしたゲート電極13a部分のゲート絶縁膜19上には、a−Si、poly−Si、CdSe、有機半導体などの半導体チャネル層20がパターン形成されている。さらにその上には、複数の信号線14、ソース電極(信号線側端子)14a、複数の接続電極16、ドレイン電極(画素電極側端子)16aが形成されている。信号線14や接続電極16は、Ta、Al、Ti、Mo、Cr、W等の金属薄膜、ITO(インジウム錫酸化物)等の導電酸化膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。このようにして、ゲート、ソース、ドレインの3電極を備えた薄膜トランジスタ(TFT15)が形成される。また複数の信号線14は、走査線13の配設方向(X)と交差する方向(Y)に沿って直線状に配設されている。このとき、全てのTFT15は、単位画素11内の走査線寄り(図中の下側)に偏在したレイアウトになっている。
【0107】
なお、半導体チャネル層20と、ソース・ドレイン電極14a・16aの接合界面に、n+タイプのa−Si、Poly−Siなどのコンタクト層23が好適に挿入される。
【0108】
さらに、走査線13、信号線14、TFT15を略全面覆うように、SiNx 薄膜から構成される絶縁保護膜21が形成される。また、絶縁保護膜21上には、アクリル樹脂、ポリイミド樹脂などから構成される層間絶縁膜22が構成される。さらに、層間絶縁膜22上には、複数の画素電極が形成される。すなわち、赤色(R)の画素電極12r、緑色(G)の画素電極12g、青色(B)の画素電極12bであり、赤、青、緑すべての画素電極を合わせて画素電極12と総称する。1つの単位画素11内のすべての画素電極が、1本の走査線13に対応している。
【0109】
層間絶縁膜22は、アクティブマトリクス基板の基板表面を平坦化する平坦化膜の役割を果たす。また上記の構造を用いれば、複数の画素電極12を従来と異なる方向に自由に配列できる。したがって、この構成例においては、複数の画素電極12が信号線に沿う方向に並ぶように配設されている。画素電極12は、透過型表示装置の場合はITO、反射型表示装置の場合はAl、Ag等が用いられる。なお、層間絶縁膜22と絶縁保護膜21は、同一材料を用いて兼用することもできる
なお、この構成例のアクティブマトリクス基板は、各画素電極12とドレイン電極16aを電気的に接続するために、絶縁保護膜21と層間絶縁膜22にはコンタクトホール(接続部)17が形成されており、そこで画素電極12と接続電極16が接続された構造になっている。このとき、上記複数のコンタクトホール17と上記走査線13との距離が、コンタクトホール毎に全て異なる様にレイアウトになっている。また、これに対応して各TFT15のドレイン電極16aが、コンタクトホール17の位置まで接続電極16として延伸して配設されたレイアウトになっている。
【0110】
上記単位画素11内において、少なくとも1本の信号線14が、上記複数の全ての画素電極12と、上記層間絶縁膜22を介して平面的に重畳されたレイアウトになっている。
【0111】
上述してきた本実施形態のアクティブマトリクス基板の構成によれば、走査線の配設方法(X方向)と信号線の配設方向(Y方向)は従来のままで、単位画素内の複数の画素電極を信号線の配設方向に沿って並ぶように配設することが可能となる。また、上述のアクティブマトリクス基板の製造プロセス(以下、単にプロセスと称する)は、特許2933879号等に見られる一般的なものであり、上記の配線レイアウトを採用するに当たって、特にプロセスの増加を必要とするものではなく、本発明のアクティブマトリクス基板を容易に実現することができる。
【0112】
なお,アクティブマトリクス基板をディスプレイなどに使用する際,画素電極に相対向する電極を、別途画素電極側の基板に配置させてもよいし、画素電極側の基板とは異なる別の基板側に形成してもよい。前者は、いわゆるIPS(In Plane Switching)モードを用いた液晶ディスプレイに使用することができる。
【0113】
上記アクティブマトリクス基板を液晶表示装置や画像検出器に利用する場合は、各画素電極に電荷を蓄積できるよう画素電極毎に補助容量を付加する必要が求められる場合がある。
【0114】
図3は、図1に示したアクティブマトリクス基板に補助容量を追加したアクティブマトリクス基板の1単位画素当たりの平面図を示した図である。ここでは、単位画素当たりに1本の補助容量線31がX方向に配設されている。補助容量線31は、前述の走査線13を形成する際に、同じプロセスで形成しておくとよい。この補助容量線31の一部(図3の場合は3箇所)は、単位画素11のX方向を略3等分する位置で枝分かれしており、その部分が前述の接続電極16(ドレイン電極16aの延長)と一部が重畳するように構成されている。この両者(補助容量線31の延長部分と接続電極16)の重畳領域では、両者の間にゲート絶縁膜19が存在するため、このゲート絶縁膜19が誘電体として作用し、補助容量として作用する。
【0115】
なお、補助容量線の付加方法は、上述に限定されるわけではなく、例えば、Y方向に隣接する走査線が補助容量配線を兼用する構造、例えば、同図中、上隣の単位画素の走査線が、同図中、下隣の補助容量線を兼用する構造であってもよい。また、単位画素当たり複数本(図3の場合は3本)の補助容量線を各画素電極に対応して別々にX方向に配設してもよい。
【0116】
このように、新たなプロセスを増加させることなく、必要に応じて簡便に補助容量を付加することが可能である。
【0117】
図4は、図1に示したアクティブマトリクス基板の変形例を示す図である。ここでは、単位画素当たりにY方向に配設されている複数の信号線14を、単位画素11内の片側(図中左側)に偏在させたレイアウトを採用している。これにより、各単位画素11において、各画素電極12が、走査線方向の一端(図中、左側)から中央までであって信号線が重畳する領域と、走査線方向の他端(図中、右側)から中央までであって信号線が重畳しない領域とに二分割されている。もちろん、上述したような補助容量線31を付加することも可能である。本構造は、マルチパネル型の表示装置を実現する際、継ぎ目近傍での信号線14の断線を防ぐ上で有効となる。具体的な作用効果については後述する。
【0118】
図5は、図1に示したアクティブマトリクス基板の他の変形例を示す図である。ここでは、単位画素当たりにY方向に配設されている複数の信号線14のうち、左右2本の信号線14を単位画素11内の左右の両端に配置し、画素電極12と重畳しないようにしている。このレイアウトを用いれば、隣接単位画素との隙間に形成する非表示領域(通常、隣接画素との色分離を行うために設けられるマトリクス状の遮光領域、ブラックマトリクスとも呼ぶ)に、左右2本の信号線を配置させることができ、非表示領域の有効利用と画素開口率の向上を図ることが可能になる。もちろん、上述したような補助容量線31を付加することも可能である。また、単位画素内の信号線14のうち、左右2本の信号線(すなわち両端に位置する信号線)のうちいずれか一方が、画素電極12と重畳されない位置に配置された構成でもよい。
【0119】
図6は、図1に示したアクティブマトリクス基板の他の変形例を示す図である。ここでは、複数の画素電極12に対応して設けられているTFT15が、各画素電極12r・12g・12bの近傍に設けられている。これにより、各画素電極12が、各々のTFT15の上部を重畳する構造が可能になり、TFT15の電気的シールドを行うことが可能になる。また、反射型表示装置に応用する場合は、画素電極12にAlやAgなどの金属膜を用いるため、光学的シールドも可能になる。もちろん、上述したような補助容量線31を付加することも可能である。
【0120】
図7は、図1に示したアクティブマトリクス基板の他の変形例を示す図である。ここでは、単位画素当たりに複数設けられている画素電極12r・12g・12bのX方向の幅(Y方向の長さ)を、全て異ならせている。具体的には、各画素電極12のX方向の幅が、上記ゲート電極13aに近い画素電極から順に狭くなるように、すなわち、α<β<γの関係となるように設計されている。図1に示したアクティブマトリクス基板の場合、画素電極12のうちで接続電極16が重畳されていない総面積が、画素電極毎に異なるために、接続電極16が金属膜のように非透光性膜から形成される場合は、画素電極毎に開口率が異なってしまうといった現象が見られるが、本構成のアクティブマトリクス基板を採用することで、画素電極12のうちで接続電極16が重畳されていない総面積を全て略同じにすることができるので、複数の画素電極12の開口率を全て略同じにすることができる。もちろん、上述したような補助容量線31を付加することも可能である。
【0121】
図8は、本発明のアクティブマトリクス基板の他の構成例における1単位画素当たりの平面図を示した図である。また、図9は、図8のC−C’線矢視断面を示す図である。
【0122】
ガラス、プラスチックなどからなるベース基板18上に、金属膜からなる走査線13が図8に示すように図面横方向(水平方向、X方向)に伸びる方向に直線状に配設されている。また、走査線13の一部が枝分かれしており、その部分が後述するTFT(薄膜トランジスタ)15のゲート電極13aに相当するようになっている。
【0123】
走査線13は、Ta、Al、Ti、Mo、Cr、W等の金属薄膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。走査線13上には、走査線13とベース基板18(図9参照)の表面を略全面覆うように、ゲート絶縁膜19が形成されている。ゲート絶縁膜19は、SiNx 、SiO2 、走査線13の陽極酸化膜などで構成されている。
【0124】
走査線13から枝分かれしたゲート電極13a部分のゲート絶縁膜19上には、a−Si、poly−Si、CdSe、有機半導体などの半導体チャネル層がパターン形成されている。さらにその上には、複数の信号線14、ソース電極14a、複数の接続電極16、ドレイン電極16aが形成されている。信号線14、ソース電極14a、接続電極16は、Ta、Al、Ti、Mo、Cr、W等の金属薄膜、ITO等の導電酸化膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。このようにして、ゲート、ソース、ドレインの3電極を備えた複数のTFT(薄膜トランジスタ)15が形成される。また複数の信号線14は、走査線13の配設方向(X)と交差する方向(Y)に沿って直線状に配設されている。この時、全てのTFT15は、走査線13から枝分かれしている1本のゲート電極13a上に並んで形成されたレイアウトになっている。
【0125】
なお、半導体チャネル層20と、ソース電極14a・ドレイン電極16aの接合界面に、n+タイプのa−Si、poly−Siなどのコンタクト層23が好適に挿入される。
【0126】
さらに、走査線13、信号線14、TFT15を略全面覆うように、SiNx 薄膜から構成される絶縁保護膜21が形成される。また、絶縁保護膜21上には、アクリル樹脂、ポリイミド樹脂などから構成される層間絶縁膜22が構成される。さらに、層間絶縁膜22上には、複数の画素電極が形成される。すなわち、赤色(R)の画素電極12r、緑色(G)の画素電極12g、青色(B)の画素電極12bであり、赤、青、緑すべての画素電極を合わせて画素電極12と総称する。1つの単位画素11内のすべての画素電極が、1本の走査線13に対応している。
【0127】
層間絶縁膜22は、アクティブマトリクス基板の基板表面を平坦化する平坦化膜の役割を果たす。また上記構造を用いれば、複数の画素電極12を従来と異なる方向に自由に配列できる。したがって、この構成例においては、複数の画素電極12が信号線14に沿う方向に並ぶように配設されている。画素電極12は、透過型表示装置の場合はITO、反射型表示装置の場合はAl、Ag等が用いられる。
【0128】
なお、この構成例のアクティブマトリクス基板は、各画素電極12とドレイン電極16aとを電気的に接続するために、絶縁保護膜21と層間絶縁膜22にはコンタクトホール17が形成されており、そこで画素電極12と接続電極16(ドレイン電極16a)とが接続された構造になっている。また、関連する信号線14とTFT15のソース電極とは、層間絶縁膜22に設けられた2つのコンタクトホール17と、層間絶縁膜22上に形成されたバイパス電極33によって電気的に接続されている。バイパス電極33は、画素電極12と同じプロセスで同時に形成することができるため、新たなプロセス追加は必要でない。このように、バイパス電極33を用いた上記の構造を採用することにより、複数の信号線がまとまって並列配設された場合であっても、信号線同士の絶縁性を保ったまま、かつプロセス追加を必要とせずに、各信号線を互いに関連するTFTに接続することが可能になる。また、層間絶縁膜22に、アクリル樹脂などの比誘電率の比較的小さい材料を用いて2〜3μmの厚みを有する膜を用いることで、バイパス電極33と、その下の層間絶縁膜22下に存在する信号線14との間に発生する寄生容量を小さく抑えることができる。このように、本構造を採用することによって、信号線に与える電気的影響についても最小限に留めることができ、有用である。ちなみに、走査線13と同じ材料・プロセスで、信号線14より下の層にバイパス電極を形成することも可能である。ただし、この場合、バイパス電極と信号線14との間に0.3〜0.5μm程度の厚みのゲート絶縁膜19を介することになり、寄生容量が増大してしまう。したがって、大面積あるいは高精細なアクティブマトリクス基板を形成する場合は、バイパス電極33は、画素電極12と同じ材料・プロセスで形成することが好ましい。
【0129】
この例では、上記複数のコンタクトホールと上記走査線の距離が、コンタクトホール毎に全て異なるようなレイアウトになっている。
【0130】
上述のアクティブマトリクス基板の構成によれば、走査線の配設方法(X方向)と信号線の配設方向(Y方向)は従来のままで、単位画素内の複数の画素電極を信号線の配設方向に沿って並ぶように配設することが可能となる。また、上述のアクティブマトリクス基板の製造プロセスは、特許第2933879号等に見られる一般的なものであり、上記の配線レイアウトを採用するに当たって、特にプロセスの増加を必要とするものではなく、本発明のアクティブマトリクス基板を容易に実現することができる。
【0131】
すなわち、例えば、ベース基板18の上に、ゲート電極13a、ゲート絶縁膜19、半導体チャネル層20、ソース電極14a、コンタクト層23、を順次成膜して形成する。ここまでのプロセスは、従来のアクティブマトリクス基板の製造方法と同様にして行うことができる。次に、絶縁保護膜21および層間絶縁膜22を形成し、それらに対して、所望のパターンに従って、パターニング処理を行う。これにより、絶縁保護膜21および層間絶縁膜22を貫通するコンタクトホール17が形成されることになる。その後、画素電極12となる上述のITOやAl、Ag等をスパッタ法により形成し、パターニングする。これにより、画素電極12は、コンタクトホール17を介して、TFT15のドレイン電極16aと電気的に接続されることになる。このようにして、本構成のアクティブマトリクス基板を製造することができる。
【0132】
図8のアクティブマトリクス基板を液晶表示装置や画像検出器に利用する場合は、各画素電極に電荷を蓄積できるよう画素電極毎に補助容量を付加する必要が求められる場合がある。図10は、図8に示したアクティブマトリクス基板に補助容量を追加したアクティブマトリクス基板の1単位画素当たりの平面図を示した図である。ここでは、単位画素11当たりに1本の補助容量線32がX方向に配設されている。補助容量線32は、前述の走査線13を形成する際に、同じプロセスで形成しておくとよい。この補助容量線32の一部は、枝分かれしており、その部分が前述のドレイン電極16a(接続電極16)と一部が重畳するように構成されている。この両者(補助容量線32の延長部分と接続電極16)の重畳領域では、両者の間にゲート絶縁膜19が存在するため、このゲート絶縁膜19が誘電体として作用し、補助容量として作用する。
【0133】
なお、補助容量線の付加方法は、上述に限定されるわけではなく、例えば、Y方向に隣接する走査線13が補助容量配線を兼用する構造、例えば、図中、上隣の単位画素の走査線が、図中、下隣の補助容量線を兼用する構造であってもよい。また、単位画素当たり複数本(図8の場合は3本)の補助容量線を各画素電極に対応して別々にX方向に配設してもよい。
【0134】
このように、新たなプロセスを増加させることなく、必要に応じて簡便に補助容量を付加することが可能である。
【0135】
図11は、図8に示したアクティブマトリクス基板の他の変形例を示す図である。また図12は、図11のD−D’線矢視断面を示す図である。ここでは、単位画素当たりに複数設けられている各信号線14に対し、層間絶縁膜22上に冗長電極35aが付加されている。冗長電極35aは、画素電極12や前述のパイパス電極33と同様の材料・プロセスで形成されている。すなわち、冗長配線35のうち、信号線14と重なった部分が冗長電極35aであり、信号線14とソース電極14aとを接続する部分がバイパス電極35bである。
【0136】
通常、走査線13と信号線14とがマトリクス状に配置されたアクティブマトリクス基板の場合、走査線13と信号線14とが交差する点(例えば図11のR点)において、信号線14の断線不良が発生しやすい。そこで、この構成例に係るアクティブマトリクス基板では、走査線13と信号線14の交差部を跨ぐ冗長配線35が付加された構造になっている。この冗長配線35と信号線14は、層間絶縁膜22に設けられたコンタクトホール36・17によって、走査線を跨ぐ毎に、電気的に接続されている。このため、該交差部で信号線が断線したとしても、冗長電極35aによって断線不良を回避することが可能になる。なお、コンタクトホール36は、上述したような、コンタクトホール17と同様の方法にて形成することができる。
【0137】
この冗長配線の思想は、走査線13と信号線14の交差部に対してのみでなく、補助容量線がある場合(例えば図10のアクティブマトリクス基板)には、補助容量線と信号線の交差部に対しても有効である。その場合は、補助容量配線を跨ぐように冗長配線を形成すればよい。
【0138】
次に、2枚の液晶表示パネルを隣接接続して大画面表示を行うマルチパネル型の表示装置としての液晶表示装置について説明する。また、この液晶表示装置は、カラー表示を行うものとする。この表示装置は、図13に示すように、隣接接続された左右2枚の液晶表示パネル(左側の表示パネル42、右側の表示パネル43)が同一平面上に配置された直視型の表示装置41である。すなわち、上記構成の表示装置41では、左右2枚の表示パネル42・43上に形成された画像情報を、裏面側から表示パネルに照射される透過光を表示パネルにより変調させることで観察者が目視し得るようになっている。なお、表面側から表示パネルに入射する周囲光の反射光を、表示パネルにより変調させることで観察者が目視し得るようになっている反射型表示装置であってもよい。
【0139】
上記左右の表示パネル42・43は、図14(a)に示すように、アクティブマトリクス基板46と対向基板49が、それぞれの周辺部を枠状に封止するように設けられたシール材47で接着されており、これら両基板の間隙に表示媒体である液晶48が挟持された構造になっている。なお、ここで各表示パネルの基本構造については、周知のアクティブマトリクス型液晶パネルと同じであるため、詳細の説明を割愛する。
【0140】
上記液晶表示装置は、図13に示すように、単位画素11が多数配列された構造になっている。このとき、単位画素11は、カラー表示に必要な3原色赤(R)、緑(G)、青(B)に対応して、3つの色画素を有している。ここで、図13の表示装置では、単位画素11内に配列された複数の色画素が、左右表示パネルの継ぎ目ライン44に沿うように並んで配列されている。もちろん、単位画素内の色画素数は3つに限られるものでは無く、表示パネルの色表現能力に合わせて2つでも4つでも構わない。また,3原色は,赤、緑、青に限られるものでは無く、例えば、シアン、マゼンタ、イエローであってもよい。
【0141】
これによって、従来例の図23に示したように、継ぎ目ライン44からの各色画素(R)、(G)、(B)までの距離が全て等しくなる。このため、液晶パネルの継ぎ目部分を斜め方向から観察した場合に、継ぎ目ライン44は(R)、(G)、(B)全てのカラー画素と同条件でオーバーラップするため、例え継ぎ目ライン44で表示色がわずかに妨げられたとしても、それによって色バランスを崩すことがない。この結果、観察者の位置(観察角度)に依存して、継ぎ目近傍が虹のように色付いて見える従来の問題点を、大きく改善することが可能になる。
【0142】
本発明では、上述したような、継ぎ目が目立ち難いマルチパネル型の表示装置において、上述したアクティブマトリクス基板を採用することができる。上述のようなアクティブマトリクス基板を用いれば、走査線および信号線を通常の方向に配設した状態(すなわち、表示画面に対して水平方向(横方向、図面X方向、第1方向)に走査線を、また上下方向(縦方向、図面Y方向、第2方向)に信号線を配設した状態)で、Y方向に存在する表示パネルの継ぎ目ラインに沿って、単位画素内の複数の画素電極が並ぶように配設することが可能となる。この結果、図13に示す継ぎ目の目立たないマルチパネル型の表示装置を容易に実現することが可能になる。
【0143】
また、走査線と信号線の配列方向が、通常の表示パネルと同様であるため、従来のマルチパネル型の表示装置(従来例の(2)特開平10−186315号公報)とは異なり、画像フォーマットの変換回路も不要である。
【0144】
なお、本発明の表示装置は、アクティブマトリクス基板46と対向基板49の内、どちらか一方のみが継ぎ合わされた複合基板によって構成された構造、すなわち図14(b)・(c)に示したような構造の表示装置であっても構わない。すなわち、図14(a)の例では、表示パネル42・43のそれぞれがアクティブマトリクス基板46と対向基板49とを備え、表示パネル同士を継ぎ目45で継ぎ合わせているが、図14(b)の例では、一つの対向基板50に、2つのアクティブマトリクス基板46同士が継ぎ合わされている。また、図14(c)の例では、一つのアクティブマトリクス基板51に、2つの対向基板49同士が継ぎ合わされている。
【0145】
また、図14(a)・(b)・(c)に示したようなアクティブマトリクス基板や対応基板の外側に、表示パネルの継ぎ目部分を補強するための支持基板を備えた構造であっても構わない。また、表示媒体は、液晶に限定されるわけではなく、ELディスプレイや電気泳動ディスプレイなど、他の表示装置においても本発明の表示装置の思想を適用することができる。
【0146】
次に、表示装置のさらに好適な例を示す。図15、図16は、マルチパネル構造の表示パネルにおける、継ぎ目ライン44近傍の拡大平面図である。ここでは、単位画素11の複数の信号線14が、単位画素内で偏在配置したアクティブマトリクス基板を用いている。すなわち、図15の表示装置には、図4に示したアクティブマトリクス基板を用い、図16の表示装置には、図8(または図10)に示したアクティブマトリクス基板を用いている。そして、表示パネル(またはアクティブマトリクス基板)の継ぎ目ライン44を境にして、左右のアクティブマトリクス基板において、それぞれ単位画素11内の複数の信号線14が、継ぎ目ライン44から遠ざかるように、偏在配置されており、継ぎ目ライン近傍には信号線が存在しない構造になっている。
【0147】
一般に、マルチパネル構造(図14(a))や複合アクティブマトリクス基板(図14(b))で高精細な表示装置を製造しようとした場合、継ぎ目ラインに相当する辺を高精度に切断加工する必要がある。このとき、表示パネルやアクティブマトリクス基板の切断辺を高精度に加工しようとすると、ダイシングやレーザーを用いた切断加工や研磨加工などを用いる必要があるが、これらの切断工程や研磨工程において、基板エッジの角に微細な欠け(チッピング)が発生しやすい。もし、アクティブマトリクス基板の切断辺の近傍に信号線が存在すると、このような基板エッジの角に発生する微細な欠け(チッピング)によって信号線が分断されてしまうことになる。切断辺近傍の画素において、画素電極が一部欠ける場合は、その画素だけが不良になる点欠陥が発生するだけで被害は済むが、信号線が分断された場合は、その信号線に接続されている画素が全て不良となるいわゆる線欠陥が発生することになる。表示装置においては、点欠陥に比べて線欠陥は非常に目立ちやすく、致命的な不良となる。
【0148】
これに対して、図15、図16に示した表示装置は、信号線14が表示パネルの継ぎ目ライン44から遠ざかる位置に偏在配置されているため、基板の切断工程や研磨工程に起因する線欠陥不良が発生し難いといった利点がある。実際には、図16、または図8(図10)のアクティブマトリクス基板の配線レイアウトの思想を備えながら、継ぎ目ライン44を中心にして左右線対称な配線レイアウトや、継ぎ目ライン44の真中を中心として点対称な配線レイアウトとなるように左右の表示パネルのアクティブマトリクス基板を設計すればよい。
【0149】
図17、図18は、上記構成の変形例であるマルチパネル構造の表示パネルにおける、継ぎ目ライン44近傍の拡大平面図である。ここでは、単位画素11の複数の信号線が、単位画素11内で偏在配置したアクティブマトリクス基板を用いているとともに、単位画素当たりに1本の走査線引き出し線61が設けられている。この走査線引き出し線61は、X方向に配設された走査線13と、図中星印で示したコンタクト部62で電気的に接続されており、走査線13に対して上記走査線引き出し線61から駆動信号を入力することが可能となっている。これによって、信号線14および走査線13を一方向(例えば図中の下側)から入力することが可能となり、表示パネルの矩形を構成する4辺の内、1辺のみを信号入力辺とすることが可能になる。したがって、残りの3辺がフリーとなり、その3辺を接続辺として使用できるマルチパネル型表示装置が容易に実現できる。
【0150】
なお、本発明のアクティブマトリクス基板は、上述のように表示装置に用いられるだけでなく、アクティブマトリクス基板の各画素電極に対応させてフォトダイオード(pin接合構造、MIS接合構造、ショットキー接合構造など)や光導電膜(a−Si膜、a−Se膜、CdSe膜、有機光導電膜など)を別途形成し、該アクティブマトリクス基板の外部で信号線の終端に電圧検出器又は電荷検出器を接続することで、アクティブマトリクスアレイを二次元画像情報の読み出し回路(2次元画像検出器)として用いることも可能である。
【0151】
したがって、二次元画検出器が、単位画素内の複数の画素電極に対応させて、R、G、B(またはC、M、Y)のカラーフィルターを併用してカラー画像の撮像を行なう検出器(撮像装置)の場合、本発明のアクティブマトリクス基板の構造が有効となる。つまり、R、G、Bに対応した画素電極がアクティブマトリクス基板の継ぎ目に沿って配列されているため、表示装置と同様に、アクティブマトリクス基板の継ぎ目部分に起因する色バランス崩れの発生を回避することができる。
【0152】
例えば、本発明のアクティブマトリクス基板同士が、カラー検出用の検出パネルとして走査線の配設方向に接続されて検出装置を構成してもよい。
【0153】
この場合、上記アクティブマトリクス基板における単位画素内の複数の画素電極は、それぞれ、カラー検出のための各色に対応するように設ければよい。
【0154】
ここで、本発明のアクティブマトリクス基板を、二次元画像検出器に用いた場合の概略ブロック図の一例を図28に示す。
【0155】
図28では、アクティブマトリクス基板において、入力画像を検出するためにフォトダイオードが画素毎に設けられ、該フォトダイオードに入射された光、すなわち入力画像としての光を、光量に応じたアナログの電気信号に変換して、該アクティブマトリクス基板外に出力するようになっている。
【0156】
上記アクティブマトリクス基板から出力されたアナログの電気信号は、A/D変換器において、デジタル信号に変換され、次段の画像処理装置に送られる。この画像処理装置では、デジタル信号に対して所定の処理を施して、変換した信号を、D/A変換器及び画像記憶装置に送るようになっている。
【0157】
上記D/A変換器に送られたデジタル信号は、アナログ信号に変換され、画像モニタ装置に送られる。このようにして、この画像モニタ装置には、入力画像に非常に近い画像が表示される。
【0158】
なお,本発明のアクティブマトリクス基板は、継ぎ目を有さない単一パネルのアクティブマトリクス基板として用いることもでき、加えて、カラーカラーフィルターを用いない表示装置や検出器(例えばモノクロの表示装置や検出器)にも用いることもできる。
【0159】
さらに、フォトダイオードや光導電膜を備えたアクティブマトリクス基板と、X線を可視光に変換するシンチレーターや増感フイルムとを組み合わせることで、X線検出器(X線撮像装置)を実現することも可能である。
【0160】
【発明の効果】
以上のように、本発明のアクティブマトリクス基板は、上記走査線、信号線およびスイッチング素子を有する第1層の上層に、各単位画素について、上記複数の画素電極が、信号線の配設方向に沿って並ぶように、かつ、上記スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と絶縁されて第2層を形成し、上記第1層と第2層との間に、上記各画素電極ごとに、上記各画素電極とそれに対応する上記スイッチング素子の画素電極側端子とを電気的に接続する接続部が設けられている構成である。
【0161】
これにより、走査線および信号線を従来の配設方向と同一の方向としたままで、単位画素内の複数の画素電極の並ぶ方向を、信号線の配設方向に合わせることができる。それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができるという効果を奏する。
【0162】
また、本発明のアクティブマトリクス基板は、単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、第1方向(X方向)に沿って配設され、上記単位画素毎に設けられた走査線と、第1方向に対して交差する第2方向(Y方向)に沿って配設された複数の信号線と、上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子と、上記走査線、複数の信号線、および複数のスイッチング素子を覆う層間絶縁膜と、上記スイッチング素子により信号線との導通がオンオフされる複数の画素電極と、上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールとを備え、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なる構成である。
【0163】
これにより、走査線および信号線を従来の配設方向と同一の方向としたままで、単位画素内の複数の画素電極の並ぶ方向を、信号線の配設方向に合わせることができる。それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができるという効果を奏する。
【0164】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在している構成である。
【0165】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素内に配設される信号線が、上記境界線によって分離される2領域のどちらか一方側の領域にのみ存在する構成である。
【0166】
これにより、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向(横方向)に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができるという効果を奏する。
【0167】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記単位画素内において、少なくとも1本の信号線が、上記走査線、複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜を介して、上記複数の全ての画素電極と、平面的に重畳されている構成である。
【0168】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも1本の信号線が、上記画素電極と重畳されない位置に配置されている構成である。
【0169】
これにより、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができるという効果を奏する。
【0170】
また、画素電極が設けられていない部位(非表示領域)、例えば遮光領域(ブラックマトリクス)に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができるという効果を奏する。
【0171】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記スイッチング素子が、対応する画素電極と重畳されている構成である。
【0172】
これにより、各画素電極が、各スイッチング素子の電気的シールドの役割を果たすことができる。それゆえ、上記の構成による効果に加えて、新たに専用部材を追加することなく、各スイッチング素子を電気的に保護することができるという効果を奏する。
【0173】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内において、走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっている構成である。
【0174】
これにより、単位画素内のすべての画素電極の開口率が等しくなる。それゆえ、上記の構成による効果に加えて、輝度ムラが生じるのを効果的に防止することができるという効果を奏する。
【0175】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも2本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されており、他の信号線を挟んで画素電極と接続されている信号線は、該他の信号線をまたぐバイパス電極を介して、上記スイッチング素子と接続されている構成である。
【0176】
これにより、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができるという効果を奏する。
【0177】
特に、バイパス電極を設けたことにより、画素電極と重畳しない、走査線方向の一方の側の領域内に、複数本の信号線を配置することができ、その本数分、画素電極で信号線が重畳されていない部分の面積が増える。そのため、その分、単位画素の開口率をより効果的に上げることができるという効果を奏する。
【0178】
また、画素電極が設けられていない部位(非表示領域)、例えば遮光領域(ブラックマトリクス)に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができるという効果を奏する。
【0179】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記バイパス電極が、上記画素電極と同じ材料で同じプロセスによって形成されている構成である。
【0180】
それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく単位画素の開口率を上げることができるという効果を奏する。
【0181】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられている構成である。
【0182】
これにより、冗長配線が設けられた2つの部位の間で信号線が断線した場合でも、冗長配線によって導通が保たれる。それゆえ、上記の構成による効果に加えて、信号線で断線が生じても、電気的な接続状態を良好に続けることができるという効果を奏する。
【0183】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されている構成である。
【0184】
上記の構成により、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されている。それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく、信号線の断線による導通不良を効果的に防ぐことができるという効果を奏する。
【0185】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられた構成である。
【0186】
これにより、矩形のアクティブマトリクス基板において、走査線と外部との信号伝達を、この走査線引き出し線を介し、信号線の末端が存在する辺において行うことができる。それゆえ、上記の構成による効果に加えて、矩形の表示パネルを複数個つなぎ合わせたマルチパネル型の表示装置を形成する場合に、3つの辺をつなぎ目として利用可能にすることができるという効果を奏する。
【0187】
また、本発明の表示装置は、上記アクティブマトリクス基板同士を表示パネルとして走査線の配設方向(横方向)に接続したものであり、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応している構成である。
【0188】
また、本発明の表示装置は、上記アクティブマトリクス基板と対向基板との間に表示媒体を挟持した表示パネルを備えた表示装置であって、上記アクティブマトリクス基板と対向基板との少なくとも一方の基板が、複数、走査線の配設方向(横方向)に互いに接続されており、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応している構成である。
【0189】
それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができるという効果を奏する。
【0190】
また、本発明の表示装置は、上記の構成に加えて、上記表示パネル同士の接続辺に隣接している単位画素においては、その単位画素内に配設される信号線が、その単位画素内の画素電極の走査線方向における中央を境界線として、上記接続辺とは遠い側にのみ存在している構成である。
【0191】
これにより、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向(横方向)に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明に係るアクティブマトリクス基板の一構成例における1単位画素当たりの概略の構成を示す平面図である。
【図2】(a)は、図1のA−A’線矢視断面図であり、(b)は、図1のB−B’線矢視断面図である。
【図3】本発明に係るアクティブマトリクス基板の他の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図4】本発明に係るアクティブマトリクス基板のさらに他の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図5】本発明に係るアクティブマトリクス基板のさらに他の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図6】本発明に係るアクティブマトリクス基板のさらに他の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図7】本発明に係るアクティブマトリクス基板のさらに他の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図8】本発明に係るアクティブマトリクス基板のさらに他の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図9】図8のC−C’線矢視断面図である。
【図10】本発明に係るアクティブマトリクス基板のさらに他の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図11】本発明に係るアクティブマトリクス基板のさらに他の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図12】図11のD−D’線矢視断面図である。
【図13】本発明に係るマルチパネル型液晶表示装置の一構成例における全体の内部の概略の構成を示す平面図である。
【図14】(a)ないし(c)は、本発明に係るマルチパネル型液晶表示装置の各構成例における全体の概略の構成を示す断面図である。
【図15】本発明に係るマルチパネル型液晶表示装置の一構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図16】本発明に係るマルチパネル型液晶表示装置の他の構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図17】本発明に係るマルチパネル型液晶表示装置のさらに他の構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図18】本発明に係るマルチパネル型液晶表示装置のさらに他の構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図19】(a)および(b)は、従来の液晶表示装置の構成例を示す平面図である。
【図20】(a)ないし(c)は、一般的なマルチパネル構造の表示装置の構成例を示す説明図である。
【図21】従来のマルチパネル型表示装置の継ぎ目部分を拡大した斜視図である。
【図22】(a)および(b)は、カラー画素の配列方向を示す説明図である。
【図23】従来のマルチパネル型表示装置の継ぎ目部分を拡大した斜視図である。
【図24】従来のアクティブマトリクス基板の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図25】従来のアクティブマトリクス基板の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図26】従来のアクティブマトリクス基板の構成例における1単位画素当たりの概略の構成を示す平面図である。
【図27】従来のアクティブマトリクス基板の構成例における概略の構成を示す平面図である。
【図28】本発明のアクティブマトリクス基板を画像情報を検出する検出装置に用いた場合の概略ブロック図である。
【符号の説明】
11 単位画素
12r、12g、12b 画素電極
13 走査線
13a ゲート電極(走査線側端子)
14 信号線
14a ソース電極(信号線側端子)
15 TFT(スイッチング素子)
16 接続電極
16a ドレイン電極(画素電極側端子)
17 コンタクトホール(接続部)
18 ベース基板
19 ゲート絶縁膜
20 半導体チャネル層
21 絶縁保護膜
22 層間絶縁膜
23 コンタクト層
31 補助容量線
32 補助容量線
33 バイパス電極
35 冗長配線
35a 冗長電極
35b バイパス電極
36 コンタクトホール
41 表示装置
42 表示パネル
43 表示パネル
44 継ぎ目ライン
45 継ぎ目
46 アクティブマトリクス基板
47 シール材
48 液晶
49 対向基板
50 対向基板
51 アクティブマトリクス基板
61 走査線引き出し線
62 コンタクト部

Claims (15)

  1. 走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、
    少なくとも、上記スイッチング素子の画素電極側端子の延長部分からなる接続電極を含む第1層と、各単位画素において、信号線の配設方向に沿って並ぶように配設された上記複数の画素電極を含む第2層とを備えており、
    上記第1層と第2層との間には、該第1層と第2層とを絶縁するための層間絶縁膜が形成されていると共に、該層間絶縁膜には、上記第2層の各画素電極とそれに対応する上記第1層の接続電極とを電気的に接続する接続部が設けられ
    上記単位画素内において、
    走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、
    すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっていることを特徴とするアクティブマトリクス基板。
  2. 走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、
    上記走査線、信号線およびスイッチング素子を有する第1層の上層に、各単位画素について、上記複数の画素電極が、信号線の配設方向に沿って並ぶように、かつ、上記スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と絶縁されて第2層を形成し、
    上記第1層と第2層との間に、上記各画素電極ごとに、上記各画素電極とそれに対応する上記スイッチング素子の画素電極側端子とを電気的に接続する接続部が設けられ
    上記単位画素内において、
    走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、
    すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっていることを特徴とするアクティブマトリクス基板。
  3. 単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、
    第1方向に沿って配設され、上記単位画素毎に設けられた走査線と、
    第1方向に対して交差する第2方向に沿って配設された複数の信号線と、
    上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子と、
    上記走査線、複数の信号線、および複数のスイッチング素子を覆う層間絶縁膜と、
    上記スイッチング素子により信号線との導通がオンオフされる複数の画素電極と、
    上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールとを備え、
    上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なると共に、
    上記単位画素内において、
    走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、
    すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっていることを特徴とするアクティブマトリクス基板。
  4. 各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在していることを特徴とする請求項1ないしの何れか1項に記載のアクティブマトリクス基板。
  5. 各単位画素内に配設される信号線が、上記境界線によって分離される2領域のどちらか一方側の領域にのみ存在することを特徴とする請求項に記載のアクティブマトリクス基板。
  6. 上記単位画素内において、少なくとも1本の信号線が、上記走査線、複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜を介して、上記複数の全ての画素電極と、平面的に重畳されていることを特徴とする請求項1ないしの何れか1項に記載のアクティブマトリクス基板。
  7. 単位画素内の複数の信号線のうち、少なくとも1本の信号線が、上記画素電極と重畳されない位置に配置されていることを特徴とする請求項1ないしの何れか1項に記載のアクティブマトリクス基板。
  8. 上記スイッチング素子が、対応する画素電極と重畳されていることを特徴とする請求項1ないしの何れか1項に記載のアクティブマトリクス基板。
  9. 同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられていることを特徴とする請求項1ないしの何れか1項に記載のアクティブマトリクス基板。
  10. 上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されていることを特徴とする請求項に記載のアクティブマトリクス基板。
  11. 信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられたことを特徴とする請求項1ないし10の何れか1項に記載のアクティブマトリクス基板。
  12. 請求項1ないし11の何れか1項に記載のアクティブマトリクス基板同士を表示パネルとして走査線の配設方向に接続したものであって、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応していることを特徴とする表示装置。
  13. 請求項1ないし11の何れか1項に記載のアクティブマトリクス基板と対向基板との間に表示媒体を挟持した表示パネルを備えた表示装置であって、上記アクティブマトリクス基板と対向基板との少なくとも一方の基板が、複数、走査線の配設方向に互いに接続されており、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応していることを特徴とする表示装置。
  14. 上記表示パネル同士の接続辺に隣接している単位画素においては、その単位画素内に配設される信号線が、その単位画素内の画素電極の走査線方向における中央を境界線として、上記接続辺とは遠い側にのみ存在していることを特徴とする請求項12または13に記載の表示装置。
  15. 請求項1ないし11の何れか1項に記載のアクティブマトリクス基板同士が、カラー検出用の検出パネルとして走査線の配設方向に接続された検出装置において、
    上記アクティブマトリクス基板における単位画素内の複数の画素電極は、それぞれ、カラー検出のための各色に対応していることを特徴とする検出装置。
JP2002056403A 2001-06-05 2002-03-01 アクティブマトリクス基板および表示装置ならびに検出装置 Expired - Fee Related JP3946547B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001-170150 2001-06-05
JP2001170150 2001-06-05
JP2002056403A JP3946547B2 (ja) 2001-06-05 2002-03-01 アクティブマトリクス基板および表示装置ならびに検出装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002056403A JP3946547B2 (ja) 2001-06-05 2002-03-01 アクティブマトリクス基板および表示装置ならびに検出装置
US10/161,490 US20020180902A1 (en) 2001-06-05 2002-06-03 Active matrix substrate, display device, and detector

Publications (2)

Publication Number Publication Date
JP2003058080A JP2003058080A (ja) 2003-02-28
JP3946547B2 true JP3946547B2 (ja) 2007-07-18

Family

ID=26616392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002056403A Expired - Fee Related JP3946547B2 (ja) 2001-06-05 2002-03-01 アクティブマトリクス基板および表示装置ならびに検出装置

Country Status (2)

Country Link
US (1) US20020180902A1 (ja)
JP (1) JP3946547B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101547574B1 (ko) 2007-12-03 2015-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치용 tft 배치
US9147368B2 (en) 2007-12-03 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. TFT arrangement for display device
US9709838B2 (en) 2014-03-26 2017-07-18 Samsung Electronics Co., Ltd. Tiled display and bezelless liquid crystal display apparatus

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
KR100611162B1 (ko) 2004-01-05 2006-08-09 삼성에스디아이 주식회사 유기전계발광 표시장치
JP2005352470A (ja) * 2004-05-12 2005-12-22 Seiko Epson Corp 表示体回路基板、検査方法、及び電子機器
KR101039024B1 (ko) 2004-06-14 2011-06-03 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR100626009B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR101133767B1 (ko) * 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101171191B1 (ko) 2005-09-12 2012-08-06 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP2007123620A (ja) * 2005-10-28 2007-05-17 Ricoh Co Ltd 有機半導体装置及びその製造方法、並びにアクティブマトリクス表示装置
KR101261607B1 (ko) * 2006-07-25 2013-05-08 삼성디스플레이 주식회사 액정 표시 장치
US7615731B2 (en) * 2006-09-14 2009-11-10 Carestream Health, Inc. High fill-factor sensor with reduced coupling
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5251068B2 (ja) * 2007-10-17 2013-07-31 株式会社リコー アクティブマトリクス基板及び電子表示装置
JP5370636B2 (ja) * 2008-08-05 2013-12-18 株式会社リコー トランジスタアクティブ基板およびその製造方法並びに電気泳動ディスプレイ
US8488075B2 (en) 2008-10-15 2013-07-16 Sharp Kabushiki Kaisha Active matrix substrate, display panel, display device, and electronic apparatus
CN102317841A (zh) * 2009-05-13 2012-01-11 夏普株式会社 液晶显示面板和液晶显示装置
TWI396026B (zh) * 2009-07-22 2013-05-11 Au Optronics Corp 畫素陣列
JP2011075327A (ja) * 2009-09-29 2011-04-14 Fujifilm Corp 放射線撮影装置
JP5374306B2 (ja) * 2009-09-30 2013-12-25 三菱電機株式会社 画像表示装置
KR101758297B1 (ko) * 2010-06-04 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR101922445B1 (ko) * 2011-02-17 2019-02-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR101873498B1 (ko) * 2011-10-07 2018-07-03 삼성디스플레이 주식회사 액정 표시 장치
US20130146875A1 (en) * 2011-12-13 2013-06-13 Universal Display Corporation Split electrode for organic devices
SG11201610438RA (en) * 2014-06-25 2017-01-27 Agency Science Tech & Res Pixel arrangement
KR20170070437A (ko) * 2015-12-14 2017-06-22 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108878503A (zh) * 2018-07-26 2018-11-23 京东方科技集团股份有限公司 Oled显示基板及其制造方法、oled显示面板、显示装置
CN109300953A (zh) * 2018-09-30 2019-02-01 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131354B2 (ja) * 1994-09-02 2001-01-31 シャープ株式会社 液晶表示装置
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JPH09127551A (ja) * 1995-10-31 1997-05-16 Sharp Corp 半導体装置およびアクティブマトリクス基板
JPH10186315A (ja) * 1996-12-27 1998-07-14 Sharp Corp 液晶表示装置およびその駆動方法
KR100697903B1 (ko) * 1997-04-11 2007-03-20 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JPH112835A (ja) * 1997-06-13 1999-01-06 Sharp Corp アクティブマトリクス基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101547574B1 (ko) 2007-12-03 2015-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치용 tft 배치
US9147368B2 (en) 2007-12-03 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. TFT arrangement for display device
US9423657B2 (en) 2007-12-03 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. TFT arrangement for display device
US9709838B2 (en) 2014-03-26 2017-07-18 Samsung Electronics Co., Ltd. Tiled display and bezelless liquid crystal display apparatus

Also Published As

Publication number Publication date
US20020180902A1 (en) 2002-12-05
JP2003058080A (ja) 2003-02-28

Similar Documents

Publication Publication Date Title
JP6113235B2 (ja) 表示装置
JP5786601B2 (ja) 電気光学装置、及び電子機器
US7259820B2 (en) Active matrix type liquid crystal display device and method of manufacturing the same
KR100686497B1 (ko) 전기 광학 장치 및 전자기기
JP3529153B2 (ja) 液晶表示装置及びその製造方法
TWI287134B (en) Pixel structure, optoelectronic apparatus, and electronic equipment
US5339181A (en) Liquid crystal display comprising a storage capacitor including the closed-ended electrode for providing a current bath for circumventing break
US10488698B2 (en) Liquid crystal display device
KR0145280B1 (ko) 액티브매트릭스 액정표시장치
KR100698001B1 (ko) 전기광학장치 및 전자 기기
JP5542427B2 (ja) 液晶表示装置
KR101243822B1 (ko) 액정 표시 장치
JP2537329B2 (ja) 液晶表示装置およびその製造方法
JP3349935B2 (ja) アクティブマトリクス型液晶表示装置
EP2026121B1 (en) Display device
TWI289818B (en) Optoelectronic device and electronic machine providing the device
TWI275887B (en) Active matrix substrate and display device
WO2013014883A1 (ja) 表示装置
US6833890B2 (en) Liquid crystal display
KR100250852B1 (ko) 액정표시장치
TWI222047B (en) Electro-optical device
US6724444B2 (en) Liquid crystal display device
JP4687259B2 (ja) 液晶表示装置
KR100236576B1 (ko) 액정 표시 장치
JP4541421B2 (ja) 液晶表示装置、テレビジョン受像機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees