JP4182323B2 - 複合基板、基板製造方法 - Google Patents
複合基板、基板製造方法 Download PDFInfo
- Publication number
- JP4182323B2 JP4182323B2 JP2002050734A JP2002050734A JP4182323B2 JP 4182323 B2 JP4182323 B2 JP 4182323B2 JP 2002050734 A JP2002050734 A JP 2002050734A JP 2002050734 A JP2002050734 A JP 2002050734A JP 4182323 B2 JP4182323 B2 JP 4182323B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- carbon
- silicon
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、特に大面積薄膜半導体基板を形成するための製造工程に用いることが可能な複合基板および基板製造方法に関する。
【０００２】
【従来の技術】
従来より、大面積の薄膜単結晶半導体素子を製造するための方法として、単結晶シリコン基板上にポーラスシリコン層を形成し、その層上に半導体素子層となるエピタキシャル成長層を設け、このエピタキシャル成長層を接着性を有する部材によって単結晶シリコン基板から剥離するような方法が知られている（例えば、特開平８−２１３６４５号公報、特開平１１−３１８２８号公報参照）。また、このような方法に用いることができる基板として、本件出願人は、炭素含有材料よりなる基板（炭素系基板）にシリコン基板を接合した複合基板およびその製造方法について提案している（例えば、特開平１１−２６４７号公報参照）。従来は、例えば大型のＴＦＴ液晶パネル向けのような大面積の薄膜単結晶シリコン基板を作製することが困難であったが、このような方法を用いることにより、大面積（例えば１ｍ×１ｍ等）の薄膜単結晶シリコン基板をガラス基板上に作製することが可能となる。また、このような方法では、複合基板を再利用できる利点がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述のような大面積の炭素系基板上にシリコン基板を接合した複合基板を作製することが容易でないという問題がある。
【０００４】
そこで本発明の目的は、大面積の炭素系基板上にシリコン基板を容易に接合することが可能な複合基板と、その複合基板を作製するための基板製造方法、さらには、その複合基板を用いて薄膜半導体を作製するための基板製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は前記目的を達成するため、板状に形成された炭素系基板と、前記炭素系基板の片面または両面に一体に接合される半導体基板とを有し、前記半導体基板は、複数の半導体分割基板片を前記炭素系基板の接合面に並列に配置し、加熱溶融によって結合して一体化し、前記炭素系基板と半導体基板との間に、シリコンとカーボンの混合物の層が配置されることを特徴とする。
【０００６】
また本発明は、板状に形成された炭素系基板と、前記炭素系基板の片面または両面に一体に接合される半導体基板とを有する複合基板を作製する基板製造方法であって、前記半導体基板を構成する複数の半導体分割基板片を前記炭素系基板の接合面に並列に配置し、加熱溶融によって炭素系基板に接合する工程と、前記半導体分割基板片を前記炭素系基板の接合面に配置する前に、前記半導体分割基板片または炭素系基板の接合面を親水性にする工程とを有することを特徴とする。
【０００７】
また本発明は、板状に形成された炭素系基板の片面または両面に、複数の半導体分割基板片を前記炭素系基板の接合面に並列に配置し、加熱溶融によって結合することにより、前記炭素系基板に半導体基板を一体化した複合基板を作製する工程と、前記半導体基板の表面に陽極化成を行うことにより、多孔質半導体層を形成する工程と、前記多孔質半導体層を形成した後、その表面に酸化処理を行い、その後、前記多孔質半導体層上にエピタキシャル成長層を形成する工程と、前記エピタキシャル成長層を支持基板に貼り合わせる工程と、前記多孔質半導体層を分断することにより、前記エピタキシャル成長層および支持基板を半導体基板から剥離して、前記エピタキシャル成長層による薄膜単結晶半導体基板を作製する工程とを有することを特徴とする。
【０００８】
本発明の複合基板では、半導体基板を炭素系基板に一体化した構成により、半導体基板の強度不足を炭素系基板によって補強することができ、また、半導体基板は、複数の半導体分割基板片を炭素系基板の接合面に並列に配置し、加熱溶融によって結合して一体化することにより形成したことから、十分な強度を確保しつつ、容易に大型の半導体基板を得ることができ、例えば種々の大面積半導体装置の作製等に有効な複合基板を提供することが可能である。
【０００９】
また、本発明の基板製造方法では、半導体基板を炭素系基板に一体化した複合基板を作製する際に、半導体基板を構成する複数の半導体分割基板片を炭素系基板の接合面に並列に配置し、加熱溶融によって炭素系基板に接合するようにしたので、十分な強度を確保しつつ、容易に大型の半導体基板を得ることができ、種々の大面積型半導体装置の作製等に有効な複合基板を安定的に製造することが可能である。
【００１０】
また、本発明の基板製造方法では、上述のような複合基板に含まれる半導体基板に対して陽極化成を行うことにより、多孔質半導体層を形成し、この多孔質半導体層上にエピタキシャル成長層を形成し、このエピタキシャル成長層を支持基板に貼り合わせた後、多孔質半導体層を分断することにより、エピタキシャル成長層および支持基板を半導体基板から剥離して、エピタキシャル成長層による薄膜単結晶半導体基板を作製することから、大面積の薄膜単結晶半導体基板を安定的に製造することが可能である。
【００１１】
【発明の実施の形態】
以下、本発明による実施の形態例について説明する。なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。本実施の形態は、後述するようなポーラスシリコン剥離法等を用いて、大面積の薄膜単結晶半導体基板を作製する場合に用いることができる複合基板を提供するものである。この複合基板は、板状に形成された炭素系基板と、この炭素系基板の片面または両面に一体に接合されるシリコン等の半導体基板とを有するものであり、半導体基板は、複数の半導体分割基板片を炭素系基板の接合面に並列に配置し、アニール処理による全体的な加熱溶融によって炭素系基板に接合し、一体化したものである。
【００１２】
一般に、半導体基板を大型化すると大変割れ易くなる。また、半導体基板の板厚を大きくすると材料コストが上昇してしまう。そこで、強度の高い炭素系基板に半導体基板を貼り付けることにより、薄型の半導体基板を炭素系基板で補強した複合基板とし、これをポーラスシリコン剥離法等を用いた大面積薄膜単結晶半導体基板の作製に用いるものである。なお、半導体基板は、炭素系基板の片面だけに貼り付けるだけでなく、両面に貼り付けて２枚の薄膜単結晶半導体基板を一括して作製するようにしてもよい。また、炭素系基板に半導体基板を貼り付ける方法として、半導体ウェーハのサイズや強度を考慮して、複数の半導体分割基板片を炭素系基板に接合し、各分割基板片の継ぎ目については、例えば、レーザアニール処理で結合して一体化することにより、最適な複合基板を容易に作製できる。このような複合基板は、例えば大面積の薄膜単結晶シリコンＴＦＴ基板を作製するための大面積薄膜単結晶シリコン基板をポーラスシリコン剥離法を用いて作製する工程で用いることができる。
【００１３】
なお、以下の実施例では、半導体基板としてシリコン基板を用いているが、その他にもゲルマニウム基板や化合物半導体にも応用が可能である。例えば、シリコンとゲルマニウムの混合物、ガリウムとヒ素の混合物、ガリウムとインジウムの混合物、ガリウムと窒素の混合物、ガリウムとリンの混合物等にも応用することができる。また、実施例の具体的な特徴として、シリコン分割基板片同士の結合に、両者の接合界面にレーザ照射してアプレーション加工を行うことにより、シリコン分割基板片の継ぎ目をスムーズにすることができる。また、このようなシリコン分割基板片の継ぎ目をスムーズにするために、シリコン基板上にアモルファスシリコンを成膜してランプアニール等の処理を行い、シリコン基板を再結晶化するようにしてもよい。あるいは、シリコン基板上にエピタキシャル成長を行い、全体を一体化させるような方法も可能である。
【００１４】
また、シリコン分割基板片間の面方位を一致させることにより、単結晶シリコン基板を作製することができる。例えば、この場合の面方位としては、ミラー指数によって表わされる（１００）面、（１１１）面、（１１０）面にするとよい。また、各シリコン分割基板片の側面、すなわち隣接するシリコン分割基板片に対向するエッジ部分の面を垂直に研磨する。このとき、エッジ部分の面方位は、ミラー指数によって表わされる（００１）面、（０１１）面、（１１１）面のいずれかであり、同じ面方位が合致するようにシリコン分割基板片を並べるようにする。なお、エッジ部分の面方位は、それぞれプラスマイナス５°以内に収めるようにする。
【００１５】
このような複合基板を用いてポーラスシリコン剥離法を実施することにより、例えば、大面積のガラス基板やプラスチック基板等に転写された薄膜単結晶シリコン基板を製造できる。また、大面積のガラス基板やプラスチック基板等と薄膜単結晶シリコン基板との界面に、熱酸化による酸化膜を形成することにより、ＳＯＩ（Silicon On Insulator）基板と同等の品質を得ることができる。
【００１６】
次に、本発明の具体的な実施例について説明する。なお、以下の実施例では、炭素系基板の片面に半導体基板を設ける例を中心に説明し、炭素系基板の両面に半導体基板を設ける例を補足的に説明する。まず、本発明の第１実施例は、炭素系基板として炭化珪素基板（ＳｉＣ）を用いた、半導体基板との第１の接合例について説明する。図１は、本実施例による複合基板の一例を示す説明図であり、図１（Ａ）は側面図、図１（Ｂ）は平面図、図１（Ｃ）はレーザアニール工程を示す側面図である。
【００１７】
図示のように、本実施例の複合基板１Ａは、大判の炭化珪素基板（ＳｉＣ）１０の上に複数の長尺シリコン分割基板片２０Ａ（図では３枚の例を示す）を並列配置した状態でアニール処理によって各シリコン分割基板片２０ＡをＳｉＣ１０に接合する。なお、各シリコン分割基板片２０Ａは、横長板状のＳｉＣ１０に対して縦方向の長尺板状に形成されている。そして、各シリコン分割基板片２０Ａの継ぎ目にレーザアニール処理を行い、各シリコン分割基板片２０Ａを一体化してシリコン基板２０を得る。このようにして大型の複合基板１Ａを容易に作製することが可能となる。
【００１８】
以下、本発明の第１実施例の詳細について図２、図３を用いて説明する。図２は、本実施例による複合基板の製造工程を示す断面図である。
（１）まず、図２（Ａ）に示すような大型の平坦なＳｉＣ基板１０を用意する。これには例えば市販のものを用いることができる。
（２）次に、図２（Ｂ）に示すように、このＳｉＣ基板１０の表面にＣＶＤ（chemical vapor deposition ）技術により、アモルファスシリコン膜１１をコーティングする。そして、このアモルファスシリコン膜１１にボロンをドーピングする。
【００１９】
（３）また、これと平行して上述した長尺シリコン分割基板片２０Ａを作製する。図３は、長尺シリコン分割基板片２０Ａの作製工程を示す説明図である。まず、図３（Ａ）に示すような長尺Ｓｉインゴット２１を用意する。このＳｉインゴット２１は、例えばＣＺ法によって形成され、Ｓｉ単結晶から得た（１００）結晶面を板面方向とし、例えばボロンドープがなされたＰ型の比抵抗０．０１〜０．０２Ω・ｃｍのシリコンよりなり、長手方向（図中Ｘ方向）に数ｍ、幅方向（図３（Ａ）で紙面と垂直方向）に２０ｃｍの寸法を有する。そして、このような長尺Ｓｉインゴット２１を図３（Ａ）に示すように、長手方向に複数切断し、さらに図３（Ｂ）に示すように、各切断片２１Ａを縦方向にスライスし、縦方向の長さが１ｍ、幅が５ｃｍ〜２０ｃｍ、板厚が数ｍｍの長尺シリコン分割基板原材２０Ｂを形成する。
【００２０】
（４）次に、図３（Ｃ）において、この長尺シリコン分割基板原材２０Ｂの表面を平坦面になるように研磨する。
（５）また、図３（Ｄ）において、長尺シリコン分割基板原材２０Ｂの周縁部のエッジが垂直な平坦面になるように研磨する。
（６）次に、図３（Ｅ）において、ＳＣｌ洗浄（ＮＨ3 ＯＨ：Ｈ2 Ｏ2 、Ｈ2Ｏ＝１：１：５、８０°Ｃ、１０秒）を行い、表面を親水性にする。このようにして、長尺シリコン分割基板片２０Ａを得る。
【００２１】
（７）次に、図２（Ｃ）において、炭素系基板（ＳｉＣ）１０とシリコン分割基板片２０Ａとを貼り合わせる。このとき、各シリコン分割基板片２０Ａの面方位が上向きに（１００）面になるようにして、例えば５枚のシリコン分割基板片２０Ａを並列に貼り合わせる（図では３枚の例を示す）。なお、隣接するシリコン分割基板片２０Ａとシリコン分割基板片２０Ａの継ぎ目は隙間がないように合わせる。
【００２２】
（８）次に、図２（Ｄ）において、例えば高温炉の窒素ガス（Ｎ2 ）雰囲気中でランプアニールを行う。この熱処理工程により、炭素系基板（ＳｉＣ）１０とシリコン分割基板片２０Ａとが加熱溶融され接合される。なお、この場合のアニール処理方法としては、ランプ加熱方式に限らず、ＲＦ誘導加熱方式や抵抗加熱方式、あるいはレーザ照射方式を用いて行うことが可能である。
（９）次に、図２（Ｅ）において、隣接するシリコン分割基板片２０Ａとシリコン分割基板片２０Ａとの継ぎ目にＫｒＦエキシマレーザを照射して、レーザアブレーションを行う。なお、レーザアニールの方法は、他にも種々採用できるものである。これにより、各シリコン分割基板片２０Ａ間の継ぎ目がなくなり、一体化され、大判のシリコン基板２０を形成できる。以上の工程により、大型の平坦なＳｉＣ基板１０上にＳｉ基板２０が接合された複合基板１Ａを形成できる。
【００２３】
次に、本発明の第２実施例を説明する。図４は、本実施例による複合基板の製造工程を示す断面図である。
（１）まず、図４（Ａ）に示すような大型の平坦なアモルファスカーボン基板３０を用意する。なお、アモルファスカーボン基板とは、結晶性がアモルファスのカーボンを硬く固めた形状の炭素基板である。いろいろな基板が提供されているが、例えばユニチカ社製の商品名「アモルファスカーボン」を使用することができる。
（２）次に、図４（Ｂ）に示すように、このアモルファスカーボン基板３０の表面にＣＶＤ（chemical vapor deposition ）技術により、多結晶シリコン膜３１をコーティングする。そして、この多結晶シリコン膜３１にボロンをドーピングする。
（３）また、これと平行して上述した長尺シリコン分割基板片２０Ａを作製する。これは第１実施例の図３で説明したものと同様の方法で、インゴットのスライス、研磨、洗浄等を行うことにより作製できる。
【００２４】
（４）次に、図４（Ｃ）において、炭素系基板（アモルファスカーボン基板）３０とシリコン分割基板片２０Ａとを貼り合わせる。このとき、各シリコン分割基板片２０Ａの面方位が上向きにミラー指数によって表わされる（１００）面になるようにして、例えば５枚のシリコン分割基板片２０Ａを並列に貼り合わせる（図では３枚の例を示す）。なお、隣接するシリコン分割基板片２０Ａとシリコン分割基板片２０Ａの継ぎ目は隙間がないように合わせる。
（５）次に、図４（Ｄ）において、例えば酸素ガス（Ｏ2 ）雰囲気中で高温ランプアニールを行う。この熱処理工程により、炭素系基板（アモルファスカーボン基板）３０とシリコン分割基板片２０Ａとが加熱溶融され接合される。
【００２５】
（６）次に、このアモルファスカーボン基板３０とシリコン基板２０（シリコン分割基板片２０Ａ）との複合基板１Ｂをフッ酸溶液に浸して、シリコン基板２０の表面に形成された酸化膜をエッチング除去した。
（７）この後、図４（Ｅ）において、複合基板１Ｂの表面にアモルファスシリコン膜４０を成膜する。
（８）次に、図４（Ｆ）において、ランプアニールを行い、アモルファスシリコン膜４０を再結晶化する。このときアモルファスシリコン膜４０は、種となるシリコン基板２０の面方位の影響を受けて単結晶となる。以上の工程により、大型の平坦なアモルファスカーボン基板３０上にＳｉ基板２０が接合された複合基板１Ｂが形成できる。
【００２６】
次に、本発明の第３実施例を説明する。図５は、本実施例による複合基板の製造工程を示す断面図である。この第３実施例は、シリコン分割基板片２０Ａの接合面にアモルファスシリコン膜を成膜し、また、炭素基板（黒鉛）の表面にＳｉＣ薄膜をコーティングして炭素系基板１０を構成し、この炭素系基板１０とシリコン分割基板片２０Ａとをアモルファスシリコン膜を介して接合するようにしたものである。
（１）まず、図５（Ａ）において上述した第１実施例と同様にしてシリコン分割基板片２０Ａを作製する。
（２）次に、図５（Ｂ）において、各シリコン分割基板片２０Ａの炭素系基板１０との接合面にアモルファスシリコン膜４１をＣＶＤ等によって成膜する。
【００２７】
（３）次に、図５（Ｃ）において、黒鉛を材料とした板１２を用意する。この黒鉛板１２は、薄い板状のものである。
（４）次に、図５（Ｄ）において、黒鉛板１２の表面にＳｉＣ薄膜１３をコーティングし、炭素系基板１０を形成する。
（５）次に、図５（Ｅ）において、シリコン分割基板片２０Ａのアモルファスシリコン膜４１が成膜された面を炭素系基板１０に貼り合わせる。
（６）そして、図５（Ｆ）において、窒素（Ｎ2 ）ガス雰囲気中でランプ加熱を行う。なお、この場合、ランプ加熱方式に限らず、ＲＦ誘導加熱方式や抵抗加熱方式、あるいはレーザ照射方式を用いて行うことが可能である。以上の工程により、大型の平坦なＳｉＣ薄膜がコーティングされた黒鉛板上にＳｉ基板が接合された複合基板１Ｃを形成できる。
【００２８】
次に、本発明の第４実施例を説明する。図６は、本実施例による複合基板の製造工程を示す断面図である。この第４実施例は、炭素系基板１０上にシリコン分割基板片２０Ａを接合した複合基板のシリコン上にシリコンエピタキシャル成長を行うものである。
（１）まず、図６（Ａ）において、上述した第１実施例と同様にして、複合基板１Ａを作製する。
（２）そして、複合基板１Ａの一体化されたシリコン基板２０をエピタキシャル成長させてエピタキシャル成長膜５０を形成し、複合基板１Ｄを完成する。
【００２９】
次に、以上の各実施例に対応してシリコン基板２０を炭素系基板１０の両面に設けた構成例について説明する。図７は、それぞれ上述した実施例に対応する両面型複合基板を示す断面図である。なお、上述した図２、図４、図５、図６に対応する要素については同一符号を付している。図７（Ａ）は、図２に示した第１実施例の複合基板１Ａにおいて、炭素系基板１０の片面に設けたシリコン基板２０を両面に設けた例である。
【００３０】
また、図７（Ｂ）は、図４に示した第２実施例の複合基板１Ｂにおいて、炭素系基板１０の片面に設けたシリコン基板２０およびアモルファスシリコン膜４０を両面に設けた例である。また、図７（Ｃ）は、図５に示した第３実施例の複合基板１Ｃにおいて、黒鉛板１２の表面にＳｉＣ薄膜１３をコーティングした炭素系基板１０の片面に設けたアモルファスシリコン膜４１およびシリコン基板２０を両面に設けた例である。また、図７（Ｄ）は、図６に示した第４実施例の複合基板１Ｄにおいて、炭素系基板１０の片面に設けたシリコン基板２０およびエピタキシャルシリコン膜５０を両面に設けた例である。
【００３１】
次に、以上のような複合基板（例えば第２実施例の複合基板１Ｂ）を用いて薄膜単結晶シリコン基板を作製する方法について説明する。図８は、この製造工程を示す断面図である。
（１）まず、大面積炭素系基板１０の片面にシリコン基板２０を配置した複合基板１Ｂを用意する（図８（Ａ）（Ｂ））。
（２）次に、このシリコン基板２０上にポーラスＳｉ（多孔質シリコン基板）を形成するための陽極化成を行う。この陽極化成は、例えば図９に示す陽極化成装置を用いて行う。この陽極化成装置は、テフロン（登録商標）等の絶縁性容器２５０によって電解溶液の貯留槽２５１を設け、この貯留槽２５１の底面開口部２５２に複合基板１Ｂのシリコン基板２０をＯリング２５３を介して密閉状態で配置したものである（なお、図９ではシリコン基板２０の上層にエピタキシャル成長膜を設けた複合基板１Ｄの例を示している）。
【００３２】
また、貯留槽２５１には、シリコン基板２０に対向してＰｔ電極２５４が配置され、複合基板１Ｂの炭素系基板１０側には下部電極２５５が配置されている。そして、Ｐｔ電極２５４と下部電極２５５と間に電流源２５６を接続したものである。なお、本例では電界溶液として、ＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１を注入した。
（３）この陽極化成装置において、電流源２５６の電流を、まず、７ｍＡ／ｃｍ２ で８分間通電させる。
（４）次に電流を２００ｍＡ／ｃｍ２ で２〜３秒間電通させる。これにより、図８（Ｃ）に示すように、シリコン基板２０の上にポーラスＳｉ層６０を形成することができる。
【００３３】
（５）次に、この複合基板１Ｂをエピタキシャル成長装置に設置する。
（６）そして、水素雰囲気中で１１３０°Ｃに加熱し、この状態で１０分間アニールする。
（７）次に、１１００°Ｃに温度を下げ、ＳｉＣｌ4 ガスを導入し、シリコンのエピタキシャル成長を行う（図８（Ｄ））。これにより、ポーラスＳｉ層６０の上にエピタキシャル成長層７０が形成される。
（８）次に、この複合基板１Ｂをエピタキシャル成長装置から取り出し、熱拡散炉において熱酸化を行う（図８（Ｅ））。この熱酸化は９５０°Ｃで３０分間、バイロ酸化を行う。これにより、エピタキシャル成長層７０の上に熱酸化膜８０が形成される。
（９）次に、この熱酸化膜８０の表面を親水性にするため、ＳＣｌ洗浄（ＮＨ3 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５、８０°Ｃ、１０分）を行う。なお、これと同時にガラス基板を用意し、ＳＣｌ洗浄を行う。
【００３４】
（１０）そして、この複合基板１Ｂとガラス基板９０との貼り合わせを行う（図８（Ｆ））。
（１１）この後、酸素雰囲気中で熱アニールを行う。温度は４００°Ｃで８時間行う。これにより、複合基板１Ｂの熱酸化膜８０とガラス基板９０が接合される。
（１２）次に、ポーラスシリコン層６０を剥離層として、エピタキシャル成長層７０からなる薄膜単結晶シリコン基板をシリコン基板２０から剥離する（図８（Ｇ））。
（１３）次に、剥離面のポーラスシリコン層６０を除去する（図８（Ｈ）、（Ｉ））。これは、例えば大型のスピンエッチャーを用いて、フッ酸と硝酸の混合液を注入し、ポーラスシリコン層６０を除去することができる。以上の工程によって、大面積薄膜単結晶シリコン基板７０を完成できる。また、剥離された複合基板１Ｂは、再利用して他の薄膜単結晶シリコン基板を作製することが可能となる。
【００３５】
なお、図９に示す陽極化成装置は、複合基板の片面を処理する構成であったが、図７に示す両面の陽極化成を行う場合には、図１０に示す陽極化成装置を用いることが可能である。この陽極化成装置は、テフロン等の絶縁性容器２８０によって電解溶液の２つの貯留槽２８１Ａ、２８１Ｂを設け、この貯留槽２８１Ａ、２８１Ｂの中間部に複合基板１ＢをＯリング２８３を介して密閉状態で配置したものである。複合基板１Ｂの両側のシリコン基板２０は、両側の貯留槽２８１Ａ、２８１Ｂに面して配置される。また、貯留槽２８１Ａ、２８１Ｂには、各シリコン基板２０に対向してＰｔ電極２８４Ａ、２８４Ｂが配置され、各Ｐｔ電極２８４Ａ、２８４Ｂの間に電流源２８２を接続したものである。なお、陽極化成に用いる電解溶液や作業工程等は図８で示したものと同様であるので説明は省略する。
【００３６】
以上のような本実施の形態による基板製造方法では次のような効果を得ることが可能である。
（１）大面積の薄膜単結晶シリコン基板を容易かつ安価に作製することができる。
（２）大面積液晶装置のＴＦＴ基板は、従来アモルファスシリコンかポリシリコンを用いて作製されていたが、これを薄膜単結晶シリコンに置き換えることができる。
（３）シリコン基板を大面積化すると割れやすく、扱いが大変であるが、強度の強い炭素系基板にシリコン基板を貼り付けたことによって、シリコン基板を割れにくくすることができる。
【００３７】
（４）シリコン基板が割れにくいので、再利用回数を大幅に増やすことができる。
（５）ＴＦＴ基板の材料をアモルファスシリコンやポリシリコンから単結晶シリコンに変えることにより、移動度が大幅に向上する（１０００ｃｍ２ ／Ｖｓ以上）。
（６）大面積の単結晶シリコンにより、１枚のパネルにＴＦＴの素子と、駆動回路、ＭＰＵ等を形成できる。
（７）ＴＦＴ液晶装置の開口率が大幅に向上できる。
（８）種となる単結晶シリコン基板は、強度の強い炭素系基板に貼り合わせられているので、工程途中で割れにくく、種となる単結晶シリコン基板の再利用回数を多くできるので、薄膜単結晶シリコン基板のコストを低下させることができる。
【００３８】
なお、本発明は以上の実施例に限定されるものではなく、例えば、上述した各作業工程で示した温度や寸法等の例は適宜変更が可能である。また、本発明の複合基板および基板製造方法は、上述したＴＦＴ基板に係るものに限らず、例えば太陽電池や集積回路、大型ディスプレイ等に用いられる種々の薄膜半導体基板の作製に適用し得るものである。
【００３９】
【発明の効果】
以上説明したように本発明の複合基板によれば、半導体基板を炭素系基板に一体化した構成により、半導体基板の強度不足を炭素系基板によって補強することができ、また、半導体基板は、複数の半導体分割基板片を炭素系基板の接合面に並列に配置し、加熱溶融によって結合して一体化することにより形成したことから、十分な強度を確保しつつ、容易に大型の半導体基板を得ることができ、例えば種々の大面積半導体装置の作製等に有効な複合基板を提供することが可能である。
【００４０】
また、本発明の基板製造方法によれば、半導体基板を炭素系基板に一体化した複合基板を作製する際に、半導体基板を構成する複数の半導体分割基板片を炭素系基板の接合面に並列に配置し、加熱溶融によって炭素系基板に接合するようにしたので、十分な強度を確保しつつ、容易に大型の半導体基板を得ることができ、種々の大面積型半導体装置の作製等に有効な複合基板を安定的に製造することが可能である。
【００４１】
また、本発明の基板製造方法によれば、上述のような複合基板に含まれる半導体基板に対して陽極化成を行うことにより、多孔質半導体層を形成し、この多孔質半導体層上にエピタキシャル成長層を形成し、このエピタキシャル成長層を支持基板に貼り合わせた後、多孔質半導体層を分断することにより、エピタキシャル成長層および支持基板を半導体基板から剥離して、エピタキシャル成長層による薄膜単結晶半導体基板を作製することから、大面積の薄膜単結晶半導体基板を安定的に製造することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施例による複合基板の一例を示す説明図であり、（Ａ）は側面図、（Ｂ）は平面図、（Ｃ）はレーザアニール工程を示す側面図である。
【図２】本発明の第１実施例による複合基板の製造工程を示す断面図である。
【図３】本発明の各実施例による複合基板で用いるシリコン分割基板片の製造工程を示す説明図である。
【図４】本発明の第２実施例による複合基板の製造工程を示す断面図である。
【図５】本発明の第３実施例による複合基板の製造工程を示す断面図である。
【図６】本発明の第４実施例による複合基板の製造工程を示す断面図である。
【図７】上記第１〜第４実施例に対応する両面型複合基板を示す断面図である。
【図８】上記第１〜第４実施例による複合基板を用いた薄膜単結晶シリコン基板の製造工程を示す断面図である。
【図９】図８に示す製造工程で用いる陽極化成装置の一例を示す断面図である。
【図１０】図８に示す製造工程で用いる陽極化成装置の他の例を示す断面図である。
【符号の説明】
１Ａ、１Ｂ、１Ｃ、１Ｄ……複合基板、１０……炭素系基板、１１……アモルファスシリコン膜、２０……シリコン基板、２０Ａ……シリコン分割基板片、２１……長尺シリコンインゴット、３０……アモルファスカーボン基板、３１……多結晶シリコン膜、４０、４１……アモルファスシリコン膜、５０、７０……エピタキシャル成長膜、６０……ポーラスシリコン層、８０……熱酸化膜、９０……ガラス基板。
【発明の属する技術分野】
本発明は、特に大面積薄膜半導体基板を形成するための製造工程に用いることが可能な複合基板および基板製造方法に関する。
【０００２】
【従来の技術】
従来より、大面積の薄膜単結晶半導体素子を製造するための方法として、単結晶シリコン基板上にポーラスシリコン層を形成し、その層上に半導体素子層となるエピタキシャル成長層を設け、このエピタキシャル成長層を接着性を有する部材によって単結晶シリコン基板から剥離するような方法が知られている（例えば、特開平８−２１３６４５号公報、特開平１１−３１８２８号公報参照）。また、このような方法に用いることができる基板として、本件出願人は、炭素含有材料よりなる基板（炭素系基板）にシリコン基板を接合した複合基板およびその製造方法について提案している（例えば、特開平１１−２６４７号公報参照）。従来は、例えば大型のＴＦＴ液晶パネル向けのような大面積の薄膜単結晶シリコン基板を作製することが困難であったが、このような方法を用いることにより、大面積（例えば１ｍ×１ｍ等）の薄膜単結晶シリコン基板をガラス基板上に作製することが可能となる。また、このような方法では、複合基板を再利用できる利点がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述のような大面積の炭素系基板上にシリコン基板を接合した複合基板を作製することが容易でないという問題がある。
【０００４】
そこで本発明の目的は、大面積の炭素系基板上にシリコン基板を容易に接合することが可能な複合基板と、その複合基板を作製するための基板製造方法、さらには、その複合基板を用いて薄膜半導体を作製するための基板製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は前記目的を達成するため、板状に形成された炭素系基板と、前記炭素系基板の片面または両面に一体に接合される半導体基板とを有し、前記半導体基板は、複数の半導体分割基板片を前記炭素系基板の接合面に並列に配置し、加熱溶融によって結合して一体化し、前記炭素系基板と半導体基板との間に、シリコンとカーボンの混合物の層が配置されることを特徴とする。
【０００６】
また本発明は、板状に形成された炭素系基板と、前記炭素系基板の片面または両面に一体に接合される半導体基板とを有する複合基板を作製する基板製造方法であって、前記半導体基板を構成する複数の半導体分割基板片を前記炭素系基板の接合面に並列に配置し、加熱溶融によって炭素系基板に接合する工程と、前記半導体分割基板片を前記炭素系基板の接合面に配置する前に、前記半導体分割基板片または炭素系基板の接合面を親水性にする工程とを有することを特徴とする。
【０００７】
また本発明は、板状に形成された炭素系基板の片面または両面に、複数の半導体分割基板片を前記炭素系基板の接合面に並列に配置し、加熱溶融によって結合することにより、前記炭素系基板に半導体基板を一体化した複合基板を作製する工程と、前記半導体基板の表面に陽極化成を行うことにより、多孔質半導体層を形成する工程と、前記多孔質半導体層を形成した後、その表面に酸化処理を行い、その後、前記多孔質半導体層上にエピタキシャル成長層を形成する工程と、前記エピタキシャル成長層を支持基板に貼り合わせる工程と、前記多孔質半導体層を分断することにより、前記エピタキシャル成長層および支持基板を半導体基板から剥離して、前記エピタキシャル成長層による薄膜単結晶半導体基板を作製する工程とを有することを特徴とする。
【０００８】
本発明の複合基板では、半導体基板を炭素系基板に一体化した構成により、半導体基板の強度不足を炭素系基板によって補強することができ、また、半導体基板は、複数の半導体分割基板片を炭素系基板の接合面に並列に配置し、加熱溶融によって結合して一体化することにより形成したことから、十分な強度を確保しつつ、容易に大型の半導体基板を得ることができ、例えば種々の大面積半導体装置の作製等に有効な複合基板を提供することが可能である。
【０００９】
また、本発明の基板製造方法では、半導体基板を炭素系基板に一体化した複合基板を作製する際に、半導体基板を構成する複数の半導体分割基板片を炭素系基板の接合面に並列に配置し、加熱溶融によって炭素系基板に接合するようにしたので、十分な強度を確保しつつ、容易に大型の半導体基板を得ることができ、種々の大面積型半導体装置の作製等に有効な複合基板を安定的に製造することが可能である。
【００１０】
また、本発明の基板製造方法では、上述のような複合基板に含まれる半導体基板に対して陽極化成を行うことにより、多孔質半導体層を形成し、この多孔質半導体層上にエピタキシャル成長層を形成し、このエピタキシャル成長層を支持基板に貼り合わせた後、多孔質半導体層を分断することにより、エピタキシャル成長層および支持基板を半導体基板から剥離して、エピタキシャル成長層による薄膜単結晶半導体基板を作製することから、大面積の薄膜単結晶半導体基板を安定的に製造することが可能である。
【００１１】
【発明の実施の形態】
以下、本発明による実施の形態例について説明する。なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。本実施の形態は、後述するようなポーラスシリコン剥離法等を用いて、大面積の薄膜単結晶半導体基板を作製する場合に用いることができる複合基板を提供するものである。この複合基板は、板状に形成された炭素系基板と、この炭素系基板の片面または両面に一体に接合されるシリコン等の半導体基板とを有するものであり、半導体基板は、複数の半導体分割基板片を炭素系基板の接合面に並列に配置し、アニール処理による全体的な加熱溶融によって炭素系基板に接合し、一体化したものである。
【００１２】
一般に、半導体基板を大型化すると大変割れ易くなる。また、半導体基板の板厚を大きくすると材料コストが上昇してしまう。そこで、強度の高い炭素系基板に半導体基板を貼り付けることにより、薄型の半導体基板を炭素系基板で補強した複合基板とし、これをポーラスシリコン剥離法等を用いた大面積薄膜単結晶半導体基板の作製に用いるものである。なお、半導体基板は、炭素系基板の片面だけに貼り付けるだけでなく、両面に貼り付けて２枚の薄膜単結晶半導体基板を一括して作製するようにしてもよい。また、炭素系基板に半導体基板を貼り付ける方法として、半導体ウェーハのサイズや強度を考慮して、複数の半導体分割基板片を炭素系基板に接合し、各分割基板片の継ぎ目については、例えば、レーザアニール処理で結合して一体化することにより、最適な複合基板を容易に作製できる。このような複合基板は、例えば大面積の薄膜単結晶シリコンＴＦＴ基板を作製するための大面積薄膜単結晶シリコン基板をポーラスシリコン剥離法を用いて作製する工程で用いることができる。
【００１３】
なお、以下の実施例では、半導体基板としてシリコン基板を用いているが、その他にもゲルマニウム基板や化合物半導体にも応用が可能である。例えば、シリコンとゲルマニウムの混合物、ガリウムとヒ素の混合物、ガリウムとインジウムの混合物、ガリウムと窒素の混合物、ガリウムとリンの混合物等にも応用することができる。また、実施例の具体的な特徴として、シリコン分割基板片同士の結合に、両者の接合界面にレーザ照射してアプレーション加工を行うことにより、シリコン分割基板片の継ぎ目をスムーズにすることができる。また、このようなシリコン分割基板片の継ぎ目をスムーズにするために、シリコン基板上にアモルファスシリコンを成膜してランプアニール等の処理を行い、シリコン基板を再結晶化するようにしてもよい。あるいは、シリコン基板上にエピタキシャル成長を行い、全体を一体化させるような方法も可能である。
【００１４】
また、シリコン分割基板片間の面方位を一致させることにより、単結晶シリコン基板を作製することができる。例えば、この場合の面方位としては、ミラー指数によって表わされる（１００）面、（１１１）面、（１１０）面にするとよい。また、各シリコン分割基板片の側面、すなわち隣接するシリコン分割基板片に対向するエッジ部分の面を垂直に研磨する。このとき、エッジ部分の面方位は、ミラー指数によって表わされる（００１）面、（０１１）面、（１１１）面のいずれかであり、同じ面方位が合致するようにシリコン分割基板片を並べるようにする。なお、エッジ部分の面方位は、それぞれプラスマイナス５°以内に収めるようにする。
【００１５】
このような複合基板を用いてポーラスシリコン剥離法を実施することにより、例えば、大面積のガラス基板やプラスチック基板等に転写された薄膜単結晶シリコン基板を製造できる。また、大面積のガラス基板やプラスチック基板等と薄膜単結晶シリコン基板との界面に、熱酸化による酸化膜を形成することにより、ＳＯＩ（Silicon On Insulator）基板と同等の品質を得ることができる。
【００１６】
次に、本発明の具体的な実施例について説明する。なお、以下の実施例では、炭素系基板の片面に半導体基板を設ける例を中心に説明し、炭素系基板の両面に半導体基板を設ける例を補足的に説明する。まず、本発明の第１実施例は、炭素系基板として炭化珪素基板（ＳｉＣ）を用いた、半導体基板との第１の接合例について説明する。図１は、本実施例による複合基板の一例を示す説明図であり、図１（Ａ）は側面図、図１（Ｂ）は平面図、図１（Ｃ）はレーザアニール工程を示す側面図である。
【００１７】
図示のように、本実施例の複合基板１Ａは、大判の炭化珪素基板（ＳｉＣ）１０の上に複数の長尺シリコン分割基板片２０Ａ（図では３枚の例を示す）を並列配置した状態でアニール処理によって各シリコン分割基板片２０ＡをＳｉＣ１０に接合する。なお、各シリコン分割基板片２０Ａは、横長板状のＳｉＣ１０に対して縦方向の長尺板状に形成されている。そして、各シリコン分割基板片２０Ａの継ぎ目にレーザアニール処理を行い、各シリコン分割基板片２０Ａを一体化してシリコン基板２０を得る。このようにして大型の複合基板１Ａを容易に作製することが可能となる。
【００１８】
以下、本発明の第１実施例の詳細について図２、図３を用いて説明する。図２は、本実施例による複合基板の製造工程を示す断面図である。
（１）まず、図２（Ａ）に示すような大型の平坦なＳｉＣ基板１０を用意する。これには例えば市販のものを用いることができる。
（２）次に、図２（Ｂ）に示すように、このＳｉＣ基板１０の表面にＣＶＤ（chemical vapor deposition ）技術により、アモルファスシリコン膜１１をコーティングする。そして、このアモルファスシリコン膜１１にボロンをドーピングする。
【００１９】
（３）また、これと平行して上述した長尺シリコン分割基板片２０Ａを作製する。図３は、長尺シリコン分割基板片２０Ａの作製工程を示す説明図である。まず、図３（Ａ）に示すような長尺Ｓｉインゴット２１を用意する。このＳｉインゴット２１は、例えばＣＺ法によって形成され、Ｓｉ単結晶から得た（１００）結晶面を板面方向とし、例えばボロンドープがなされたＰ型の比抵抗０．０１〜０．０２Ω・ｃｍのシリコンよりなり、長手方向（図中Ｘ方向）に数ｍ、幅方向（図３（Ａ）で紙面と垂直方向）に２０ｃｍの寸法を有する。そして、このような長尺Ｓｉインゴット２１を図３（Ａ）に示すように、長手方向に複数切断し、さらに図３（Ｂ）に示すように、各切断片２１Ａを縦方向にスライスし、縦方向の長さが１ｍ、幅が５ｃｍ〜２０ｃｍ、板厚が数ｍｍの長尺シリコン分割基板原材２０Ｂを形成する。
【００２０】
（４）次に、図３（Ｃ）において、この長尺シリコン分割基板原材２０Ｂの表面を平坦面になるように研磨する。
（５）また、図３（Ｄ）において、長尺シリコン分割基板原材２０Ｂの周縁部のエッジが垂直な平坦面になるように研磨する。
（６）次に、図３（Ｅ）において、ＳＣｌ洗浄（ＮＨ3 ＯＨ：Ｈ2 Ｏ2 、Ｈ2Ｏ＝１：１：５、８０°Ｃ、１０秒）を行い、表面を親水性にする。このようにして、長尺シリコン分割基板片２０Ａを得る。
【００２１】
（７）次に、図２（Ｃ）において、炭素系基板（ＳｉＣ）１０とシリコン分割基板片２０Ａとを貼り合わせる。このとき、各シリコン分割基板片２０Ａの面方位が上向きに（１００）面になるようにして、例えば５枚のシリコン分割基板片２０Ａを並列に貼り合わせる（図では３枚の例を示す）。なお、隣接するシリコン分割基板片２０Ａとシリコン分割基板片２０Ａの継ぎ目は隙間がないように合わせる。
【００２２】
（８）次に、図２（Ｄ）において、例えば高温炉の窒素ガス（Ｎ2 ）雰囲気中でランプアニールを行う。この熱処理工程により、炭素系基板（ＳｉＣ）１０とシリコン分割基板片２０Ａとが加熱溶融され接合される。なお、この場合のアニール処理方法としては、ランプ加熱方式に限らず、ＲＦ誘導加熱方式や抵抗加熱方式、あるいはレーザ照射方式を用いて行うことが可能である。
（９）次に、図２（Ｅ）において、隣接するシリコン分割基板片２０Ａとシリコン分割基板片２０Ａとの継ぎ目にＫｒＦエキシマレーザを照射して、レーザアブレーションを行う。なお、レーザアニールの方法は、他にも種々採用できるものである。これにより、各シリコン分割基板片２０Ａ間の継ぎ目がなくなり、一体化され、大判のシリコン基板２０を形成できる。以上の工程により、大型の平坦なＳｉＣ基板１０上にＳｉ基板２０が接合された複合基板１Ａを形成できる。
【００２３】
次に、本発明の第２実施例を説明する。図４は、本実施例による複合基板の製造工程を示す断面図である。
（１）まず、図４（Ａ）に示すような大型の平坦なアモルファスカーボン基板３０を用意する。なお、アモルファスカーボン基板とは、結晶性がアモルファスのカーボンを硬く固めた形状の炭素基板である。いろいろな基板が提供されているが、例えばユニチカ社製の商品名「アモルファスカーボン」を使用することができる。
（２）次に、図４（Ｂ）に示すように、このアモルファスカーボン基板３０の表面にＣＶＤ（chemical vapor deposition ）技術により、多結晶シリコン膜３１をコーティングする。そして、この多結晶シリコン膜３１にボロンをドーピングする。
（３）また、これと平行して上述した長尺シリコン分割基板片２０Ａを作製する。これは第１実施例の図３で説明したものと同様の方法で、インゴットのスライス、研磨、洗浄等を行うことにより作製できる。
【００２４】
（４）次に、図４（Ｃ）において、炭素系基板（アモルファスカーボン基板）３０とシリコン分割基板片２０Ａとを貼り合わせる。このとき、各シリコン分割基板片２０Ａの面方位が上向きにミラー指数によって表わされる（１００）面になるようにして、例えば５枚のシリコン分割基板片２０Ａを並列に貼り合わせる（図では３枚の例を示す）。なお、隣接するシリコン分割基板片２０Ａとシリコン分割基板片２０Ａの継ぎ目は隙間がないように合わせる。
（５）次に、図４（Ｄ）において、例えば酸素ガス（Ｏ2 ）雰囲気中で高温ランプアニールを行う。この熱処理工程により、炭素系基板（アモルファスカーボン基板）３０とシリコン分割基板片２０Ａとが加熱溶融され接合される。
【００２５】
（６）次に、このアモルファスカーボン基板３０とシリコン基板２０（シリコン分割基板片２０Ａ）との複合基板１Ｂをフッ酸溶液に浸して、シリコン基板２０の表面に形成された酸化膜をエッチング除去した。
（７）この後、図４（Ｅ）において、複合基板１Ｂの表面にアモルファスシリコン膜４０を成膜する。
（８）次に、図４（Ｆ）において、ランプアニールを行い、アモルファスシリコン膜４０を再結晶化する。このときアモルファスシリコン膜４０は、種となるシリコン基板２０の面方位の影響を受けて単結晶となる。以上の工程により、大型の平坦なアモルファスカーボン基板３０上にＳｉ基板２０が接合された複合基板１Ｂが形成できる。
【００２６】
次に、本発明の第３実施例を説明する。図５は、本実施例による複合基板の製造工程を示す断面図である。この第３実施例は、シリコン分割基板片２０Ａの接合面にアモルファスシリコン膜を成膜し、また、炭素基板（黒鉛）の表面にＳｉＣ薄膜をコーティングして炭素系基板１０を構成し、この炭素系基板１０とシリコン分割基板片２０Ａとをアモルファスシリコン膜を介して接合するようにしたものである。
（１）まず、図５（Ａ）において上述した第１実施例と同様にしてシリコン分割基板片２０Ａを作製する。
（２）次に、図５（Ｂ）において、各シリコン分割基板片２０Ａの炭素系基板１０との接合面にアモルファスシリコン膜４１をＣＶＤ等によって成膜する。
【００２７】
（３）次に、図５（Ｃ）において、黒鉛を材料とした板１２を用意する。この黒鉛板１２は、薄い板状のものである。
（４）次に、図５（Ｄ）において、黒鉛板１２の表面にＳｉＣ薄膜１３をコーティングし、炭素系基板１０を形成する。
（５）次に、図５（Ｅ）において、シリコン分割基板片２０Ａのアモルファスシリコン膜４１が成膜された面を炭素系基板１０に貼り合わせる。
（６）そして、図５（Ｆ）において、窒素（Ｎ2 ）ガス雰囲気中でランプ加熱を行う。なお、この場合、ランプ加熱方式に限らず、ＲＦ誘導加熱方式や抵抗加熱方式、あるいはレーザ照射方式を用いて行うことが可能である。以上の工程により、大型の平坦なＳｉＣ薄膜がコーティングされた黒鉛板上にＳｉ基板が接合された複合基板１Ｃを形成できる。
【００２８】
次に、本発明の第４実施例を説明する。図６は、本実施例による複合基板の製造工程を示す断面図である。この第４実施例は、炭素系基板１０上にシリコン分割基板片２０Ａを接合した複合基板のシリコン上にシリコンエピタキシャル成長を行うものである。
（１）まず、図６（Ａ）において、上述した第１実施例と同様にして、複合基板１Ａを作製する。
（２）そして、複合基板１Ａの一体化されたシリコン基板２０をエピタキシャル成長させてエピタキシャル成長膜５０を形成し、複合基板１Ｄを完成する。
【００２９】
次に、以上の各実施例に対応してシリコン基板２０を炭素系基板１０の両面に設けた構成例について説明する。図７は、それぞれ上述した実施例に対応する両面型複合基板を示す断面図である。なお、上述した図２、図４、図５、図６に対応する要素については同一符号を付している。図７（Ａ）は、図２に示した第１実施例の複合基板１Ａにおいて、炭素系基板１０の片面に設けたシリコン基板２０を両面に設けた例である。
【００３０】
また、図７（Ｂ）は、図４に示した第２実施例の複合基板１Ｂにおいて、炭素系基板１０の片面に設けたシリコン基板２０およびアモルファスシリコン膜４０を両面に設けた例である。また、図７（Ｃ）は、図５に示した第３実施例の複合基板１Ｃにおいて、黒鉛板１２の表面にＳｉＣ薄膜１３をコーティングした炭素系基板１０の片面に設けたアモルファスシリコン膜４１およびシリコン基板２０を両面に設けた例である。また、図７（Ｄ）は、図６に示した第４実施例の複合基板１Ｄにおいて、炭素系基板１０の片面に設けたシリコン基板２０およびエピタキシャルシリコン膜５０を両面に設けた例である。
【００３１】
次に、以上のような複合基板（例えば第２実施例の複合基板１Ｂ）を用いて薄膜単結晶シリコン基板を作製する方法について説明する。図８は、この製造工程を示す断面図である。
（１）まず、大面積炭素系基板１０の片面にシリコン基板２０を配置した複合基板１Ｂを用意する（図８（Ａ）（Ｂ））。
（２）次に、このシリコン基板２０上にポーラスＳｉ（多孔質シリコン基板）を形成するための陽極化成を行う。この陽極化成は、例えば図９に示す陽極化成装置を用いて行う。この陽極化成装置は、テフロン（登録商標）等の絶縁性容器２５０によって電解溶液の貯留槽２５１を設け、この貯留槽２５１の底面開口部２５２に複合基板１Ｂのシリコン基板２０をＯリング２５３を介して密閉状態で配置したものである（なお、図９ではシリコン基板２０の上層にエピタキシャル成長膜を設けた複合基板１Ｄの例を示している）。
【００３２】
また、貯留槽２５１には、シリコン基板２０に対向してＰｔ電極２５４が配置され、複合基板１Ｂの炭素系基板１０側には下部電極２５５が配置されている。そして、Ｐｔ電極２５４と下部電極２５５と間に電流源２５６を接続したものである。なお、本例では電界溶液として、ＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１を注入した。
（３）この陽極化成装置において、電流源２５６の電流を、まず、７ｍＡ／ｃｍ２ で８分間通電させる。
（４）次に電流を２００ｍＡ／ｃｍ２ で２〜３秒間電通させる。これにより、図８（Ｃ）に示すように、シリコン基板２０の上にポーラスＳｉ層６０を形成することができる。
【００３３】
（５）次に、この複合基板１Ｂをエピタキシャル成長装置に設置する。
（６）そして、水素雰囲気中で１１３０°Ｃに加熱し、この状態で１０分間アニールする。
（７）次に、１１００°Ｃに温度を下げ、ＳｉＣｌ4 ガスを導入し、シリコンのエピタキシャル成長を行う（図８（Ｄ））。これにより、ポーラスＳｉ層６０の上にエピタキシャル成長層７０が形成される。
（８）次に、この複合基板１Ｂをエピタキシャル成長装置から取り出し、熱拡散炉において熱酸化を行う（図８（Ｅ））。この熱酸化は９５０°Ｃで３０分間、バイロ酸化を行う。これにより、エピタキシャル成長層７０の上に熱酸化膜８０が形成される。
（９）次に、この熱酸化膜８０の表面を親水性にするため、ＳＣｌ洗浄（ＮＨ3 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５、８０°Ｃ、１０分）を行う。なお、これと同時にガラス基板を用意し、ＳＣｌ洗浄を行う。
【００３４】
（１０）そして、この複合基板１Ｂとガラス基板９０との貼り合わせを行う（図８（Ｆ））。
（１１）この後、酸素雰囲気中で熱アニールを行う。温度は４００°Ｃで８時間行う。これにより、複合基板１Ｂの熱酸化膜８０とガラス基板９０が接合される。
（１２）次に、ポーラスシリコン層６０を剥離層として、エピタキシャル成長層７０からなる薄膜単結晶シリコン基板をシリコン基板２０から剥離する（図８（Ｇ））。
（１３）次に、剥離面のポーラスシリコン層６０を除去する（図８（Ｈ）、（Ｉ））。これは、例えば大型のスピンエッチャーを用いて、フッ酸と硝酸の混合液を注入し、ポーラスシリコン層６０を除去することができる。以上の工程によって、大面積薄膜単結晶シリコン基板７０を完成できる。また、剥離された複合基板１Ｂは、再利用して他の薄膜単結晶シリコン基板を作製することが可能となる。
【００３５】
なお、図９に示す陽極化成装置は、複合基板の片面を処理する構成であったが、図７に示す両面の陽極化成を行う場合には、図１０に示す陽極化成装置を用いることが可能である。この陽極化成装置は、テフロン等の絶縁性容器２８０によって電解溶液の２つの貯留槽２８１Ａ、２８１Ｂを設け、この貯留槽２８１Ａ、２８１Ｂの中間部に複合基板１ＢをＯリング２８３を介して密閉状態で配置したものである。複合基板１Ｂの両側のシリコン基板２０は、両側の貯留槽２８１Ａ、２８１Ｂに面して配置される。また、貯留槽２８１Ａ、２８１Ｂには、各シリコン基板２０に対向してＰｔ電極２８４Ａ、２８４Ｂが配置され、各Ｐｔ電極２８４Ａ、２８４Ｂの間に電流源２８２を接続したものである。なお、陽極化成に用いる電解溶液や作業工程等は図８で示したものと同様であるので説明は省略する。
【００３６】
以上のような本実施の形態による基板製造方法では次のような効果を得ることが可能である。
（１）大面積の薄膜単結晶シリコン基板を容易かつ安価に作製することができる。
（２）大面積液晶装置のＴＦＴ基板は、従来アモルファスシリコンかポリシリコンを用いて作製されていたが、これを薄膜単結晶シリコンに置き換えることができる。
（３）シリコン基板を大面積化すると割れやすく、扱いが大変であるが、強度の強い炭素系基板にシリコン基板を貼り付けたことによって、シリコン基板を割れにくくすることができる。
【００３７】
（４）シリコン基板が割れにくいので、再利用回数を大幅に増やすことができる。
（５）ＴＦＴ基板の材料をアモルファスシリコンやポリシリコンから単結晶シリコンに変えることにより、移動度が大幅に向上する（１０００ｃｍ２ ／Ｖｓ以上）。
（６）大面積の単結晶シリコンにより、１枚のパネルにＴＦＴの素子と、駆動回路、ＭＰＵ等を形成できる。
（７）ＴＦＴ液晶装置の開口率が大幅に向上できる。
（８）種となる単結晶シリコン基板は、強度の強い炭素系基板に貼り合わせられているので、工程途中で割れにくく、種となる単結晶シリコン基板の再利用回数を多くできるので、薄膜単結晶シリコン基板のコストを低下させることができる。
【００３８】
なお、本発明は以上の実施例に限定されるものではなく、例えば、上述した各作業工程で示した温度や寸法等の例は適宜変更が可能である。また、本発明の複合基板および基板製造方法は、上述したＴＦＴ基板に係るものに限らず、例えば太陽電池や集積回路、大型ディスプレイ等に用いられる種々の薄膜半導体基板の作製に適用し得るものである。
【００３９】
【発明の効果】
以上説明したように本発明の複合基板によれば、半導体基板を炭素系基板に一体化した構成により、半導体基板の強度不足を炭素系基板によって補強することができ、また、半導体基板は、複数の半導体分割基板片を炭素系基板の接合面に並列に配置し、加熱溶融によって結合して一体化することにより形成したことから、十分な強度を確保しつつ、容易に大型の半導体基板を得ることができ、例えば種々の大面積半導体装置の作製等に有効な複合基板を提供することが可能である。
【００４０】
また、本発明の基板製造方法によれば、半導体基板を炭素系基板に一体化した複合基板を作製する際に、半導体基板を構成する複数の半導体分割基板片を炭素系基板の接合面に並列に配置し、加熱溶融によって炭素系基板に接合するようにしたので、十分な強度を確保しつつ、容易に大型の半導体基板を得ることができ、種々の大面積型半導体装置の作製等に有効な複合基板を安定的に製造することが可能である。
【００４１】
また、本発明の基板製造方法によれば、上述のような複合基板に含まれる半導体基板に対して陽極化成を行うことにより、多孔質半導体層を形成し、この多孔質半導体層上にエピタキシャル成長層を形成し、このエピタキシャル成長層を支持基板に貼り合わせた後、多孔質半導体層を分断することにより、エピタキシャル成長層および支持基板を半導体基板から剥離して、エピタキシャル成長層による薄膜単結晶半導体基板を作製することから、大面積の薄膜単結晶半導体基板を安定的に製造することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施例による複合基板の一例を示す説明図であり、（Ａ）は側面図、（Ｂ）は平面図、（Ｃ）はレーザアニール工程を示す側面図である。
【図２】本発明の第１実施例による複合基板の製造工程を示す断面図である。
【図３】本発明の各実施例による複合基板で用いるシリコン分割基板片の製造工程を示す説明図である。
【図４】本発明の第２実施例による複合基板の製造工程を示す断面図である。
【図５】本発明の第３実施例による複合基板の製造工程を示す断面図である。
【図６】本発明の第４実施例による複合基板の製造工程を示す断面図である。
【図７】上記第１〜第４実施例に対応する両面型複合基板を示す断面図である。
【図８】上記第１〜第４実施例による複合基板を用いた薄膜単結晶シリコン基板の製造工程を示す断面図である。
【図９】図８に示す製造工程で用いる陽極化成装置の一例を示す断面図である。
【図１０】図８に示す製造工程で用いる陽極化成装置の他の例を示す断面図である。
【符号の説明】
１Ａ、１Ｂ、１Ｃ、１Ｄ……複合基板、１０……炭素系基板、１１……アモルファスシリコン膜、２０……シリコン基板、２０Ａ……シリコン分割基板片、２１……長尺シリコンインゴット、３０……アモルファスカーボン基板、３１……多結晶シリコン膜、４０、４１……アモルファスシリコン膜、５０、７０……エピタキシャル成長膜、６０……ポーラスシリコン層、８０……熱酸化膜、９０……ガラス基板。
Claims (12)
- 板状に形成された炭素系基板と、前記炭素系基板の片面または両面に一体に接合される半導体基板とを有し、
前記半導体基板は、複数の半導体分割基板片を前記炭素系基板の接合面に並列に配置し、加熱溶融によって結合して一体化し、
前記炭素系基板と半導体基板との間に、シリコンとカーボンの混合物の層が配置される、
ことを特徴とする複合基板。 - 前記複数の半導体分割基板片の継ぎ目が加熱溶融によって結合されていることを特徴とする請求項１記載の複合基板。
- 板状に形成された炭素系基板と、前記炭素系基板の片面または両面に一体に接合される半導体基板とを有する複合基板を作製する基板製造方法であって、
前記半導体基板を構成する複数の半導体分割基板片を前記炭素系基板の接合面に並列に配置し、加熱溶融によって炭素系基板に接合する工程と、
前記半導体分割基板片を前記炭素系基板の接合面に配置する前に、前記半導体分割基板片または炭素系基板の接合面を親水性にする工程と、
を有することを特徴とする基板製造方法。 - 前記半導体分割基板片を前記炭素系基板の接合面に配置する前に、前記炭素系基板の接合面または半導体分割基板片の接合面にアモルファス半導体層を成膜する工程を有することを特徴とする請求項３記載の基板製造方法。
- 前記半導体分割基板片を前記炭素系基板の接合面に配置する前に、前記炭素系基板の接合面または半導体分割基板片の接合面に多結晶半導体層を成膜する工程を有することを特徴とする請求項３記載の基板製造方法。
- 前記半導体分割基板片を炭素系基板の接合面に加熱溶融する工程は、ランプ加熱方式の高温炉を用いて行うことを特徴とする請求項３記載の基板製造方法。
- 前記半導体分割基板片を炭素系基板の接合面に加熱溶融する工程は、抵抗加熱方式の高温炉を用いて行うことを特徴とする請求項３記載の基板製造方法。
- 前記半導体分割基板片を炭素系基板の接合面に加熱溶融する工程は、レーザ照射を用いて行うことを特徴とする請求項３記載の基板製造方法。
- 前記複数の半導体分割基板片の継ぎ目を加熱溶融によって結合する工程を有することを特徴とする請求項３記載の基板製造方法。
- 前記複数の半導体分割基板片の継ぎ目を加熱溶融によって結合する工程は、レーザ照射を用いて行うことを特徴とする請求項９記載の基板製造方法。
- 前記炭素系基板に一体に接合される半導体基板の表面にアモルファス半導体層を成膜する工程と、前記アモルファス半導体層を加熱して前記半導体基板と単結晶になるように再結晶化する工程とを有することを特徴とする請求項３記載の基板製造方法。
- 板状に形成された炭素系基板の片面または両面に、複数の半導体分割基板片を前記炭素系基板の接合面に並列に配置し、加熱溶融によって結合することにより、前記炭素系基板に半導体基板を一体化した複合基板を作製する工程と、
前記半導体基板の表面に陽極化成を行うことにより、多孔質半導体層を形成する工程と、
前記多孔質半導体層を形成した後、その表面に酸化処理を行い、その後、前記多孔質半導体層上にエピタキシャル成長層を形成する工程と、
前記エピタキシャル成長層を支持基板に貼り合わせる工程と、
前記多孔質半導体層を分断することにより、前記エピタキシャル成長層および支持基板を半導体基板から剥離して、前記エピタキシャル成長層による薄膜単結晶半導体基板を作製する工程と、
を有することを特徴とする基板製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050734A JP4182323B2 (ja) | 2002-02-27 | 2002-02-27 | 複合基板、基板製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050734A JP4182323B2 (ja) | 2002-02-27 | 2002-02-27 | 複合基板、基板製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003257804A JP2003257804A (ja) | 2003-09-12 |
| JP2003257804A5 JP2003257804A5 (ja) | 2005-10-27 |
| JP4182323B2 true JP4182323B2 (ja) | 2008-11-19 |
Family
ID=28662890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050734A Expired - Fee Related JP4182323B2 (ja) | 2002-02-27 | 2002-02-27 | 複合基板、基板製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4182323B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10357942B2 (en) | 2015-07-16 | 2019-07-23 | Panasonic Intellectual Property Management Co., Ltd. | Graphite-silicon composite and production method thereof |
| WO2020138202A1 (ja) | 2018-12-28 | 2020-07-02 | 国立研究開発法人産業技術総合研究所 | グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4103447B2 (ja) * | 2002-04-30 | 2008-06-18 | 株式会社Ｉｈｉ | 大面積単結晶シリコン基板の製造方法 |
| US7033912B2 (en) | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
| US7612390B2 (en) | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
| JP2006190703A (ja) * | 2004-12-28 | 2006-07-20 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| US7709269B2 (en) | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| US7592211B2 (en) | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
| US7825007B2 (en) * | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
| WO2009001836A1 (en) * | 2007-06-28 | 2008-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP5498670B2 (ja) | 2007-07-13 | 2014-05-21 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| JP2009094488A (ja) | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
| JP5250228B2 (ja) | 2007-09-21 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI437696B (zh) | 2007-09-21 | 2014-05-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| JP5452900B2 (ja) | 2007-09-21 | 2014-03-26 | 株式会社半導体エネルギー研究所 | 半導体膜付き基板の作製方法 |
| US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5506172B2 (ja) | 2007-10-10 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| TWI493609B (zh) | 2007-10-23 | 2015-07-21 | Semiconductor Energy Lab | 半導體基板、顯示面板及顯示裝置的製造方法 |
| US7781308B2 (en) | 2007-12-03 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US7842583B2 (en) | 2007-12-27 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| CN101504930B (zh) * | 2008-02-06 | 2013-10-16 | 株式会社半导体能源研究所 | Soi衬底的制造方法 |
| KR20090108951A (ko) | 2008-04-14 | 2009-10-19 | 삼성전자주식회사 | 표시 장치의 제조 방법 |
| JP2010087345A (ja) * | 2008-10-01 | 2010-04-15 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP5619474B2 (ja) | 2009-05-26 | 2014-11-05 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| JP2011102947A (ja) * | 2009-11-12 | 2011-05-26 | Seiko Epson Corp | 表示装置用パネルおよび表示装置 |
| CN102388433A (zh) * | 2009-11-13 | 2012-03-21 | 住友电气工业株式会社 | 制造半导体衬底的方法 |
| JPWO2011058830A1 (ja) * | 2009-11-13 | 2013-03-28 | 住友電気工業株式会社 | 半導体基板の製造方法 |
| JPWO2011058829A1 (ja) * | 2009-11-13 | 2013-03-28 | 住友電気工業株式会社 | 半導体基板の製造方法 |
| JP5447206B2 (ja) * | 2010-06-15 | 2014-03-19 | 住友電気工業株式会社 | 炭化珪素単結晶の製造方法および炭化珪素基板 |
| JP2012004296A (ja) * | 2010-06-16 | 2012-01-05 | Sumitomo Electric Ind Ltd | 複合基板の製造方法および複合基板 |
| KR20130136431A (ko) * | 2010-08-06 | 2013-12-12 | 아사히 가라스 가부시키가이샤 | 서포트 기판 |
| CN102687238A (zh) * | 2010-09-16 | 2012-09-19 | 住友电气工业株式会社 | 用于制造半导体器件的方法 |
| JP2012089613A (ja) * | 2010-10-18 | 2012-05-10 | Sumitomo Electric Ind Ltd | 炭化珪素基板を有する複合基板の製造方法 |
| JP2012089612A (ja) * | 2010-10-18 | 2012-05-10 | Sumitomo Electric Ind Ltd | 炭化珪素基板を有する複合基板 |
| WO2013055967A1 (en) * | 2011-10-12 | 2013-04-18 | Integrated Photovoltaic, Inc. | Photovoltaic substrate |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560765B2 (ja) * | 1988-01-20 | 1996-12-04 | 富士通株式会社 | 大面積半導体基板の製造方法 |
| JPH04372109A (ja) * | 1991-06-21 | 1992-12-25 | Hitachi Ltd | 貼り合わせ基板とその製造方法及びその基板を用いた半導体装置 |
| JPH0832038A (ja) * | 1994-07-15 | 1996-02-02 | Komatsu Electron Metals Co Ltd | 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板 |
| JP4035862B2 (ja) * | 1997-07-11 | 2008-01-23 | ソニー株式会社 | 半導体基板の製造方法 |
-
2002
- 2002-02-27 JP JP2002050734A patent/JP4182323B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10357942B2 (en) | 2015-07-16 | 2019-07-23 | Panasonic Intellectual Property Management Co., Ltd. | Graphite-silicon composite and production method thereof |
| WO2020138202A1 (ja) | 2018-12-28 | 2020-07-02 | 国立研究開発法人産業技術総合研究所 | グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003257804A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4182323B2 (ja) | 複合基板、基板製造方法 | |
| JP4075021B2 (ja) | 半導体基板の製造方法および薄膜半導体部材の製造方法 | |
| KR100300279B1 (ko) | 반도체기판의제조방법 | |
| US6605518B1 (en) | Method of separating composite member and process for producing thin film | |
| CN1188898C (zh) | 生产半导体部件的方法和生产太阳能电池的方法 | |
| US6448155B1 (en) | Production method of semiconductor base material and production method of solar cell | |
| WO2005069356A1 (ja) | 単結晶薄膜の製造方法及びその単結晶薄膜デバイス | |
| JP2009516929A (ja) | ガラス絶縁体上の大面積半導体 | |
| KR19990063376A (ko) | 반도체 기판, 박막 반도체 소자,이들의 제조 방법 및 양극화성 장치 | |
| JP2000077287A (ja) | 結晶薄膜基板の製造方法 | |
| JPH10200080A (ja) | 半導体部材の製造方法 | |
| JP2003257804A5 (ja) | ||
| CA2233132C (en) | Semiconductor substrate and process for producing same | |
| WO2011052321A1 (ja) | 炭化珪素基板の製造方法および炭化珪素基板 | |
| JP2001094136A (ja) | 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法 | |
| JP2001509095A (ja) | 大きな寸法を有した半導体材料ウェハの作製方法ならびに絶縁体上に半導体を配したタイプの基板の作製に際しての得られた基板の利用 | |
| JP2000100738A (ja) | 結晶成長方法および、半導体装置とその製造方法 | |
| CN110565066B (zh) | 一种共掺杂金刚石及制备方法与半导体材料、装置 | |
| CN104488081A (zh) | Sos基板的制造方法和sos基板 | |
| EP2216428A1 (en) | PROCESS FOR PRODUCING SINGLE CRYSTAL SiC SUBSTRATE AND SINGLE CRYSTAL SiC SUBSTRATE PRODUCED BY THE PROCESS | |
| JP4035862B2 (ja) | 半導体基板の製造方法 | |
| JP3472197B2 (ja) | 半導体基材及び太陽電池の製造方法 | |
| JP3951340B2 (ja) | 半導体基体と、半導体基体および薄膜半導体の製造方法 | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JP2003300793A (ja) | 加熱装置および半導体薄膜製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080806 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |