WO2020138202A1 - グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 - Google Patents

グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 Download PDF

Info

Publication number
WO2020138202A1
WO2020138202A1 PCT/JP2019/050910 JP2019050910W WO2020138202A1 WO 2020138202 A1 WO2020138202 A1 WO 2020138202A1 JP 2019050910 W JP2019050910 W JP 2019050910W WO 2020138202 A1 WO2020138202 A1 WO 2020138202A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
silicon substrate
graphite thin
graphite
laminate
Prior art date
Application number
PCT/JP2019/050910
Other languages
English (en)
French (fr)
Inventor
雅考 長谷川
Original Assignee
国立研究開発法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立研究開発法人産業技術総合研究所 filed Critical 国立研究開発法人産業技術総合研究所
Priority to EP19905801.7A priority Critical patent/EP3905305A4/en
Priority to JP2020563360A priority patent/JP7199743B2/ja
Priority to US17/288,766 priority patent/US20210407883A1/en
Publication of WO2020138202A1 publication Critical patent/WO2020138202A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B32B9/007—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile comprising carbon, e.g. graphite, composite carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • C01B32/21—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/02—2 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/03—3 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/302—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/54—Yield strength; Tensile strength
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/72—Density
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80031—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80047—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by mechanical means, e.g. severing, pressing, stamping

Definitions

  • the present invention relates to a laminated body of a graphite thin film and a silicon substrate, a manufacturing method thereof, and a power device substrate using the same.
  • it is a laminate for high heat dissipation type electronic device applications, which is formed by laminating a graphite thin film which is a high thermal conductive member and a silicon substrate which is an electronic device material by direct bonding without using an adhesive.
  • Green electronics is energy management by introducing ubiquitous power electronics equipment. Through POL (Point Of Load), it is necessary to introduce power electronics devices that cannot be noticed everywhere in every layer, and in order to satisfy this, high power density power conversion, which is the key to multi-stage power conversion. I need a container. As one of the seeds technologies necessary for achieving these, there is a high-density heat dissipation technology for efficiently discharging the heat generated due to the high power density.
  • Graphite film which has extremely large heat conduction characteristics, is used as a heat-dissipating material for small personal devices such as smartphones. If this graphite film could be incorporated into the structure of silicon devices, heat dissipation at the micro level would be possible.
  • the present invention reports a laminated body of a graphite thin film, which is a high thermal conductive member, and a silicon substrate, which is an electronic device material, as an element for realizing the above.
  • Patent Document 1 a bonded body in which a carbon-based base material and a silicon base material are bonded to their bonding surfaces via an amorphous silicon or silicon carbide layer has been reported.
  • Patent Document 1 a layer of a compound of silicon and carbon is formed by melting the bonding surface. This method is advantageous for producing a large-sized composite substrate.
  • the graphite has a thickness of about 4 ⁇ m, a silicon substrate, and an intermediate layer having a thickness of 2 ⁇ m to 30 ⁇ m located between the graphite and the silicon, and the intermediate layer is oxygen, carbon, and silicon.
  • a conjugate containing and is used.
  • a method of manufacturing a bonded body is used in which graphite and silicon are laminated, an oxygen concentration is 0.2 vol% atmosphere, a pressure is 24.5 MPa or more, and a heating temperature is 1260° C. or more at the time of heating and pressing.
  • a new graphite sheet having a high carrier mobility characteristic and a current density resistance characteristic higher than that of conventional copper wiring, a method for producing the same, and a wiring laminated board have been reported (Patent Document 3).
  • a graphite sheet with a thickness of 1.2 ⁇ m is bonded to a polyimide (thickness: 12 ⁇ m) which is an insulating substrate through a modified acrylic adhesive sheet with a thickness of 25 ⁇ m at 150° C. using a thermal laminator. It is a laminated board for wiring.
  • the present inventor has studied the above-described conventional laminated body of a graphite thin film (carbon-based substrate) and a silicon substrate and the manufacturing process thereof, and has recognized the following problems.
  • the intermediate layer and the adhesive prevent heat generated in the silicon substrate from being transferred to the graphite thin film which is a heat exhausting material. Therefore, it is desirable to be a direct lamination without an intermediate layer or an adhesive.
  • the problem of (1) above is a major obstacle to the development of the excellent thermal characteristics of the graphite thin film as a laminate for high heat exhaustion electronic device applications for solving or mitigating the thermal problem of silicon devices. Has become.
  • the present invention is based on the above-mentioned prior art and the above-mentioned recognition by the present inventor regarding the problems thereof, and uses a graphite thin film and a silicon substrate as an electronic device material with an intermediate layer or an adhesive. It is a laminated body for high-heat-exhaust heat type electronic device applications, which is formed by stacking without a stack. Furthermore, it relates to a manufacturing method thereof.
  • the present inventors have found a laminated body formed by laminating a graphite thin film on a silicon substrate without using an intermediate layer or an adhesive.
  • This laminated body has higher heat conduction characteristics than a silicon substrate, and is a laminated body suitable for high heat exhaustion type electronic device applications such as power devices.
  • a method for producing a graphite thin film/silicon substrate laminate is a method for producing a laminate in which a graphite thin film is provided on a silicon substrate, wherein the graphite thin film smoothed under deaeration and the graphite thin film It is characterized in that the respective surfaces of the silicon substrate are cleaned and activated, and the surfaces are brought close to each other and spontaneously bonded.
  • the surface of the graphite thin film may be smoothed by chemical mechanical polishing (CMP) prior to degassing. Further, the surface of the graphite thin film may be smoothed to have an average roughness Ra of 1 nm or less.
  • CMP chemical mechanical polishing
  • a support substrate may be detachably attached to the main surface of the graphite thin film opposite to the surface.
  • cleaning may be performed by plasma cleaning without heating, and the plasma cleaning may be argon plasma.
  • the silicon substrate may be made of silicon with an oxide film, and the oxide film may be removed by the cleaning.
  • a graphite thin film/silicon substrate laminate according to the present invention is a laminate in which a graphite thin film is provided on a silicon substrate, and the silicon substrate and the graphite thin film are in direct contact with each other with an interface interposed therebetween. ..
  • the silicon substrate and the graphite thin film may be joined by Van der Waals force.
  • the substrate for high heat dissipation type electronic device is a substrate for high heat dissipation type electronic device formed of a laminate in which a graphite thin film is provided on a silicon substrate, wherein the silicon substrate and the graphite thin film are It is characterized in that it is in direct contact with the interface.
  • the laminated body of the graphite thin film and the silicon substrate of the present invention is formed by laminating the graphite thin film which is a high thermal conductive member and the silicon substrate which is an electronic device material without using an intermediate layer or an adhesive. It can be used as a basic structure of high heat dissipation type electronic devices. This makes it possible to manufacture a high heat exhaustion type electronic device.
  • the cross-sectional schematic diagram of the graphite thin film/silicon substrate laminated body of embodiment of this invention The cross-sectional schematic diagram of the silicon substrate/graphite thin film/silicon substrate laminated body of embodiment of this invention.
  • the cross-sectional schematic diagram of the silicon substrate/graphite thin film/silicon substrate laminated body of embodiment of this invention. 1 is a schematic cross-sectional view of a silicon substrate/graphite thin film/silicon substrate laminated body with an oxide film according to an embodiment of the present invention.
  • the drawing which shows the measurement place of the Raman spectrum which measured the graphite thin film from the graphite thin film / silicon substrate laminated body of embodiment of this invention peeling off partially with tweezers, or measured without peeling.
  • (1) is the portion where the graphite thin film is peeled off and near the edge (corner) of the substrate, and (2) is the portion where the graphite thin film is peeled off and about 2 mm from the corner of the substrate. (3) shows the part where the graphite thin film is not peeled off.
  • the drawing which shows the Raman spectrum which measured the graphite thin film from the graphite thin film/silicon substrate laminated body of embodiment of this invention peeling with tweezers, or measured without peeling.
  • (1) to (3) in the figure have the same meaning as (1) to (3) in FIG.
  • (A) shows the relationship between the phase difference ⁇ of the response temperature at a heating frequency of 10 Hz and the distance L from the heating point (laser light irradiation position).
  • 6 is a graph showing the temperature of the surface of the silicon substrate when the graphite thin film/silicon substrate laminate of the embodiment of the present invention is heated, plotted against the distance from the center.
  • 6 is a graph showing the temperature of the surface of the silicon substrate when the graphite thin film/silicon substrate laminate of the embodiment of the present invention is heated, plotted against the distance from the center.
  • ⁇ 1> A graphite thin film/silicon substrate laminate formed by laminating a graphite thin film and a silicon substrate without using an intermediate layer or an adhesive.
  • ⁇ 2> The graphite thin film/silicon substrate laminate according to ⁇ 1>, wherein the graphite thin film remains on the surface of the silicon substrate at the portion where the graphite thin film is peeled from the graphite thin film/silicon substrate laminate.
  • ⁇ 3> It is possible to confirm that the graphite thin film remains by measuring the Raman spectrum of the surface of the silicon substrate at the portion where the graphite thin film is peeled from the graphite thin film/silicon substrate laminate and observing the Raman spectrum due to graphite.
  • the graphite thin film/silicon substrate laminate according to ⁇ 1> which can be formed.
  • ⁇ 4> The graphite thin film/silicon substrate laminate according to ⁇ 1>, in which a graphite thin film and a silicon substrate are laminated without using an intermediate layer or an adhesive, and silicon carbide is not formed at the lamination interface.
  • ⁇ 5> A silicon substrate/graphite thin film/silicon substrate laminate formed by laminating a graphite thin film and a silicon substrate without using an intermediate layer or an adhesive.
  • ⁇ 6> The silicon substrate/graphite thin film/silicon substrate laminate according to ⁇ 5>, wherein the graphite thin film remains on the surface of the silicon substrate when the layers are separated from the silicon substrate/graphite thin film/silicon substrate laminate by peeling.
  • the graphite thin film remains when the Raman spectrum of the silicon substrate surface is measured by Raman spectroscopy of the surface of the silicon substrate when the layers are separated from the silicon substrate/graphite thin film/silicon substrate laminate by peeling. It can be confirmed that the silicon substrate/graphite thin film/silicon substrate laminate according to ⁇ 5>.
  • a silicon substrate/graphite thin film/silicon substrate with an oxide film which is formed by laminating a graphite thin film, a silicon substrate, and a silicon substrate with an oxide film without using an intermediate layer or an adhesive.
  • Silicon according to ⁇ 8> in which a graphite thin film remains on the surface of the silicon substrate and the surface of the silicon substrate with an oxide film when the layers are separated from the silicon substrate/graphite thin film/silicon substrate with an oxide film into layers. Substrate/graphite thin film/silicon substrate laminate.
  • ⁇ 12> The silicon substrate/graphite thin film/silicon substrate laminate according to any one of ⁇ 5> to ⁇ 7>, in which a graphite thin film and a silicon substrate are laminated without using an intermediate layer or an adhesive.
  • ⁇ 13> The silicon substrate/graphite thin film according to any one of ⁇ 8> to ⁇ 10>, which is formed by laminating a graphite thin film, a silicon substrate, and a silicon substrate with an oxide film without using an intermediate layer or an adhesive. / Method for manufacturing silicon substrate laminated body with oxide film.
  • FIG. 1 shows a graphite thin film/silicon substrate laminate 11 according to an embodiment of the present invention.
  • the graphite thin film/silicon substrate laminate includes a graphite thin film 10 and a silicon substrate 20.
  • 2 shows a silicon substrate/graphite thin film/silicon substrate laminate 12 according to an embodiment of the present invention.
  • the silicon substrate/graphite thin film/silicon substrate laminate comprises a graphite thin film 10 and a silicon substrate 20.
  • FIG. 3 shows a silicon substrate/graphite thin film/silicon substrate with oxide film laminate 13 according to an embodiment of the present invention.
  • the silicon substrate/graphite thin film/oxide film-added silicon substrate laminate includes a graphite film 10, a silicon substrate 20, and an oxide film-added silicon substrate 30.
  • each manufacturing method will be sequentially described.
  • the graphite thin film/silicon substrate laminate 11 is obtained by a process of directly laminating a graphite thin film, the surface of which has been smoothed by chemical mechanical polishing (CMP), onto a silicon substrate using a room temperature bonding apparatus. The details of this step will be described below.
  • CMP chemical mechanical polishing
  • a PGS graphite sheet manufactured by Panasonic Corporation was used for producing the graphite thin film/silicon substrate laminate of the present invention.
  • the PGS graphite sheet has a thickness of 100 ⁇ m, a size of 180 mm ⁇ 230 mm, a density of 0.85 g/cm 3 , a surface direction thermal conductivity of 700 W/m ⁇ k, an electric conductivity of 10000 S/cm, and a tensile strength of 20.0 MPa.
  • the linear expansion coefficient in the plane direction is 9.3 ⁇ 10 ⁇ 7 /k, and the linear expansion coefficient in the thickness direction is 3.2 ⁇ 10 ⁇ 5 /k.
  • This graphite sheet was cut into a circle with a diameter of 150 mm and attached to a silicon substrate with a diameter of 150 mm and a thickness of 625 ⁇ m using a double-sided tape.
  • the silicon substrate is a support substrate for polishing the graphite thin film and for bonding the silicon substrate.
  • the surface of the graphite thin film was processed to be smooth by CMP, and the surface flatness of JIS arithmetic average roughness Ra was 1 nm (0.001 ⁇ m) or less.
  • Lamination by direct bonding of a silicon thin film and a graphite thin film whose surface was flattened by CMP was performed using a room temperature wafer bonding apparatus BOND MEISTER (Bond Meister) MWB-06-R manufactured by Mitsubishi Heavy Industries Machine Tool Co., Ltd.
  • the graphite thin film subjected to CMP polishing was attached to the silicon substrate with the double-sided tape and set in the bonding chamber of the room temperature wafer bonding apparatus. Furthermore, a silicon substrate on which graphite thin films were laminated by direct bonding was set in the bonding chamber. Subsequently, the bonding chamber was evacuated to the 10 ⁇ 6 Pa level.
  • the surface of the graphite thin film and the surface of the silicon substrate were irradiated with neutral argon atoms to remove oxide films and adsorbates on the surfaces and activate both surfaces.
  • the graphite thin film and silicon substrate are not heated or cooled in the lamination process by the series of direct bonding described above. Therefore, the temperature when both surfaces were brought into contact with each other and directly laminated was room temperature (normal temperature).
  • the graphite thin film and silicon substrate that had been laminated by direct bonding were taken out from the room temperature bonding device.
  • the laminated structure was graphite thin film supporting silicon substrate/double-sided tape/graphite thin film/silicon substrate.
  • this laminate was immersed in an organic solvent (isopropyl alcohol) to remove the adhesive force of the double-sided tape, thereby removing the silicon substrate for supporting the graphite thin film.
  • the thickness of the formed graphite thin film/silicon substrate laminate was measured. A micrometer was used for the measurement. First, the thickness of the silicon substrate before bonding was 624 ⁇ m. The thickness of the graphite thin film before bonding was 100 ⁇ m. Thereafter, the thickness of the graphite thin film/silicon substrate laminate formed through the lamination process by polishing the graphite thin film by CMP and direct bonding was 643 ⁇ m. It was found that the thickness of the graphite thin film was 19 ⁇ m because the thickness was the same before and after bonding because the silicon substrate was not polished. Therefore, it was found that the polishing amount of the graphite thin film in this example was 81 ⁇ m. In the formed graphite thin film/silicon substrate laminate, the graphite thin film layer had a thickness of 19 ⁇ m, and the silicon substrate had a thickness of 624 ⁇ m.
  • FIG. 4 shows Raman spectroscopic spectra measured at three points (1), (2) and (3). First, in the spectrum measured in the portion (3) where the graphite thin film is not peeled off, it is found that there are remarkable peaks at 1579 cm ⁇ 1 and 2687 cm ⁇ 1 .
  • the peak at 1579 cm ⁇ 1 is the G band of graphite and the peak at 2687 cm ⁇ 1 is the 2D band, which is a typical Raman spectrum obtained from high quality graphite. Further, a D band indicating a defect was observed near 1321 cm ⁇ 1 .
  • the Raman spectra of (1) and (2) in which the graphite thin film was peeled off the peaks of the G band and the 2D band were clearly observed as in (3). This result shows that the graphite thin film remains on the surface of the silicon substrate where the graphite thin film was peeled off with tweezers from the formed graphite thin film/silicon substrate laminate.
  • the thermal diffusivity of the formed graphite thin film/silicon substrate laminate was measured by the periodic heating method.
  • the cyclic heating method is a method in which heat flow energy whose intensity is cyclically modulated is applied to a measurement sample, and the thermal diffusivity is obtained from the amplitude or phase difference of the temperature response at a position separated from the heating region by a certain distance.
  • Laser light or Joule heat of a heater is used as heat flow energy, and this is periodically modulated and given to the sample. In this measurement, heating by laser light irradiation was used.
  • a temperature sensor such as a thermocouple
  • a thermoreflectance method are used to detect the temperature response.
  • non-contact temperature detection using a radiation thermometer was performed.
  • the measured size of the graphite thin film/silicon substrate laminate was 20 mm square, the thickness of the graphite thin film was 19 ⁇ m, and the thickness of the silicon substrate was 624 ⁇ m. The measurement results are shown in FIG.
  • the horizontal axis represents the distance L from the heating point (laser light irradiation position), and the vertical axis represents the temperature response phase difference ⁇ .
  • the heating laser was applied to the central portion of the surface of the graphite thin film/silicon substrate laminate on the silicon substrate side.
  • the heating frequency f is 10 Hz.
  • the thermal diffusivity ⁇ and the phase difference ⁇ are related by the following equation (I). Using this relationship, the thermal diffusivity ⁇ is obtained from each of the positive and negative regions of L. The thermal diffusivity ⁇ thus obtained was 9.7 ⁇ 10 ⁇ 5 m 2 /s.
  • the thermal diffusivity of the silicon substrate alone without the graphite thin film was 8.8 ⁇ 10 ⁇ 5 m 2 /s
  • the thermal diffusivity of the graphite thin film/silicon substrate laminate of this example was 10% of that of the silicon substrate alone. It became clear that it was high.
  • the silicon substrate/graphite thin film/silicon substrate laminate is a graphite thin film whose surface has been smoothed by chemical mechanical polishing (CMP) is directly bonded to a silicon substrate using a room temperature bonding apparatus, and then is directly bonded.
  • the obtained graphite thin film is obtained by a process of smoothing the surface of the graphite thin film by chemical mechanical polishing (CMP) and further laminating the thin film on a silicon substrate by direct bonding using a room temperature bonding apparatus. The details of this step will be described below.
  • a PGS graphite sheet manufactured by Panasonic Corporation was used for producing the silicon substrate/graphite thin film/silicon substrate laminate of the present invention.
  • the PGS graphite sheet has a thickness of 100 ⁇ m, a size of 180 mm ⁇ 230 mm, a density of 0.85 g/cm 3 , a surface direction thermal conductivity of 700 W/m ⁇ k, an electric conductivity of 10000 S/cm, and a tensile strength of 20.0 MPa.
  • the linear expansion coefficient in the plane direction is 9.3 ⁇ 10 ⁇ 7 /k, and the linear expansion coefficient in the thickness direction is 3.2 ⁇ 10 ⁇ 5 /k.
  • This graphite sheet was cut into a circle with a diameter of 100 mm and attached to a silicon substrate with a diameter of 100 mm and a thickness of 524 ⁇ m using a double-sided tape.
  • the silicon substrate is a support substrate for polishing the graphite thin film and for bonding the silicon substrate.
  • the surface of the graphite thin film was processed to be smooth by CMP, and the surface flatness of JIS arithmetic average roughness Ra was 1 nm (0.001 ⁇ m) or less.
  • Lamination by direct bonding of a silicon thin film and a graphite thin film whose surface was flattened by CMP was performed using a room temperature wafer bonding apparatus BOND MEISTER (Bond Meister) MWB-06-R manufactured by Mitsubishi Heavy Industries Machine Tool Co., Ltd.
  • the graphite thin film subjected to CMP polishing was attached to the silicon substrate with the double-sided tape and set in the bonding chamber of the room temperature wafer bonding apparatus. Further, a silicon substrate having a diameter of 100 mm and a thickness of 524 ⁇ m on which a graphite thin film was laminated by direct bonding was set in the bonding chamber. Subsequently, the bonding chamber was evacuated to the 10 ⁇ 6 Pa level.
  • the surface of the graphite thin film and the surface of the silicon substrate were irradiated with neutral argon atoms to remove oxide films and adsorbates on the surfaces and activate both surfaces.
  • the "bonding hand" that the material originally has appears and it becomes easy to spontaneously bond by Van der Waals force.
  • the graphite thin film and silicon substrate that had been laminated by direct bonding were taken out from the room temperature bonding device.
  • the laminated structure was graphite thin film supporting silicon substrate/double-sided tape/graphite thin film/silicon substrate.
  • this laminate was immersed in an organic solvent (isopropyl alcohol) to remove the adhesive force of the double-sided tape, thereby removing the silicon substrate for supporting the graphite thin film.
  • the surface of the graphite thin film of the graphite thin film/silicon substrate laminate formed in the above process was smoothed by CMP, and the surface flatness of JIS arithmetic average roughness Ra was 1 nm (0.001 ⁇ m) or less.
  • the graphite thin film/silicon substrate laminate which is obtained by polishing the surface of the graphite thin film by CMP to flatten it, is laminated by direct joining with the silicon substrate.
  • the graphite thin film/silicon substrate laminate in which the surface of the graphite thin film was polished and flattened by CMP was set in a bonding chamber of a room temperature wafer bonding apparatus.
  • a silicon substrate having a diameter of 100 mm and a thickness of 524 ⁇ m to be laminated by direct bonding on the surface of the graphite thin film of the above graphite thin film/silicon substrate laminate was set in the bonding chamber. Subsequently, the bonding chamber was evacuated to the 10 ⁇ 6 Pa level. Next, in the bonding chamber, the graphite thin film surface of the graphite thin film/silicon substrate laminate and the silicon substrate surface were irradiated with neutral argon atoms to remove oxide films and adsorbates on the surfaces and activate both surfaces. .. By this activation process, the "bonding hand" that the material originally has appears, and it becomes easy to spontaneously bond by Van der Waals force.
  • the graphite thin film/silicon substrate laminate and the silicon substrate are not heated or cooled in the above-described series of lamination processes by direct bonding. Therefore, the temperature when both surfaces were brought into contact with each other and directly laminated was room temperature (normal temperature).
  • the graphite thin film/silicon substrate laminate and silicon substrate that had been laminated by direct bonding were taken out from the room temperature bonding apparatus. Through the above steps, a silicon substrate/graphite thin film/silicon substrate laminate having a diameter of 100 mm was formed.
  • the thickness of the formed silicon substrate/graphite thin film/silicon substrate laminate was measured. A micrometer was used for the measurement. First, the thickness of the silicon substrate before bonding was 524 ⁇ m. The thickness of the graphite thin film before bonding was 100 ⁇ m. Thereafter, the thickness of the graphite thin film/silicon substrate laminate formed through the lamination process by polishing the graphite thin film by CMP and direct bonding was 1115 ⁇ m. It was found that the thickness of the graphite thin film was 67 ⁇ m because the silicon substrate was not polished and the thickness was the same before and after lamination by direct bonding. Therefore, it was found that the polishing amount of the graphite thin film in this example was 33 ⁇ m. In the formed silicon substrate/graphite thin film/silicon substrate laminate, the graphite thin film layer had a thickness of 67 ⁇ m, and the silicon substrate had a thickness of 524 ⁇ m.
  • a silicon substrate/graphite thin film/oxide film silicon substrate laminate is obtained by directly laminating a graphite thin film whose surface has been processed by chemical mechanical polishing (CMP) to a silicon substrate using a room temperature bonding apparatus, and then bonding the same.
  • CMP chemical mechanical polishing
  • the surface of the graphite thin film is processed by chemical mechanical polishing (CMP) to be smooth, and further laminated by direct bonding on an oxide silicon substrate using a room temperature bonding apparatus. The details of this step will be described below.
  • a PGS graphite sheet manufactured by Panasonic Corporation was used for the production of the silicon substrate/graphite thin film/silicon substrate with oxide film laminate of the present invention.
  • the PGS graphite sheet has a thickness of 100 ⁇ m, a size of 180 mm ⁇ 230 mm, a density of 0.85 g/cm 3 , a surface direction thermal conductivity of 700 W/m ⁇ k, an electric conductivity of 10000 S/cm, and a tensile strength of 20.0 MPa.
  • the linear expansion coefficient in the plane direction is 9.3 ⁇ 10 ⁇ 7 /k, and the linear expansion coefficient in the thickness direction is 3.2 ⁇ 10 ⁇ 5 /k.
  • This graphite sheet was cut into a circle with a diameter of 100 mm and attached to a silicon substrate with a diameter of 100 mm and a thickness of 524 ⁇ m using a double-sided tape.
  • the silicon substrate is a support substrate for laminating the graphite thin film and performing a laminating operation by directly bonding with the silicon substrate.
  • the surface of the graphite thin film was processed to be smooth by CMP, and the surface flatness of JIS arithmetic average roughness Ra was 1 nm (0.001 ⁇ m) or less.
  • Lamination by direct bonding of a silicon thin film and a graphite thin film whose surface was flattened by CMP was performed using a room temperature wafer bonding apparatus BOND MEISTER (Bond Meister) MWB-06-R manufactured by Mitsubishi Heavy Industries Machine Tool Co., Ltd.
  • the graphite thin film subjected to CMP polishing was attached to the silicon substrate with the double-sided tape and set in the bonding chamber of the room temperature wafer bonding apparatus. Further, a silicon substrate having a diameter of 100 mm and a thickness of 524 ⁇ m on which a graphite thin film was laminated by direct bonding was set in the bonding chamber. Subsequently, the bonding chamber was evacuated to the 10 ⁇ 6 Pa level.
  • the surface of the graphite thin film and the surface of the silicon substrate were irradiated with neutral argon atoms to remove oxide films and adsorbates on the surfaces and activate both surfaces.
  • the "bonding hand" that the material originally has appears and it becomes easy to spontaneously bond by Van der Waals force.
  • the graphite thin film and silicon substrate are not heated or cooled in the lamination process by the series of direct bonding described above. Therefore, the temperature when both surfaces were brought into contact with each other and directly laminated was room temperature (normal temperature).
  • the graphite thin film and silicon substrate that had been laminated by direct bonding were taken out from the room temperature bonding device.
  • the laminated structure was graphite thin film supporting silicon substrate/double-sided tape/graphite thin film/silicon substrate.
  • this laminate was immersed in an organic solvent (isopropyl alcohol) to remove the adhesive force of the double-sided tape, thereby removing the silicon substrate for supporting the graphite thin film.
  • the surface of the graphite thin film of the graphite thin film/silicon substrate laminate formed in the above process was smoothed by CMP, and the surface flatness of JIS arithmetic average roughness Ra was 1 nm (0.001 ⁇ m) or less.
  • the lamination of the graphite thin film/silicon substrate laminate in which the surface of the graphite thin film is flattened by CMP and the silicon substrate with the oxide film is directly joined is made by Mitsubishi Heavy Industries Machine Tool Co., Ltd. ) Performed using MWB-06-R.
  • the graphite thin film/silicon substrate laminate in which the surface of the graphite thin film was polished and flattened by CMP was set in a bonding chamber of a room temperature wafer bonding apparatus. Further, a silicon substrate with an oxide film having a diameter of 100 mm and a thickness of 524 ⁇ m to be laminated by direct bonding on the surface of the graphite thin film of the above graphite thin film/silicon substrate laminate was set in the bonding chamber.
  • the thickness of the oxide film was 100 nm. Subsequently, the bonding chamber was evacuated to the 10 ⁇ 6 Pa level. Next, in the bonding chamber, the graphite thin film surface of the graphite thin film/silicon substrate laminate and the surface of the silicon substrate with an oxide film are irradiated with neutral argon atoms to remove the oxide film and adsorbates on the surface and activate both surfaces. I went. By this activation process, the "bonding hand" that the material originally has appears, and it becomes easy to spontaneously bond by Van der Waals force.
  • the graphite thin film surface of the graphite thin film/silicon substrate laminate whose surface has been activated in the above step and the silicon substrate with an oxide film are aligned with each other in the bonding chamber.
  • the graphite thin film surface and the silicon substrate with an oxide film surface are aligned. Were contacted. When the two surfaces were brought into contact with each other, the bonding force instantly worked, and the graphite thin film surface of the graphite thin film/silicon substrate laminate and the silicon substrate with an oxide film were firmly bonded.
  • the graphite thin film/silicon substrate laminate and the silicon substrate with an oxide film are not heated or cooled in the above-described series of direct bonding lamination processes. Therefore, the temperature when both surfaces were brought into contact with each other and bonded was room temperature (normal temperature).
  • the thickness of the formed silicon substrate/graphite thin film/silicon substrate with an oxide film was measured. A micrometer was used for the measurement. First, the silicon substrate before bonding had a thickness of 524 ⁇ m, and the silicon substrate with an oxide film had a thickness of 524 ⁇ m. The thickness of the graphite thin film before bonding was 100 ⁇ m. Thereafter, the thickness of the silicon substrate/graphite thin film/silicon substrate with oxide film formed through the polishing and bonding steps of the graphite thin film by CMP was 1115 ⁇ m.
  • the thickness was the same before and after bonding, and it was found that the thickness of the graphite thin film was 67 ⁇ m. Therefore, it was found that the polishing amount of the graphite thin film in this example was 33 ⁇ m.
  • the graphite thin film layer had a thickness of 67 ⁇ m, and the silicon substrate had a thickness of 524 ⁇ m.
  • the temperature distribution when the above graphite thin film/silicon substrate laminate was heated by a heater was measured.
  • the laminated body has a diameter of 150 mm
  • the silicon substrate has a thickness of 625 ⁇ m
  • the graphite thin film is a PGS graphite sheet manufactured by Panasonic Corporation and has a thickness of 19 ⁇ m.
  • the original thickness of the graphite film before lamination is 100 ⁇ m
  • the thermal conductivity is 700 W/mK.
  • a 15 mm square small ceramic heater (MISUMI-VONA small ceramic heater MMCPH-15-15, 15 mm square thickness 1.27 mm, maximum operating temperature 200° C.) is used for heat dissipation silicon grease at the center of the silicon surface of the laminated body (San Hayat). Attached via the company's heat dissipation silicon SCH-30). The heater was energized and the temperature on the silicon surface was measured by thermography (thermography manufactured by FLIR). The emissivity ⁇ of thermography was set to 0.95 (matte surface). The measurement was performed in an environment of room temperature and humidity of 36%. For comparison, a ceramic substrate was also attached to the silicon substrate on which the graphite thin films were not laminated, and the temperature was measured.
  • FIG. 7 is a plot of the temperature of the silicon substrate surface when the temperature of the central part is set to 76° C. by heating the ceramic heater with 7 W of electric power and the distance from the center. At a position 10 mm from the center (both sides of the ceramic heater), the temperature is about 55 to 58°C when only the silicon substrate without the graphite thin film is used, whereas it is 48 to 49°C when the graphite thin film is laminated on the back surface. Met.
  • FIG. 8 is a plot of the temperature of the surface of the silicon substrate in the case where the temperature of the central portion is set to 132° C. when the ceramic heater is heated to 14 W and heated, and the temperature is plotted from the center. At a position 10 mm from the center (on both sides of the ceramic heater), the temperature is about 80 to 88°C when only the silicon substrate without the graphite film is used, whereas it is 65 to 71°C when the graphite film is laminated on the back surface. Met. As described above, the excellent heat dissipation effect of the graphite thin film/silicon substrate laminate of the present invention was confirmed.

Abstract

グラファイト薄膜の優れた熱特性をシリコンデバイスに付与し、高排熱型電子デバイス用途に向けた積層体を提供する。　グラファイト薄膜／シリコン基板積層体は、脱気下で、平滑化されたグラファイト薄膜及びシリコン基板のそれぞれの表面をクリーニングして活性化させ、表面を互いに接近させて自発的に接合させることによって提供される。かかるシリコン基板の上にグラファイト薄膜を与えた積層体は、シリコン基板とグラファイト薄膜とが直接界面を挟んで接している。

Description

グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
　本発明は、グラファイト薄膜とシリコン基板との積層体およびその製造方法、これを用いたパワーデバイス用基板に関するものである。特に高熱伝導部材であるグラファイト薄膜と電子デバイス材料であるシリコン基板とを接着剤を用いることなく直接接合により積層して形成した高排熱型電子デバイス用途に向けた積層体である。
　グリーンエレクトロニクスはユビキタス化されたパワーエレクトロニクス機器の導入によるエネルギーマネージメントである。ＰＯＬ(Point Of Load)により至る所、あらゆる階層に存在を気付かせないパワーエレクトロニクス機器が導入されている必要があり、これを満足するためには、多段電力変換の要となる高パワー密度電力変換器が必要である。これらを達成するために必要なシーズ技術の一つとして、高パワー密度ゆえに発生する熱を効率よく排熱する高密度放熱技術がある。熱伝導特性のたいへん大きいグラファイトフィルムは、スマートフォン等の小型パーソナルデバイスの熱放散材料として利用されているが、このグラファイトフィルムをシリコンデバイスの構造中に組み込むことができれば、ミクロなレベルでの排熱が可能となり、ユビキタスパワーエレクトロニクスを支える高パワー密度電力変換器の実現に大きく貢献するものと考えられる。本発明はそれを実現するための要素として、高熱伝導部材であるグラファイト薄膜と電子デバイス材料であるシリコン基板との積層体を報告する。
　従来、炭素系基材とシリコン基材とを、その接合面に、アモルファスシリコンやシリコンカーバイド層を介して接合した結合体が報告されている（特許文献１）。この構成では、接合面が溶融することによりシリコンとカーボンとの化合物の層が形成される。この方法では、大型の複合基板を作製するのに有利である。
　また高結晶性のグラファイト基材とシリコン基材が接合された複合体が報告されている（特許文献２）。この構成では厚さ４μｍ程度のグラファイトと、シリコン基板と、前記グラファイトと前記シリコンとの間に位置する厚さ２μｍ～３０μｍの中間層と、を有し、前記中間層は、酸素と炭素とシリコンとを含む結合体を用いる。また、グラファイトとシリコンを積層し、加熱加圧時に、酸素濃度を０．２ｖｏｌ％雰囲気にし、加圧力を２４．５ＭＰａ以上にし、加熱温度を１２６０℃以上とする結合体の製造方法を用いる。
　また高いキャリア移動度特性を有し、従来の銅配線を上回る耐電流密度特性を持つ新しいグラファイトシートおよびその製造方法、配線用積層板が報告されている（特許文献３）。この構成では厚さ１．２μｍのグラファイトシートを絶縁性基板であるポリイミド（厚さ１２μｍ）に、厚さ２５ミクロンの変成アクリル系接着剤シートを介して、熱ラミネータを用いて１５０℃で貼り合わせた配線用積層板である。
特許第４１８２３２３号公報 特開２０１７－２８２４７号公報 ＷＯ２０１５／０４５６４１
　本発明者は、上述のような従来のグラファイト薄膜（炭素系基材）とシリコン基板の積層体やその製造工程について検討し、次のような問題点を認識した。
（１）従来のいずれの報告も、グラファイト薄膜とシリコン基板の積層には中間層や接着剤を介するものであり、直接に積層した例はない。中間層や接着剤はシリコン基板中で発生した熱が排熱材料であるグラファイト薄膜へ移送されるのを阻害する。したがって中間層や接着剤のない直接の積層であることが望ましい。
（２）上記（１）の問題点は、グラファイト薄膜の優れた熱特性をシリコンデバイスの熱問題解決あるいは緩和のための高排熱型電子デバイス用途に向けた積層体として展開することの大きな妨げとなっている。
　本発明は、上記のような従来技術やその問題点についての本発明者の上記認識を背景としたものであり、グラファイト薄膜と電子デバイス材料であるシリコン基板とを中間層や接着剤を用いることなく積層して形成した高排熱型電子デバイス用途に向けた積層体である。さらにその製造方法に関するものである。
　本発明者らは、上記課題を解決すべく鋭意研究を重ねた結果、グラファイト薄膜をシリコン基板と中間層や接着剤を用いることなく積層して形成した積層体を見出した。この積層体はシリコン基板と比較して高い熱伝導特性を有し、パワーデバイスのような高排熱型電子デバイス用途に適した積層体である。
　すなわち、本発明によるグラファイト薄膜／シリコン基板積層体の製造方法は、シリコン基板の上にグラファイト薄膜を与えた積層体の製造方法であって、脱気下で、平滑化された前記グラファイト薄膜及び前記シリコン基板のそれぞれの表面をクリーニングして活性化させ、前記表面を互いに接近させて自発的に接合させることを特徴とする。
　上記した発明において、脱気に先立って、化学機械研磨（ＣＭＰ）により前記グラファイト薄膜の前記表面を平滑加工することを特徴としてもよい。また、前記グラファイト薄膜の前記表面を平均粗さＲａで１ｎｍ以下に平滑加工することを特徴としてもよい。
　上記した発明において、前記グラファイト薄膜の前記表面と反対側の主面には、支持基板を着脱自在に取り付けられていることを特徴としてもよい。
　更に、上記した発明において、非加熱下でのプラズマクリーニングによりクリーニングを行うことを特徴としてもよく、前記プラズマクリーニングはアルゴンプラズマであることを特徴としてもよい。
　更に、上記した発明において、前記シリコン基板は酸化膜付きシリコンからなり、前記クリーニングより酸化膜を除去されることを特徴としてもよい。
　また、本発明によるグラファイト薄膜／シリコン基板積層体は、シリコン基板の上にグラファイト薄膜を与えた積層体であって、前記シリコン基板と前記グラファイト薄膜とが直接界面を挟んで接することを特徴とする。
　上記した発明において、前記シリコン基板と前記グラファイト薄膜とがファンデルワールス力により接合されていることを特徴としてもよい。
　また、本発明による高排熱型電子デバイス用基板は、シリコン基板の上にグラファイト薄膜を与えた積層体からなる高排熱型電子デバイス用基板であって、前記シリコン基板と前記グラファイト薄膜とが直接界面を挟んで接することを特徴とする。
　本発明のグラファイト薄膜とシリコン基板との積層体は、高熱伝導部材であるグラファイト薄膜と電子デバイス材料であるシリコン基板とを中間層や接着剤を用いることなく積層して形成したものであり、例えば、高排熱型電子デバイスの基本構成として利用できる。これにより、高排熱型電子デバイスを作製することが可能となる。
本発明の実施形態のグラファイト薄膜／シリコン基板積層体の断面模式図。 本発明の実施形態のシリコン基板／グラファイト薄膜／シリコン基板積層体の断面模式図。 本発明の実施形態のシリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体の断面模式図。 本発明の実施形態のグラファイト薄膜／シリコン基板積層体からグラファイト薄膜をピンセットで部分的に剥離して測定、又は剥離せず測定したラマンスペクトルの測定場所を示す図面。図中、（１）は、グラファイト薄膜を剥離した部分で、かつ、基板の端（角）に近い場所を、（２）は、グラファイト薄膜を剥離した部分で、かつ、基板の角からおよそ２ｍｍの部分を、（３）は、グラファイト薄膜を剥離していない部分を、それぞれ示す。 本発明の実施形態のグラファイト薄膜／シリコン基板積層体からグラファイト薄膜をピンセットで剥離して測定、又は、剥離せずに測定したラマンスペクトルを示す図面。図中の（１）～（３）は、図４中の（１）～（３）と同義である。 本発明の実施形態のグラファイト薄膜／シリコン基板積層体の周期加熱法による熱拡散率測定。（ａ）は加熱周波数１０Ｈｚでの応答温度の位相差θと加熱点（レーザー光の照射位置）からの距離Ｌの関係を示す。 本発明の実施形態のグラファイト薄膜／シリコン基板積層体を加熱したときのシリコン基板表面の温度を中心からの距離に対してプロットしたグラフを示す。 本発明の実施形態のグラファイト薄膜／シリコン基板積層体を加熱したときのシリコン基板表面の温度を中心からの距離に対してプロットしたグラフを示す。
　大略すると、ここでは、以下のような発明を含む。
＜１＞グラファイト薄膜とシリコン基板とを中間層や接着剤を用いることなく積層して形成したグラファイト薄膜／シリコン基板積層体。
＜２＞グラファイト薄膜／シリコン基板積層体からグラファイト薄膜を剥離した部分のシリコン基板表面にグラファイト薄膜が残存する＜１＞に記載のグラファイト薄膜／シリコン基板積層体。
＜３＞グラファイト薄膜／シリコン基板積層体からグラファイト薄膜を剥離した部分のシリコン基板表面をラマン分光測定してグラファイトに起因するラマンスペクトルが観測されることによりグラファイト薄膜が残存することを確認することができる＜１＞に記載のグラファイト薄膜／シリコン基板積層体。
＜４＞グラファイト薄膜とシリコン基板とを中間層や接着剤を用いることなく積層し、その積層界面に炭化ケイ素が形成されていない＜１＞に記載のグラファイト薄膜／シリコン基板積層体。
＜５＞グラファイト薄膜とシリコン基板とを中間層や接着剤を用いることなく積層して形成したシリコン基板／グラファイト薄膜／シリコン基板積層体。
＜６＞シリコン基板／グラファイト薄膜／シリコン基板積層体から剥離によりそれぞれの層に分離した際のシリコン基板表面にグラファイト薄膜が残存する＜５＞に記載のシリコン基板／グラファイト薄膜／シリコン基板積層体。
＜７＞シリコン基板／グラファイト薄膜／シリコン基板積層体から剥離によりそれぞれの層に分離した際のシリコン基板表面をラマン分光測定してグラファイトに起因するラマンスペクトルが観測されることによりグラファイト薄膜が残存することを確認することができる＜５＞に記載のシリコン基板／グラファイト薄膜／シリコン基板積層体。
＜８＞グラファイト薄膜とシリコン基板と酸化膜付シリコン基板とを中間層や接着剤を用いることなく積層して形成したシリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体。
＜９＞シリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体から剥離によりそれぞれの層に分離した際のシリコン基板表面および酸化膜付シリコン基板表面にグラファイト薄膜が残存する＜８＞に記載のシリコン基板／グラファイト薄膜／シリコン基板積層体。
＜１０＞シリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体から剥離によりそれぞれの層に分離した際のシリコン基板表面および酸化膜付シリコン基板表面をラマン分光測定してグラファイトに起因するラマンスペクトルが観測されることによりグラファイト薄膜が残存することを確認することができる＜８＞に記載のシリコン基板／グラファイト薄膜／シリコン基板積層体。
＜１１＞グラファイト薄膜とシリコン基板とを中間層や接着剤を用いることなく積層して形成する＜１＞～＜４＞のいずれか１項に記載のグラファイト薄膜／シリコン基板積層体の製造方法。
＜１２＞グラファイト薄膜とシリコン基板とを中間層や接着剤を用いることなく積層して形成する請求項＜５＞～＜７＞のいずれか１項に記載のシリコン基板／グラファイト薄膜／シリコン基板積層体の製造方法。
＜１３＞グラファイト薄膜とシリコン基板と酸化膜付シリコン基板とを中間層や接着剤を用いることなく積層して形成する＜８＞～＜１０＞のいずれか１項に記載のシリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体の製造方法。
　以下、本発明のグラファイト薄膜／シリコン基板積層体、シリコン基板／グラファイト薄膜／シリコン基板積層体、シリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体、およびそれらの製造方法について、実施形態と実施例に基づいて説明する。重複説明は適宜省略する。なお、ふたつの数値の間に「～」を記載して数値範囲を表す場合には、これらのふたつの数値も数値範囲に含まれるものとする。
　図１は、本発明の実施形態に係るグラファイト薄膜／シリコン基板積層体１１を示している。グラファイト薄膜／シリコン基板積層体はグラファイト薄膜１０とシリコン基板２０を備えている。また図２は、本発明の実施形態に関わるシリコン基板／グラファイト薄膜／シリコン基板積層体１２を示している。シリコン基板／グラファイト薄膜／シリコン基板積層体はグラファイト薄膜１０とシリコン基板２０を備えている。また図３は、本発明の実施形態に関わるシリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体１３を示している。シリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体はグラファイト薄膜１０とシリコン基板２０と酸化膜付シリコン基板３０を備えている。
　以下、各製造方法について順次説明する。
＜＜グラファイト薄膜／シリコン基板積層体の作製実施例＞＞
　グラファイト薄膜／シリコン基板積層体１１は、化学機械研磨（ＣＭＰ）により表面を平滑に加工したグラファイト薄膜を、常温接合装置を用いてシリコン基板に直接接合により積層する工程によって得られる。この工程の詳細を以下に記す。
　本発明のグラファイト薄膜／シリコン基板積層体の作製には、パナソニック社製ＰＧＳグラファイトシートを用いた。ＰＧＳグラファイトシートの厚さは１００μｍ、サイズは１８０ｍｍ×２３０ｍｍ、密度は０．８５ｇ／ｃｍ３、面方向熱伝導率は７００Ｗ／ｍ・ｋ、電気伝導度は１００００Ｓ／ｃｍ、引っ張り強度は２０．０ＭＰａ、面方向線膨張率は９．３×１０－７／ｋ、厚さ方向線膨張率は３．２×１０－５／ｋである。このグラファイトシートを直径１５０ｍｍの円形に切り出し、両面テープを用いて直径１５０ｍｍ厚さ６２５μｍのシリコン基板に貼り付けた。シリコン基板はグラファイト薄膜の研磨およびシリコン基板との接合作業を行うためのサポート基板である。グラファイト薄膜をＣＭＰにより表面を平滑に加工し、ＪＩＳ算術平均粗さＲａで１ｎｍ（０．００１μｍ）以下の表面平坦性に仕上げた。
　ＣＭＰで研磨し表面を平坦化したグラファイト薄膜とシリコン基板との直接接合による積層は三菱重工工作機械株式会社製常温ウェハー接合装置ＢＯＮＤ　ＭＥＩＳＴＥＲ（ボンドマイスター）　ＭＷＢ－０６－Ｒを用いて行った。ＣＭＰ研磨を施したグラファイト薄膜を両面テープでシリコン基板に貼り付けたまま、常温ウェハー接合装置の接合チャンバにセットした。さらにグラファイト薄膜を直接接合により積層するシリコン基板を接合チャンバにセットした。続いて接合チャンバを１０－６Ｐａ台まで真空排気した。次に接合チャンバ内で、グラファイト薄膜表面とシリコン基板表面に中性アルゴン原子を照射し、表面の酸化膜や吸着物を除去し、両表面の活性化を行った。このプラズマ活性化工程により材料本来が持つ「結合の手」が現れ、ファンデルワールス力による自発的な接合が容易となる。
　上記工程で表面が活性化されたグラファイト薄膜およびシリコン基板を接合チャンバ内で相互の位置を合わせた後、グラファイト薄膜表面とシリコン基板表面とを接触させた。両表面を接触させた際に瞬時に接合力が働き、グラファイト薄膜とシリコン基板とが強固に接合された。
　上記の一連の直接接合による積層工程でグラファイト薄膜およびシリコン基板ともに加熱や冷却は行っていない。したがって両表面を接触させ直接接合により積層した際の温度は室温（常温）であった。
　直接接合による積層が完了したグラファイト薄膜とシリコン基板を常温接合装置から取り出した。この際、グラファイト薄膜を支持していたシリコン基板は両面テープでグラファイト薄膜と張り付いているので、積層の構成は、グラファイト薄膜支持用シリコン基板／両面テープ／グラファイト薄膜／シリコン基板、であった。次に本積層体を有機溶剤（イソプロピルアルコール）に浸漬し、両面テープの粘着力を除去することにより、グラファイト薄膜支持用シリコン基板を取り除いた。以上の工程で、グラファイト薄膜／シリコン基板積層体が形成された。
（厚さの測定）
　形成したグラファイト薄膜／シリコン基板積層体の厚さ測定を行った。測定にはマイクロメータを使用した。まず接合前のシリコン基板の厚さは６２４μｍであった。また接合前のグラファイト薄膜の厚さは１００μｍであった。その後グラファイト薄膜のＣＭＰによる研磨および直接接合による積層工程を経て形成したグラファイト薄膜／シリコン基板積層体の厚さは６４３μｍであった。シリコン基板の研磨は行っていないので厚さは接合前後で同じであるので、グラファイト薄膜の厚さは１９μｍであることがわかった。したがって本実施例においてグラファイト薄膜の研磨量は８１μｍであったことがわかった。形成したグラファイト薄膜／シリコン基板積層体でグラファイト薄膜層の厚さは１９μｍであり、シリコン基板の厚さは６２４μｍであった。
（密着性評価のためのラマン分光測定）
　本発明のグラファイト薄膜／シリコン基板積層体の接合強度（密着性）を確認するため、下記のような実験を行った。直径１５０ｍｍのグラファイト薄膜／シリコン基板積層体を、ダイシング装置を用いて２０ｍｍ角の小片に切り出した。この小片の角において、ピンセットによりグラファイト薄膜をつまんで、角から５ｍｍ程度の部分をシリコン基板から剥離した。グラファイト薄膜を剥離したシリコン基板の表面に対してラマン分光測定を行った。使用した励起用レーザーの波長は６３８ｎｍ、レーザー光のスポット径は１μｍである。測定は図４に示すようにグラファイト薄膜を剥離した部分で基板の最も端（角）の場所（１）、および角からおよそ２ｍｍの部分（２）である。またグラファイト薄膜を剥離していない部分で（３）に示す場所においてグラファイト薄膜表面のラマン分光測定も行った。図５に（１）、（２）、（３）の３か所で測定したラマン分光スペクトルを示す。まずグラファイト薄膜をはがしていない部分（３）で測定したスペクトルでは、１５７９ｃｍ－１と２６８７ｃｍ－１に顕著なピークを持つことがわかる。１５７９ｃｍ－１のピークはグラファイトのＧバンド、また２６８７ｃｍ－１のピークは２Ｄバンドであり、高品質グラファイトから得られる典型的なラマンスペクトルである。また１３２１ｃｍ－１付近に欠陥を示すＤバンドが観測された。次にグラファイト薄膜を剥離した（１）および（２）のラマンスペクトルでは、（３）と同様にＧバンドと２Ｄバンドのピークが明瞭に観測された。この結果は形成したグラファイト薄膜／シリコン基板積層体からピンセットでグラファイト薄膜を剥離した部分のシリコン基板表面にグラファイト薄膜が残っていることを示している。すなわちピンセットでグラファイト薄膜を剥離する作業ではグラファイト薄膜とシリコン基板の接合界面が剥離したのではなく、グラファイト薄膜の層間で剥離が生じたことが明らかとなった。このように形成したグラファイト薄膜／シリコン基板積層体のグラファイトとシリコン基板表面の接合強度はグラファイト薄膜の層間の接合強度よりも強固であることが明らかとなった。したがって本発明のグラファイト薄膜／シリコン基板積層体の接合強度は十分に強固であると言える。
（界面のＳｉＣ形成の有無確認）
　本発明のグラファイト薄膜／シリコン基板積層体の直接接合による積層界面に炭化ケイ素ＳｉＣが形成されているかどうかを確認した。３Ｃ－ＳｉＣのＬＯモードのラマンピークは９６９ｃｍ－１、ＴＯモードのラマンピークは７９３ｃｍ－１に、また４Ｈ－ＳｉＣのＬＯモードのラマンピークは９６９ｃｍ－１、ＴＯモードのラマンピークは７９３ｃｍ－１に観測される。一方図５のグラファイト薄膜を剥離した（１）および（２）のラマンスペクトルでは、これらのラマンピークは観測されなかった。したがって本発明のグラファイト薄膜／シリコン基板積層体の直接接合による積層界面に炭化ケイ素ＳｉＣは形成されていないことがわかった。
（周期加熱法によるグラファイト薄膜／シリコン基板の熱拡散率測定）
　形成したグラファイト薄膜／シリコン基板積層体の熱拡散率を周期加熱法で測定した。周期加熱法は、強度を周期的に変調させた熱流エネルギーを測定試料に与え、加熱領域からある距離だけ離れた位置における温度応答の振幅または位相差から熱拡散率を求める方法である。熱流エネルギーとして、レーザー光やヒーターのジュール熱を利用し、これを周期的に変調して試料に与える。本測定ではレーザー光照射による加熱を用いた。また温度応答の検出には、温度センサ（熱電対など）やサーモリフレクタンス法などが利用されているが、本測定では放射温度計を用いた非接触による温度検出を行った。周期加熱法による熱拡散率測定の詳細については、文献(H.Kato, T.Baba, M.Okaji, “Anisotropic thermal-diffusivity measurements by a new laser-spot-heating technique”, Meas Sci Technol 12(2001)2074-2080)を参照のこと。
　測定したグラファイト薄膜／シリコン基板積層体の大きさは２０ｍｍ角、グラファイト薄膜の厚さは１９μｍ、シリコン基板の厚さは６２４μｍであった。図６に測定結果を示す。横軸は加熱点（レーザー光の照射位置）からの距離Ｌ、縦軸は温度応答の位相差θである。加熱用のレーザーはグラファイト薄膜／シリコン基板積層体のシリコン基板側の表面の中心部分に照射した。加熱周波数ｆは１０Ｈｚである。熱拡散率αと位相差θとは下記式（Ｉ）の関係がある。この関係を使い、Ｌの正および負の領域それぞれから熱拡散率αを求める。これにより得た熱拡散率αは９．７×１０－５ｍ２／ｓであった。グラファイト薄膜のないシリコン基板単体の熱拡散率は８．８×１０－５ｍ２／ｓであったので、本実施例のグラファイト薄膜／シリコン基板積層体の熱拡散率はシリコン基板単体の１０％程度高いことが明らかとなった。
Figure JPOXMLDOC01-appb-M000001
＜＜シリコン基板／グラファイト薄膜／シリコン基板積層体の作製実施例＞＞
　シリコン基板／グラファイト薄膜／シリコン基板積層体は、化学機械研磨（ＣＭＰ）により表面を平滑に加工したグラファイト薄膜を、常温接合装置を用いてシリコン基板に直接接合により積層し、次に直接接合により積層したグラファイト薄膜の表面を化学機械研磨（ＣＭＰ）により平滑に加工し、さらに常温接合装置を用いてシリコン基板に直接接合により積層する工程によって得られる。この工程の詳細を以下に記す。
　本発明のシリコン基板／グラファイト薄膜／シリコン基板積層体の作製には、パナソニック社製ＰＧＳグラファイトシートを用いた。ＰＧＳグラファイトシートの厚さは１００μｍ、サイズは１８０ｍｍ×２３０ｍｍ、密度は０．８５ｇ／ｃｍ３、面方向熱伝導率は７００Ｗ／ｍ・ｋ、電気伝導度は１００００Ｓ／ｃｍ、引っ張り強度は２０．０ＭＰａ、面方向線膨張率は９．３×１０－７／ｋ、厚さ方向線膨張率は３．２×１０－５／ｋである。このグラファイトシートを直径１００ｍｍの円形に切り出し、両面テープを用いて直径１００ｍｍ厚さ５２４μｍのシリコン基板に貼り付けた。シリコン基板はグラファイト薄膜の研磨およびシリコン基板との接合作業を行うためのサポート基板である。グラファイト薄膜をＣＭＰにより表面を平滑に加工し、ＪＩＳ算術平均粗さＲａで１ｎｍ（０．００１μｍ）以下の表面平坦性に仕上げた。
　ＣＭＰで研磨し表面を平坦化したグラファイト薄膜とシリコン基板との直接接合による積層は三菱重工工作機械株式会社製常温ウェハー接合装置ＢＯＮＤ　ＭＥＩＳＴＥＲ（ボンドマイスター）　ＭＷＢ－０６－Ｒを用いて行った。ＣＭＰ研磨を施したグラファイト薄膜を両面テープでシリコン基板に貼り付けたまま、常温ウェハー接合装置の接合チャンバにセットした。さらにグラファイト薄膜を直接接合により積層する直径１００ｍｍ厚さ５２４μｍのシリコン基板を接合チャンバにセットした。続いて接合チャンバを１０－６Ｐａ台まで真空排気した。次に接合チャンバ内で、グラファイト薄膜表面とシリコン基板表面に中性アルゴン原子を照射し、表面の酸化膜や吸着物を除去し、両表面の活性化を行った。この活性化工程により材料本来が持つ「結合の手」が現れ、ファンデルワールス力による自発的な接合が容易となる。
　上記工程で表面が活性化されたグラファイト薄膜およびシリコン基板を接合チャンバ内で相互の位置を合わせた後、グラファイト薄膜表面とシリコン基板表面とを接触させた。両表面を接触させた際に瞬時に接合力が働き、グラファイト薄膜とシリコン基板とが強固に接合された。
　上記の一連の接合工程でグラファイト薄膜およびシリコン基板ともに加熱や冷却は行っていない。したがって両表面を接触させ直接接合により積層した際の温度は室温（常温）であった。
　直接接合による積層が完了したグラファイト薄膜とシリコン基板を常温接合装置から取り出した。この際、グラファイト薄膜を支持していたシリコン基板は両面テープでグラファイト薄膜と張り付いているので、積層の構成は、グラファイト薄膜支持用シリコン基板／両面テープ／グラファイト薄膜／シリコン基板、であった。次に本積層体を有機溶剤（イソプロピルアルコール）に浸漬し、両面テープの粘着力を除去することにより、グラファイト薄膜支持用シリコン基板を取り除いた。以上の工程で、グラファイト薄膜／シリコン基板積層体が形成された。
　上記の工程で形成したグラファイト薄膜／シリコン基板積層体のグラファイト薄膜表面をＣＭＰにより表面を平滑に加工し、ＪＩＳ算術平均粗さＲａで１ｎｍ（０．００１μｍ）以下の表面平坦性に仕上げた。
　次にグラファイト薄膜表面をＣＭＰで研磨し平坦化したグラファイト薄膜／シリコン基板積層体とシリコン基板との直接接合による積層は三菱重工工作機械株式会社製常温ウェハー接合装置ＢＯＮＤ　ＭＥＩＳＴＥＲ（ボンドマイスター）　ＭＷＢ－０６－Ｒを用いて行った。グラファイト薄膜表面をＣＭＰで研磨し平坦化したグラファイト薄膜／シリコン基板積層体を常温ウェハー接合装置の接合チャンバにセットした。さらに上記のグラファイト薄膜／シリコン基板積層体のグラファイト薄膜表面に直接接合により積層する直径１００ｍｍ厚さ５２４μｍのシリコン基板を接合チャンバにセットした。続いて接合チャンバを１０－６Ｐａ台まで真空排気した。次に接合チャンバ内で、グラファイト薄膜／シリコン基板積層体のグラファイト薄膜表面とシリコン基板表面に中性アルゴン原子を照射し、表面の酸化膜や吸着物を除去し、両表面の活性化を行った。この活性化工程により材料本来が持つ「結合の手」が現れ、ファンデルワールス力による自発的な接合が容易となる。
　上記工程で表面が活性化されたグラファイト薄膜／シリコン基板積層体のグラファイト薄膜表面およびシリコン基板を接合チャンバ内で相互の位置を合わせた後、グラファイト薄膜表面とシリコン基板表面とを接触させた。両表面を接触させた際に瞬時に接合力が働き、グラファイト薄膜／シリコン基板積層体のグラファイト薄膜表面とシリコン基板とが強固に接合された。
　上記の一連の直接接合による積層工程でグラファイト薄膜／シリコン基板積層体およびシリコン基板ともに加熱や冷却は行っていない。したがって両表面を接触させ直接接合により積層した際の温度は室温（常温）であった。
　直接接合による積層が完了したグラファイト薄膜／シリコン基板積層体とシリコン基板を常温接合装置から取り出した。以上の工程で、直径１００ｍｍのシリコン基板／グラファイト薄膜／シリコン基板積層体が形成された。
（厚さの測定）
　形成したシリコン基板／グラファイト薄膜／シリコン基板積層体の厚さ測定を行った。測定にはマイクロメータを使用した。まず接合前のシリコン基板の厚さは５２４μｍであった。また接合前のグラファイト薄膜の厚さは１００μｍであった。その後グラファイト薄膜のＣＭＰによる研磨および直接接合による積層工程を経て形成したグラファイト薄膜／シリコン基板積層体の厚さは１１１５μｍであった。シリコン基板の研磨は行っていないので厚さは直接接合による積層前後で同じであるので、グラファイト薄膜の厚さは６７μｍであることがわかった。したがって本実施例においてグラファイト薄膜の研磨量は３３μｍであったことがわかった。形成したシリコン基板／グラファイト薄膜／シリコン基板積層体でグラファイト薄膜層の厚さは６７μｍであり、シリコン基板の厚さは５２４μｍであった。
＜＜シリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体の作製実施例＞＞
　シリコン基板／グラファイト薄膜／酸化膜シリコン基板積層体は、化学機械研磨（ＣＭＰ）により表面を平滑に加工したグラファイト薄膜を、常温接合装置を用いてシリコン基板に直接接合により積層し、次に接合したグラファイト薄膜の表面を化学機械研磨（ＣＭＰ）により平滑に加工し、さらに常温接合装置を用いて酸化膜シリコン基板に直接接合により積層する工程によって得られる。この工程の詳細を以下に記す。
　本発明のシリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体の作製には、パナソニック社製ＰＧＳグラファイトシートを用いた。ＰＧＳグラファイトシートの厚さは１００μｍ、サイズは１８０ｍｍ×２３０ｍｍ、密度は０．８５ｇ／ｃｍ３、面方向熱伝導率は７００Ｗ／ｍ・ｋ、電気伝導度は１００００Ｓ／ｃｍ、引っ張り強度は２０．０ＭＰａ、面方向線膨張率は９．３×１０－７／ｋ、厚さ方向線膨張率は３．２×１０－５／ｋである。このグラファイトシートを直径１００ｍｍの円形に切り出し、両面テープを用いて直径１００ｍｍ厚さ５２４μｍのシリコン基板に貼り付けた。シリコン基板はグラファイト薄膜の研磨およびシリコン基板との直接接合による積層作業を行うためのサポート基板である。グラファイト薄膜をＣＭＰにより表面を平滑に加工し、ＪＩＳ算術平均粗さＲａで１ｎｍ（０．００１μｍ）以下の表面平坦性に仕上げた。
　ＣＭＰで研磨し表面を平坦化したグラファイト薄膜とシリコン基板との直接接合による積層は三菱重工工作機械株式会社製常温ウェハー接合装置ＢＯＮＤ　ＭＥＩＳＴＥＲ（ボンドマイスター）　ＭＷＢ－０６－Ｒを用いて行った。ＣＭＰ研磨を施したグラファイト薄膜を両面テープでシリコン基板に貼り付けたまま、常温ウェハー接合装置の接合チャンバにセットした。さらにグラファイト薄膜を直接接合により積層する直径１００ｍｍ厚さ５２４μｍのシリコン基板を接合チャンバにセットした。続いて接合チャンバを１０－６Ｐａ台まで真空排気した。次に接合チャンバ内で、グラファイト薄膜表面とシリコン基板表面に中性アルゴン原子を照射し、表面の酸化膜や吸着物を除去し、両表面の活性化を行った。この活性化工程により材料本来が持つ「結合の手」が現れ、ファンデルワールス力による自発的な接合が容易となる。
　上記工程で表面が活性化されたグラファイト薄膜およびシリコン基板を接合チャンバ内で相互の位置を合わせた後、グラファイト薄膜表面とシリコン基板表面とを接触させた。両表面を接触させた際に瞬時に接合力が働き、グラファイト薄膜とシリコン基板とが強固に接合された。
　上記の一連の直接接合による積層工程でグラファイト薄膜およびシリコン基板ともに加熱や冷却は行っていない。したがって両表面を接触させ直接接合により積層した際の温度は室温（常温）であった。
　直接接合による積層が完了したグラファイト薄膜とシリコン基板を常温接合装置から取り出した。この際、グラファイト薄膜を支持していたシリコン基板は両面テープでグラファイト薄膜と張り付いているので、積層の構成は、グラファイト薄膜支持用シリコン基板／両面テープ／グラファイト薄膜／シリコン基板、であった。次に本積層体を有機溶剤（イソプロピルアルコール）に浸漬し、両面テープの粘着力を除去することにより、グラファイト薄膜支持用シリコン基板を取り除いた。以上の工程で、直径１００ｍｍのグラファイト薄膜／シリコン基板積層体が形成された。
　上記の工程で形成したグラファイト薄膜／シリコン基板積層体のグラファイト薄膜表面をＣＭＰにより表面を平滑に加工し、ＪＩＳ算術平均粗さＲａで１ｎｍ（０．００１μｍ）以下の表面平坦性に仕上げた。
　次にグラファイト薄膜表面をＣＭＰで研磨し平坦化したグラファイト薄膜／シリコン基板積層体と酸化膜付シリコン基板との直接接合による積層は三菱重工工作機械株式会社製常温ウェハー接合装置ＢＯＮＤ　ＭＥＩＳＴＥＲ（ボンドマイスター）　ＭＷＢ－０６－Ｒを用いて行った。グラファイト薄膜表面をＣＭＰで研磨し平坦化したグラファイト薄膜／シリコン基板積層体を常温ウェハー接合装置の接合チャンバにセットした。さらに上記のグラファイト薄膜／シリコン基板積層体のグラファイト薄膜表面に直接接合により積層する直径１００ｍｍ厚さ５２４μｍの酸化膜付シリコン基板を接合チャンバにセットした。酸化膜の厚さは１００ｎｍであった。続いて接合チャンバを１０－６Ｐａ台まで真空排気した。次に接合チャンバ内で、グラファイト薄膜／シリコン基板積層体のグラファイト薄膜表面と酸化膜付シリコン基板表面に中性アルゴン原子を照射し、表面の酸化膜や吸着物を除去し、両表面の活性化を行った。この活性化工程により材料本来が持つ「結合の手」が現れ、ファンデルワールス力による自発的な接合が容易となる。
　上記工程で表面が活性化されたグラファイト薄膜／シリコン基板積層体のグラファイト薄膜表面および酸化膜付シリコン基板を接合チャンバ内で相互の位置を合わせた後、グラファイト薄膜表面と酸化膜付シリコン基板表面とを接触させた。両表面を接触させた際に瞬時に接合力が働き、グラファイト薄膜／シリコン基板積層体のグラファイト薄膜表面と酸化膜付シリコン基板とが強固に接合された。
　上記の一連の直接接合による積層工程でグラファイト薄膜／シリコン基板積層体および酸化膜付シリコン基板ともに加熱や冷却は行っていない。したがって両表面を接触させ接合した際の温度は室温（常温）であった。
　直接接合による積層が完了したグラファイト薄膜／シリコン基板積層体と酸化膜付シリコン基板を常温接合装置から取り出した。以上の工程で、直径１００ｍｍのシリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体が形成された。
（厚さの測定）
　形成したシリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体の厚さ測定を行った。測定にはマイクロメータを使用した。まず接合前のシリコン基板の厚さは５２４μｍ、酸化膜付シリコン基板の厚さは５２４μｍであった。また接合前のグラファイト薄膜の厚さは１００μｍであった。その後グラファイト薄膜のＣＭＰによる研磨および接合工程を経て形成したシリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体の厚さは１１１５μｍであった。シリコン基板および酸化膜付シリコン基板の研磨は行っていないので厚さは接合前後で同じであるので、グラファイト薄膜の厚さは６７μｍであることがわかった。したがって本実施例においてグラファイト薄膜の研磨量は３３μｍであったことがわかった。形成したシリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体でグラファイト薄膜層の厚さは６７μｍであり、シリコン基板の厚さは５２４μｍであった。
（ヒーター加熱によるシリコン基板の温度分布）
　上記したグラファイト薄膜／シリコン基板積層体をヒーターで加熱したときのその温度分布を測定した。ここで、積層体の直径は１５０ｍｍ、シリコン基板の厚さは６２５μｍ、グラファイト薄膜はパナソニック社製ＰＧＳグラファイトシートで厚さ１９μｍである。なお、積層前のグラファイトフィルムの元厚は１００μｍ、熱伝導率は７００Ｗ／ｍＫである。
　積層体のシリコン面の中心位置に、１５ｍｍ角の小型セラミックヒーター（ＭＩＳＵＭＩ－ＶＯＮＡ小型セラミックヒーターＭＭＣＰＨ－１５－１５、１５ｍｍ角厚さ１．２７ｍｍ、最高使用温度２００℃）を放熱用シリコングリス（サンハヤト社製　放熱用シリコンＳＣＨ－３０）を介して貼付した。ヒーターに通電し、シリコン面上の温度をサーモグラフィ（ＦＬＩＲ社製　サーモグラフィ）で測定した。サーモグラフィの放射率εは０．９５（マット面）とした。測定は室温且つ湿度３６％の環境で行った。比較のため、グラファイト薄膜を積層しないシリコン基板も同様にセラミックヒーターを貼付し、温度測定を行った。
　図７は、セラミックヒーターに電力を７Ｗ投入して加熱し、中心部の温度を７６℃に設定した場合のシリコン基板表面の温度を、中心からの距離でプロットしたものである。中心から１０ｍｍの位置（セラミックヒーターの両脇）で、グラファイト薄膜のないシリコン基板のみの場合はおよそ５５～５８℃であるのに対し、グラファイト薄膜が裏面に積層してある場合は４８～４９℃であった。
　図８は、セラミックヒーターに電力を１４Ｗ投入して加熱し、中心部の温度を１３２℃に設定した場合のシリコン基板表面の温度を、中心からの距離でプロットしたものである。中心から１０ｍｍの位置（セラミックヒーターの両脇）で、グラファイトフィルムのないシリコン基板のみの場合はおよそ８０～８８℃であるのに対し、グラファイトフィルムが裏面に積層してある場合は６５～７１℃であった。以上のように、本発明のグラファイト薄膜／シリコン基板積層体の優れた放熱効果を確認できた。
　１０：グラファイト薄膜
　２０：シリコン基板
　１１：グラファイト薄膜／シリコン基板積層体
　１２：シリコン基板／グラファイト薄膜／シリコン基板積層体
　３０：酸化膜付シリコン基板
　１３：シリコン基板／グラファイト薄膜／酸化膜付シリコン基板積層体

Claims (10)

  1. 　シリコン基板の上にグラファイト薄膜を与えた積層体の製造方法であって、
    　脱気下で、平滑化された前記グラファイト薄膜及び前記シリコン基板のそれぞれの表面をクリーニングして活性化させ、前記表面を互いに接近させて自発的に接合させることを特徴とするグラファイト薄膜／シリコン基板積層体の製造方法。
  2. 　脱気に先立って、化学機械研磨（ＣＭＰ）により前記グラファイト薄膜の前記表面を平滑加工することを特徴とする請求項１記載のグラファイト薄膜／シリコン基板積層体の製造方法。
  3. 　前記グラファイト薄膜の前記表面を平均粗さＲａで１ｎｍ以下に平滑加工することを特徴とする請求項２記載のグラファイト薄膜／シリコン基板積層体の製造方法。
  4. 　前記グラファイト薄膜の前記表面と反対側の主面には、支持基板を着脱自在に取り付けられていることを特徴とする請求項２記載のグラファイト薄膜／シリコン基板積層体の製造方法。
  5. 　非加熱下でのプラズマクリーニングによりクリーニングを行うことを特徴とする請求項１乃至４のうちの１つに記載のグラファイト薄膜／シリコン基板積層体の製造方法。
  6. 　前記プラズマクリーニングはアルゴンプラズマであることを特徴とする請求項５記載のグラファイト薄膜／シリコン基板積層体の製造方法。
  7. 　前記シリコン基板は酸化膜付きシリコンからなり、前記クリーニングより酸化膜を除去されることを特徴とする請求項１乃至６のうちの１つに記載のグラファイト薄膜／シリコン基板積層体の製造方法。
  8. 　シリコン基板の上にグラファイト薄膜を与えた積層体であって、
    　前記シリコン基板と前記グラファイト薄膜とが直接界面を挟んで接することを特徴とするグラファイト薄膜／シリコン基板積層体。
  9. 　前記シリコン基板と前記グラファイト薄膜とがファンデルワールス力により接合されていることを特徴とするグラファイト薄膜／シリコン基板積層体。
  10. 　シリコン基板の上にグラファイト薄膜を与えた積層体からなる高排熱型電子デバイス用基板であって、
    　前記シリコン基板と前記グラファイト薄膜とが直接界面を挟んで接することを特徴とする高排熱型電子デバイス用基板。
PCT/JP2019/050910 2018-12-28 2019-12-25 グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 WO2020138202A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP19905801.7A EP3905305A4 (en) 2018-12-28 2019-12-25 SILICON SUBSTRATE/THIN GRAPHITE FILM LAMINATE, METHOD FOR PRODUCTION THEREOF, AND SUBSTRATE FOR HIGH HEAT EXHAUST TYPE ELECTRONIC DEVICES
JP2020563360A JP7199743B2 (ja) 2018-12-28 2019-12-25 グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
US17/288,766 US20210407883A1 (en) 2018-12-28 2019-12-25 Graphite thin film/silicon substrate laminated assembly, process for producing the same, and substrate for enhanced heat discharge type electronic devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018246592 2018-12-28
JP2018-246592 2018-12-28

Publications (1)

Publication Number Publication Date
WO2020138202A1 true WO2020138202A1 (ja) 2020-07-02

Family

ID=71128688

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/050910 WO2020138202A1 (ja) 2018-12-28 2019-12-25 グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板

Country Status (4)

Country Link
US (1) US20210407883A1 (ja)
EP (1) EP3905305A4 (ja)
JP (1) JP7199743B2 (ja)
WO (1) WO2020138202A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022172349A1 (ja) * 2021-02-10 2022-08-18 キヤノンアネルバ株式会社 化学結合法及びパッケージ型電子部品

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092702A (ja) * 1996-09-18 1998-04-10 Agency Of Ind Science & Technol シリコンウェハーの常温接合法
WO2008078679A1 (ja) * 2006-12-22 2008-07-03 Toyo Tanso Co., Ltd. 黒鉛材料及びその製造方法
JP4182323B2 (ja) 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
JP2008294110A (ja) * 2007-05-23 2008-12-04 Nippon Telegr & Teleph Corp <Ntt> 電子デバイス用基板およびその製造方法
JP2009200177A (ja) * 2008-02-20 2009-09-03 Denso Corp グラフェン基板及びその製造方法
JP2011009268A (ja) * 2009-06-23 2011-01-13 Oki Data Corp 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置
JP2011006265A (ja) * 2009-06-23 2011-01-13 Oki Data Corp グラフェン層の剥離方法、グラフェンウエハの製造方法、グラフェンウエハ、及び、グラフェン素子の製造方法
JP2014011301A (ja) * 2012-06-29 2014-01-20 Toyota Industries Corp 半導体装置の製造方法
WO2015045641A1 (ja) 2013-09-26 2015-04-02 株式会社カネカ グラファイトシート、その製造方法、配線用積層板、グラファイト配線材料、および配線板の製造方法
JP2017028247A (ja) 2015-07-16 2017-02-02 パナソニックＩｐマネジメント株式会社 グラファイトとシリコンとの結合体及びその製造方法
WO2018016350A1 (ja) * 2016-07-19 2018-01-25 三菱電機株式会社 半導体基板及びその製造方法
JP2018163816A (ja) * 2017-03-27 2018-10-18 日本碍子株式会社 蛍光体素子および照明装置
WO2019172023A1 (ja) * 2018-03-09 2019-09-12 株式会社カネカ 配線回路、その製造方法
JP2019210162A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
JP2019210161A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201703377SA (en) * 2014-12-05 2017-05-30 Shinetsu Chemical Co Composite substrate manufacturing method and composite substrate

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092702A (ja) * 1996-09-18 1998-04-10 Agency Of Ind Science & Technol シリコンウェハーの常温接合法
JP4182323B2 (ja) 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
WO2008078679A1 (ja) * 2006-12-22 2008-07-03 Toyo Tanso Co., Ltd. 黒鉛材料及びその製造方法
JP2008294110A (ja) * 2007-05-23 2008-12-04 Nippon Telegr & Teleph Corp <Ntt> 電子デバイス用基板およびその製造方法
JP2009200177A (ja) * 2008-02-20 2009-09-03 Denso Corp グラフェン基板及びその製造方法
JP2011006265A (ja) * 2009-06-23 2011-01-13 Oki Data Corp グラフェン層の剥離方法、グラフェンウエハの製造方法、グラフェンウエハ、及び、グラフェン素子の製造方法
JP2011009268A (ja) * 2009-06-23 2011-01-13 Oki Data Corp 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置
JP2014011301A (ja) * 2012-06-29 2014-01-20 Toyota Industries Corp 半導体装置の製造方法
WO2015045641A1 (ja) 2013-09-26 2015-04-02 株式会社カネカ グラファイトシート、その製造方法、配線用積層板、グラファイト配線材料、および配線板の製造方法
JP2017028247A (ja) 2015-07-16 2017-02-02 パナソニックＩｐマネジメント株式会社 グラファイトとシリコンとの結合体及びその製造方法
WO2018016350A1 (ja) * 2016-07-19 2018-01-25 三菱電機株式会社 半導体基板及びその製造方法
JP2018163816A (ja) * 2017-03-27 2018-10-18 日本碍子株式会社 蛍光体素子および照明装置
WO2019172023A1 (ja) * 2018-03-09 2019-09-12 株式会社カネカ 配線回路、その製造方法
JP2019210162A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
JP2019210161A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. KATOT. BABAM. OKAJI: "Anisotropic thermal-diffusivity measurements by a new laser-spot-heating technique", MEAS SCI TECHNOL, vol. 12, 2001, pages 2074 - 2080
See also references of EP3905305A4

Also Published As

Publication number Publication date
EP3905305A1 (en) 2021-11-03
JP7199743B2 (ja) 2023-01-06
JPWO2020138202A1 (ja) 2021-11-04
EP3905305A4 (en) 2022-09-21
US20210407883A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
EP2402298A1 (en) Ceramic-metal junction and method of fabricating same
Wang et al. High temperature thermal management with boron nitride nanosheets
JP5107186B2 (ja) 加熱装置
KR100681253B1 (ko) 웨이퍼 지지부재
KR101108454B1 (ko) Ａｌ／ＡｌＮ 접합체, 전력 모듈용 기판 및 전력 모듈, 그리고 Ａｌ／ＡｌＮ 접합체의 제조 방법
JP5930604B2 (ja) 異方性熱伝導素子の製造方法
EP3239115B1 (en) Heat transport structure and manufacturing method therefor
CN104163029A (zh) 多层复合材料的制造方法
KR20150094685A (ko) 금속 본딩된 보호 층을 갖는 기판 지지 조립체
JP2011508419A5 (ja) 半導体真空処理装置用のコンポーネント・アセンブリ、アセンブリを結合する方法、及び、半導体基板を処理する方法
JP2022050408A (ja) 高温半導体処理におけるクランピングのための静電チャック及びそれを製造する方法
Kostogrud et al. The main sources of graphene damage at transfer from copper to PET/EVA polymer
WO2020138202A1 (ja) グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
JP2018518060A (ja) 半導体処理に使用される機器部品を修理する方法
JP2016022730A (ja) グラファイトとグラファイトの接合体、グラファイトと金属の接合体、グラファイト接着用積層体、およびそれらの製造方法
JP6351211B2 (ja) 亜鉛金属及び過酸化亜鉛の反応接合により形成される層状の接合構造
WO2019172023A1 (ja) 配線回路、その製造方法
KR20160108307A (ko) 전자회로장치
JP6590322B2 (ja) グラファイトとシリコンとの結合体及びその製造方法
JP5278737B2 (ja) 放熱材料の製造方法
JP2017165629A (ja) 接合体の製造方法、及び、パワーモジュール用基板の製造方法
JP4419461B2 (ja) 回路基板の製造方法およびパワーモジュール
JP2020053613A (ja) 複合基板
JP2009021573A (ja) 半導体基板の製造方法および半導体基板
US20090159007A1 (en) Substrate support

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19905801

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020563360

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019905801

Country of ref document: EP

Effective date: 20210728