JP2014011301A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014011301A JP2014011301A JP2012146820A JP2012146820A JP2014011301A JP 2014011301 A JP2014011301 A JP 2014011301A JP 2012146820 A JP2012146820 A JP 2012146820A JP 2012146820 A JP2012146820 A JP 2012146820A JP 2014011301 A JP2014011301 A JP 2014011301A
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- sic
- semiconductor layer
- crystal
- graphene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 173
- 239000013078 crystal Substances 0.000 claims abstract description 93
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 86
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 85
- 238000000926 separation method Methods 0.000 claims abstract description 18
- 238000003776 cleavage reaction Methods 0.000 claims abstract description 7
- 230000007017 scission Effects 0.000 claims abstract description 7
- 230000007547 defect Effects 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000003475 lamination Methods 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 82
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 125000004429 atom Chemical group 0.000 description 11
- 125000004432 carbon atom Chemical group C* 0.000 description 8
- 238000000354 decomposition reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000003575 carbonaceous material Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02527—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】半導体装置の製造方法は、SiC結晶で形成された支持基板を真空中で所定温度に加熱して表面を構成しているSiを昇華させ、グラフェンが複数積層されたグラフェン積層膜を支持基板の表面の少なくとも一部に形成する成膜工程を備える。単結晶SiCで形成された半導体層を、グラフェン積層膜の表面に貼り合わせる貼り合わせ工程を備える。グラフェン積層膜のへき開面を起点として、支持基板に貼り合わせてある半導体層を支持基板から分離する分離工程を備える。
【選択図】図1
Description
図1に、本実施例に係る貼り合わせ基板10の斜視図を示す。貼り合わせ基板10は略円盤状に形成されている。貼り合わせ基板10は、下側に配置された支持基板11と、支持基板11の上面に配置されたグラフェン積層膜12と、グラフェン積層膜12の上面に貼り合わされた半導体層13とを備えている。支持基板11は、6Hポリタイプや4Hポリタイプなどの、多結晶SiCによって形成されていてもよい。グラフェン積層膜12は、グラフェンが複数積層された層状膜である。グラフェンとは、二次元蜂の巣格子の格子点にC原子を配置した、厚さ1原子層の炭素材料である。またグラフェン積層膜12は、層内の原子間の結合力よりも、層間の原子間の結合力の方が弱い特性を有している。よってグラフェン積層膜12は、各層に垂直な方向に最も分離し易いという、へき開する性質を有している。半導体層13は、例えば、化合物半導体(例:6H−SiC、4H−SiC、GaN、AlN)の単結晶によって形成されていてもよい。また例えば、単元素半導体(例:Si、C)の単結晶によって形成されていてもよい。また、半導体層13を形成する半導体の単結晶の方が、支持基板11を形成する多結晶SiCに比して、結晶欠陥密度が低くされている。
実施例1に係る半導体装置の製造方法の製造方法は、成膜工程と、貼り合わせ工程と、分離工程と、を備えている。成膜工程は、グラフェン積層膜12を支持基板11の表面の少なくとも一部に形成する工程である。貼り合わせ工程は、SiC単結晶で形成された半導体層13を、グラフェン積層膜12の表面に貼り合わせる工程である。分離工程は、グラフェン積層膜12のへき開面を起点として、支持基板11に貼り合わせてある半導体層13を支持基板11から分離する工程である。分離工程は、各種のデバイスが半導体層13に形成された後に行われても良い。
成膜工程を説明する。成膜工程では、SiC表面分解法によって、支持基板11の表面の一部にグラフェン積層膜12が成膜される。図2に、支持基板11表面の部分拡大図を示す。支持基板11は多結晶SiCで形成されているため、図2に示すように、様々な面方位を有する結晶粒が表出している。またSiC表面分解法を用いる場合には、六方晶のSiC結晶の特定の面に、グラフェン積層膜12が選択的に形成されやすくなる。SiC結晶の特定の面とは、(0001)面に対するオフセット角度が所定角度(例えば10°程度)の範囲内である面である。従って、例えば図2においてハッチングをかけた結晶粒21が、前述の特定の面を有している場合には、結晶粒21の表面に選択的にグラフェン積層膜12を形成させることができる。よって、支持基板11の表面にグラフェン積層膜12を点在させることが可能となる。なお、特定の面を有さない結晶粒(図2においてハッチングをかけていない結晶粒)の表面には、成膜工程によって、へき開性を有さない炭素層が成膜される場合がある。
貼り合わせ工程を説明する。例として、常温接合を行う場合を説明する。半導体層13と支持基板11を、不図示の常温接合装置のチャンバーにセットする。チャンバー内を真空状態にした上で、半導体層13の裏面およびグラフェン積層膜12の接合面に、イオンビームを照射する。これにより、材料表面の酸化膜や吸着層を除去して結合手を表出させることで、表面を活性化させることができる。その後、半導体層13の裏面とグラフェン積層膜12の接合面とを接触させることで、両層を接合させることができる。接合時の圧力は、10〜50MPaの範囲内であってもよい。これにより、貼り合わせ基板10が完成する。貼り合わせ基板10は、通常の半導体装置でハンドリングするための厚みや強度を備えている。よって、貼り合わせ基板10に対して、フォトリソグラフィやエッチング等の既知の各種の半導体プロセスを実施することができ、半導体層13の表面に各種のデバイスを形成することができる。
分離工程を説明する。分離工程では、第1のステップとして、貼り合わせ基板10を複数に分割する。貼り合わせ基板10の分割方法の例としては、ダイシングによりチップを切り出す方法が挙げられる。
グラフェン積層膜12を介さずに、支持基板11と半導体層13とを直接に貼り合わせた場合には、研磨などによって支持基板11を除去する必要がある。支持基板11がSiC結晶で形成されている場合には、SiCは難削性の材料であるため、除去が困難である。本明細書に記載されている半導体装置の製造方法では、支持基板11と半導体層13との間に介在するグラフェン積層膜12をへき開させることで、半導体層13を支持基板11から分離させることができる。これにより、研磨等の必要性を無くすことができるため、支持基板11の除去容易性を高めることが可能となる。
実施例1では、支持基板11が多結晶SiCで形成されている形態を説明した。実施例2は、支持基板11が単結晶SiCで形成されている形態を説明する。実施例2では、例として、支持基板11が6Hポリタイプの単結晶SiCで形成されており、支持基板11の主表面の面方位が(0001)面である場合を説明する。なお、実施例2に係る貼り合わせ基板10のその他の構成は、実施例1の貼り合わせ基板10の構成と同様であるため、ここでは説明を省略する。
支持基板11は6Hポリタイプの単結晶SiCで形成されており、その主表面が(0001)面とされている。また、SiC表面分解法によって成膜されるグラフェン積層膜は、六方晶のSiC結晶の(0001)面に成膜されやすい特性を有している。よって成膜工程では、支持基板11の表面の全面にグラフェン積層膜12が成膜される。なお、成膜されるグラフェン積層膜12は、多結晶状態である。次に貼り合わせ工程において、半導体層13の裏面とグラフェン積層膜12の接合面とが貼り合わされる。なお、成膜工程および貼り合わせ工程の内容は、実施例1で説明済みであるため、ここでは説明を省略する。
実施例2の貼り合わせ基板10では、貼り合わせ基板10を分割しない状態で、半導体層13を支持基板11から分離させることができるため、分離後の支持基板11を再利用することが可能となる。また、グラフェン積層膜12は、厚さ1原子層のグラフェンが数層〜数十層分積層した膜であるため、非常に薄い。よって、グラフェン積層膜12を支持基板11に繰り返し成膜しても、支持基板11の厚さの減少量は無視できるほど小さいため、支持基板11を繰り返して再利用することができる。
本実施形態では、支持基板11に6HポリタイプのSiC結晶を用いる場合を説明したが、この形態に限られない。SiC表面分解法によってグラフェン積層膜を成膜できるSiC結晶であれば、何れのポリタイプのSiC結晶を支持基板11に用いてもよい。例えば、4HポリタイプのSiC結晶を支持基板11に用いることも可能である。
Claims (5)
- SiC結晶で形成された支持基板を真空中で所定温度に加熱して表面を構成しているSiを昇華させ、Cを主体する層が複数積層された層状膜を前記支持基板の表面の少なくとも一部に形成する成膜工程と、
半導体の単結晶で形成された半導体層を、前記層状膜の表面に貼り合わせる貼り合わせ工程と、
前記層状膜のへき開面を起点として、前記支持基板に貼り合わせてある前記半導体層を前記支持基板から分離する分離工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記半導体層は単結晶SiCであり、
前記半導体層を形成する単結晶SiCの結晶欠陥密度に比して、前記支持基板を形成するSiC結晶の結晶欠陥密度の方が高いことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記支持基板を形成する前記SiC結晶は多結晶SiCであり、
前記分離工程は、前記半導体層が貼り合わせてある前記支持基板を複数に分割した後に、前記半導体層を前記支持基板から分離することを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 前記支持基板を形成する前記SiC結晶は、主表面の面方位が(0001)面である六方晶の単結晶SiCであり、
前記分離工程は、前記半導体層が貼り合わせてある前記支持基板を分割しない状態で、前記半導体層を前記支持基板から分離することを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 前記所定温度は1300℃以上であり、
前記Cを主体する層はグラフェン(graphene)であることを特徴とする請求項1〜4の何れか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012146820A JP6098048B2 (ja) | 2012-06-29 | 2012-06-29 | 半導体装置の製造方法 |
PCT/JP2013/060931 WO2014002576A1 (ja) | 2012-06-29 | 2013-04-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012146820A JP6098048B2 (ja) | 2012-06-29 | 2012-06-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014011301A true JP2014011301A (ja) | 2014-01-20 |
JP6098048B2 JP6098048B2 (ja) | 2017-03-22 |
Family
ID=49782754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012146820A Expired - Fee Related JP6098048B2 (ja) | 2012-06-29 | 2012-06-29 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6098048B2 (ja) |
WO (1) | WO2014002576A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015156381A1 (ja) * | 2014-04-10 | 2015-10-15 | 富士電機株式会社 | 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 |
JP2018198265A (ja) * | 2017-05-24 | 2018-12-13 | 國家中山科學研究院 | エピタキシーが可能な放熱基板の製作方法 |
WO2020138202A1 (ja) * | 2018-12-28 | 2020-07-02 | 国立研究開発法人産業技術総合研究所 | グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 |
US10711373B2 (en) | 2015-09-14 | 2020-07-14 | Shin-Etsu Chemical Co., Ltd. | SiC composite substrate and method for manufacturing same |
WO2021191956A1 (ja) * | 2020-03-23 | 2021-09-30 | 三菱電機株式会社 | 窒化物半導体装置およびその製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107887319A (zh) * | 2017-11-16 | 2018-04-06 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上石墨烯的制备方法 |
FR3130296B1 (fr) * | 2021-12-14 | 2023-11-03 | Soitec Silicon On Insulator | Procede de fabrication d’une structure semi-conductrice comprenant un substrat de carbure de silicium polycristallin et une couche active de carbure de silicium monocristallin |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
JP2009062247A (ja) * | 2007-09-10 | 2009-03-26 | Univ Of Fukui | グラフェンシートの製造方法 |
JP2011009268A (ja) * | 2009-06-23 | 2011-01-13 | Oki Data Corp | 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3491436B2 (ja) * | 1996-03-29 | 2004-01-26 | 株式会社デンソー | 炭化珪素単結晶の製造方法 |
-
2012
- 2012-06-29 JP JP2012146820A patent/JP6098048B2/ja not_active Expired - Fee Related
-
2013
- 2013-04-11 WO PCT/JP2013/060931 patent/WO2014002576A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
JP2009062247A (ja) * | 2007-09-10 | 2009-03-26 | Univ Of Fukui | グラフェンシートの製造方法 |
JP2011009268A (ja) * | 2009-06-23 | 2011-01-13 | Oki Data Corp | 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015156381A1 (ja) * | 2014-04-10 | 2015-10-15 | 富士電機株式会社 | 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 |
JPWO2015156381A1 (ja) * | 2014-04-10 | 2017-04-13 | 富士電機株式会社 | 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 |
US9779968B2 (en) | 2014-04-10 | 2017-10-03 | Fuji Electric Co., Ltd. | Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used |
US10711373B2 (en) | 2015-09-14 | 2020-07-14 | Shin-Etsu Chemical Co., Ltd. | SiC composite substrate and method for manufacturing same |
US11208719B2 (en) | 2015-09-14 | 2021-12-28 | Shin-Etsu Chemical Co., Ltd. | SiC composite substrate and method for manufacturing same |
JP2018198265A (ja) * | 2017-05-24 | 2018-12-13 | 國家中山科學研究院 | エピタキシーが可能な放熱基板の製作方法 |
WO2020138202A1 (ja) * | 2018-12-28 | 2020-07-02 | 国立研究開発法人産業技術総合研究所 | グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 |
JPWO2020138202A1 (ja) * | 2018-12-28 | 2021-11-04 | 国立研究開発法人産業技術総合研究所 | グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 |
EP3905305A4 (en) * | 2018-12-28 | 2022-09-21 | National Institute Of Advanced Industrial Science And Technology | SILICON SUBSTRATE/THIN GRAPHITE FILM LAMINATE, METHOD FOR PRODUCTION THEREOF, AND SUBSTRATE FOR HIGH HEAT EXHAUST TYPE ELECTRONIC DEVICES |
JP7199743B2 (ja) | 2018-12-28 | 2023-01-06 | 国立研究開発法人産業技術総合研究所 | グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 |
WO2021191956A1 (ja) * | 2020-03-23 | 2021-09-30 | 三菱電機株式会社 | 窒化物半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2014002576A1 (ja) | 2014-01-03 |
JP6098048B2 (ja) | 2017-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6098048B2 (ja) | 半導体装置の製造方法 | |
US9761479B2 (en) | Manufacturing method for semiconductor substrate | |
JP5101263B2 (ja) | 半導体ヘテロ構造 | |
JP6142145B2 (ja) | ダイヤモンド基板及びダイヤモンド基板の製造方法 | |
JP2009117533A (ja) | 炭化珪素基板の製造方法 | |
KR100855793B1 (ko) | 확정적인 열팽창계수를 가지는 기판 | |
WO2017047509A1 (ja) | SiC複合基板の製造方法 | |
JP2008153671A6 (ja) | 半導体ヘテロ構造 | |
JP6515757B2 (ja) | SiC複合基板の製造方法 | |
JP2012041258A (ja) | 単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法 | |
JP2014216555A (ja) | 半導体基板の製造方法 | |
JP5404135B2 (ja) | 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法 | |
JP5926401B2 (ja) | 複合基板およびその製造方法 | |
JP6621304B2 (ja) | 半導体ウエハの製造方法 | |
JP6156252B2 (ja) | 半導体基板の製造方法および半導体基板 | |
JP5983834B2 (ja) | 弾性波デバイスの製造方法 | |
JP7203511B2 (ja) | 窒化アルミニウムテンプレート、および、デバイス | |
KR102523183B1 (ko) | 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법 | |
CN110663096A (zh) | 化合物半导体基板和其制造方法 | |
TW201445765A (zh) | 複合基板、使用複合基板之半導體晶圓之製造方法、及複合基板用之支持基板 | |
WO2021200861A1 (ja) | 接合基板 | |
WO2015099028A1 (ja) | 半導体基板および半導体基板の製造方法 | |
JP6024239B2 (ja) | 半導体装置の製造方法 | |
JP2013115307A (ja) | Iii族窒化物複合基板の製造方法 | |
JP2013207212A (ja) | 複合基板の製造方法および複合基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170206 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6098048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |