JP6024239B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6024239B2
JP6024239B2 JP2012146819A JP2012146819A JP6024239B2 JP 6024239 B2 JP6024239 B2 JP 6024239B2 JP 2012146819 A JP2012146819 A JP 2012146819A JP 2012146819 A JP2012146819 A JP 2012146819A JP 6024239 B2 JP6024239 B2 JP 6024239B2
Authority
JP
Japan
Prior art keywords
support substrate
powder material
manufacturing
semiconductor layer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012146819A
Other languages
English (en)
Other versions
JP2014011300A (ja
Inventor
功 今岡
功 今岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2012146819A priority Critical patent/JP6024239B2/ja
Priority to PCT/JP2013/060930 priority patent/WO2014002575A1/ja
Publication of JP2014011300A publication Critical patent/JP2014011300A/ja
Application granted granted Critical
Publication of JP6024239B2 publication Critical patent/JP6024239B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本明細書では、半導体層貼り合わせ用の支持基板を用いた、半導体装置の製造方法に関する技術を開示する。
近年、薄膜状の単結晶ウェハーと支持基板とを貼り合わせることによって構成される、貼り合せ基板が開発されている。支持基板には、例えば、ホットプレスによって成形された炭化ケイ素焼結体が用いられる。また、関連する文献として、例えば特許文献1が挙げられる。
特開2012−4232号公報
貼り合わせ基板を用いてデバイスを製造する場合には、下部電極を形成する目的、基板抵抗成分を低減させる目的、放熱性を高める目的などによって、基板厚みを例えば50μm以下まで薄膜化する必要がある場合がある。よって、貼り合わせ構造に用いる支持基板には、薄膜化の容易性や、支持基板の除去容易性が要求される。
本明細書では、半導体装置の製造方法を開示する。この半導体装置の製造方法は、支持基板を製造する支持基板製造工程と、半導体層を前記支持基板に貼り合わせる貼り合わせ工程と、前記半導体層に貼り合わせてある支持基板を除去する除去工程と、を備えている。前記支持基板製造工程では、第1粉末材料と第2粉末材料とを含む混合粉末材料を所定形状の成形体に成形し、前記成形体を焼成して前記支持基板が作製される。前記第1粉末材料の平均粒子径は、前記第2粉末材料の平均粒子径よりも大きい。
上記方法では、支持基板は、平均粒子径が大きい第1粉末材料の各粒子の間に、平均粒子径が小さい第2粉末材料の各粒子が入り込んだ構造を有することになる。これにより、第2粉末材料の各粒子が第1粉末材料の各粒子を結びつける働きをするため、支持基板の強度を高くすることができる。また、平均粒子径が大きい第1粉末材料を含むことによって、1つの粒子が脱落することによって除去できる体積を大きくすることができるため、支持基板の除去レートを高くすることができる。
本明細書に開示の技術によれば、除去容易性を高めた支持基板を用いた、半導体装置の製造方法を提供することができる。
貼り合わせ基板の斜視図である。 CMP法を用いた研磨の模式図である。 支持基板の部分拡大図である。 支持基板の研磨面の部分拡大図である。 貼り合わせ基板の斜視図である。
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(特徴1)上記の半導体装置の製造方法では、前記除去工程は、研磨液を用いて前記支持基板を研磨する工程を含んでいてもよい。前記研磨液は、前記第2粉末材料をエッチングする組成を有していてもよい。第2粉末材料の各粒子は、第1粉末材料の各粒子よりも比表面積(単位質量当りの表面積)が大きいため、第1粉末材料の各粒子よりもエッチングされやすい特性を有している。これにより、第1粉末材料の各粒子を結びつける働きをしている第2粉末材料の各粒子を、エッチングにより除去することができる。よって、支持基板の研磨面の強度を低下させることができるため、支持基板の研磨レートを高めることができる。
(特徴2)上記の半導体装置の製造方法では、前記除去工程は、研磨液を用いて前記支持基板を研磨する工程を含んでいてもよい。前記研磨液に含まれる研磨粒子の硬さは、前記第2粉末材料よりも硬く前記第1粉末材料よりも軟らかくてもよい。第1粉末材料の各粒子を結びつける働きをしている第2粉末材料の各粒子を、研磨粒子によって選択的に除去することができる。これにより、支持基板の研磨面の強度を低下させることができるため、支持基板の研磨レートを高めることができる。また、研磨粒子の硬さを第1粉末材料よりも軟らかくすることができるため、支持基板の研磨面へのスクラッチ発生を抑えることができる。
(特徴3)上記の半導体装置の製造方法では、前記除去工程は、前記半導体層が貼り合わされた前記支持基板を、前記第2粉末材料の融点以上の所定温度でアニールする工程を含んでいてもよい。所定温度で支持基板をアニールすることで、第1粉末材料の各粒子を結びつける働きをしている第2粉末材料の各粒子を、選択的に除去することができる。これにより、支持基板の強度を低下させることができるため、支持基板の除去レートを高めることができる。
(特徴4)上記の半導体装置の製造方法では、前記第1粉末材料および前記第2粉末材料のうち、一方の材料の熱膨張率は前記半導体層の熱膨張率よりも高く、他方の材料の熱膨張率は前記半導体層の熱膨張率よりも低くてもよい。前記第1粉末材料および前記第2粉末材料の混合比率は、前記半導体層の熱膨張率と前記支持基板の熱膨張率とが略同一となる比率であってもよい。半導体層と支持基板との間の熱膨張率の差が大きくなると、貼り合わせ基板に高温プロセスを適用した場合に、剥離や亀裂が発生する場合がある。上記の基板製造方法では、第1粉末材料および第2粉末材料の混合比率を調整することにより、支持基板の熱膨張率を調整して、半導体層の熱膨張率と支持基板の熱膨張率とが略同一となるように制御することができる。これにより、貼り合わせ基板に剥離や亀裂が発生してしまう事態を防止することができる。
(特徴5)上記の半導体装置の製造方法は、レーザー光を透過する結晶材料で形成されている支持基板の表面に、支持基板よりもバンドギャップの狭い特定層を形成する特定層形成工程と、半導体層を前記特定層の表面に貼り合わせる貼り合わせ工程と、レーザー光を前記支持基板の表面側から前記支持基板の内部に照射する照射工程と、を備えている。前記照射工程で用いられる前記レーザー光の波長は、前記支持基板のバンドギャップにより定まる吸収波長の上限よりも長く、前記特定層のバンドギャップにより定まる吸収波長の上限よりも短い波長である。上記方法では、支持基板内部に照射されたレーザー光を、支持基板を透過させるとともに、特定層に吸収させることができる。すなわち、特定層を、レーザー光の集光層として機能させることができる。よって、特定層に熱応力を発生させてクラックを生成することで、特定層を境界として支持基板を半導体層から分離させることが可能となる。よって、支持基板の除去容易性を高めることが可能となる。
(特徴6)上記の半導体装置の製造方法では、前記特定層形成工程では、前記支持基板の表面に、前記支持基板のバンドギャップを狭くする所定元素が打ち込まれてもよい。これにより、支持基板の表面層を特定層へ改質することができる。よって、特定層を新たに成長または堆積させる必要がないため、特定層を形成するための工程を削減することが可能となる。また、支持基板の表面の平坦性を維持しながら特定層を作成することが可能となる。
(特徴7)上記の半導体装置の製造方法では、前記特定層形成工程では、前記支持基板の表面に、前記支持基板よりもバンドギャップが狭い材料によって形成された層を堆積または成長させてもよい。これにより、支持基板の表面に特定層を形成することができる。
(特徴8)上記の半導体装置の製造方法では、前記支持基板はサファイア結晶から切り出されるサファイア基板であってもよい。切り出されるサファイア基板の面方位は、前記半導体層の熱膨張率に応じて定められてもよい。これにより、サファイア基板の面方位を調整することにより、サファイア基板の熱膨張率を調整して、半導体層の熱膨張率とサファイア基板の熱膨張率とが略同一となるように制御することができる。よって、貼り合わせ基板に剥離や亀裂が発生してしまう事態を防止することができる。
<貼り合わせ基板の構成>
図1に、実施例1に係る貼り合わせ基板10の斜視図を示す。貼り合わせ基板10は略円盤状に形成されている。貼り合わせ基板10は、下側に配置された支持基板11と、支持基板11の上面に貼り合わされた半導体層12とを備えている。半導体層12は、例えば、化合物半導体(例:6H−SiC、4H−SiC、GaN、AlN)の単結晶によって形成されていてもよい。また例えば、単元素半導体(例:Si、C)の単結晶によって形成されていてもよい。支持基板11は、2種類以上のセラミック材料の粉末を混合したセラミック複合材料の焼結体である。使用するセラミック材料は、各種の材料でよく、例えば、SiC、Si、AlN、Al、GaN、SiN、SiO、TaO、などの材料であってもよい。
半導体層12と支持基板11とは、別途に作製される。そして、常温接合、プラズマ接合、水酸基接合などの接着剤を用いない接合手法や、接着剤を用いた接合手法などを用いて半導体層12を支持基板11に貼り合わせることによって、貼り合わせ基板10が形成される。支持基板11の接合面は、研磨等によって平坦化された上で、接着剤を使用せずに半導体層12と張り合わされるとしても良い。支持基板11の厚さT1は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さT1は、例えば、50μm〜1000μmの範囲であってもよい。半導体層12の厚さT2は、例えば、0.1μm〜50μmの範囲であってもよい。支持基板11および半導体層12の直径は、50mm〜300mmの範囲であってもよい。支持基板11の接合面の算術平均粗さRaは、例えば常温接合などの接着剤を用いない接合手法を用いる場合には、0.3nm以下であってもよい。また、Auなどの接着剤を用いる接合手法を用いる場合には、加圧時に変形した接着剤が接合面の隙間を充填するため、支持基板11の接合面の算術平均粗さRaは、接着剤を用いない接合手法を用いる場合よりも大きくても良い。
<半導体装置の製造方法>
実施例1に係る半導体装置の製造方法は、支持基板製造工程と、貼り合わせ工程と、除去工程とを備えている。支持基板製造工程は、支持基板11を製造する工程である。貼り合わせ工程は、半導体層12を支持基板11に貼り合わせる工程である。除去工程は、半導体層12に貼り合わせてある支持基板11を除去する工程である。除去工程は、各種のデバイスが貼り合わせ基板10に形成された後に行われても良い。
<支持基板製造工程>
支持基板製造工程を説明する。実施例1の説明例では、半導体層12がGaNの単結晶である場合を説明する。また、支持基板11がSiC粉末とSi粉末を含む混合粉末材料によって形成されている場合を説明する。第1のステップとして、SiC粉末とSi粉末を用意する。SiC粉末の平均粒子径は、Si粉末の平均粒子径よりも大きくされる。
第2のステップとして、SiC粉末とSi粉末とを混合する。SiCの熱膨張率は、約6.6×10−6/Kである。Siの熱膨張率は、約2.6×10−6/Kである。半導体層12を形成するGaNの熱膨張率は、約5.5×10−6/Kである。すなわち、半導体層12の熱膨張率が、SiC粉末の熱膨張率よりも低く、Si粉末の熱膨張率よりも高い関係にある。よって、SiC粉末とSi粉末との混合比率を調整することにより、支持基板11の熱膨張率を、半導体層12の熱膨張率と同等になるように調整することができる。具体的なSiC粉末とSi粉末との混合比率は、実験によって求めてもよい。
また、混合粉末材料に含まれる材料は、SiC粉末およびSi粉末に限られない。ドーパント源となる元素(例:リン)を添加することで、支持基板11の比抵抗を低減することが可能である。また、焼結助剤となる元素(ボロン、マグネシウム、アルミ炭化物)を添加することで、支持基板11の焼結性の向上を図ることも可能である。
第3のステップとして、生成した混合粉末材料を用いてCIP(冷間静水圧加圧成形)を行うことにより、支持基板11の成形体を作製する。そして作製した成形体を、窒素雰囲気中で焼成する。成形体の焼成には、放電プラズマ焼結装置やホットプレス装置を用いても良い。これにより、セラミック複合材料の焼結体である支持基板11が完成する。
<貼り合わせ工程>
貼り合わせ工程を説明する。GaN単結晶の半導体層12の裏面と支持基板11の接合面とを、大気中で貼り合わせる。貼り合わせ時の圧力は、50MPaまでの範囲内であってもよい。これにより、貼り合わせ基板10が完成する。貼り合わせ基板10は、通常の半導体装置でハンドリングするための厚みや強度を備えている。よって、貼り合わせ基板10に対して、フォトリソグラフィやエッチング等の既知の各種の半導体プロセスを実施することができ、半導体層12の表面に各種のデバイスを形成することができる。
<除去工程>
支持基板11の除去工程を説明する。除去工程では、貼り合わせ基板10の裏面(すなわち、支持基板11の接合面とは反対の面)に対して研磨加工を施すことで、貼り合わせ基板10を所定厚さまで薄膜化する。本実施例1では、CMP(Chemical Mechanical Polishing)法により研磨する場合を説明する。
図2に、CMP法を用いた研磨の模式図を示す。貼り合わせ基板10を、支持基板11を下面にしてキャリア20で保持する。支持基板11の研磨面を、研磨パッド21を貼ったプラテン22に押し付ける。各種化学成分および研磨粒子を含んだ研磨液23を研磨パッド21上に供給しながら、キャリア20およびプラテン22を回転させることで研磨を行う。
研磨液23には、支持基板11に含まれているSiC粒子よりもSi粒子を高いレートで化学的にエッチングする化学成分が含まれている。化学成分の一例としては、フッ酸、硫酸、シュウ酸、王水などが挙げられる。研磨液に含まれる研磨粒子は、Si粉末よりも硬度が高く、SiC粉末よりも硬度が低い材料を用いることが好ましい。例えば、アルミナ(Al)(ヌープ硬度=1700〜2500kgf/mm)は、Si粉末(ヌープ硬度=1000kgf/mm以下)よりも硬度が高く、SiC粉末(ヌープ硬度=2500〜3200kgf/mm)よりも硬度が低い材料である。
<実施例1の効果>
SiC粉末の平均粒子径は、Si粉末の平均粒子径よりも大きくされている。これにより、図3の支持基板11の部分拡大図に示すように、平均粒子径が大きいSiC粒子1の間に、平均粒子径が小さいSi粒子2が入り込む構造を形成することができる。これにより、Si粒子2の各粒子がSiC粒子1の各粒子を結びつける働きをするため、支持基板11の強度を高くすることができる。また、平均粒子径が大きいSiC粒子1を含むことによって、1つの粒子が脱落することによって除去できる体積を大きくすることができるため、支持基板11の研磨レートを高くすることができる。よって、支持基板11の研磨レートを高めることと、支持基板11の強度を確保することを両立することが可能となる。
図4に、CMP法によって研磨されている支持基板11の研磨面の部分拡大図を示す。研磨液23によるエッチングレートは、Si粒子2の方がSiC粒子1よりも高くされている。またSi粒子2の各粒子は、SiC粒子1の各粒子よりも比表面積(単位質量当りの表面積)が大きいため、SiC粒子1の各粒子よりも研磨液23によってエッチングされやすい特性を有している。よって図4に示すように、支持基板11の研磨面の表層部近傍(すなわち、研磨パッド21との接触部近傍)において、SiC粒子1の各粒子を結びつける働きをしているSi粒子2の各粒子を、研磨液23による化学的エッチングにより除去することができる。これにより、支持基板11の研磨面からSiC粒子1を脱落させやすくすることができるため、支持基板11の研磨面の強度を低下させることができ、支持基板11の研磨レートを高めることができる。
研磨液23に含まれる研磨粒子3の硬さは、Si粒子2よりも硬くSiC粒子1よりも軟らかくされている。よって図4に示すように、支持基板11の研磨面の表層部近傍において、SiC粒子1の各粒子を結びつける働きをしているSi粒子2の各粒子を、研磨粒子3によって選択的に除去することができる。これにより、支持基板11の研磨レートを高めることができる。また、研磨粒子3の硬さをSiC粒子1よりも軟らかくすることで、支持基板11の研磨面へのスクラッチ発生を抑えることができる。
半導体層12と支持基板11との間の熱膨張率の差が大きくなると、貼り合わせ基板10に高温プロセスを適用した場合に、貼り合わせ基板10に剥離や亀裂が発生する場合がある。本明細書に記載されている支持基板製造工程では、SiC粉末とSi粉末の混合比率を調整することにより、支持基板11の熱膨張率を調整して、半導体層12の熱膨張率と支持基板11の熱膨張率とが略同一となるように制御することができる。これにより、貼り合わせ基板10に剥離や亀裂が発生してしまう事態を防止することができる。
<貼り合わせ基板の構成>
図5に、実施例2に係る貼り合わせ基板10aの斜視図を示す。貼り合わせ基板10aは、下側に配置された支持基板11と、支持基板11の上面に配置された特定層13と、特定層13の上面に貼り合わされた半導体層12とを備えている。支持基板11の材料は、レーザー光を透過する材料であれば何れの種類の材料でもよい。例えば、支持基板11の材料に、結晶材料やセラミック粉末材料の焼結体を用いてもよい。特定層13は、支持基板11よりもバンドギャップが狭い結晶材料で形成されている層である。半導体層12は、各種の化合物半導体や単元素半導体の単結晶によって形成されていてもよい。支持基板11の厚さT11は、例えば、50μm〜1000μmの範囲であってもよい。半導体層12の厚さT13は、例えば、0.1μm〜50μmの範囲であってもよい。実施例2では、例として、支持基板11がサファイア結晶で形成されている場合を説明する。また、半導体層12が6H−SiC結晶で形成されている場合を説明する。
<半導体装置の製造方法>
実施例2に係る半導体装置の製造方法は、特定層形成工程と、貼り合わせ工程と、照射工程とを備えている。特定層形成工程は、支持基板11の表面に特定層を形成する工程である。貼り合わせ工程は、半導体層12を支持基板11に貼り合わせる工程である。照射工程は、レーザー光を支持基板11の表面側から支持基板11の内部に照射することにより、半導体層12に貼り合わせてある支持基板11を分離する工程である。
<特定層形成工程>
特定層形成工程を説明する。第1のステップとして、支持基板11がサファイア結晶のインゴットから切り出される。サファイア結晶は、切り出される方向によって、主表面の熱膨張率が変化する特性を有する。よって、第1のステップで切り出される支持基板11の主表面の面方位は、支持基板11の主表面の熱膨張率と半導体層12の熱膨張率との差が小さくなるように定めればよい。
第2のステップとして、支持基板11の接合面の表面に特定層13が形成される。具体的には、支持基板11の接合面の表面に、所定元素が打ち込まれる。所定元素は、特定層13のバンドギャップを支持基板11のバンドギャップよりも狭くすることができる元素であれば、何れの元素でもよい。例えば、窒素、リン、ボロン、クロム、スカンジウム、スズ、アルミニウム、水素、などの元素を用いてもよい。また所定元素の打ち込みには、半導体製造プロセスに従来用いられているイオン注入装置を用いてもよい。所定元素は、支持基板11の表面に浅く打ち込まれればよいため、加速エネルギーは通常の打ち込みに比して低くてもよく、例えば数keVであってもよい。
<貼り合わせ工程>
貼り合わせ工程では、半導体層12の裏面と特定層13の表面とを大気中で貼り合わせることで、貼り合わせ基板10aが作成される。また、貼り合わせ基板10aに対して、既知の各種の半導体プロセスを実施することで、半導体層12の表面に各種のデバイスを形成することができる。なお、貼り合わせ工程の内容は実施例1で説明済みであるため、ここでは説明を省略する。
<照射工程>
照射工程では、レーザー光を支持基板11の表面側(図5の矢印Y1側)から支持基板の内部に照射する。レーザー光の波長は、支持基板11を形成するサファイア結晶のバンドギャップにより定まる吸収波長の上限(光学吸収端の波長)よりも長く、特定層13のバンドギャップにより定まる吸収波長の上限(光学吸収端の波長)よりも短い波長である。このような波長のレーザー光を用いることにより、支持基板11の内部に照射されたレーザー光を、支持基板11を透過させるとともに、特定層13に吸収させることができる。すなわち、特定層13を、レーザー光の集光層として機能させることができる。これにより、レーザー光をレンズ等を用いて集光する処理を行うことなく、特定層13を選択的に発熱させることが可能となる。よって、特定層13に熱応力を発生させてクラックを生成することができる。また照射工程において、不図示のステージ等を用いて貼り合わせ基板10aを特定層13と平行な方向へ移動させることによって、合わせ基板10aに対して相対的にレーザー光を走査させる。これにより、特定層13の全面にレーザー光を照射することで、特定層13の全面にクラックを生成することができる。よって、特定層13の全面に生成されたクラックを起点として特定層13が破壊され、半導体層12を支持基板11から分離させることができる。
<実施例2の効果>
支持基板11内部に照射されたレーザー光を、支持基板11を透過させるとともに、特定層13に吸収させることができる。これにより、特定層13に熱応力を発生させてクラックを生成することで、特定層13を境界として支持基板11を半導体層12から分離させることが可能となる。よって、支持基板11の除去容易性を高めることが可能となる。
支持基板11の表面に、支持基板11のバンドギャップを狭くする所定元素を打ち込むことにより、支持基板11の表面層を特定層13へ改質することができる。よって、特定層13を新たに成長または堆積させる必要がないため、特定層13を形成するための工程を削減することが可能となる。また、支持基板11の表面の平坦性を維持しながら特定層13を作成することが可能となる。
サファイア結晶である支持基板11の主表面の面方位を調整することにより、支持基板11の熱膨張率を調整して、半導体層12の熱膨張率と支持基板11の熱膨張率とが略同一となるように制御することができる。よって、貼り合わせ基板10aに剥離や亀裂が発生してしまう事態を防止することができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
<変形例>
実施例1の除去工程において、支持基板11に含まれている各種の粒子を除去する方法は、各種の方法を用いることができる。例えば除去工程において、貼り合わせ基板10を、Si粒子の融点(約1410℃)以上の所定温度でアニールするとしてもよい。これにより、SiC粒子の各粒子を結びつける働きをしているSi粒子の各粒子を除去することができる。よって、支持基板11の研磨レートを高めることができる。
支持基板がセラミック複合材料の焼結体である場合には、多数のボイドが接合面の表面に表出するため、表面粗さが大きくなる。そこで、貼り合せ工程を行う前に、支持基板の接合面の表面を改質して、表面粗さを小さくするとしてもよい。表面を改質する方法としては、接合面上に平坦化層を形成する方法が挙げられる。また、平坦化層は、ボイドを充填することができるように、リフロー性の高い材料で形成することが好ましい。リフロー性の高い材料の一例としては、BPSG(Boron Phosphorus Silicon Glass)や、Alのような融点の低い金属膜が挙げられる。これにより、支持基板と半導体層との密着性を高めることが可能となる。
実施例2において、支持基板に使用される材料は、レーザーを透過する材料であれば何れの種類の材料でもよい。例えば、支持基板に多結晶SiCを用いることも可能である。また、多結晶SiCには、様々なポリタイプのSiC結晶が混在していても良い。様々なポリタイプが混在する多結晶SiCは、厳密な温度制御を行うことなく製造することができるため、支持基板を製造するコストを低減させることが可能となる。
支持基板11と半導体層12との間に絶縁層を形成することで、いわゆるSOI(Silicon on Insulator)と同様の構造を有する貼り合わせ基板を形成してもよい。貼り合わせ基板をSOIと同様の構造で形成するか否かは、半導体層12に製造するデバイスの種類に基づいて判断しても良い。例えば、ウェハー表面に沿った方向にトランジスタ等の素子を形成する横型デバイスを半導体層12に製造する場合には、貼り合わせ基板をSOIと同様の構造で形成してもよい。また、ウェハー表面に垂直な方向に素子を形成する縦型デバイスを半導体層12に製造する場合には、貼り合わせ基板をSOIと同様の構造で形成しないとしてもよい。
焼結体は多孔質体であり多数のボイドを含んでいる。よって、同一材料の焼結体と結晶体との熱膨張率を比較すると、焼結体の熱膨張率の方が低くなる場合がある。このような場合においても、支持基板製造工程において、半導体層を形成する結晶を粉末化した材料と、半導体層を形成する結晶よりも熱膨張率が高い結晶を粉末化した材料とを、半導体層の熱膨張率と支持基板の熱膨張率とが略同一となる比率で混合すればよい。例えば、半導体層12がGaNの単結晶(熱膨張率=約5.5×10−6/K)である場合には、GaNの粉末材料と、SiC(熱膨張率=約6.6×10−6/K)の粉末材料とを混合した材料を用いて、支持基板11を形成すればよい。
除去工程で行う研磨加工にCMPを用いる場合を説明したが、この形態に限られない。研磨加工には、機械研磨や化学研磨などを用いることができる。機械研磨は、ダイヤモンド等の砥粒を担持した研磨パッド用いる研磨方法である。 化学研磨は、研磨液として、支持基板の表面の凹凸を除去する化学薬品を用いる方法である。
特定層形成工程において特定層を形成する方法は、支持基板の表面に所定元素を打ち込む方法に限られない。支持基板の表面に、支持基板よりもバンドギャップが狭い材料によって形成された特定層を、CVD法などによって堆積させる方法や、エピタキシャル成長させる方法であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1:SiC粒子、2:Si粒子、10および10a:貼り合わせ基板、11:支持基板、12:半導体層、13:特定層

Claims (6)

  1. 半導体装置の製造方法であって、
    支持基板を製造する支持基板製造工程と、
    半導体層を前記支持基板に貼り合わせる貼り合わせ工程と、
    前記半導体層に貼り合わせてある支持基板を除去する除去工程であって、研磨液を用いて前記支持基板を研磨する工程を含む前記除去工程と、
    を備え、
    前記支持基板製造工程では、第1粉末材料と第2粉末材料とを含む混合粉末材料を所定形状の成形体に成形し、前記成形体を焼成して前記支持基板が作製され、
    前記第1粉末材料の平均粒子径は、前記第2粉末材料の平均粒子径よりも大きく、
    前記研磨液は、前記第2粉末材料をエッチングする組成を有することを特徴とする半導体装置の製造方法。
  2. 半導体装置の製造方法であって、
    支持基板を製造する支持基板製造工程と、
    半導体層を前記支持基板に貼り合わせる貼り合わせ工程と、
    前記半導体層に貼り合わせてある支持基板を除去する除去工程であって、研磨液を用いて前記支持基板を研磨する工程を含む前記除去工程と、
    を備え、
    前記支持基板製造工程では、第1粉末材料と第2粉末材料とを含む混合粉末材料を所定形状の成形体に成形し、前記成形体を焼成して前記支持基板が作製され、
    前記第1粉末材料の平均粒子径は、前記第2粉末材料の平均粒子径よりも大きく、
    前記研磨液に含まれる研磨粒子の硬さは、前記第2粉末材料よりも硬く前記第1粉末材料よりも軟らかいことを特徴とする半導体装置の製造方法。
  3. 半導体装置の製造方法であって、
    支持基板を製造する支持基板製造工程と、
    半導体層を前記支持基板に貼り合わせる貼り合わせ工程と、
    前記半導体層に貼り合わせてある支持基板を除去する除去工程と、
    を備え、
    前記支持基板製造工程では、第1粉末材料と第2粉末材料とを含む混合粉末材料を所定形状の成形体に成形し、前記成形体を焼成して前記支持基板が作製され、
    前記第1粉末材料の平均粒子径は、前記第2粉末材料の平均粒子径よりも大きく、
    前記除去工程は、前記半導体層が貼り合わされた前記支持基板を、前記第2粉末材料の融点以上の所定温度でアニールする工程を含んでいることを特徴とする半導体装置の製造方法。
  4. 前記第1粉末材料および前記第2粉末材料のうち、一方の材料の熱膨張率は前記半導体層の熱膨張率よりも高く、他方の材料の熱膨張率は前記半導体層の熱膨張率よりも低く、
    前記第1粉末材料および前記第2粉末材料の混合比率は、前記半導体層の熱膨張率と前記支持基板の熱膨張率とが略同一となる比率であることを特徴とする請求項1〜の何れか1項に記載の半導体装置の製造方法。
  5. 半導体装置の製造方法であって、
    レーザー光を透過する結晶材料で形成されている支持基板の表面に、支持基板よりもバンドギャップの狭い特定層を形成する特定層形成工程であって、前記支持基板の表面に前記支持基板のバンドギャップを狭くする所定元素を打ち込む前記特定層形成工程と、
    Siを含んだ半導体層を前記特定層の表面に貼り合わせる貼り合わせ工程と、
    レーザー光を前記支持基板の表面側から前記支持基板の内部に照射する照射工程と、
    を備え、
    前記所定元素は、前記半導体層に含まれているSi原子と結合することが可能な元素であり、
    前記照射工程で用いられる前記レーザー光の波長は、前記支持基板のバンドギャップにより定まる吸収波長の上限よりも長く、前記特定層のバンドギャップにより定まる吸収波長の上限よりも短い波長であることを特徴とする半導体装置の製造方法。
  6. 前記所定元素は、窒素、リン、ボロン、クロム、スカンジウム、スズ、アルミニウム、の少なくとも1つであることを特徴とする請求項に記載の半導体装置の製造方法。
JP2012146819A 2012-06-29 2012-06-29 半導体装置の製造方法 Expired - Fee Related JP6024239B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012146819A JP6024239B2 (ja) 2012-06-29 2012-06-29 半導体装置の製造方法
PCT/JP2013/060930 WO2014002575A1 (ja) 2012-06-29 2013-04-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012146819A JP6024239B2 (ja) 2012-06-29 2012-06-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014011300A JP2014011300A (ja) 2014-01-20
JP6024239B2 true JP6024239B2 (ja) 2016-11-09

Family

ID=49782753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012146819A Expired - Fee Related JP6024239B2 (ja) 2012-06-29 2012-06-29 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP6024239B2 (ja)
WO (1) WO2014002575A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
JP4595207B2 (ja) * 2001-01-29 2010-12-08 パナソニック株式会社 窒化物半導体基板の製造方法
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
WO2006057408A1 (ja) * 2004-11-29 2006-06-01 Kyocera Corporation 複合セラミック体とその製造方法およびマイクロ化学チップ並びに改質器
JP5938871B2 (ja) * 2010-11-15 2016-06-22 住友電気工業株式会社 GaN系膜の製造方法

Also Published As

Publication number Publication date
WO2014002575A1 (ja) 2014-01-03
JP2014011300A (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
TWI609435B (zh) Composite substrate, semiconductor device and method for manufacturing semiconductor device
KR20180033153A (ko) 복합 기판 및 복합 기판의 제조 방법
US9761479B2 (en) Manufacturing method for semiconductor substrate
KR102109292B1 (ko) 다결정 SiC 기판 및 그 제조방법
JP5756888B2 (ja) 半導体用複合基板のハンドル基板
JP6076486B2 (ja) 半導体用複合基板のハンドル基板
JP5651278B1 (ja) 半導体用複合基板のハンドル基板
WO2014174946A1 (ja) 半導体用複合基板のハンドル基板
JP2018049868A (ja) 半導体積層構造体および半導体デバイス
TWI412635B (zh) Mixed with silicon wafers
TW201136155A (en) Substrate, saw device and device
JP5697813B1 (ja) 半導体用複合基板のハンドル基板
JP6156252B2 (ja) 半導体基板の製造方法および半導体基板
JP6024239B2 (ja) 半導体装置の製造方法
CN105190838B (zh) 半导体用复合基板的操作基板以及半导体用复合基板
JP4321855B2 (ja) セラミックチャック
JP6412886B2 (ja) AlN基板
WO2015099028A1 (ja) 半導体基板および半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R151 Written notification of patent or utility model registration

Ref document number: 6024239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees