TWI412635B - Mixed with silicon wafers - Google Patents

Mixed with silicon wafers Download PDF

Info

Publication number
TWI412635B
TWI412635B TW099138100A TW99138100A TWI412635B TW I412635 B TWI412635 B TW I412635B TW 099138100 A TW099138100 A TW 099138100A TW 99138100 A TW99138100 A TW 99138100A TW I412635 B TWI412635 B TW I412635B
Authority
TW
Taiwan
Prior art keywords
wafer
germanium
single crystal
polycrystalline
hybrid
Prior art date
Application number
TW099138100A
Other languages
English (en)
Other versions
TW201129731A (en
Inventor
Ryo Suzuki
Hiroshi Takamura
Original Assignee
Jx Nippon Mining & Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx Nippon Mining & Metals Corp filed Critical Jx Nippon Mining & Metals Corp
Publication of TW201129731A publication Critical patent/TW201129731A/zh
Application granted granted Critical
Publication of TWI412635B publication Critical patent/TWI412635B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00Production of homogeneous polycrystalline material with defined structure
    • C30B28/04Production of homogeneous polycrystalline material with defined structure from liquids
    • C30B28/06Production of homogeneous polycrystalline material with defined structure from liquids by normal freezing or freezing under temperature gradient
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)

Description

混成矽晶圓
本發明係關於一種具備多晶矽晶圓與單晶晶圓二者之功能之混成矽晶圓。
於矽半導體製造步驟中,主要使用藉由單晶提拉而製造之晶圓。該單晶矽晶圓隨時代發展逐漸增大,預計於不久之將來將達到ψ400 mm以上。並且,為了確立半導體製造製程所需之裝置及周邊技術,業界需要一種用於試驗的所謂之機械晶圓(mechanical wafer)。
一般而言此種機械晶圓係進行精度非常高之試驗所需要者,故必需具有與單晶矽之機械物性類似之特性。因此,先前之實際情況為,儘管是用於試驗,亦係直接使用實際使用之單晶矽晶圓。然而,因ψ400 mm以上之單晶矽晶圓非常昂貴,故業界需要一種特性類似於單晶矽的低價之晶圓。
另一方面,亦有人提出使用由矩形或圓盤狀之矽板所構成之濺鍍靶材作為上述半導體製造裝置之構成零件。濺鍍法用作薄膜之形成手段,其中有雙極直流濺鍍法、高頻濺鍍法、磁控濺鍍法(Magnetron sputtering)等幾種濺鍍法,各濺鍍法分別利用固有之濺鍍性質而形成各種電子零件之薄膜。
該濺鍍法係使作為陽極之基板與作為陰極之靶材相對向,於惰性氣體環境下在該等基板與靶材之間施加高電壓而產生電場,其使用之原理如下:此時電離出之電子與惰性氣體碰撞而形成電漿,該電漿中之陽離子碰撞靶材表面而敲擊出靶材構成原子,該飛出之原子附著於對向之基板表面而形成膜。
對於此種濺鍍靶材,業界提出多晶矽燒結體,但是為提高該燒結體靶材之成膜效率,必須使用厚度較厚且較大型之矩形或圓盤狀之靶材。又,亦提出將該多晶矽燒結體用作單晶矽晶圓之保持用板。然而,多晶矽之燒結性較差,存在所得之製品之密度較低且機械強度較低的較大之問題。
因此,改善上述矽燒結體靶材之特性之嘗試,提出有如下所述之矽燒結體,該矽燒結體係將於減壓下、於1200℃以上且未達矽之熔點之溫度範圍內進行加熱去氧後之矽粉末壓縮成形並燒成而形成,且燒結體之結晶粒徑設定為100 μm以下(例如,參照專利文獻1)。
然而,以此種方式製造之靶材於厚度較薄之情形時,例如為5 mm以下之情形時,相對密度提高且強度亦提高,但於超過該值之厚度之情形時,其密度依然較低(不足99%),且機械強度隨之劣化,故有無法製造大型之矩形或圓盤狀靶材之問題。
由於上述問題,本申請人之前提出有平均結晶粒徑為50 μm以下,相對密度為99%以上之矽燒結體及其製造方法(參照專利文獻2)。
雖然該矽燒結體具有密度較高、機械強度較高等較多優點,但業界需要進一步改善該等特性,並提出了改良該方面之專利申請案。
因使用該等矽燒結體之晶圓之機械特性與單晶矽相近,故可將其使用於半導體製造裝置之搬送系統,或用於機器人科學開發用之虛設晶圓(dummy wafer)。又,亦正在研究將其作為SOI晶圓之基礎基板之應用。
然而,該等全部為由矽燒結體所構成之多晶矽,雖具有許多與單晶之物性類似之之處,但其具備一種根本性之缺點,即因並不具有單晶本身之功能,故無法用於成膜試驗等製程試驗用途。
又,亦有人提出製造高品質之多晶矽代替單晶矽之提案(參照專利文獻3)。然而,多晶矽具有無論進行何種加工皆無法達到單晶矽之特性之缺點。
又,於本申請人之前發明之專利申請案中,因將燒結矽用於多晶部,故存在晶體方位隨機,研磨時會產生階差之問題以及含有大量氣體成分之雜質之問題(參照專利文獻5)。
專利文獻1:日本專利第3342898號公報
專利文獻2:日本專利第3819863號公報
專利文獻3:日本特開2005-132671號公報
專利文獻4:日本特願2008-179988號公報
如上所述,LSI製程所使用之單晶晶圓之形狀隨著時代發展而口徑增大,逐漸發展成直徑400 mm以上之單晶晶圓。但是,直徑400 mm以上之單晶晶圓非常昂貴,虛設晶圓亦隨之變得昂貴,導致LSI製程之成本增加。又,於使用直徑400 mm以上之大口徑單晶矽晶圓之情形時,與之前之300 mm晶圓相比較,有於單晶劈開面之破裂之頻度增多,良率下降之虞。
因此,本發明之目的在於使用通用之300 mm單晶,低價地提供一種可應用作為400 mm以上之虛設晶圓應用的混成晶圓,同時藉由提高虛設晶圓之強度而提高良率。即,本發明之課題在於提供一種具備多晶矽晶圓與單晶矽晶圓二者之功能之混成矽晶圓。
混成晶圓之多晶矽部分亦可使用燒結矽,但與熔解Si錠相比,該燒結矽中C、O等的氣體成分較多,硬度較高之SiC或SiO2 會析出至晶界,故而與單晶矽部相比,鏡面研磨步驟中之研磨速度較慢,存在單晶矽部與多晶矽部間厚度產生階差之問題。
解決該問題之對策,可將C、O等氣體成分較少之熔解Si錠用於多晶矽部。然而,通常熔解Si錠之結晶粒徑為較大之數mm至數十mm,故因各晶粒之方位所致的研磨速度之差異導致產生較大之凹凸。因此,本發明之課題在於設法消除研磨時混成矽晶圓之多晶矽部與單晶部之階差。
為解決上述問題,本發明人發現獲得機械強度提高之多晶矽,且將單晶矽嵌入該多晶矽中,可得到具備多晶矽晶圓與單晶矽晶圓二者之功能之混成矽晶圓,又,本發明人著眼於藉由單向凝固法製作之Si錠之垂直於凝固方向之面,實質上面方位(311)為主方位之情況,發現藉由將該面作為混成矽晶圓之多晶矽部之面,可消除上述研磨面之較大凹凸之產生,且亦可消除多晶矽部與單晶部間之階差。
本發明係基於上述知識而提供:
1)一種混成矽晶圓,其為矽晶圓,其特徵在於:藉由單向凝固熔解法而製作之多晶矽之主面方位為(311),且該混成矽晶圓具有於該多晶矽中嵌入單晶矽之結構。
2)如1)之混成矽晶圓,其中藉由單向凝固熔解法而製作之多晶矽與單晶矽之接合界面擴散接合。
3)如1)或2)之混成矽晶圓,其中相對於晶圓表面之總面積,單晶矽之面積比率為30%以上。
4)如1)至3)中任一項之混成矽晶圓,其中多晶矽部不計氣體成分後之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中之Cu、Fe、Ni、Al分別為0.1 wtppm以下。
5)如1)至4)中任一項之混成矽晶圓,其中多晶矽部之氣體成分C及O分別為100 wtppm以下。
6)如1)至5)中任一項之混成矽晶圓,其為圓盤形,且整體之直徑為400 mm以上。
根據以上所述,因可提供一種具備多晶矽晶圓與單晶晶圓二者之功能之混成矽晶圓,故具有同時擁有單晶晶圓之特性及功能、與多晶矽晶圓所具備之特性及功能之顯著效果。對於成為混成矽晶圓之支持母體之多晶矽晶圓,需要使其大型化及提高強度。
本案發明之混成矽晶圓中所具備之多晶矽晶圓具備與用作虛設晶圓之單晶矽的機械物性類似之特性。即,其強度較高,且可容易地加工成複雜之形狀而不會產生破裂或碎屑,故可進行用於嵌入單晶矽之機械加工。由於該特徵,使得可使用相對低價之直徑較小之單晶矽,於所需之部分嵌入適當尺寸之單晶矽。
又,由於多晶矽可製造成大型錠,因此可藉由於大型錠中嵌入單晶錠,使界面接合,然後將該接合體切片,而製造混成矽晶圓。如此,具備多晶矽晶圓與單晶晶圓二者之功能之混成矽晶圓與相同尺寸的單獨之單晶晶圓相比,可使良率大幅度提高,降低製造成本。即,可藉由使用用於太陽電池等之多晶矽錠及300 mm之單晶矽,製作低價之400 mm以上之虛設晶圓用矽晶圓。
又,藉由使用純度為6 N以上之多晶矽錠而製作之虛設晶圓用矽晶圓具有即便導入至製程裝置中亦不會污染裝置及其他構件之特徵。並且,亦具有可提高混成矽晶圓之強度,可防止由於晶圓之劈開破裂所致之良率下降之顯著效果。
進而,本發明著眼於藉由單向凝固熔解法而製作之多晶矽錠的垂直於凝固方向之面之主面方位為(311)的情況,利用該面與所嵌入之單晶之研磨速度接近之現象,而具有可抑制多晶矽與單晶矽之研磨階差或較大凹凸之產生的優異效果。
本發明之混成矽晶圓係具有於多晶矽晶圓中嵌入有單晶晶圓之結構者。即,具有於一片混成矽晶圓中同時存在多晶矽晶圓與單晶晶圓之結構。換而言之,該混成矽晶圓呈現出於多晶矽晶圓中保持有單晶晶圓之結構。
多晶矽晶圓及單晶晶圓之各面於表面露出,於製作階段同時受到機械加工及研磨,故而具有同等之研磨面。該多晶矽晶圓與單晶晶圓之各面的表面粗糙度Ra之差通常較理想為0.02 μm以下。
混成矽晶圓之特徵尤其在於:具有於藉由單向凝固熔解法而製作之多晶矽中嵌入有單晶矽之結構。單晶矽晶圓之最大弱點為當晶圓之直徑增大時破壞強度(抗折力)降低,但本案發明可克服該弱點。
較理想為使藉由單向凝固熔解法而製作之多晶矽與單晶矽之接合界面擴散接合。藉此,可確實地將兩者接合。又,相對於晶圓表面之總面積,單晶矽之面積比率較理想為30%以上。其目的在於增加單晶矽之有效使用面積。
此時,混成矽晶圓之多晶矽部與單晶部之面的研磨面之研磨階差或較大凹凸之產生成為較大問題。但是於本發明中,本發明人著眼於藉由單向凝固熔解法而製作之多晶矽錠的垂直於凝固方向之面的主面方位為(311)之情況,發現該面與所嵌入之單晶面之研磨速度接近。本發明利用該現象,成功地大幅度抑制了多晶矽與單晶矽之研磨階差及較大凹凸之產生。
混成矽晶圓較理想為:多晶矽部不計氣體成分之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中Cu、Fe、Ni、Al分別為0.1 wtppm以下。又,較理想為多晶矽部之氣體成分C及O分別為100 wtppm以下。使用此種方式製作之虛設晶圓用矽晶圓具有即便導入至製程裝置中亦不會污染裝置及其他構件之特徵。藉此,可進一步提高整體直徑為400 mm以上之圓盤形晶圓之利用價值。
成為單晶矽晶圓之支持母體的多晶矽晶圓可製作大型尺寸之晶圓。另一方面,單晶矽方面,超過ψ400 mm之大型尺寸之晶圓其良率較低且變得非常昂貴。但是對於多晶矽晶圓而言,製作ψ400 mm以上之矽晶圓較為容易。
因此,若為例如於ψ400 mm以上之圓盤形多晶矽晶圓之一部分,嵌入有圓盤形單晶矽晶圓之形態的混成晶圓,則製作較容易,且可低價地製造大口徑之虛設晶圓。
應能容易地理解該等晶圓之形狀並不僅限於圓盤形,亦可製作成矩形等。又,所嵌入之單晶矽之形狀亦不僅限於圓盤形,亦可製作成矩形、橢圓形、軌道狀等。
關於單晶矽之大小並無特別限制,但較理想為單晶晶圓之最長直徑為晶圓整體之直徑之50%以上。藉此,可於利用單晶晶圓之特性之試驗中有效地使用混成矽晶圓。尤其是於使單晶之嵌入位置偏心,於試驗半徑方向之分佈時為有效。
又,單晶矽部分不僅可嵌入圓盤形,亦可同時嵌入矩形、橢圓形、軌道狀等,故此時可使單晶矽部分之表面積達到晶圓整體之表面積的30%以上。
但是,該單晶矽部分並不僅限於該等形狀。尺寸的界限為可將單晶晶圓保持於多晶矽晶圓中之尺寸,此亦並不具有特定之界限。又,當然亦可嵌入較上述尺寸更小之單晶晶圓。另外,為提高多晶矽晶圓與單晶晶圓之接合強度,接合界面較理想為相互擴散接合。亦可根據用途插入接著層。
製造本發明之混成矽晶圓時,如上所述,將預先藉由單向凝固熔解法而製作之多晶矽的一部分挖除,於該挖除之部分中插入單晶錠,使該等相互加熱擴散接合,製作多晶矽與單晶矽錠之複合體。
然後,將該複合體切片,藉此可製作具有於多晶矽中嵌入有單晶矽晶圓之結構的混成矽晶圓。
該製作方法係以一次製造多片混成矽晶圓為目的,當然亦可每次製造一片混成矽晶圓。
此時,藉由單向凝固熔解法而製作之多晶矽錠的垂直於凝固方向之面的主面方位為(311),由於該面與所嵌入之單晶面之研磨速度接近,故將該面排列於同一平面。即,以與多晶矽錠之垂直於凝固方向之面位於同一平面的方式嵌入單晶。藉此,可大幅度地抑制切片所得之本發明之混成矽晶圓中的多晶矽與單晶矽之研磨階差或較大凹凸之產生。
又,於製造本發明之混成矽晶圓之情形時,為使其具有與單晶矽晶圓相同之特性,較理想為使多晶矽部不計氣體成分之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中之Cu、Fe、Ni、Al分別為0.1 wtppm以下。並且,較佳為使多晶矽部之氣體成分C及O分別為100 wtppm以下。藉此,可提高混成矽晶圓整體之特性。
此種混成矽晶圓可有效地利用單晶晶圓之功能,可用作為進行於單晶上成膜之試驗等之裝置試驗用試驗晶圓。又,該混成矽晶圓具有多晶矽晶圓之功能,即機械強度較高,富有加工性,故亦可作為半導體製造裝置之支座(holder)等各種零件而使用。於製作多晶零件時,其具有可容易地加工成複雜的形狀,而矽晶圓不會產生破裂或碎屑,可大幅度地提高良率,減少製造成本之顯著特徵。
由上述可知,本案發明之「混成矽晶圓」可用於多種目的,且先前並不存在具備該特性之矽晶圓。
[實施例]
以下,基於實施例說明本發明。再者,以下之實施例係用於使發明容易理解,本發明並不僅限於該等實施例。即,基於本發明之技術思想之其他例子或變形當然亦包含於本發明內。
(實施例1)
藉由單向凝固熔解法製作純度為6 N之柱狀晶之多晶矽錠。此時,藉由單向凝固熔解法而製作之柱狀晶之多晶矽錠的垂直於凝固方向之面的主面方位為(311)。
然後,如圖1所示,使用該多晶矽(ψ 450 mm)錠,挖除該多晶燒結矽之一部分,將預先製作之(ψ 300 mm)之單晶錠插入該挖除之部分中。此時,係以使單晶與多晶矽錠之垂直於凝固方向之面(亦即,如圖1所示的主面方位為(311)之面)位於同一平面之方式,於該多晶矽錠中嵌入該單晶。通常,將單晶矽錠切片所得之表面具有(100)方位。
又,於本實施例中,為盡力提高多晶矽部之純度,係使用如上述般不計氣體成分後之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中Cu、Fe、Ni、Al分別為0.1 wtppm以下,氣體成分C及O分別為100 wtppm以下之原料。
多晶矽錠與單晶錠間之間隙設為0.1 mm以下。其後,藉由HIP,於1200℃下加熱2小時,使其等相互加熱擴散接合,從而製作多晶矽與單晶矽錠之複合體。
將依上述方式製作所得之複合體以厚度1.01 mm切片,製作具有於直徑450 mm之多晶矽晶圓中,嵌入有直徑300 mm之單晶晶圓之結構的混成晶圓。
其後,對切割面(兩面)進行粗研磨而調整厚度,之後進行鏡面磨光(mirror polishing),獲得平均表面粗糙度Ra為0.02 μm之鏡面混成矽晶圓。
然後,測定以此種方式製作之混成晶圓的多晶矽部之晶粒間之凹凸及單晶矽部與多晶矽部之階差。結果,晶粒間之凹凸為0.02 μm以下,多晶矽部與單晶矽部之階差亦為0.02 μm以下,係可滿足作為混成晶圓,進而可滿足作為虛設晶圓之研磨面。
如上所述,切片所得之本發明之混成矽晶圓可大幅度地抑制多晶矽與單晶矽之研磨階差或較大凹凸之產生。又,可獲得接合界面未產生孔洞,而且亦未產生剝離或龜裂,具有於多晶矽晶圓中嵌入有單晶晶圓之結構的混成矽晶圓。
如此,於使用藉由單向凝固熔解法而製作之多晶矽晶圓之情形時,藉由調整結晶方位及/或晶粒形狀,可調整多晶矽晶圓之強度,可充分提高破壞荷重,故例如於加工成混成矽晶圓之情形時,即便使晶圓之直徑為較大之400 mm、450 mm、680 mm,亦不會產生破裂或碎屑。
再者,因多晶矽中不宜混入雜質,故使用純度為6 N之矽,但即便純度為5 N之水準,只要雜質Cu、Fe、Ni、Al分別為0.1 wtppm以下,即可無較大問題地使用。又,只要純度為5 N以上,機械特性即不會受到影響。
(比較例1)
除使用以通常之熔解法製作的結晶方位為隨機配向之矽錠以外,以與實施例1相同之方式製作混成晶圓,評價研磨面。其結果為,多晶矽部之晶粒間之凹凸最大達到0.05 μm,不滿足用為虛設晶圓。
(比較例2)
除多晶矽部使用以燒結法製作之矽以外,以與實施例1相同之方式製作混成晶圓,進行相同之研磨面評價。其結果為,雖多晶矽部中之晶粒間之凹凸為0.02 μm以下,滿足虛設晶圓所要求之規格,但多晶矽部與單晶矽部之最大階差為0.08 μm,無法滿足作為虛設晶圓之要求。
(實施例3)
製作多晶矽部之雜質Cu、Fe分別為0.5 wtppm、0.3 wtppm,Ni、Al分別為0.1 wtppm以下,不計氣體成分後之純度為6 N以上的混成矽晶圓。
此時,為調查雜質Cu、Fe之影響而實施熱轉印試驗,結果於接觸之單晶晶圓上觀察到有Cu、Fe轉印。因此,該混成矽晶圓無法用作包含高溫下之熱處理步驟中所使用之虛設晶圓。然而,雜質Cu、Fe之影響並非十分大,可充分地用作不含高溫下之熱處理步驟的虛設晶圓。
(實施例4)
製作多晶矽部之雜質Cu、Fe、Ni、Al分別為0.8 wtppm、1.2 wtppm、0.3 wtppm、0.6 wtppm,不計氣體成分之純度為5 N以上之混成矽晶圓。
此時,為調查雜質Cu、Fe、Ni、Al之影響而實施熱轉印試驗,結果於接觸之單晶晶圓上觀察到有Cu、Fe、Ni、Al轉印。但是並未觀察到其他雜質之轉印。
根據以上之結果可知,該混成矽晶圓無法用作包含高溫下之熱處理步驟中所使用之虛設晶圓,但雜質Cu、Fe、Ni、Al之影響並非十分大,可充分地用作不含高溫下之熱處理步驟的虛設晶圓。
根據上述之實施例3與實施例4可確認,包含高溫下之熱處理步驟中所使用之虛設晶圓,較理想為多晶矽部不計氣體成分之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中之Cu、Fe、Ni、Al分別為0.1 wtppm以下,但於雜質Cu、Fe、Ni、Al之影響並非十分大之情形,亦即,即便多晶矽部為5 N之水準之混成矽晶圓,亦可充分地用作不含高溫下之熱處理步驟的虛設晶圓。
[產業上之可利用性]
根據上述,可提供一種具備藉由單向凝固熔解法而製作之多晶矽晶圓與單晶晶圓二者之功能的混成矽晶圓,因而具有同時擁有作為單晶晶圓之特性及功能、與藉由單向凝固熔解法而製作之多晶矽晶圓所具有之特性及功能的顯著效果。
對於為混成矽晶圓之支持母體之多晶矽晶圓,要求大型化及強度提昇。本案發明之混成矽晶圓中具備的藉由單向凝固熔解法而製作之多晶矽晶圓,具備類似於用作虛設晶圓之單晶矽之機械物性之特性。
即,該多晶矽晶圓之強度較高,可容易地加工為複雜之形狀而不會產生破裂或碎屑。如此,具備多晶矽晶圓與單晶晶圓二者之功能的混成矽晶圓與單獨之單晶晶圓相比,具有大幅度提高良率,降低製造成本之較大特徵。
進而,藉由以與多晶矽錠之垂直於凝固方向之面位於同一平面之方式嵌入單晶,切片所得的本發明之混成矽晶圓具有可抑制多晶矽與單晶矽之研磨階差或較大凹凸之產生的優異效果,故可用作成膜裝置等之試驗晶圓,又可用作濺鍍靶材或半導體製造裝置之各種零件。
圖1係使用多晶矽錠,將該多晶燒結矽之一部分挖除,於該挖除之部分插入預先製作之單晶錠之步驟的說明圖。

Claims (10)

  1. 一種混成矽晶圓,其為矽晶圓,其特徵在於:藉由單向凝固熔解法而製作之多晶矽之主面方位為(311),且該混成矽晶圓具有於該多晶矽中嵌入有單晶矽之結構。
  2. 如申請專利範圍第1項之混成矽晶圓,其中,藉由單向凝固熔解法而製作之多晶矽與單晶矽之接合界面係擴散接合。
  3. 如申請專利範圍第1項之混成矽晶圓,其中,相對於晶圓表面之總面積,單晶矽之面積比率為30%以上。
  4. 如申請專利範圍第2項之混成矽晶圓,其中,相對於晶圓表面之總面積,單晶矽之面積比率為30%以上。
  5. 如申請專利範圍第1至4項中任一項之混成矽晶圓,其中,多晶矽部不計氣體成分之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中之Cu、Fe、Ni、Al分別為0.1 wtppm以下。
  6. 如申請專利範圍第1至4項中任一項之混成矽晶圓,其中,多晶矽部之氣體成分C及O分別為100 wtppm以下。
  7. 如申請專利範圍第5項之混成矽晶圓,其中,多晶矽部之氣體成分C及O分別為100 wtppm以下。
  8. 如申請專利範圍第1至4項中任一項之混成矽晶圓,其為圓盤形,且整體之直徑為400 mm以上。
  9. 如申請專利範圍第5項之混成矽晶圓,其為圓盤形,且整體之直徑為400 mm以上。
  10. 如申請專利範圍第7項之混成矽晶圓,其為圓盤 形,且整體之直徑為400 mm以上。
TW099138100A 2009-11-06 2010-11-05 Mixed with silicon wafers TWI412635B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009255017 2009-11-06

Publications (2)

Publication Number Publication Date
TW201129731A TW201129731A (en) 2011-09-01
TWI412635B true TWI412635B (zh) 2013-10-21

Family

ID=43969913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099138100A TWI412635B (zh) 2009-11-06 2010-11-05 Mixed with silicon wafers

Country Status (6)

Country Link
US (1) US8512868B2 (zh)
EP (1) EP2497848A4 (zh)
JP (1) JP5309224B2 (zh)
KR (1) KR101382918B1 (zh)
TW (1) TWI412635B (zh)
WO (1) WO2011055673A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055672A1 (ja) 2009-11-06 2011-05-12 Jx日鉱日石金属株式会社 ハイブリッドシリコンウエハ
JP5606189B2 (ja) * 2010-07-08 2014-10-15 Jx日鉱日石金属株式会社 ハイブリッドシリコンウエハ及びその製造方法
WO2012124596A1 (ja) 2011-03-15 2012-09-20 Jx日鉱日石金属株式会社 多結晶シリコンウエハ
JP5943944B2 (ja) 2012-02-01 2016-07-05 Jx金属株式会社 多結晶シリコンスパッタリングターゲット
JP5826915B2 (ja) 2012-03-12 2015-12-02 Jx日鉱日石金属株式会社 多結晶シリコンウエハ
CN104550789B (zh) * 2015-01-22 2017-06-30 江西理工大学 高纯无氧铜杆连续定向凝固制备方法
JP6502399B2 (ja) 2017-02-06 2019-04-17 Jx金属株式会社 単結晶シリコンスパッタリングターゲット
JP6546953B2 (ja) 2017-03-31 2019-07-17 Jx金属株式会社 スパッタリングターゲット−バッキングプレート接合体及びその製造方法
JP7392524B2 (ja) 2020-03-05 2023-12-06 三菱マテリアル株式会社 プラズマ処理装置用内壁部材及びプラズマ処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040848A (en) * 1976-01-06 1977-08-09 General Electric Company Polycrystalline silicon articles containing boron by sintering
US5965904A (en) * 1993-12-17 1999-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising silicon semiconductor layer
TW200847346A (en) * 2006-11-27 2008-12-01 Intel Corp Applications of polycrystalline wafers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2516823B2 (ja) * 1990-02-28 1996-07-24 信越半導体株式会社 浮遊帯域融解法による単結晶シリコン製造用の棒状多結晶シリコン及びその製造方法
JP3342898B2 (ja) 1991-11-26 2002-11-11 株式会社東芝 硅素焼結体およびこれを用いて形成したウェハ保持用ボード、スパッタリングターゲットおよびシリコンウェハ
JP2978358B2 (ja) * 1993-03-25 1999-11-15 東芝セラミックス株式会社 エッチング用電極板
JP3819863B2 (ja) 2003-03-25 2006-09-13 日鉱金属株式会社 シリコン焼結体及びその製造方法
JP4675550B2 (ja) * 2003-04-28 2011-04-27 三菱マテリアル株式会社 一方向凝固シリコンインゴット及びこの製造方法並びにシリコン板及び太陽電池用基板
JP2005132671A (ja) 2003-10-30 2005-05-26 Jfe Steel Kk 高品質多結晶シリコンの製造方法
JP4767186B2 (ja) 2007-01-24 2011-09-07 博保 皆吉 ロッド配置用スペーサ及び該ロッド配置用スペーサを用いたロッド配置工法
EP2168916A1 (en) 2007-07-13 2010-03-31 Nippon Mining & Metals Co., Ltd. Sintered silicon wafer
US20100016144A1 (en) 2007-07-13 2010-01-21 Nippon Mining & Metals Co., Ltd. Sintered Silicon Wafer
ATE540906T1 (de) 2007-07-13 2012-01-15 Jx Nippon Mining & Metals Corp Gesinterter silicium-wafer
JP2009051724A (ja) * 2007-08-01 2009-03-12 Mitsubishi Materials Corp 高強度柱状晶シリコン並びにこの高強度柱状晶シリコンからなるプラズマエッチング装置用部品
JP4805284B2 (ja) * 2008-01-15 2011-11-02 三菱マテリアル株式会社 スパッタリング用ターゲット及びその製造方法
JP5279828B2 (ja) * 2008-07-10 2013-09-04 Jx日鉱日石金属株式会社 ハイブリッドシリコンウエハ及びその製造方法
US8647747B2 (en) 2010-07-08 2014-02-11 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer and method of producing the same
US8252422B2 (en) 2010-07-08 2012-08-28 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer and method of producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040848A (en) * 1976-01-06 1977-08-09 General Electric Company Polycrystalline silicon articles containing boron by sintering
US5965904A (en) * 1993-12-17 1999-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising silicon semiconductor layer
TW200847346A (en) * 2006-11-27 2008-12-01 Intel Corp Applications of polycrystalline wafers

Also Published As

Publication number Publication date
JPWO2011055673A1 (ja) 2013-03-28
US8512868B2 (en) 2013-08-20
JP5309224B2 (ja) 2013-10-09
US20120181536A1 (en) 2012-07-19
EP2497848A1 (en) 2012-09-12
EP2497848A4 (en) 2014-08-06
KR20120061901A (ko) 2012-06-13
TW201129731A (en) 2011-09-01
KR101382918B1 (ko) 2014-04-08
WO2011055673A1 (ja) 2011-05-12

Similar Documents

Publication Publication Date Title
TWI412635B (zh) Mixed with silicon wafers
TWI438312B (zh) Mixed silicon wafers and their manufacturing methods
TWI439585B (zh) Mixed with silicon wafers
KR20180033153A (ko) 복합 기판 및 복합 기판의 제조 방법
US8252422B2 (en) Hybrid silicon wafer and method of producing the same
US8647747B2 (en) Hybrid silicon wafer and method of producing the same
JP5756888B2 (ja) 半導体用複合基板のハンドル基板
JP5651278B1 (ja) 半導体用複合基板のハンドル基板
JP2006202989A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP5606189B2 (ja) ハイブリッドシリコンウエハ及びその製造方法
JP7318580B2 (ja) Soiウェーハの製造方法
TWI327337B (zh)
JP2018127652A (ja) 単結晶シリコンスパッタリングターゲット
WO2014002575A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees