TWI327337B - - Google Patents

Download PDF

Info

Publication number
TWI327337B
TWI327337B TW093113479A TW93113479A TWI327337B TW I327337 B TWI327337 B TW I327337B TW 093113479 A TW093113479 A TW 093113479A TW 93113479 A TW93113479 A TW 93113479A TW I327337 B TWI327337 B TW I327337B
Authority
TW
Taiwan
Prior art keywords
wafer
soi
angle
bonded
less
Prior art date
Application number
TW093113479A
Other languages
English (en)
Other versions
TW200503056A (en
Inventor
Hitoshi Tsunoda
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200503056A publication Critical patent/TW200503056A/zh
Application granted granted Critical
Publication of TWI327337B publication Critical patent/TWI327337B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S65/00Glass manufacturing
    • Y10S65/08Quartz
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus

Description

1327337 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於在貼合二片的晶n On Insulator:絕緣層覆砍)晶圓中, 層(SOI層)的面方位由{110}賦予 SOI晶圓及其製造方法。 【先前技術】 SOI晶圓之製造方法,以藉由矽 板之基底晶圓,和形成有SOI層之接 結晶晶圓,以製作貼合SOI晶圓之方 合晶圓製作之工程例如以在2片之晶 晶圓的表面形成氧化膜,於接合面不 後,以大約 2 0 0〜1 2 0 0 °c之溫度予以 強度之方法爲所周知(參考日本專利 報)。 藉由進行此種熱處理而接合強度 以進行之後的硏磨及拋光工程,藉由 ,以令其薄膜化爲所期望的厚度,藉 半導體裝置之SOI層。但是,對於硏 藉由拋光之薄膜化時,如設定其之拋 光表面的微小之微粗糙度獲得改善之 有晶圓整體之SOI層的膜厚均勻性劣 設定之拋光量有其上限。 ί 之貼合 SOI(Silicon 至少形成裝置之活性 偏角(off angle )之 氧化膜來貼合成爲基 合晶圓之2片的矽單 法爲所周知。此種貼 圓中之至少其中一片 介由異物而相互密接 熱處理,以提高接合 特公平5 -460 8 6號公 被提高之貼合晶圓可 硏磨及拋光接合晶圓 此,可以形成形成有 磨後之表面,在進行 光量多時,雖具有拋 優點,另一方面,卻 化之問題,所以可以 -5- (2) 1327337 因此,不令膜厚均勻性劣化而可改善微粗糖 ,有在非氧化性環境中之1 000 °c以上的高溫熱 成爲微粗糙度改善的有效手段。 另外,在最近當中’製造膜厚均与性良好之 厚度在O.lym以下之超薄膜SOI晶圓的技術’ 入剝離法(也稱爲smart cut(註冊商標)法)受到 利第3 04820 1號公報)。 離子注入剝離法係一種例如在二片矽晶圓中 中一片形成氧化膜的同時’由接合晶圓之表面注 或者稀有氣體離子之至少一者,在接合晶圓內部 面附近形成微小氣泡層(封入層)後,在離子注 由氧化膜而令接合晶圓和基底晶圓密接,之後, 理(剝離熱處理),以微小氣泡層爲劈開面(剝 將接合晶圓剝離爲薄膜狀,進而,加上熱處理( 理),堅固地接合二片的矽晶圓,以作爲SOI晶 〇 如此所製作的SOI晶圓之表面(剝離面)雖 好的鏡面,但是,爲了做成具有與通常的鏡面硏 等的表面粗度之SOI晶圓,進而進行稱爲接觸拋 量爲100nm以下之極少的硏磨。 另外,代替或倂用此接觸拋光,藉由在氫或 下進行高溫熱處理,在維持剝離後之SOI層的膜 下’可降低SOI層的表面粗度(表面粗糙度)或 之技術也爲所周知(日本專利特開平1 1 -307472 度之方法 處理,此 SOI層之 以離子注 矚目(專 的至少其 入氫離子 ,例如表 入面側藉 加上熱處 離面), 接合熱處 圓之技術 成爲比較 磨晶圓同 光之硏磨 Ar環境 厚均勻性 結晶缺陷 號公報) (3) (3)1327337 如使用前述之離子注入剝離法,在可以比較容易地獲 得SOI層的膜厚均勻性極高的SOI晶圓外,可以再利用 剝離之一方的晶圓故,也有能有效地使用材料之優點。另 外,此方法也可以在貼合晶圓製作時,不藉由氧化膜可直 接接合矽晶圓彼此之情形下使用,不單在接合矽晶圓彼此 之情形,在矽晶圓進行離子注入,令與熱膨脹係數不同的 石英、碳化矽、鋁、鑽石等之絕緣性基底晶圓接合,以製 作SOI晶圓之情形也可以使用。 形成在如此所製作之SOI晶圓的SOI層之裝置的1 種,有 MIS(金屬:Metal/絕緣膜:Insulator/砂:Silicon) 型電晶體。其之閘極絕緣膜被要求:低洩漏電流特性、低 界面位準密度、高載子注入耐性等之高性能電氣特性、高 可靠性。形成滿足這些要求之閘極絕緣膜(主要,矽氧化 膜)之技術是,利用使用氧分子或水分子,在80(TC以上 進行熱處理之熱氧化技術。 使用此熱氧化技術,可以獲得具有良好氧化膜/矽界 面特性、氧化膜之耐壓特性、低洩漏電流特性之矽氧化膜 是,使用習知上之具有{100}面方位的妙晶圓,或者具有 由{100}傾斜4度程度之面方位的矽晶圓之情形。此是起 因於形成在{100}面之閘極氧化膜的界面位準密度與形成 在其他結晶面的情形相比,比較低的關係。即在具有 {100}以外的面方位之矽晶圓使用熱氧化技術所形成之矽 氧化膜係氧化膜/矽界面的界面位準密度高,而且,氧化 (4) (4)1327337 膜的耐壓特性、洩漏電流特性不好,電氣特性差。 因此,形成有以所謂MOS(金屬:Metal/矽氧化膜: Oxide /矽:Silicon)型電晶體爲代表之MIS型半導體裝置 之矽晶圓,習知上是使用具有{100}之面方位的晶圓,或 者具有由{ 1 00 }傾斜4度程度之面方位的晶圓。 但是,近年來,藉由使用Kr/02電漿,與矽晶圓的表 面之面方位無關,可形成良好之氧化絕緣膜之手法被開發 出來(例如,參考 Saito et al.,“Advantage of Radical Oxidation for Improving Reliability of Ultra-Thin Gate Oxide’’,2 0 0 0 Symposium on VLSI Technology, Honolulu, Hawaii,June 13th-15th,2000),即如使用形成與此種面 方位無關之良好的絕緣膜之手法,則無須將形成MOS型 半導體裝置之矽晶圓的面方位限定在{100},可以因應目 的而使用具有保持最佳特性之面方位的矽晶圓。 例如,MOSFET(MOS電場效應電晶體:MOS Field Effect Transistor)之通道方向的載子移動度,在面方位爲 {1 1 〇 }之晶圓的特定方向中,有變成2倍以上之情形,其 結果爲,很清楚可令源極_汲極間電流値增加。 因此,製作MOS型裝置之晶圓而使用面方位爲{1 10} 面之矽單結晶晶圓,藉由如前述之與面方位無關的良好絕 緣膜形成手法,以形成閘極絕緣膜時,例如,可以製作使 用高載子移動度之高速裝置等之具有習知沒有的優異特性 的MOS裝置。 另外,此種載子移動度高等{110}面所具有之優異性 (5) 1327337 ,在SOI晶圓中也相同,本來SOI晶圓由於具有 於形成高速且高性能裝置之特性故,在近年來,爲 速裝置的形成,SOI層之面方位爲{110}之SOI晶 要逐漸增加。 【發明內容】 但是,SOI晶圓之SOI層的面方位爲正確之{ 即正{1 10}之情形,爲了進行SOI層的表面粗糙度 去除,一在非氧化性環境中施以高溫熱處理時,則 層表面產生起因於非等向性鈾刻之凹凸,微粗糙度 化。因此,在SOI層的面方位爲正{1 10}之情形, 用藉由前述高溫熱處理之粗糙度改善處理或缺陷去 因此,作爲形成有SOI層之接合晶圓,在使用 {110}之面方位的矽單結晶晶圓以製作SOI晶圓之 最終不得不進行藉由硏磨以整頓SOI層的膜厚或表 度的處理。但是,如前述般,在直至充分地改善微 爲止進行硏磨時,膜厚均勻性會劣化,因而在膜厚 上只能獲得品質低的SOI晶圓。 膜厚均勻性,係使形成在SOI晶圓之裝置特性 變高,且以高生產性予以製造之重要因素之一。 因此,在因應對於近年來之高速裝置的要求, 性逐漸增加之具有面方位{110}之SOI層之SOI晶 能獲得SOI層的高的膜厚均勻性、且可以改善微粗 最適合 了更高 圓的需 110}, 或缺陷 在 SOI 反而劣 無法使 除處理 具有正 情形, 面粗糙 粗糙度 均勻性 均勻性 在需要 圓中, 糙度之 (6) 1327337 SOI晶圓的方法乃爲所期待。 本發明係爲解決前述課題,目的在於提供:具有高的 膜厚均勻性和良好的微粗糙度之兩者的同時,可形成更高 速之裝置之SOI晶圓及SOI晶圓之製造方法。 爲了前述目的的達成,在本發明中提供一種至少是具 備SOI層之SOI晶圓,其特徵爲:該SOI層的面方位是 由{110}只往<1〇〇>方向偏角,而且,偏角角度在5分以上 2度以下。 藉由使SOI層的面方位之偏角只是由{110}往<1〇〇> 方向,而且,設爲偏角角度在5分以上2度以下之構成, 如此則即使在非氧化性環境下之熱處理,微粗糙度亦不會 惡化,甚而會改善,可以實現具有高的膜厚均勻性和良好 之微粗糙度兩者的SOI晶圓。 理想爲,前述偏角角度在30分以上1度30分以下。 如此,如偏角角度在3 0分以上1度3 0分以下,則可 構成爲具有高的膜厚均勻性,且具有良好之微粗糙度之 S 01晶圓。 另外,在本發明中,是提供一種至少貼合基底晶圓和 由矽單結晶所成之接合晶圓,將該接合晶圓予以薄膜化, 以形成SOI層之SOI晶圓之製造方法,其特徵爲:前述 接合晶圓是使用面方位由{110丨只往<1〇〇>方向偏角,而且 ,偏角角度在5分以上2度以下之晶圓。 如此,在藉由貼合法以製造SOI晶圓之方法中,藉由 使用由面方位由{110}只往<1〇〇>方向偏角,而且,偏角角 -10- (7) 1327337 度在5分以上2度以下之矽所成之接合晶圓,可 有高的膜厚均勻性和良好微粗糙度之兩者的SOI 進而,最好對前述所獲得之SOI晶圓,在非 境下,以1 000°C以上1 3 50°C以下之溫度施以熱虔 如此,本發明之SOI層,藉由施以非氧化性 熱處理,不會產生起因於非等向性蝕刻之凹凸, 粗糙度相當地獲得改善和結晶缺陷充分地降低之 〇 另外,前述接合晶圓是由表面注入氫離子或 離子之至少其中一種,在表面附近形成有離子注 圓,可以以表面貼合該接合晶圓和前述基底晶圓 在前述離子注入層予以剝離,以進行前述接合晶 化。 如此,作爲接合晶圓,是使用由表面注入氫 有氣體離子之至少其中一種,在表面附近形成有 層之晶圓,藉由在離子注入層予以剝離而進行貼 膜化,藉由此種所謂之離子注入剝離法來進行, SOI層的厚度爲o.lym以下之超薄膜SOI晶圓 成膜厚均勻性高之高速裝置的SOI晶圓。 另外,最好藉由絕緣膜以貼合前述接合晶圓 底晶圓。 如此,例如藉由絕緣膜以貼合由矽所成之接 基底晶圓,由於基底晶圓和接合晶圓是相同材質 製造接合強度也高之SOI晶圓。但是,本發明並 以製造具 晶圓。 氧化性環 I理。 環境下之 能夠製造 S 0 I晶圓 稀有氣體 入層之晶 後,藉由 圓之薄膜 離子或稀 離子注入 合後之薄 可以製造 ,且可形 和前述基 合晶圓和 故,可以 不限定於 -11 - (8) 1327337 此,例如,也可直接將接合晶圓貼合於絕緣性的基底晶圓 〇 另外,在前述之製造方法中,最好使用偏角角度在 30分以上1度30分以下之接合晶圓。 如此,藉由使用偏角角度在30分以上1度30分以下 之接合晶圓,可以製造具有高的膜厚均勻性,且微粗糙度 良好之SOI晶圓。 如以上說明般,SOI層的面方位由{110}只往<100>方 向偏角,而且,偏角角度做成爲5分以上2度以下,可以 做成不單是微粗糙度,SOI層的膜厚均勻性也優異之SOI 晶圓,可以製作適合於利用載子移動度高之高速裝置等之 形成之S 0 I晶圓。 特別是,偏角角度如果是30分以上1度30分以下, 則微粗糙度會變得更好。 另外,藉由將如此偏角之SOI層以離子注入剝離法加 以形成,則可膜厚均勻性良好地製造SOI層之厚度在0.1 以下之超薄膜S0I晶圓。 特別是,如將如前述般所獲得之SOI晶圓進而在非氧 化性環境下’以1〇〇〇 t:以上135CTC以下之溫度施以熱處 理*則變成可以製造表面的微粗糙度或結晶缺陷得以降低 之SOI晶圓。 【實施方式】 以下’說明本發明之實施形態,但是,本發明並不限 -12- (9) (9)1327337 定於此。 此處’在本發明中,使用鏡像指數來表示結晶面及結 晶方位。例如’ {100}係表示(100)、(010)、(001)等之結 晶面的總稱’ <100>係表示[1〇〇]、[〇1〇]、[〇〇1]等之結晶 方位之總稱。 習知上’在製造具有面方位爲{110}之SOI層之SOI 晶圓的情形’係首先拉製結晶方位爲<1 1〇>之矽單結晶錠 ,接著’使用X射線方位測量裝置(角度分解能1分程 度)以正確測量該矽單結晶錠之結晶方位,令面方位成爲 正{100}而進行矽單結晶錠之切片,以製作形成SOI層之 接合晶圓。 如此’在以量產等級製作面方位成爲正{ 11 0 }而進行 切片之接合晶圓的情形,即使成爲正好地進行切片,實際 上’通常是包含有低於±5分之角度偏差者。另外,在另 —方面,所要求產品晶圓的規格,也有容許製±30分程度 之角度偏差的情形,在那種情形下,角度偏差只要是在土 30分以內的晶圓,便滿足要求規格故,那種晶圓也當成 具有正{110}之面方位者來加以處理。 但是,在±3 0分以上之角度偏差,幾乎沒有被當成正 {11 〇}而容許之產品規格故,具有該角度偏差之晶圓可以 是有意地由{110}傾斜而切片之晶圓。如此,將由某特性 之方位有意地傾斜切片方向而製作的晶圓稱爲含偏角晶圓 ,將傾斜角度稱爲偏角角度。 本發明人等藉由離子注入剝離法來製作SOI層的面方 -13- (10) 1327337 位爲正Π ι〇}之soi晶圓,以接觸拋光後之 糙度改善,及缺陷去除之目的’在惰性氣體 行高溫熱處理,確認可以見到SOI晶圓表面 惡化之傾向,進而,重複檢討的結果,發現 糙度係與接合晶圓的偏角有關,進而完成本 具體爲,爲了作爲SOI晶圓之SOI層 方位由{11 〇}賦予偏角之矽晶圓由矽單結晶 在<100>方向賦予偏角,且如設偏角角度3 度以下之範圍時,至少藉由前述之高溫熱處 表面粗糙度之改善效果,另外,也可達成缺 〇 偏角角度以在30分以上1度30分以τ 度(±5分內)更爲理想》 前述之SOI晶圓可以以下說明之工程加 ,藉由柴可拉斯基法(CZ法),使用結晶: 種晶以養成具有結晶方位< 1 1 〇 >之矽單結 在由前述養成之矽單結晶錠切片形成SOI層 ,只於<100>方向賦予偏角,且,偏角角ί 上2度以下之範圍。在此情形,可以將預先 設爲具有所期望之偏角者,將所養成之CZ 養成軸方向成爲垂直予以切片。藉由如此, 單結晶淀之切片產品率。 接著,由此接合晶圓的表面直接或在其 化膜等絕緣膜後,透過該絕緣膜,以所期望 SOI表面的粗 (氬氣)中進 之粗糙度會有 此熱處理之粗 發明。 使用,在將面 錠切片時,只 5分以上2 理,可以獲得 陷去除的目的 _爲適當,約1 以製作。開始 与位< 1 1 0 >之 晶錠。接著, 之接合晶圓時 I設爲5分以 所使用之種晶 矽單結晶錠與 可以提升由矽 表面形成矽氧 之加速能量及 -14- (11) (11)1327337 劑量注入氫離子或稀有氣體離子之至少其中一種。藉由如 此所被注入之離子,在接合晶圓表面附近形成微小氣泡層 。將此接合晶圓在離子注入面側藉由矽氧化膜等與基底晶 圓密接。之後,以500°C程度或其以上之比較低的溫度施 以熱處理(剝離熱處理),則由於微小氣泡的壓力和結晶 的再排列之作用,在微小氣泡層剝離。接著,在氧化性環 境下,施以1〇〇〇〜1200 °C之程度之熱處理,提高晶圓彼 此的接合力。另外,作爲基底晶圓在使用矽單結晶晶圓之 情形,如使用與U 1 〇}不同面方位之晶圓(例如,{ 1 00 } 等),則可以抑制由於高溫熱處理所容易產生之彎曲,較 爲合適。 另外,接合晶圓之薄膜化並不限定於前述氫離子注入 剝離法,也可以使用硏磨、拋光、蝕刻等習知所使用的方 法。 接著,對所獲得之SOI晶圓進行接觸拋光,進而,在 Ar環境下進行1 000°C〜1 3 50°C程度之高溫熱處理,可以 製造晶圓內之膜厚均勻性高,微粗糙度也良好,結晶缺陷 也得以降低之SOI晶圓。在此情形,本發明中,SOI層之 面方位矽由{ 110}往<1〇〇>方向偏角5分以上2度以下 故,藉由非氧化性環境下的熱處理,微粗糙度不會惡化, 甚而提升。另外,在前述高溫熱處理前所進行之接觸拋光 ,可令硏磨量比平常之情形少,也可省略接觸拋光只進行 高溫熱處理。 如此所獲得之s 0 I晶圓係如前述般,極爲薄,膜厚均 -15- (12) 1327337 勻性高,微粗糙度良好,同時,SOI層的面方位由{110 }少許偏角故,極爲適合載子移動度非常高,高速裝置的 形成。 以下,雖舉本發明之實施例及比較力,具體說明本發 明’但是,本發明並不限定於這些。 (實施例及比較例) 藉由柴可拉斯基法拉製結晶方位爲< 11〇>之矽單結 晶錠,藉由切片此錠,製作直徑200mm,面方位由(1 10 )只往[00 1]方向偏角1度之含偏角接合晶圓以作爲本發 明之實施例。另外,作爲比較例,製作面方位與本發明不 同而切片之9種的接合晶圓。 使用這些接合晶圓,注入氫離子,形成離子注入層, 在離子注入層予以剝離,藉由此種離子注入剝離法進行薄 膜化,製作膜厚均勻性高的SOI晶圓後,對於這些SOI 晶圓,爲了降低結晶缺陷,在氬100%環境下,進行1200 °C、1小時之熱處理。熱處理後,以AFM(原子力顯微鏡 :Atomic Force Microscope)進行SOI層表面之微粗縫度 測量。藉由此AFM之微粗糙度測量係對於SOI晶圓中心 部的lXlym之範圍進行。 另外,SOI晶圓製作條件係如下述: 基底晶圓:(1 00 )係單結晶晶圓 塡埋氧化膜:在接合晶圓表面形成200nm 離子注入條件:H +離子、50keV、6X1 016atoms/cm2 -16- (13) (13)1327337 剝離熱處理:Ar環境下,500°C、30分鐘 接合熱處理:氧化性環境、Π 〇〇°C、2小時 接觸拋光:約l〇〇nm拋光
如前述般,將所測量之表面粗糙度的p_v丨peak tQ
Valley:峰至谷)値及 RMS(Root Mean Square:均方根)値 彙總於表1。 另外’比較例1及2係偏角只在[11〇]方向爲1度或3 度’比較例3及4係偏角只在[112]方向爲1度或3度, 比較例5及6係偏角方向只在[111]方向爲1度或3度之 s〇I晶圓。這些晶圓係與本發明爲偏角方向不同之晶圓。 另一方面,比較例7及8係偏角方向與本發明之實施例相 同爲[001]方向,但是,偏角角度設爲3度或4度之晶圓 。另外,比較例9係面方位成爲正(1 1 〇)所製作之試料。 但是,如前述般,也有通常具有少許角度偏差之情形,比 較例9之情形’係其角度偏差在±2分以內。 -17- (14) 1327337
試料種類 偏角設定 粗糙度測量結果 方向 角度 P-V 値[nm] RMS値『nml 比較例1 只是[1 10] 1° 3.7 0.5 1 比較例2 只是[1 1 0 ] 3° 3.0 0.44 比較例3 只是[1 12] r 3.1 0.53 比較例4 只是[1 12] 3° 4.8 0.98 比較例5 只是[1 1 1] 1° 3.1 0.57 比較例6 只是[1 1 1] 3° 4.0 0.74 實施例 只是[〇〇1] Γ 0,99 0.1 1 比較例7 只是[0 0 1 ] 3° 5.7 0.93 比較例8 只是[0 0 1 ] 4。 8.0 0.97 比較例9 正好 ± 2 ’以內 2.3 0.37 由表1可以明白,依據本實施例之偏角只在[Ο Ο l ]方 向爲1度之SOI晶圓的粗糙度,其P-V値爲〇.99nm, RMS値爲0.1 1 nm,與比較例相比,可以獲得良好的値。 在以下,爲了更詳細比較實施Μ和比較例,將表1所 示之資料予以曲線化而做說明。 第1圖、第2圖係顯示P-V値或者RMS値與只往 [001]方向之偏角角度的關係曲線圖。例如,一比較RMS 値,則在偏角角度爲1度時,RMS値爲0.1 lnm,與比較 例9之正(110)的RMS値0.3 7nm比較,爲1/3以下,對 -18- (15) (15)1327337 於比較例7之偏角角度爲3度之RMS値0.93 nm,爲接近 1 / 9之値。由這些圖,可以確認,p-v値以及RMS値皆 是在高溫熱處理後,SOI表面的粗糙度不比正(110)惡 化,而顯示同等以上之良好値的,是偏角角度在2度以下 之情形’特別是在30分以上1度30分以下,可以成爲最 小之値。 另外,第3圖、第4圖係就偏角角度爲丨度和3度之 情形所顯示之P-V値或者RMS値與偏角方向的關係曲線 圖。例如,如比較偏角角度爲1度之情形的RMS値,則 偏角只在[001]方向之情形,RMS値爲0.1 lnm,與如比較 例1、3、5般’偏角方向分別只在[1 1 0 ]、只在[1 1 2 ]、只 在[111]之情形的 RMS 値 0.51nm、0.53nm' 0.57nm 比較 ’爲1/5程度。由這些圖,可以確認在高溫熱處理後, SOI表面的粗糙度顯示與正(1 1〇)之情形同等以上之良好値 的’是只在[0 01]方向形成偏角之情形。 因此’由第1圖〜第4圖之結果,可以確認在高溫熱 處理後’ SOI表面的粗糙度不比正(no)惡化,顯示良 好之値的’則依據本發明,是只在[〇〇1]方向形成偏角, 而且,其角度設爲約2度以下之情形。 另外’本發明並不限定於前述實施形態。前述實施形 態不過是舉例顯示而已,具有與本發明之申請專利範圍所 記載的技術思想實質上相同構造,達成同樣的作用和效果 的,不管爲何種構造,皆包含在本發明之技術範圍內。 例如’在實施例中,作爲基底晶圓雖使用面方位具有 -19- (16) 1327337 (100)之係單結晶晶圓,但是,面方位並不限定爲(100 ) 者。另外,基底晶圓之材質並不限定爲矽,也可以使用石 英、碳化氮、氧化鋁、鑽石等之絕緣體。 另外’在形成氧化膜之情形,也可以形成在基底晶圓 ,也可以形成在接合晶圓和基底晶圓之兩方。 另外’各晶圓的直徑並不限定爲200mm,也可以在 其以下’只是200mm以上之大口徑,可令裝置的生產性 更爲提升。 另外,矽單結晶錠的拉製方法雖藉由CZ法進行,但 是’也可以是施加磁場CZ法。 【圖式簡單說明】 第1圖係表示本發明之實施例及比較例之偏角角度和 高溫熱處理後的表面粗糙度之P-V値的關係曲線圖。 第2圖係表示本發明之實施例及比較例之偏角角度和 高溫熱處理後之表面粗糙度的RM S値之關係曲線圖。 第3圖係係表示本發明之實施例及比較例之偏角的方 向和高溫熱處理後之表面粗糙度的P-V値之關係曲線圖。 第4圖係表示本發明之實施例及比較例之偏角的方向 和高溫熱處理後之表面粗糙度的RMS値之關係曲線圖。 -20-

Claims (1)

  1. (1) (1)1327337 拾、申請專利範圍 1. 一種SOI晶圓,係至少具備SOI層之SOI晶圓,其 特徵爲: 該SOI層的面方位是由{110}只往<100>方向偏角( Off angle ),而且,偏角角度在5分以上2度以下。 2. 如申請專利範圍第1項所記載之SOI晶圓,其中, 前述偏角角度在30分以上1度30分以下。 3. —種SOI晶圓之製造方法,是針對至少貼合基底晶 圓和由矽單結晶所成之接合晶圓,將該接合晶圓予以薄膜 化,以形成SOI層之SOI晶圓之製造方法,其特徵爲: 前述接合晶圓是使用面方位由{110}只往<100>方向偏 角,而且,偏角角度在5分以上2度以下者。 4. 如申請專利範圍第3項所記載之SOI晶圓之製造方 法,其中,進而在非氧化性環境下,以1 000°C以上1350 °C以下之溫度,對前述所獲得之SOI晶圓施以熱處理。 5. 如申請專利範圍第3項所記載之SOI晶圓之製造方 法,其中,前述接合晶圓是由表面注入氫離子或稀有氣體 離子之至少其中一種,在表面附近形成有離子注入層者’ 在貼合該接合晶圓和前述基底晶圓後,藉由在前述離子注 入層予以剝離,以進行前述接合晶圓之薄膜化。 6. 如申請專利範圍第4項所記載之SOI晶圓之製造方 法,其中,前述接合晶圓是由表面注入氫離子或稀有氣體 離子之至少其中一種,在表面附近形成有離子注入層者’ 在貼合該接合晶圓和前述基底晶圓後,藉由在前述離子注 -21 - 1327337 * (2) 入層予以剝離,以進行前述接合晶圓之薄膜化。 7. 如申請專利範圍第3項至第6項中任一項所記載之 SOI晶圓之製造方法,其中,藉由絕緣膜貼合前述接合晶 圓和目U述基底晶圓。 8. 如申請專利範圍第3項至第6項中任一項所記載之 SOI晶圓之製造方法,其中,使用前述偏角角度在30分 以上1度3 0分以下之晶圓。 9. 如申請專利範圍第7項所記載之SOI晶圓之製造方 法,其中,使用前述偏角角度在30分以上1度30分以下 之晶圓。 -22-
TW093113479A 2003-05-15 2004-05-13 Silicon on insulator (SOI) wafer and its manufacturing method TW200503056A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003137939A JP4239676B2 (ja) 2003-05-15 2003-05-15 Soiウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
TW200503056A TW200503056A (en) 2005-01-16
TWI327337B true TWI327337B (zh) 2010-07-11

Family

ID=33447277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093113479A TW200503056A (en) 2003-05-15 2004-05-13 Silicon on insulator (SOI) wafer and its manufacturing method

Country Status (7)

Country Link
US (1) US7357839B2 (zh)
EP (1) EP1624488B1 (zh)
JP (1) JP4239676B2 (zh)
KR (1) KR101014601B1 (zh)
CN (1) CN100361307C (zh)
TW (1) TW200503056A (zh)
WO (1) WO2004102668A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700488B2 (en) * 2007-01-16 2010-04-20 International Business Machines Corporation Recycling of ion implantation monitor wafers
CN102623304B (zh) * 2011-01-30 2015-03-25 陈柏颖 适用于纳米工艺的晶圆及其制造方法
RU2654920C2 (ru) 2012-12-20 2018-05-23 Конинклейке Филипс Н.В. Резонансная ловушка с осевым каналом
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
KR20200015086A (ko) 2018-08-02 2020-02-12 삼성전자주식회사 기판과 이를 포함하는 집적회로 소자 및 그 제조 방법
JP7318580B2 (ja) * 2020-03-30 2023-08-01 信越半導体株式会社 Soiウェーハの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57112074A (en) 1980-12-29 1982-07-12 Fujitsu Ltd Semiconductor device
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JPH0775244B2 (ja) * 1990-11-16 1995-08-09 信越半導体株式会社 誘電体分離基板及びその製造方法
JP2653282B2 (ja) 1991-08-09 1997-09-17 日産自動車株式会社 車両用道路情報表示装置
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002289819A (ja) 2001-03-23 2002-10-04 Nippon Steel Corp Simox基板
JP2003115587A (ja) 2001-10-03 2003-04-18 Tadahiro Omi <110>方位のシリコン表面上に形成された半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2004102668A1 (ja) 2004-11-25
EP1624488A4 (en) 2009-10-28
KR20060015599A (ko) 2006-02-17
JP2004342858A (ja) 2004-12-02
EP1624488B1 (en) 2016-04-06
CN100361307C (zh) 2008-01-09
CN1791982A (zh) 2006-06-21
TW200503056A (en) 2005-01-16
EP1624488A1 (en) 2006-02-08
US20060246689A1 (en) 2006-11-02
JP4239676B2 (ja) 2009-03-18
US7357839B2 (en) 2008-04-15
KR101014601B1 (ko) 2011-02-16

Similar Documents

Publication Publication Date Title
US11208719B2 (en) SiC composite substrate and method for manufacturing same
US7052974B2 (en) Bonded wafer and method of producing bonded wafer
TW487974B (en) Manufacturing method for bonding wafer
JP2000294470A (ja) Soiウエーハおよびsoiウエーハの製造方法
JP2004063730A (ja) Soiウェーハの製造方法
WO2013088636A1 (ja) Soiウェーハの製造方法
JPH11204452A (ja) 半導体基板の処理方法および半導体基板
TW200913128A (en) Method for manufacturing SOI wafer
JP2000331899A (ja) Soiウェーハの製造方法およびsoiウェーハ
TW201724178A (zh) SiC複合基板之製造方法
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
TWI327337B (zh)
JP2003224247A (ja) Soiウエーハ及びsoiウエーハの製造方法
TW202121505A (zh) 用於製作複合結構之方法,該複合結構包含一單晶SiC薄層在多晶SiC製載體底材上
JP7318580B2 (ja) Soiウェーハの製造方法
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
JP2000196047A (ja) Soi基板及びその製造方法
JP6525046B1 (ja) 半導体ウェーハの製造方法
JP3864886B2 (ja) Soiウエーハ
JP2022167477A (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2004288790A (ja) Soi基板の製造方法及びsoi基板
JPH05234985A (ja) 半導体基板の製造方法
JPH0364041A (ja) 半導体基板の製造方法