TWI439585B - Mixed with silicon wafers - Google Patents
Mixed with silicon wafers Download PDFInfo
- Publication number
- TWI439585B TWI439585B TW099138098A TW99138098A TWI439585B TW I439585 B TWI439585 B TW I439585B TW 099138098 A TW099138098 A TW 099138098A TW 99138098 A TW99138098 A TW 99138098A TW I439585 B TWI439585 B TW I439585B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- germanium
- single crystal
- polycrystalline
- mixed
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/06—Joining of crystals
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
- C30B11/02—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method without using solvents
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
- C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/21—Circular sheet or circular blank
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Silicon Compounds (AREA)
Description
本發明係關於一種具備多晶矽晶圓與單晶晶圓二者之功能之混成矽晶圓。
於矽半導體製造步驟中,主要使用藉由單晶提拉而製造之晶圓。該單晶矽晶圓隨時代發展逐漸增大,預計於不久之將來將達到ψ400 mm以上。並且,為了確立半導體製造製程所需之裝置及周邊技術,業界需要一種用於試驗的所謂之機械晶圓(mechanical wafer)。
一般而言此種機械晶圓係進行精度非常高之試驗所需要者,故必需具有與單晶矽之機械物性類似之特性。因此,先前之實際情況為,儘管是用於試驗,亦係直接使用實際使用之單晶矽晶圓。然而,因ψ400 mm以上之單晶矽晶圓非常昂貴,故業界需要一種特性類似於單晶矽的低價之晶圓。
另一方面,亦有人提出使用由矩形或圓盤狀之矽板所構成之濺鍍靶材作為上述半導體製造裝置之構成零件。濺鍍法用作薄膜之形成手段,其中有雙極直流濺鍍法、高頻濺鍍法、磁控濺鍍法(Magnetron sputtering)等幾種濺鍍法,各濺鍍法分別利用固有之濺鍍性質而形成各種電子零件之薄膜。
該濺鍍法係使作為陽極之基板與作為陰極之靶材相對向,於惰性氣體環境下在該等基板與靶材之間施加高電壓而產生電場,其使用之原理如下:此時電離出之電子與惰性氣體碰撞而形成電漿,該電漿中之陽離子碰撞靶材表面而敲擊出靶材構成原子,該飛出之原子附著於對向之基板表面而形成膜。
對於此種濺鍍靶材,業界提出多晶矽燒結體,但是為提高該燒結體靶材之成膜效率,必須使用厚度較厚且較大型之矩形或圓盤狀之靶材。又,亦提出將該多晶矽燒結體用作單晶矽晶圓之保持用板。然而,多晶矽之燒結性較差,存在所得之製品之密度較低且機械強度較低的較大之問題。
因此,改善上述矽燒結體靶材之特性之嘗試,提出有如下所述之矽燒結體,該矽燒結體係將於減壓下、於1200℃以上且未達矽之熔點之溫度範圍內進行加熱去氧後之矽粉末壓縮成形並燒成而形成,且燒結體之結晶粒徑設定為100μm以下(例如,參照專利文獻1)。
然而,以此種方式製造之靶材於厚度較薄之情形時,例如為5 mm以下之情形時,相對密度提高且強度亦提高,但於超過該值之厚度之情形時,其密度依然較低(不足99%),且機械強度隨之劣化,故有無法製造大型之矩形或圓盤狀靶材之問題。
由於上述問題,本申請人之前提出有平均結晶粒徑為50μm以下,相對密度為99%以上之矽燒結體及其製造方法(參照專利文獻2)。
雖然該矽燒結體具有密度較高、機械強度較高等較多優點,但業界需要進一步改善該等特性,並提出了改良該方面之專利申請案。
因使用該等矽燒結體之晶圓之機械特性與單晶矽相近,故可將其使用於半導體製造裝置之搬送系統,或用於機器人科學開發用之虛設晶圓(dummy wafer)。又,亦正在研究將其作為SOI晶圓之基礎基板之應用。
然而,該等全部為由矽燒結體所構成之多晶矽,雖具有許多與單晶之物性類似之處,但其具備一種根本性之缺點,即因並不具有單晶本身之功能,故無法用於成膜試驗等製程試驗用途。
又,亦有人提出製造高品質之多晶矽代替單晶矽之提案(參照專利文獻3)。然而,多晶矽具有無論進行何種加工皆無法達到單晶矽之特性之缺點。
又,於本申請人之前發明之專利申請案中,因將燒結矽用於多晶部,故存在晶體方位隨機,研磨時會產生階差之問題以及含有大量氣體成分之雜質之問題(參照專利文獻5)。
專利文獻1:日本專利第3342898號公報
專利文獻2:日本專利第3819863號公報
專利文獻3:日本特開2005-132671號公報
專利文獻4:日本特願2008-179988號公報
如上所述,LSI製程所使用之單晶晶圓之形狀隨著時代發展而口徑增大,逐漸發展成直徑400 mm以上之單晶晶圓。但是,直徑400 mm以上之單晶晶圓非常昂貴,虛設晶圓亦隨之變得昂貴,導致LSI製程之成本增加。又,於使用直徑400 mm以上之大口徑單晶矽晶圓之情形時,與之前之300 mm晶圓相比較,有於單晶劈開面之破裂頻度增多,良率下降之虞。
因此,本發明之目的在於使用通用之300 mm單晶,低價地提供一種可應用作為400 mm以上之虛設晶圓的混成晶圓,同時藉由提高虛設晶圓之強度而提高良率。即,本發明係提供一種具備多晶矽晶圓與單晶矽晶圓二者之功能之混成矽晶圓。
混成晶圓之多晶矽部分亦可使用燒結矽,但與熔解Si錠相比,該燒結矽中C、O等的氣體成分較多,硬度較高之SiC或SiO2
會析出至晶界,故而與單晶矽部相比,鏡面研磨步驟中之研磨速度較慢,存在單晶矽部與多晶矽部間厚度產生階差之問題。本案發明之課題在於提供一種可解決此種問題之混成矽晶圓。
為解決上述問題,本發明人發現獲得機械強度提高之多晶矽,且將單晶矽嵌入該多晶矽中,可得到具備多晶矽晶圓與單晶矽晶圓二者之功能之混成矽晶圓。
本發明基於上述知識而提供:
1)一種混成矽晶圓,其為矽晶圓,其特徵在於:具有於藉由單向凝固熔解法而製作之多晶矽中嵌入有單晶矽之結構。
2)如1)之混成矽晶圓,其中藉由單向凝固熔解法而製作之多晶矽與單晶矽之接合界面擴散接合。
3)如1)或2)之混成矽晶圓,其中相對於晶圓表面之總面積,單晶矽之面積比率為30%以上。
4)如1)至3)中任一項之混成矽晶圓,其中藉由單向凝固熔解法而製作之多晶矽部之面方位由(331)、(422)、(511)構成。
5)如1)至4)中任一項之混成矽晶圓,其具有將藉由單向凝固熔解法而製作之多晶矽部的晶粒形狀較長之面作為晶圓面,且以使其長度方向相對於單晶矽之劈開面形成120°~150°之角度的方式嵌入有單晶矽之結構。
6)如1)至5)中任一項之混成矽晶圓,其中多晶矽部不計氣體成分後之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中之Cu、Fe、Ni、Al分別為0.1 wtppm以下。
7)如1)至6)中任一項之混成矽晶圓,其中多晶矽部之氣體成分C及O分別為100 wtppm以下。
8)如1)至7)中任一項之混成矽晶圓,為圓盤形,且整體之直徑為400 mm以上。
根據以上所述,因可提供一種具備多晶矽晶圓與單晶晶圓二者之功能之混成矽晶圓,故具有同時擁有單晶晶圓之特性及功能、與多晶矽晶圓所具備之特性及功能之顯著效果。
對於成為混成矽晶圓之支持母體之多晶矽晶圓,需要使其大型化及提高強度。
本案發明之混成矽晶圓中所具備之多晶矽晶圓具備與用作機械晶圓之單晶矽的機械物性類似之特性。即,其強度較高,且可容易地加工成複雜之形狀而不會產生破裂或碎屑,故可進行用於嵌入單晶矽之機械加工。由於該特徵,使得可使用相對低價之直徑較小之單晶矽,於所需之部分嵌入適當尺寸之單晶矽。
又,由於多晶矽可製造成大型錠,因此可藉由於大型錠中嵌入單晶錠,使界面接合,然後將該接合體切片,而製造混成矽晶圓。如此,具備多晶矽晶圓與單晶晶圓二者之功能之混成矽晶圓與相同尺寸的單獨之單晶晶圓相比,可使良率大幅度提高,降低製造成本。即,可藉由使用太陽電池用多晶矽錠及300 mm之單晶矽,製作低價之400 mm以上之虛設晶圓用矽晶圓。
又,藉由使用純度為6 N以上之多晶矽錠而製作之虛設晶圓用矽晶圓具有即便導入至製程裝置中亦不會污染裝置及其他構件之特徵。進而,藉由於多晶矽中使用以單向凝固法製作之矽錠,且設置成凝固方向(晶粒之長度方向)相對於所嵌入之單晶之劈開面形成120°~150°,具有可提高晶圓強度,可防止由於晶圓之劈開破裂所致之良率下降之顯著效果。
本發明之混成矽晶圓係具有於多晶矽晶圓中嵌入有單晶晶圓之結構者。即,具有於一片混成矽晶圓中同時存在多晶矽晶圓與單晶晶圓之結構。換而言之,該混成矽晶圓呈現出於多晶矽晶圓中保持有單晶晶圓之結構。多晶矽晶圓及單晶晶圓之各面於表面露出,於製作階段同時受到機械加工及研磨,故而具有同等之研磨面。該多晶矽晶圓與單晶晶圓之各面的表面粗糙度Ra之差通常較理想為0.02μm以下。
混成矽晶圓之特徵尤其在於:具有於藉由單向凝固熔解法而製作之多晶矽中嵌入有單晶矽之結構。單晶矽晶圓之最大弱點為破壞強度(抗折力)較低,但本案發明可克服該弱點。
較理想為使藉由單向凝固熔解法而製作之多晶矽與單晶矽之接合界面擴散接合。藉此,可確實地將兩者接合。又,相對於晶圓表面之總面積,單晶矽之面積比率較理想為30%以上。其目的在於增加單晶矽之有效使用面積。
本案發明之混成矽晶圓中,較理想為使藉由單向凝固熔解法而製作之多晶矽部之面方位為(331)、(422)、(511)。其目的在於有效地利用多晶矽之強度。
又,更佳之結構為:將藉由單向凝固熔解法而製作之多晶矽部的晶粒形狀較長之面作為晶圓面,且以使其長度方向相對於單晶矽之劈開面形成120°~150°之角度的方式嵌入單晶矽。如下述之實施例所示,其目的在於增加混成矽晶圓之破壞強度。
混成矽晶圓較理想為:多晶矽部不計氣體成分之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中Cu、Fe、Ni、Al分別為0.1 wtppm以下。又,較理想為多晶矽部之氣體成分C及O分別為100 wtppm以下。使用此種方式製作之虛設晶圓用矽晶圓具有即便導入至製程裝置中亦不會污染裝置及其他構件之特徵。藉此,可進一步提高整體直徑為400 mm以上之圓盤形晶圓之利用價值。
成為單晶矽晶圓之支持母體的多晶矽晶圓可製作大型尺寸之晶圓。另一方面,單晶矽方面,若為超過ψ400 mm之大型尺寸則變得非常昂貴。但是對於多晶矽晶圓而言,製作ψ400 mm以上之矽晶圓較為容易。
因此,若為例如於ψ400 mm以上之圓盤形多晶矽晶圓之一部分,嵌入有圓盤形單晶矽晶圓之形態的混成晶圓,則製作較容易,且可低價地製造。
應能容易地理解該等晶圓之形狀並不僅限於圓盤形,亦可製作成矩形等。又,所嵌入之單晶矽之形狀亦不僅限於圓盤形,亦可製作成矩形、橢圓形、軌道狀等。
關於單晶矽之大小並無特別限制,但較理想為單晶晶圓之最長直徑為晶圓整體之直徑之50%以上。藉此,可於利用單晶晶圓之特性之試驗中有效地使用混成矽晶圓。尤其是於使單晶之嵌入位置偏心,於試驗半徑方向之分佈時為有效。
又,單晶矽部分不僅可嵌入圓盤形,亦可同時嵌入矩形、橢圓形、軌道狀等,故此時可使單晶矽部分之表面積達到晶圓整體之表面積的30%以上。
但是,該單晶矽部分並不僅限於該等形狀。尺寸的界限為可將單晶晶圓保持於多晶矽晶圓中之尺寸,此亦並不具有特定之界限。又,當然亦可嵌入較上述尺寸更小之單晶晶圓。另外,為提高多晶矽晶圓與單晶晶圓之接合強度,接合界面較理想為相互擴散接合。亦可根據用途插入接著層。
製造本發明之混成矽晶圓時,如上所述,將預先藉由單向凝固熔解法而製作之多晶矽的一部分挖除,於該挖除之部分中插入單晶錠,使該等相互加熱擴散接合,製作多晶矽與單晶矽錠之複合體。
然後,將該複合體切片,藉此可製作具有於多晶矽中嵌入有單晶矽晶圓之結構的混成矽晶圓。
該製作方法係以一次製造多片混成矽晶圓為目的,當然亦可每次製造一片混成矽晶圓。
此時,為提高混成矽晶圓之強度,將藉由單向凝固熔解法而製作之多晶矽部之面方位調整為(331)、(422)、(511)係較為有效之方法。又,較理想為將該藉由單向凝固熔解法而製作之多晶矽部的晶粒形狀較長之面作為晶圓面,且以使其長度方向相對於單晶矽之劈開面形成120°~150°之角度的方式而嵌入單晶矽。藉此,可確實地提高混成矽晶圓之強度。
又,於製造本發明之混成矽晶圓之情形時,為使其具有與單晶矽晶圓相同之特性,較理想為使多晶矽部不計氣體成分之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中之Cu、Fe、Ni、Al分別為0.1 wtppm以下。並且,較佳為使多晶矽部之氣體成分C及O分別為100 wtppm以下。藉此,可提高混成矽晶圓整體之特性。
將上述複合體切片而進行製作時,可如上述般相對於多晶矽部調整切片後之單晶晶圓之面方位,而將單晶矽錠嵌入至多晶矽中。藉此,僅需將混成矽晶圓之單晶晶圓部切片,即可形成面方位經相互調整之單晶矽晶圓。對以此種方式所得之切片後之單晶晶圓與多晶矽晶圓同時進行加工及研磨,可製作混成矽晶圓。
此種混成矽晶圓可有效地利用單晶晶圓之功能。該混成矽晶圓不僅可用作為機械晶圓(或虛設晶圓),亦可用作為進行於單晶上成膜之試驗等裝置試驗用之試驗晶圓。又,該混成矽晶圓具有多晶矽晶圓之功能,即機械強度較高,富有加工性,故亦可作為濺鍍靶材或半導體製造裝置之支座(holder)等各種零件而使用。於製作多晶零件時,其具有可容易地加工成複雜的形狀,而矽晶圓不會產生破裂或碎屑,可大幅度地提高良率,減少製造成本之顯著特徵。
由上述可知,本案發明之「混成矽晶圓」可用於多種目的,且先前並不存在具備該特性之矽晶圓。
[實施例]
以下,基於實施例說明本發明。再者,以下之實施例係用於使發明容易理解,本發明並不僅限於該等實施例。即,基於本發明之技術思想之其他例子或變形當然亦包含於本發明內。
(實施例1)
藉由單向凝固熔解法,製作純度為6 N,Cu、Fe、Ni、Al之雜質濃度分別為0.1 ppm以下,氧及碳含量為100 ppm以下之柱狀晶多晶矽錠。此時,藉由單向凝固熔解法而製作之柱狀晶之多晶矽的面方位係由(331)、(422)、(511)所構成。
又,於本實施例中,為盡力提高多晶矽部之純度,係使用如上所述般不計氣體成分後之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中Cu、Fe、Ni、Al分別為0.1 wtppm以下,氣體成分C及O分別為100 wtppm以下之原料。
然後,如圖1所示,使用該多晶矽(ψ450 mm)錠,將該多晶燒結矽之一部分挖除,將預先製作之(ψ300 mm)之單晶錠插入該挖除之部分中。此時,以使多晶矽之晶粒之長度方向與單晶矽之劈開面的角度為90°~180°之方式以15°為單位進行設置。各錠中,柱狀晶多晶矽錠之側面之面方位如上述般為(331)、(422)、(511)。另一方面,將單晶矽錠切片而獲得之表面通常具有(100)方位。
多晶矽錠與單晶錠間之間隙設為0.1 mm以下。其後,藉由HIP,於1200℃下加熱2小時,使其等相互加熱擴散接合,從而製作多晶矽與單晶矽錠之複合體。
然後,將該複合體以厚度1.01 mm切片,製作具有於直徑450 mm之多晶矽晶圓中,嵌入有直徑300 mm之單晶晶圓之結構的混成晶圓。其後,對切割面進行粗研磨、精細研磨,獲得厚度為0.925 mm,平均表面粗糙度Ra為0.02 μm之鏡面混成矽晶圓。
其結果,可獲得接合界面上未產生孔洞,且未產生剝離或龜裂,具有於多晶矽晶圓中嵌入有單晶晶圓之結構之混成矽晶圓。
然後,對在沿單晶晶圓之劈開面之方向上負載彎曲荷重時晶圓破裂之荷重進行比較。此時之試驗係如圖2所示,將樣品尺寸全部設為直徑450 mm,厚度925 μm,將長度充分長於晶圓之通過晶圓中心之棒,及將基於該線對稱且相距150 mm之2根棒作為支點,測定3點彎曲時之斷裂荷重,藉此進行比較。
該試驗結果示於表1。又,將多晶矽之晶粒之長度方向與單晶矽之劈開方向的角度關係示於圖3。於該圖3中,示有角度90°、135°、180°之情形。
由上述表1可知,尤其是當多晶矽之晶粒之長度方向與單晶矽之劈開面的角度在120°~150°之範圍內時,破壞荷重増大。然而,於90°~120°、150°~180°之範圍內,亦具有14.5~17.5 Kgf之水準之破壞荷重。
於並不嚴格要求具有於多晶矽晶圓中嵌入有單晶晶圓之結構之混成矽晶圓的強度之情形時,無需特別在意上述破壞荷重,但於特別要求提高破壞荷重之情形時,可認為較理想為:將多晶矽部的晶粒形狀較長之面作為晶圓面,且以使其長度方向相對於單晶矽之劈開面形成120°~150°之角度的方式而嵌入單晶晶圓。
因此,於使用藉由單向凝固熔解法而製作之多晶矽晶圓之情形時,可藉由調整結晶方位及/或晶粒形狀,來調整多晶矽晶圓之強度,充分提高破壞荷重,故而例如於加工為混成矽晶圓之情形時,即便使晶圓之直徑為較大之400 mm、450 mm、680 mm,亦不會產生破裂或碎屑。單晶矽晶圓係具有(100)方位。
又,將單晶矽晶圓與本實施例所製作之混成矽晶圓重合,於氬氣流中進行800℃之熱處理,使用TXRF(全反射X射線螢光分析),針對單晶矽之接觸面測定來自混成矽晶圓之雜質轉印。其結果,該單晶矽之接觸面維持熱處理前之清潔度。
再者,因多晶矽中不宜混入雜質,故而使用純度為6 N之矽,但即便純度為5 N之水準,只要雜質金屬成分Cu、Fe、Ni、Al分別為0.1 ppm以下即可使用,並無較大問題。又,若純度為5 N以上,則機械特性亦不會受到影響。
(實施例2)
製作多晶矽部之雜質Cu、Fe分別為0.5 wtppm、0.3 wtppm,Ni、Al分別為0.1 wtppm以下,不計氣體成分之純度為6 N以上的混成矽晶圓。
此時,為調查雜質Cu、Fe之影響而實施熱轉印試驗,結果於接觸之單晶晶圓上觀察到有Cu、Fe轉印。因此,該混成矽晶圓無法用作包含高溫下之熱處理步驟中所使用之虛設晶圓。然而,雜質Cu、Fe之影響並非十分大,可充分地用作不含高溫熱處理之步驟的虛設晶圓。
(實施例3)
製作多晶矽部之雜質Cu、Fe、Ni、Al分別為0.8 wtppm、1.2 wtppm、0.3 wtppm、0.6 wtppm,不計氣體成分之純度為5 N以上之混成矽晶圓。
此時,為調查雜質Cu、Fe、Ni、Al之影響而實施熱轉印試驗,結果於接觸之單晶晶圓上觀察到有Cu、Fe、Ni、Al轉印。但是並未觀察到其他雜質之轉印。
根據以上之結果可知,該混成矽晶圓無法用作包含高溫熱處理之步驟中所使用之虛設晶圓,但雜質Cu、Fe、Ni、Al之影響並非十分大,可充分地用作不含高溫熱處理之步驟的虛設晶圓。
根據上述之實施例2與實施例3可確認,包含高溫熱處理之步驟中所使用之虛設晶圓,較理想為多晶矽部不計氣體成分之純度為6 N以上,且金屬雜質之總量為1 wtppm以下,金屬雜質中之Cu、Fe、Ni、Al分別為0.1 wtppm以下,但於雜質Cu、Fe、Ni、Al之影響並非十分大之情形,亦即,即便多晶矽部為5 N之水準之混成矽晶圓,亦可充分地用作不含高溫下之熱處理步驟的虛設晶圓。
[產業上之可利用性]
根據上述,可提供一種具備藉由單向凝固熔解法而製作之多晶矽晶圓與單晶晶圓二者之功能的混成矽晶圓,因而具有同時擁有作為單晶晶圓之特性及功能、與藉由單向凝固熔解法而製作之多晶矽晶圓所具有之特性及功能的顯著效果。
對於為混成矽晶圓之支持母體之多晶矽晶圓要求大型化及強度提昇。本案發明之混成矽晶圓中具備的藉由單向凝固熔解法而製作之多晶矽晶圓,具備與作為機械晶圓而使用之單晶矽之機械物性相比提高之特性。
即,該多晶矽晶圓之強度較高,可容易地加工為複雜之形狀而不會產生破裂或碎屑。如此,具備多晶矽晶圓與單晶晶圓二者之功能的混成矽晶圓與單獨之單晶晶圓相比,具有大幅度提高良率,降低製造成本之較大特徵,故亦可用作成膜裝置等之試驗晶圓、或者半導體製造裝置之各種零件。
圖1係使用多晶矽錠,將該多晶燒結矽之一部分挖除,於該挖除之部分插入預先製作之單晶錠之步驟的說明圖。
圖2係表示用於測定在沿單晶晶圓之劈開面之方向上負載彎曲荷重時,多晶矽部之晶粒形狀之長度方向與晶圓破裂之荷重的關係之試驗例的圖。
圖3係表示多晶矽之晶粒之長度方向與單晶矽之劈開方向之角度關係的圖。
Claims (7)
- 一種混成矽晶圓,其為矽晶圓,其特徵在於:具有於藉由單向凝固熔解法而製作之多晶矽中嵌入有單晶矽之結構;且具有下述結構:以藉由單向凝固熔解法而製作之多晶矽部的晶粒形狀較長之面為晶圓面,以其長度方向相對於單晶矽之劈開面形成120°~150°之角度的方式嵌入有單晶矽之結構。
- 如申請專利範圍第1項之混成矽晶圓,其中,藉由單向凝固熔解法而製作之多晶矽與單晶矽之接合界面係擴散接合。
- 如申請專利範圍第1項或第2項之混成矽晶圓,其中,相對於晶圓表面之總面積,單晶矽之面積比率為30%以上。
- 如申請專利範圍第1項或第2項之混成矽晶圓,其中,藉由單向凝固熔解法而製作之多晶矽部之面方位係由(331)、(422)、(511)構成。
- 如申請專利範圍第1項或第2項之混成矽晶圓,其中,多晶矽部不計氣體成分之純度為6N以上,且金屬雜質總量為1wtppm以下,金屬雜質中之Cu、Fe、Ni、Al分別為0.1wtppm以下。
- 如申請專利範圍第1項或第2項之混成矽晶圓,其中,多晶矽部之氣體成分C及O分別為100wtppm以下。
- 如申請專利範圍第1項或第2項之混成矽晶圓,其為圓盤形,且整體之直徑為400mm以上。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009255016 | 2009-11-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201120259A TW201120259A (en) | 2011-06-16 |
TWI439585B true TWI439585B (zh) | 2014-06-01 |
Family
ID=43969912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099138098A TWI439585B (zh) | 2009-11-06 | 2010-11-05 | Mixed with silicon wafers |
Country Status (6)
Country | Link |
---|---|
US (1) | US8659022B2 (zh) |
EP (1) | EP2497849A4 (zh) |
JP (1) | JP5234863B2 (zh) |
KR (1) | KR101382657B1 (zh) |
TW (1) | TWI439585B (zh) |
WO (1) | WO2011055672A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5512426B2 (ja) * | 2010-07-08 | 2014-06-04 | Jx日鉱日石金属株式会社 | ハイブリッドシリコンウエハ及びその製造方法 |
JP5606189B2 (ja) * | 2010-07-08 | 2014-10-15 | Jx日鉱日石金属株式会社 | ハイブリッドシリコンウエハ及びその製造方法 |
WO2012124596A1 (ja) | 2011-03-15 | 2012-09-20 | Jx日鉱日石金属株式会社 | 多結晶シリコンウエハ |
JP5943944B2 (ja) * | 2012-02-01 | 2016-07-05 | Jx金属株式会社 | 多結晶シリコンスパッタリングターゲット |
JP5826915B2 (ja) | 2012-03-12 | 2015-12-02 | Jx日鉱日石金属株式会社 | 多結晶シリコンウエハ |
JP6502399B2 (ja) | 2017-02-06 | 2019-04-17 | Jx金属株式会社 | 単結晶シリコンスパッタリングターゲット |
JP6546953B2 (ja) | 2017-03-31 | 2019-07-17 | Jx金属株式会社 | スパッタリングターゲット−バッキングプレート接合体及びその製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2516823B2 (ja) * | 1990-02-28 | 1996-07-24 | 信越半導体株式会社 | 浮遊帯域融解法による単結晶シリコン製造用の棒状多結晶シリコン及びその製造方法 |
JP3342898B2 (ja) | 1991-11-26 | 2002-11-11 | 株式会社東芝 | 硅素焼結体およびこれを用いて形成したウェハ保持用ボード、スパッタリングターゲットおよびシリコンウェハ |
JP2978358B2 (ja) * | 1993-03-25 | 1999-11-15 | 東芝セラミックス株式会社 | エッチング用電極板 |
US6406981B1 (en) * | 2000-06-30 | 2002-06-18 | Intel Corporation | Method for the manufacture of semiconductor devices and circuits |
JP3819863B2 (ja) | 2003-03-25 | 2006-09-13 | 日鉱金属株式会社 | シリコン焼結体及びその製造方法 |
US20050066881A1 (en) * | 2003-09-25 | 2005-03-31 | Canon Kabushiki Kaisha | Continuous production method for crystalline silicon and production apparatus for the same |
JP2005132671A (ja) | 2003-10-30 | 2005-05-26 | Jfe Steel Kk | 高品質多結晶シリコンの製造方法 |
US20080122042A1 (en) * | 2006-11-27 | 2008-05-29 | Michael Goldstein | Applications of polycrystalline wafers |
JP4767186B2 (ja) | 2007-01-24 | 2011-09-07 | 博保 皆吉 | ロッド配置用スペーサ及び該ロッド配置用スペーサを用いたロッド配置工法 |
US20100016144A1 (en) | 2007-07-13 | 2010-01-21 | Nippon Mining & Metals Co., Ltd. | Sintered Silicon Wafer |
EP2168916A1 (en) | 2007-07-13 | 2010-03-31 | Nippon Mining & Metals Co., Ltd. | Sintered silicon wafer |
ATE540906T1 (de) | 2007-07-13 | 2012-01-15 | Jx Nippon Mining & Metals Corp | Gesinterter silicium-wafer |
JP4805284B2 (ja) * | 2008-01-15 | 2011-11-02 | 三菱マテリアル株式会社 | スパッタリング用ターゲット及びその製造方法 |
JP5279828B2 (ja) * | 2008-07-10 | 2013-09-04 | Jx日鉱日石金属株式会社 | ハイブリッドシリコンウエハ及びその製造方法 |
KR101382918B1 (ko) | 2009-11-06 | 2014-04-08 | 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 | 하이브리드 실리콘 웨이퍼 |
US8647747B2 (en) | 2010-07-08 | 2014-02-11 | Jx Nippon Mining & Metals Corporation | Hybrid silicon wafer and method of producing the same |
US8252422B2 (en) | 2010-07-08 | 2012-08-28 | Jx Nippon Mining & Metals Corporation | Hybrid silicon wafer and method of producing the same |
-
2010
- 2010-10-28 WO PCT/JP2010/069139 patent/WO2011055672A1/ja active Application Filing
- 2010-10-28 JP JP2011523254A patent/JP5234863B2/ja active Active
- 2010-10-28 EP EP10828232.8A patent/EP2497849A4/en not_active Withdrawn
- 2010-10-28 KR KR1020127007218A patent/KR101382657B1/ko active IP Right Grant
- 2010-10-28 US US13/498,992 patent/US8659022B2/en not_active Expired - Fee Related
- 2010-11-05 TW TW099138098A patent/TWI439585B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPWO2011055672A1 (ja) | 2013-03-28 |
US20120187409A1 (en) | 2012-07-26 |
TW201120259A (en) | 2011-06-16 |
EP2497849A4 (en) | 2014-08-06 |
EP2497849A1 (en) | 2012-09-12 |
KR101382657B1 (ko) | 2014-04-07 |
KR20120079071A (ko) | 2012-07-11 |
JP5234863B2 (ja) | 2013-07-10 |
WO2011055672A1 (ja) | 2011-05-12 |
US8659022B2 (en) | 2014-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI412635B (zh) | Mixed with silicon wafers | |
TWI439585B (zh) | Mixed with silicon wafers | |
TWI438312B (zh) | Mixed silicon wafers and their manufacturing methods | |
US8252422B2 (en) | Hybrid silicon wafer and method of producing the same | |
US8647747B2 (en) | Hybrid silicon wafer and method of producing the same | |
TWI489015B (zh) | Sintered silicon wafers | |
TWI532891B (zh) | Polycrystalline silicon wafers | |
TWI738665B (zh) | SiC複合基板之製造方法 | |
JP5651278B1 (ja) | 半導体用複合基板のハンドル基板 | |
JP5578507B2 (ja) | CaF2−MgF2二元系焼結体、及び耐プラズマ性フッ化物焼結体の製造方法 | |
JP5606189B2 (ja) | ハイブリッドシリコンウエハ及びその製造方法 | |
JP5826915B2 (ja) | 多結晶シリコンウエハ | |
JP2021163779A (ja) | Soiウェーハおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |