JP2021163779A - Soiウェーハおよびその製造方法 - Google Patents

Soiウェーハおよびその製造方法 Download PDF

Info

Publication number
JP2021163779A
JP2021163779A JP2020060860A JP2020060860A JP2021163779A JP 2021163779 A JP2021163779 A JP 2021163779A JP 2020060860 A JP2020060860 A JP 2020060860A JP 2020060860 A JP2020060860 A JP 2020060860A JP 2021163779 A JP2021163779 A JP 2021163779A
Authority
JP
Japan
Prior art keywords
wafer
soi
angle
bond
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020060860A
Other languages
English (en)
Other versions
JP7318580B2 (ja
Inventor
功 横川
Isao Yokogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2020060860A priority Critical patent/JP7318580B2/ja
Publication of JP2021163779A publication Critical patent/JP2021163779A/ja
Application granted granted Critical
Publication of JP7318580B2 publication Critical patent/JP7318580B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 高い膜厚均一性と良好なマイクロラフネスの両方を有し、特定のデバイス用途や化合物半導体からなるエピタキシャル層を形成するのに適したSOIウェーハ及びその製造方法を提供する。【解決手段】 SOI層を具備するSOIウェーハであって、前記SOI層の面方位が{111}からオフアングルされたものであり、前記オフアングルの角度が2度以上のものであることを特徴とするSOIウェーハ、及び、ベースウェーハとシリコン単結晶からなるボンドウェーハとを貼り合わせ、該ボンドウェーハを薄膜化してSOI層を形成するSOIウェーハの製造方法であって、前記ボンドウェーハとして、面方位が{111}からオフアングルされたものであり、かつ前記オフアングルの角度が2度以上のものを用いて前記SOIウェーハを製造することを特徴とするSOIウェーハの製造方法。【選択図】図1

Description

本発明は、SOIウェーハおよびその製造方法に関する。
SOIウェーハの作製方法として、基板となるベースウェーハと、SOI層が形成されるボンドウェーハの2枚のシリコン単結晶ウェーハをシリコン酸化膜を介して貼り合わせて貼り合わせSOIウェーハを作製する方法が知られている。このような貼り合わせウェーハ作製の工程として、例えば2枚のウェーハのうち、少なくとも一方のウェーハの表面に酸化膜を形成し、接合面に異物を介在させることなく相互に密着させた後、およそ200〜1200℃の温度で熱処理し結合強度を高める方法が知られている(特許文献1参照)。
このような熱処理を行うことにより結合強度が高められた貼り合わせウェーハは、その後の研削及び研磨工程が可能となるため、ボンドウェーハを研削及び研磨により所望の厚さに薄膜化することで、半導体デバイスが形成されるSOI層を形成することができる。しかし研削後の表面に対し研磨による薄膜化を行う際、その研磨代を多く設定すると、研磨表面の微小なマイクロラフネスが改善されるという利点があるが、一方でウェーハ全体でのSOI層の膜厚均一性が劣化してしまうという問題があるため、設定できる研磨代には上限がある。
そこで、膜厚均一性を劣化させずにマイクロラフネスを改善する方法として、非酸化性雰囲気中における1000℃以上の高温熱処理があり、マイクロラフネス改善の有効な手段となっている。
また、最近では、SOI層の厚さが0.1μm以下の超薄膜SOIウェーハを膜厚均一性良く製造するための技術として、イオン注入剥離法(スマートカット(登録商標)法とも呼ばれる。)が注目されている(特許文献2)。
イオン注入剥離法は、例えば二枚のシリコンウェーハのうち少なくとも一方に酸化膜を形成すると共に、ボンドウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ボンドウェーハ内部、例えば表面近傍に微小気泡層(封入層)を形成させた後、ボンドウェーハをイオン注入面側で酸化膜を介してベースウェーハと密着させ、その後熱処理(剥離熱処理)を加えて微小気泡層を劈開面(剥離面)としてボンドウェーハを薄膜状に剥離し、さらに熱処理(結合熱処理)を加えて二枚のシリコンウェーハを強固に結合してSOIウェーハとする技術である。
このようにして作製されたSOIウェーハの表面(剥離面)は比較的良好な鏡面となるが、通常の鏡面研磨ウェーハと同等の表面粗さを有するSOIウェーハとするために、さらにタッチポリッシュと呼ばれる研磨代が100nm以下と極めて少ない研磨が行なわれる。
また、このタッチポリッシュの代替として、あるいは併用して、水素やAr雰囲気の下で高温熱処理を行なうことにより、剥離直後のSOI層の膜厚均一性を維持したままSOI層の表面粗さ(表面ラフネス)や結晶欠陥を低減する技術も知られている(特許文献3)。
上記のイオン注入剥離法を用いれば、SOI層の膜厚均一性が極めて高いSOIウェーハが比較的容易に得られる上、剥離した一方のウェーハを再利用できるので、材料を有効に使用できるという利点もある。また、この方法は、貼り合わせウェーハ作製の際に酸化膜を介さずに直接シリコンウェーハ同士を結合する場合にも用いることができるし、シリコンウェーハ同士を結合する場合だけでなく、シリコンウェーハにイオン注入して、シリコンウェーハとは熱膨張係数の異なる石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性ベースウェーハと結合させてSOIウェーハを作製する場合にも用いることができる。
このようなSOIウェーハの作製におけるボンドウェーハとベースウェーハとしては、共に、面方位が{100}のシリコン単結晶ウェーハを用いることが一般的であるが、MOSFET(MOS電解効果トランジスタ:MOS Field Effect Transistor)のチャネル方向のキャリア移動度を高めたデバイスを作製する目的で、ボンドウェーハとして面方位が{110}であるウェーハを用いて、SOI層の面方位が{110}であるSOIウェーハを作製する方法も提案されている(特許文献4)。
なお、本願明細書においてはミラー指数を用いて結晶面及び結晶方位を表す。例えば{100}は、(100)、(010)、(001)等の結晶面の総称を表すものであり、<100>は、[100]、[010]、[001]等の結晶方位の総称を表すものである。
特公平5−46086号公報 特許第3048201号公報 特開平11−307472号公報 特開2004−342858号公報
近年、SOIウェーハを用いて作製されるデバイス用途の多様化により、従来用いられてきた{100}や{110}の面方位のSOI層を有するSOIウェーハのほか、デバイス用途によっては、或いは、化合物半導体層をエピタキシャル成長するための基板などとして{111}の面方位のSOI層を有するSOIウェーハが求められるようになってきた。
ところが、発明者の調査によれば、SOIウェーハのSOI層の面方位が正確に{111}である、すなわち{111}ジャスト(一般的な加工精度は±0.1度程度)の場合、SOIウェーハの製造工程において、主にSOI層表面の平坦化を行う目的で施される平坦化熱処理において、SOI層表面に原子ステップ形状を反映したような凹凸が顕著に発生し、十分な平坦度(表面粗さ)が得られないという問題点があることがわかった。また、研磨を用いて、SOI層表面の原子ステップ形状を除去することは可能だが、研磨起因のウェーハ外周部のダレにより、SOI層の膜厚均一性が悪化してしまう。
そこで本発明はこのような問題点に鑑みなされたもので、{111}のSOI層を有するSOIウェーハであっても、SOI層表面に平坦化熱処理を効果的に加えることのできるSOIウェーハを提供することで、結果として、ステップ形状を反映した凹凸が抑制された表面粗さ(マイクロラフネス)の良好な{111}のSOI層を有するSOIウェーハおよびその製造方法を提供することを目的とする。
上記課題を達成するために、本発明では、SOI層を具備するSOIウェーハであって、前記SOI層の面方位が{111}からオフアングルされたものであり、前記オフアングルの角度が2度以上のものであることを特徴とするSOIウェーハを提供する。
このように、SOI層の面方位が{111}からオフアングルされたものであり、かつオフアングルの角度が2度以上のものであることにより、非酸化性雰囲気下の熱処理(平坦化熱処理)によってマイクロラフネスが悪化せず、むしろ向上し、高い膜厚均一性と良好なマイクロラフネスの両方を有するSOIウェーハとすることができる。
また、前記オフアングルの角度が5度以下であることが好ましい。
オフアングルの角度が5度以下であれば{111}としての特性(デバイス特性)がより確実に十分に得られる。
また、本発明では、ベースウェーハとシリコン単結晶からなるボンドウェーハとを貼り合わせ、該ボンドウェーハを薄膜化してSOI層を形成するSOIウェーハの製造方法であって、前記ボンドウェーハとして、面方位が{111}からオフアングルされたものであり、かつ前記オフアングルの角度が2度以上のものを用いて前記SOIウェーハを製造することを特徴とするSOIウェーハの製造方法を提供する。
このように、貼り合わせ法によりSOIウェーハを製造する方法において、面方位が{111}からオフアングルされ、かつオフアングルの角度が2度以上のボンドウェーハを用いることにより、高い膜厚均一性と良好なマイクロラフネスの両方を有するSOIウェーハを製造することができる。
また、前記製造したSOIウェーハにさらに非酸化性雰囲気下において1000℃以上1350℃以下の温度で熱処理することが好ましい。
このように、本発明であれば非酸化性雰囲気下の熱処理を施しても、SOI層表面に原子ステップ形状を反映したような凹凸は発生せず、ラフネスの改善と結晶欠陥の低減が十分になされたSOIウェーハを製造することができる。
また、前記ボンドウェーハとして、表面から水素イオンおよび希ガスイオンのうち少なくとも1種類を注入して前記表面の近傍にイオン注入層を形成したものを用い、前記ボンドウェーハと前記ベースウェーハとを貼り合わせた後、前記イオン注入層で剥離することによって前記ボンドウェーハの薄膜化を行うことができる。
このように、いわゆるイオン注入剥離法により行うことにより、SOI層の厚さが例えば0.1μm以下の超薄膜SOIウェーハであって、膜厚均一性が高く高速デバイスを形成可能なSOIウェーハをより確実に製造することができる。
また、前記ボンドウェーハと前記ベースウェーハとを貼り合わせるとき、絶縁膜を介して貼り合わせることが好ましい。
このように、例えばシリコンからなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせることにより、ベースウェーハとボンドウェーハが同じ材質であるため、結合強度も良好なSOIウェーハを製造することができる。
また、前記ボンドウェーハとして、前記オフアングルの角度が5度以下のものを用いることが好ましい。
オフアングルの角度が5度以下のものを用いれば{111}としての特性(デバイス特性)がより確実に十分に得られる。
以上のように、本発明のSOIウェーハであれば、SOI層表面のマイクロラフネスのみならず、SOI層の膜厚均一性も優れたSOIウェーハとすることができ、特定のデバイス用途や化合物半導体からなるエピタキシャル層を形成するのに適した面方位が{111}のSOI層を有するSOIウェーハおよびその製造方法を提供することができる。
本発明のSOIウェーハの一例を示す概略図である。 実施例1、2のAFMによるマイクロラフネス測定の結果を示す図である。 比較例1のAFMによるマイクロラフネス測定の結果を示す図である。 (111)ジャスト結晶を用いたポリッシュドウェーハの平坦化熱処理後の表面状態の一例を示す図である。
従来、面方位が{111}であるSOI層を有するSOIウェーハを製造する場合、まず結晶方位が<111>のシリコン単結晶インゴットを引き上げ、次にそのインゴットの結晶方位をX線方位測定装置(角度分解能1分程度)を使って正確に測定し、面方位が{111}ジャストになるようにインゴットのスライスを行い、SOI層を形成するボンドウェーハを作製していた。
このように、面方位が{111}ジャストになるようにスライスを行ったボンドウェーハを量産レベルで作製した場合、ジャストになるようにスライスを行っても、実際には±0.1度程度の角度ずれを有するものが含まれるのが通常である。またその一方で、要求される製品ウェーハの仕様として±0.2度程度の角度のズレまで許容されている場合もあり、そのような場合には、角度のズレが±0.2度以内のウェーハであれば要求仕様を満足しているので、そのようなウェーハは{111}ジャストの面方位をもつものとして取り扱われる。
しかしながら、0.2度より大きい角度のズレが{111}ジャストとして許容されるような製品仕様である場合はないので、そのような角度のズレを有するウェーハは、意図的に{111}から傾斜させてスライスしたウェーハであるということができる。このように、スライスする方向をある特性の方位から意図的に傾斜させて作製されたウェーハをオフアングル付きウェーハと呼び、傾斜角度をオフアングル角度と呼ぶ事とする。
本発明者は、SOI層の面方位が{111}ジャストであるSOIウェーハをイオン注入剥離法により作製し、剥離熱処理後のSOI層表面のラフネス改善、および欠陥除去の目的で不活性ガス(アルゴンガス)中で高温熱処理を行なったところ、SOI層表面に原子ステップ形状を反映したような凹凸が顕著に発生し、SOIウェーハ表面のマイクロラフネスはむしろ悪化してしまう傾向が見られることを確認し、さらに検討を重ねた結果、この熱処理後のマイクロラフネスはボンドウェーハのオフアングルに関係があることを見出した。
ここで、SOI層の元となるボンドウェーハについての実験を示す。
図4に、(111)ジャスト結晶を用いたポリッシュドウェーハ(PW)の平坦化熱処理後の表面状態の一例を示す。このときの条件およびAFM(原子間力顕微鏡:Atomic Force Microscope)による測定結果は下記のとおりである。
・使用ウェーハ:直径300mmPW、(111)ジャスト
・熱処理条件:RTA(水素雰囲気(100%H)、1200℃、30秒)
・表面粗さ測定:AFM(30μm角)
・測定結果:
(RTA前)P−V:0.853nm、RMS:0.103nm、Ra:0.085nm
(RTA後)P−V:0.901nm、RMS:0.111nm、Ra:0.091nm
このように、高温熱処理によって表面にステップ形状の凹凸が発生し、マイクロラフネスが悪化してしまう。そして、このような(111)ジャスト結晶であるボンドウェーハを用いたSOIウェーハへの高温熱処理でも、同様にSOI層表面にステップ形状の凹凸が発生し、マイクロラフネスが悪化する。そこでさらに鋭意研究した結果、面方位が{111}から2度以上の角度でオフアングルされたものであれば、熱処理後でもマイクロラフネスの改善を図れることを見出し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
図1に本発明のSOIウェーハの一例を示す。図1に示すようにSOIウェーハ1は、例えばシリコンウェーハであるベースウェーハ2上に絶縁膜(例えばSi酸化膜)3を介してSOI層4を有している。このSOI層4は、面方位が{111}からオフアングルされたものであり、このオフアングルの角度が2度以上のものである。すなわち、通常では{111}ジャストとして許容されるような製品仕様(オフアングル角度:±0.1度以内)のものではない。
なお、図1の形態の他、絶縁膜が別途設けられたものではなく、ベースウェーハとして絶縁性基板(石英基板等)の上に上記のようなSOI層が形成されたものとすることもできる。
このようなものであれば、少なくとも上記に述べた高温熱処理により表面ラフネスの改善効果が得られるし、また欠陥除去の目的も達成できる。
オフアングル角度の上限は、平坦化熱処理においてステップ形状の発生を抑制することができれば特に限定されないが、15度以下が好ましく、5度以下がより好ましい。
特に5度以下であれば{111}としての特性(デバイス特性)がより確実に十分に得られる。
上記のSOIウェーハは、例えば、以下に説明する本発明のSOIウェーハの製造方法の工程で作製できる。初めに、チョクラルスキー法(CZ法)により結晶方位<111>の種結晶を用い結晶方位<111>を有するシリコン単結晶インゴットを育成する。次に、SOI層を形成するボンドウェーハを上記育成されたシリコン単結晶インゴットからスライスする際、オフアングルをかけ、かつオフアングル角度が2度以上になるようにする。この場合、予め用いる種結晶を所望オフアングルを有するものとし、育成されたCZシリコン単結晶インゴットを、育成軸方向に垂直になるようにしてスライスするようにしてもよい。こうすることによって、インゴットからのスライス歩留まりを向上させることができる。
次に、イオン注入剥離法によるボンドウェーハの薄膜化について説明する。
まず、上記のCZ法により作製したオフアングルを有するボンドウェーハの表面から水素イオンおよび希ガスイオンのうち少なくとも一方を所望の加速エネルギー及びドーズ量で注入する。こうして注入されたイオンによりボンドウェーハ表面近傍に微小気泡層(イオン注入層)が形成される。このボンドウェーハをイオン注入面側でシリコン酸化膜等を介してベースウェーハと密着させる。その後500℃程度かそれ以上の比較的低温で熱処理(剥離熱処理)を加えると微小気泡の圧力と結晶の再配列の作用により微小気泡層で剥離する。次に酸化性雰囲気下で1000〜1200℃程度の熱処理(結合熱処理)をしてウェーハ同士の結合力を高める。
このようなイオン注入剥離法であれば、SOI層の厚さが例えば0.1μm以下の超薄膜SOIウェーハであって、膜厚均一性が高く面方位が{111}のSOI層を有するSOIウェーハをより確実に製造することができる。
なお、ボンドウェーハの薄膜化は、上記水素イオン注入剥離法に限定されるものではなく、研削、研磨、エッチング等従来用いられている方法を適用することが可能である。
なお、上記のようにボンドウェーハとベースウェーハとを貼り合わせるとき、絶縁膜を介して貼り合わせることが好ましい。このように、例えばシリコンからなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせることにより、ベースウェーハとボンドウェーハが同じ材質であるため、結合強度も良好なSOIウェーハを製造することができる。但し、本発明はこれに限定されず、例えば、ボンドウェーハを直接、絶縁性のベースウェーハに貼り合わせてもよい。
次に、得られたSOIウェーハにArやHのような非酸化性雰囲気下で1000℃〜1350℃程度の高温熱処理を行うことで、ウェーハ内での膜厚均一性が高く、マイクロラフネスも良好であり、結晶欠陥も低減されたSOIウェーハを製造することができる。この場合、本発明では、SOI層は面方位が{111}から2度以上オフアングルされているので、非酸化性雰囲気下の熱処理により、面方位が{111}ジャストのときとは異なり、マイクロラフネスが悪化することはなく、むしろ向上する。
こうして得られたSOIウェーハは上記のように極薄で、膜厚均一性が高く、マイクロラフネスが良好であるとともに、SOI層の面方位が{111}から2度以上オフアングルされたものなので、特定のデバイス用途や化合物半導体からなるエピタキシャル層を形成するのに好適なものとなる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明は実施例に限定されるものではない。
(実施例1)
CZ法により結晶方位が<111>であるシリコン単結晶インゴットを引き上げ、このインゴットをスライスすることにより、直径300mmであり、面方位が(111)から2度だけオフアングルされた、オフアングル付きボンドウェーハを本発明の実施例として作製した。
このボンドウェーハに酸化膜を形成し、水素イオンを注入してイオン注入層を形成し、ベースウェーハと貼り合わせ、イオン注入層で剥離することによりSOIウェーハを作製した。
なお、SOIウェーハ作製条件は下記のとおりである。
・ベースウェーハ:(100)シリコン単結晶ウェーハ
・埋め込み酸化膜:ボンドウェーハ表面に300nm形成、ベースウェーハはなし
・イオン注入条件:水素イオン、注入エネルギーは60keV、ドーズ量は8×1016atoms/cm
・剥離熱処理:Arガス雰囲気下で500℃、30分間
・平坦化熱処理1:RTA(100%H、1200℃、30秒間)
・結合熱処理:酸化性雰囲気、1000℃、1時間
・平坦化熱処理2:RTA(100%H、1200℃、30秒間)
SOIウェーハに対して上記平坦化熱処理2を行った後、SOI層表面のマイクロラフネス測定をAFMにて行った。このAFMによるマイクロラフネス測定は、SOIウェーハ中心部の30μm角の範囲に対して行った。図2に測定結果を示す。また、表1に、実施条件の他、マイクロラフネス(P−V、RMS、Ra)及びステップ状の凹凸の有無についても示す。
(実施例2)
ボンドウェーハのオフアングル角度を4度とした以外は、実施例1と同様にしてSOIウェーハを製造し、AFMによるマイクロラフネス測定を行った。図2に測定結果を示す。
(実施例3)
平坦化熱処理の条件を下記のとおり変更した以外は、実施例1と同様にしてSOIウェーハを製造し、AFMによるマイクロラフネス測定を行った。
・平坦化熱処理1:なし
・平坦化熱処理2:100%Ar雰囲気、1200℃、1時間
(比較例1、2)
ボンドウェーハを(111)ジャスト(比較例1)、オフアングル角度1度(比較例2)とした以外は、実施例1と同様にしてSOIウェーハを製造し、AFMによるマイクロラフネス測定を行った。図3に比較例1の測定結果を示す。
Figure 2021163779
膜厚均一性を測定したところ、実施例1−3、比較例のいずれも良好であった。ただし、ステップ状の凹凸に関しては、実施例1−3では全く発生していなかったのに対し、オフアングルなしの比較例1では顕著に発生しており、オフアングル角度1度の比較例2でも発生していることが確認された。また、表面ラフネスに関しては、表1のように、本発明であり、ボンドウェーハのオフアングル角度が2度以上の実施例1−3は、比較例1、2に比べてほぼ良好な値となった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…SOIウェーハ、 2…ベースウェーハ、 3…絶縁膜、 4…SOI層。

Claims (7)

  1. SOI層を具備するSOIウェーハであって、
    前記SOI層の面方位が{111}からオフアングルされたものであり、
    前記オフアングルの角度が2度以上のものであることを特徴とするSOIウェーハ。
  2. 前記オフアングルの角度が5度以下であることを特徴とする請求項1に記載のSOIウェーハ。
  3. ベースウェーハとシリコン単結晶からなるボンドウェーハとを貼り合わせ、該ボンドウェーハを薄膜化してSOI層を形成するSOIウェーハの製造方法であって、
    前記ボンドウェーハとして、面方位が{111}からオフアングルされたものであり、かつ前記オフアングルの角度が2度以上のものを用いて前記SOIウェーハを製造することを特徴とするSOIウェーハの製造方法。
  4. 前記製造したSOIウェーハにさらに非酸化性雰囲気下において1000℃以上1350℃以下の温度で熱処理することを特徴とする請求項3に記載のSOIウェーハの製造方法。
  5. 前記ボンドウェーハとして、表面から水素イオンおよび希ガスイオンのうち少なくとも1種類を注入して前記表面の近傍にイオン注入層を形成したものを用い、
    前記ボンドウェーハと前記ベースウェーハとを貼り合わせた後、前記イオン注入層で剥離することによって前記ボンドウェーハの薄膜化を行うことを特徴とする請求項3又は請求項4に記載のSOIウェーハの製造方法。
  6. 前記ボンドウェーハと前記ベースウェーハとを貼り合わせるとき、絶縁膜を介して貼り合わせることを特徴とする請求項3から請求項5のいずれか1項に記載のSOIウェーハの製造方法。
  7. 前記ボンドウェーハとして、前記オフアングルの角度が5度以下のものを用いることを特徴とする請求項3から請求項6のいずれか1項に記載のSOIウェーハの製造方法。
JP2020060860A 2020-03-30 2020-03-30 Soiウェーハの製造方法 Active JP7318580B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020060860A JP7318580B2 (ja) 2020-03-30 2020-03-30 Soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020060860A JP7318580B2 (ja) 2020-03-30 2020-03-30 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2021163779A true JP2021163779A (ja) 2021-10-11
JP7318580B2 JP7318580B2 (ja) 2023-08-01

Family

ID=78003662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020060860A Active JP7318580B2 (ja) 2020-03-30 2020-03-30 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP7318580B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199616A1 (ja) * 2022-04-13 2023-10-19 信越半導体株式会社 電子デバイス用基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255700A (ja) * 2001-12-26 2002-09-11 Canon Inc 半導体基材の製造方法
JP2004214400A (ja) * 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2004342858A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd Soiウェーハおよびその製造方法
JP2009271262A (ja) * 2008-05-02 2009-11-19 Shin Etsu Chem Co Ltd ペリクルおよびペリクルの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255700A (ja) * 2001-12-26 2002-09-11 Canon Inc 半導体基材の製造方法
JP2004214400A (ja) * 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2004342858A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd Soiウェーハおよびその製造方法
JP2009271262A (ja) * 2008-05-02 2009-11-19 Shin Etsu Chem Co Ltd ペリクルおよびペリクルの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199616A1 (ja) * 2022-04-13 2023-10-19 信越半導体株式会社 電子デバイス用基板及びその製造方法

Also Published As

Publication number Publication date
JP7318580B2 (ja) 2023-08-01

Similar Documents

Publication Publication Date Title
US11208719B2 (en) SiC composite substrate and method for manufacturing same
TWI364777B (en) Multilayered semiconductor wafer and process for manufacturing the same
US7052974B2 (en) Bonded wafer and method of producing bonded wafer
TW487974B (en) Manufacturing method for bonding wafer
EP2128891B1 (en) Process for producing laminated substrate
JP4552858B2 (ja) 貼り合わせウェーハの製造方法
JP2002164520A (ja) 半導体ウェーハの製造方法
JPH11307472A (ja) 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
TW201724179A (zh) SiC複合基板之製造方法
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
WO2000062343A1 (fr) Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
TW201724178A (zh) SiC複合基板之製造方法
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
WO2021201220A1 (ja) 複合基板およびその製造方法
JP2021163779A (ja) Soiウェーハおよびその製造方法
JP4239676B2 (ja) Soiウェーハおよびその製造方法
TW202121505A (zh) 用於製作複合結構之方法,該複合結構包含一單晶SiC薄層在多晶SiC製載體底材上
JP4853990B2 (ja) 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
JP2001085649A (ja) Soiウェーハおよびその製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US20080305318A1 (en) Silicon on insulator (soi) wafer and process for producing same
JP2004288790A (ja) Soi基板の製造方法及びsoi基板
TW202205357A (zh) 用於製作複合結構之方法,該複合結構包含一單晶sic薄層在一sic載體底材上
TW202329207A (zh) 氮化物半導體基板及氮化物半導體基板的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230703

R150 Certificate of patent or registration of utility model

Ref document number: 7318580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150