WO2017047509A1 - ＳｉＣ複合基板の製造方法 - Google Patents

ＳｉＣ複合基板の製造方法 Download PDF

Info

Publication number
WO2017047509A1
WO2017047509A1 PCT/JP2016/076538 JP2016076538W WO2017047509A1 WO 2017047509 A1 WO2017047509 A1 WO 2017047509A1 JP 2016076538 W JP2016076538 W JP 2016076538W WO 2017047509 A1 WO2017047509 A1 WO 2017047509A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic
substrate
single crystal
polycrystalline
layer
Prior art date
Application number
PCT/JP2016/076538
Other languages
English (en)
French (fr)
Inventor
昌次 秋山
芳宏 久保田
弘幸 長澤
Original Assignee
信越化学工業株式会社
株式会社Cusic
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化学工業株式会社, 株式会社Cusic filed Critical 信越化学工業株式会社
Priority to CN201680052879.1A priority Critical patent/CN108138358B/zh
Priority to US15/759,285 priority patent/US10829868B2/en
Priority to EP16846380.0A priority patent/EP3351660B1/en
Priority to RU2018113434A priority patent/RU2728484C2/ru
Publication of WO2017047509A1 publication Critical patent/WO2017047509A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C23C28/42—Coatings including alternating layers following a pattern, a periodic or defined repetition characterized by the composition of the alternating layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C23C28/44—Coatings including alternating layers following a pattern, a periodic or defined repetition characterized by a measurable physical property of the alternating layer or system, e.g. thickness, density, hardness
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/22—Sandwich processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/862—Point contact diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention is for power devices such as Schottky barrier diodes, pn diodes, pin diodes, field effect transistors and insulated gate bipolar transistors (Insulated Gate Bipolar Transistors, IGBTs) used for power control at high temperature, high frequency, and high power.
  • the present invention relates to a method for manufacturing a SiC composite substrate having a single-crystal SiC layer on a polycrystalline SiC substrate, which is used for manufacturing semiconductor devices and for growing gallium nitride, diamond, and nanocarbon thin films.
  • single crystal Si substrates are widely used as semiconductor substrates.
  • silicon is used by configuring a power conversion device such as an inverter or an AC / DC converter using a semiconductor element using silicon carbide (SiC), which is a semiconductor material having a wider forbidden band than silicon (Si).
  • SiC silicon carbide
  • Reduction of power loss that cannot be achieved with conventional semiconductor devices has been realized.
  • SiC silicon carbide
  • the loss associated with power conversion is reduced as compared with the prior art, and the weight reduction, size reduction, and high reliability of the device are promoted.
  • single crystal SiC substrates have been studied as raw materials for nanocarbon thin films (including graphene) as next-generation device materials.
  • single crystal SiC substrates are produced by SiC sublimation method in which seed crystals are grown while sublimating SiC at a high temperature of 2000 ° C. or higher.
  • the single-crystal GaN substrate is usually produced by a method of growing a seed crystal of GaN in high-temperature and high-pressure ammonia, or by further heteroepitaxially growing GaN on a sapphire or single-crystal SiC substrate.
  • the manufacturing process is complicated under extremely severe conditions, the quality and yield of the substrate are inevitably low, resulting in a very high cost substrate, impeding practical use and wide-area use.
  • the thickness at which the device function is actually developed is 0.5 to 100 ⁇ m in any case, and the remaining thickness portion mainly plays a role of mechanical holding / protecting function when handling the substrate. It is a portion that only bears, a so-called handle member (substrate).
  • a single crystal SiC layer that is relatively thin enough to be handled is formed on a polycrystalline SiC substrate using ceramics such as SiO 2 , Al 2 O 3 , Zr 2 O 3 , Si 3 N 4 , and AlN, Si, Substrates bonded through metals such as Ti, Ni, Cu, Au, Ag, Co, Zr, Mo, and W have been studied.
  • ceramics such as SiO 2 , Al 2 O 3 , Zr 2 O 3 , Si 3 N 4 , and AlN, Si
  • metals such as Ti, Ni, Cu, Au, Ag, Co, Zr, Mo, and W
  • Patent Document 1 ion implantation of hydrogen or the like is performed on a single crystal SiC substrate having a silicon oxide thin film.
  • the applied source substrate and polycrystalline aluminum nitride (intermediate support, handle substrate) laminated with silicon oxide on the surface are bonded to each other on the silicon oxide surface, and the single crystal SiC thin film is transferred to polycrystalline aluminum nitride (intermediate support).
  • a method is disclosed in which after depositing polycrystalline SiC, it is placed in an HF bath to dissolve and separate the silicon oxide surface.
  • Patent Document 2 Japanese Patent Laid-Open No. 2015-15401
  • the surface of a polycrystalline SiC support substrate is modified to be amorphous with a high-speed atomic beam without forming an oxide film, compared to a substrate whose surface is difficult to flatten.
  • Patent Document 2 there is disclosed a method of laminating a single crystal SiC layer on a polycrystalline SiC support substrate by modifying the surface of the single crystal SiC to be amorphous and then bringing them into contact and performing thermal bonding.
  • this method not only the single crystal SiC peeling interface but also the inside of the crystal is partially altered by the high-speed atomic beam.
  • the bent single crystal SiC does not readily recover to a good quality single crystal SiC by the subsequent heat treatment.
  • a substrate, a template or the like there is a drawback that it is difficult to obtain a high-performance device or a high-quality SiC epifilm.
  • the surface roughness (arithmetic average surface roughness Ra) of the bonded interface is 1 nm or less.
  • SiC which is said to be a difficult-to-cut material after diamond, can be used for subsequent smoothing processes such as grinding, polishing, or chemical mechanical polishing (CMP) even if the surface of single-crystal SiC is modified to amorphous. It takes an extremely long time, and cost increases are inevitable.
  • CMP chemical mechanical polishing
  • polycrystals have grain boundaries, it is difficult to make the amorphization with a high-speed atomic beam uniform in the plane, and the bonding strength and warpage are difficult. Occurrence of this problem has become a major obstacle to practical use.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for manufacturing a SiC composite substrate having a single crystal SiC layer with good crystallinity and a SiC composite substrate with less warpage by a simple manufacturing process.
  • the present invention provides the following method for manufacturing a SiC composite substrate.
  • a method for manufacturing a SiC composite substrate having a single crystal SiC layer on a polycrystalline SiC substrate, wherein a single crystal SiC layer is provided on one side of a holding substrate made of Si and a single crystal SiC layer carrier is manufactured.
  • the single crystal SiC layer carrier is heated to less than 1414 ° C. to deposit polycrystalline SiC in a part of thickness t, and then heated to 1414 ° C.
  • a method for producing a SiC composite substrate comprising further cooling after further depositing polycrystalline SiC until t, and then physically and / or chemically removing the holding substrate.
  • a thickness t of the polycrystalline SiC substrate is 100 ⁇ m or more and 650 ⁇ m or less.
  • [4] The method for producing an SiC composite substrate according to any one of [1] to [3], wherein the chemical vapor deposition method is a thermal CVD method.
  • [5] The SiC according to any one of [1] to [4], wherein an intermediate layer made of silicon oxide, silicon nitride, or silicon oxynitride is provided between the holding substrate and the single crystal SiC layer.
  • [7] The method for producing an SiC composite substrate according to any one of [1] to [5], wherein SiC is heteroepitaxially grown on the holding substrate to provide the single crystal SiC layer.
  • an SiC laminated body in which polycrystalline SiC is deposited on a single crystal SiC layer by chemical vapor deposition and the single crystal SiC layer and a polycrystalline SiC substrate having a thickness t are laminated on a holding substrate.
  • the single crystal SiC layer carrier is heated to less than 1414 ° C. to deposit polycrystalline SiC for a part of thickness t, and subsequently heated to 1414 ° C. or higher to melt at least a part of the holding substrate.
  • the polycrystalline SiC is further deposited until the thickness becomes t, and then cooled, and then the holding substrate is physically and / or chemically removed, so that the thermal expansion coefficient of the single crystal SiC and the holding substrate is reduced. It is possible to suppress warping due to stress (thermal stress or internal stress) resulting from the difference between the two, and it is possible to manufacture a SiC composite substrate having an excellent shape.
  • the present inventors have conducted the following studies in order to solve the above problems. That is, normally, since the SiC layer can be epitaxially grown, there is no problem even if the high-quality single-crystal SiC layer used as a seed is thin. Therefore, it is considered that the cost can be greatly reduced by peeling the thin film from the single crystal SiC bulk wafer and transferring it to the underlying support wafer. However, since the device process using a normal SiC substrate reaches 1800 ° C., the supporting wafer needs to be made of a material that can withstand this high temperature and does not have the risk of metal contamination. Considering this, it is considered that a substrate made of polycrystalline SiC is optimal for the support wafer.
  • the present inventors have devised the following method for manufacturing a SiC composite substrate.
  • the present manufacturing method is a method for manufacturing a SiC composite substrate having a single crystal SiC layer on a polycrystalline SiC substrate, wherein a single crystal SiC layer is provided on one side of a holding substrate made of Si, and a single crystal SiC layer carrier is provided. After that, a polycrystalline SiC is deposited on the single-crystal SiC layer by chemical vapor deposition to produce a SiC laminate in which the single-crystal SiC layer and the polycrystalline SiC substrate are laminated on the holding substrate, and then The holding substrate is physically and / or chemically removed.
  • the substrate made of silicon (Si) has mechanical strength and is easy to be physically and / or chemically removed (that is, grinding or chemical etching), it is suitable for the holding substrate in this manufacturing method. is there.
  • the holding substrate may be either a polycrystalline Si wafer or a single crystal Si wafer.
  • a single crystal Si wafer is employed as the holding substrate, a high-quality large-diameter substrate can be obtained at a low price, so that the manufacturing cost of the SiC composite substrate can be reduced.
  • the SiC composite substrate can be manufactured at low cost.
  • the holding substrate is not a difficult-to-process AlN substrate but an easy-to-process Si substrate, machining and chemical processing can be performed extremely easily.
  • the holding substrate can be easily removed by simple grinding and polishing, or inexpensive chemical etching treatment such as KOH, HF, etc., eliminating the need for troublesome and expensive AlN regeneration and recycling as in Patent Document 1, and high quality This SiC composite substrate can be manufactured at low cost.
  • the holding substrate made of Si has a thermal expansion coefficient different from that of a single crystal SiC layer or a polycrystalline SiC substrate (specifically, the thermal expansion coefficient of SiC is larger than that of Si), and is formed by chemical vapor deposition. Since the polycrystalline SiC substrate easily accumulates internal stress, the laminated body including the holding substrate is likely to warp (specifically, the substrate central portion of the SiC laminated body tends to protrude downward when returning to room temperature). is there). When such a warp occurs in the manufacturing process, the shape of the SiC composite substrate reflects the warp as it is, so that a flat substrate cannot be obtained.
  • the SiC composite substrate lacks flatness, it becomes difficult not only to handle the SiC composite substrate in the subsequent steps but also to manufacture a precise and fine device. For example, it becomes difficult to apply a photolithography process such as a device manufacturing process, which impedes the practical application of a SiC composite substrate.
  • the present inventors have made various studies on the problem of warping.
  • the single crystal SiC layer is produced. It has been found that when the temperature of the support is raised, warping due to the difference in expansion coefficient between single crystal SiC and Si occurs. Also, during the deposition of polycrystalline SiC, thermal stress due to the difference in thermal expansion coefficient between the single crystal SiC layer carrier and polycrystalline SiC and internal stress due to the chemical vapor deposition film occur. Also grasped the fact that the SiC composite substrate was warped.
  • the SiC laminate is finally brought to a melting point (1414 ° C.) or higher of silicon before the SiC laminate is cooled to room temperature. It has been found that when heated, the stress (thermal stress and internal stress) resulting from the polycrystalline SiC substrate is released as appropriate, and a SiC composite substrate with little warpage can be obtained.
  • the inventors of the present invention have made further studies based on this finding, and have improved the above-developed method for producing a SiC composite substrate by adding a process to form the present invention.
  • the method for manufacturing a SiC composite substrate according to the present invention is a method for manufacturing a SiC composite substrate having a single crystal SiC layer on a polycrystalline SiC substrate, wherein the single crystal SiC layer is provided on one side of a holding substrate made of Si.
  • the single crystal SiC layer carrier is fabricated, polycrystalline SiC is deposited on the single crystal SiC layer by chemical vapor deposition, and the single crystal SiC layer and the polycrystalline SiC substrate having a thickness t are formed on the holding substrate.
  • the single crystal SiC layer supporting body is heated to less than 1414 ° C. to deposit a part of the thickness of polycrystalline SiC, and then heated to 1414 ° C. or higher and held.
  • the polycrystalline SiC is further deposited to a thickness t while melting at least a part of the substrate, and then cooled, and then the holding substrate is physically and / or chemically removed. Is a thing
  • the above-mentioned single crystal SiC layer carrier is mainly a composite material composed of SiC and Si (SiC on Si), and therefore, the higher the temperature, the higher the difference between the thermal expansion coefficients of SiC and Si. Warping occurs. For this reason, when SiC is deposited below the melting point of Si, the SiC composite substrate is warped in accordance with the deposition temperature, and this warp after deposition remains as it is. However, the amount of warpage can be reduced by appropriately controlling the SiC deposition thickness in the low temperature range.
  • the SiC composite substrate warps in this temperature range, but if the thickness in the low temperature range is appropriate, the high temperature range (> 1414 ° C.). ), The Si component of the single-crystal SiC layer carrier melts and the stress of Si is released, so that the warp can be released.
  • the thickness of SiC deposited in the low temperature region is desirably a thickness that can barely support its own weight. A specific thickness range will be described later.
  • the Si holding substrate is in a liquid state, and the polycrystalline SiC can be thickened without affecting the SiC on which the stress and strain of the holding substrate are deposited.
  • a film can be formed.
  • the single crystal SiC layer carrier is heated to less than 1414 ° C. to deposit polycrystalline SiC to a thickness of 30 ⁇ m or more (first stage (low temperature) vapor phase growth), and then the SiC laminated body is 1414 ° C. or more. It is preferable to deposit polycrystalline SiC by heating (second stage (high temperature) vapor phase growth). By depositing polycrystalline SiC to a thickness of 30 ⁇ m or more in the first stage (low temperature) vapor phase growth stage, a part or all of the holding substrate is melted in the second stage (high temperature) vapor phase growth stage. However, this polycrystalline SiC substrate having a thickness of 30 ⁇ m or more can maintain the shape of the SiC laminated body.
  • the thickness t of the polycrystalline SiC substrate is preferably 100 ⁇ m or more and 650 ⁇ m or less, more preferably 200 ⁇ m or more and 600 ⁇ m or less, and further preferably 300 ⁇ m or more and 500 ⁇ m or less.
  • the single crystal SiC layer carrier is heated to less than 1414 ° C.
  • the polycrystalline SiC is preferably 0.075 t or more and 0.5 t or less in thickness.
  • deposition is performed at a thickness of 0.187 t or more and 0.5 t or less (first stage (low temperature) vapor phase growth), and then the SiC laminated body is heated to 1414 ° C. or more to further add polycrystalline SiC to a thickness t.
  • polycrystalline SiC is preferably deposited at a thickness of 0.5 t or more and 0.925 t or less, more preferably 0.5 t or more and 0.813 or less (second stage (high temperature) vapor phase growth).
  • the deposition thickness in the first-stage (low-temperature) vapor deposition or the deposition thickness in the second-stage (high-temperature) vapor deposition is appropriately determined according to the internal stress of the polycrystalline SiC substrate and the degree of warpage of the SiC stack. It is preferable to adjust.
  • the bow amount of the SiC composite substrate is preferably adjusted to be ⁇ 50 ⁇ m to 75 ⁇ m, more preferably ⁇ 50 ⁇ m to 50 ⁇ m. If the bow amount of the SiC composite substrate 10 is ⁇ 50 ⁇ m or more and 75 ⁇ m or less, the SiC composite substrate 10 can be fixed to a vacuum chuck or an electrostatic chuck in a manufacturing apparatus during a semiconductor device manufacturing process. If it is below, the SiC composite substrate 10 can be fixed to a vacuum chuck or an electrostatic chuck in a manufacturing apparatus during a semiconductor device manufacturing process without any problem.
  • a chemical vapor deposition method for forming a polycrystalline SiC substrate it is preferable to use a thermal CVD method. Since polycrystalline SiC is deposited and formed on a single crystal SiC layer, it is possible to eliminate the need for a high planarization process by grinding, polishing, CMP, or the like of SiC, which is difficult to grind, as in the prior art.
  • the thickness of the holding substrate is preferably 200 ⁇ m or more and 600 ⁇ m or less, and more preferably 300 ⁇ m or more and 500 ⁇ m or less.
  • the thickness of the holding substrate is 200 ⁇ m or more, the shape of the single crystal SiC layer carrier can be maintained, and when it is 600 ⁇ m or less, the holding substrate can be easily removed physically and / or chemically. become able to.
  • an intermediate layer (also referred to as an intervening layer) made of silicon oxide, silicon nitride, or silicon oxynitride is preferably provided between the holding substrate and the single crystal SiC layer.
  • This intermediate layer not only firmly attaches the holding substrate and the single crystal SiC layer, but also removes most of the holding substrate made of Si by grinding, etc., and then removing the remainder by chemical etching. It can also function as an etch stop layer.
  • the chemical etching process is performed so that an etching solution such as HF is in direct contact with the entire surface of the intermediate layer when the holding substrate is removed, the intermediate layer can be easily and uniformly completely removed. As a result, the surface of the single crystal SiC layer can be obtained in a very smooth and clean state.
  • the single crystal SiC thin film peeled off from the single crystal SiC substrate by the ion implantation peeling method is transferred and provided on the holding substrate.
  • the single crystal SiC thin film may be provided by heteroepitaxially growing SiC on the holding substrate.
  • the single crystal SiC layer carrier is heated to less than 1414 ° C. and polycrystalline SiC is deposited by chemical vapor deposition, and then the SiC laminate is further heated to 1414 ° C. or higher.
  • SiC is deposited while melting a part or all of the holding substrate made of Si having a difference in thermal expansion coefficient from the crystalline SiC substrate, and then cooled, so that the stress (thermal stress or As a result, it is possible to easily manufacture a high-quality SiC composite substrate with less warpage.
  • a single crystal SiC substrate 12s to be bonded to the holding substrate 21 is prepared.
  • the single crystal SiC substrate 12s is preferably selected from those having a crystal structure of 4H—SiC, 6H—SiC, and 3C—SiC.
  • the sizes of the single crystal SiC substrate 12s and the holding substrate 21 described later are set based on the size, cost, and the like necessary for manufacturing semiconductor elements and growing gallium nitride, diamond, and nanocarbon films.
  • the thickness of the single crystal SiC substrate 12s is preferably in the vicinity of the SEMI standard or JEIDA standard from the viewpoint of handling.
  • the single crystal SiC substrate 12s a commercially available one, for example, a single crystal SiC wafer marketed for power devices may be used, and the surface thereof is finish-polished by a CMP (Chemical Mechanical Polishing (or Planarization)) process. It is preferable to use a flat and smooth surface.
  • CMP Chemical Mechanical Polishing (or Planarization)
  • the thin film 12a may be a dielectric film of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film having a thickness of about 50 nm to 600 nm.
  • the thin film 12a may be formed by any method as long as it can be formed on the single crystal SiC substrate 12s with good adhesion.
  • a silicon oxide film is formed by PECVD or thermal oxidation, and a silicon nitride film,
  • the silicon oxynitride film is preferably formed by a sputtering method.
  • a holding substrate 21 made of Si is prepared.
  • a polycrystalline Si wafer or a single crystal Si wafer may be used.
  • FIG. 1 shows an example in which a thin film 21 a is provided on the entire surface (front and back surfaces) of the holding substrate 21.
  • an ion implantation region 12i is formed by implanting hydrogen ions or the like into the thin film 12a formation surface of the single crystal SiC substrate 12s (FIG. 1C).
  • the ion implantation energy may be set so as to obtain a desired thin film thickness.
  • He ions, B ions, and the like may be implanted at the same time, and any ions may be adopted as long as the same effect can be obtained.
  • the dose amount of hydrogen ions (H + ) implanted into the single crystal SiC substrate 12s is preferably 1.0 ⁇ 10 16 atoms / cm 2 to 9.0 ⁇ 10 17 atoms / cm 2 . If it is less than 1.0 ⁇ 10 16 atoms / cm 2 , the interface may not be embrittled. If it exceeds 9.0 ⁇ 10 17 atoms / cm 2 , bubbles are transferred during heat treatment after bonding. It may become defective.
  • the dose is preferably 5.0 ⁇ 10 15 atoms / cm 2 to 4.5 ⁇ 10 17 atoms / cm 2 . If it is less than 5.0 ⁇ 10 15 atoms / cm 2 , the interface may not be embrittled. If it exceeds 4.5 ⁇ 10 17 atoms / cm 2 , bubbles are transferred during heat treatment after bonding. It may become defective.
  • the depth from the ion-implanted substrate surface to the ion-implanted region 12i corresponds to the desired thickness of the single-crystal SiC thin film provided on the holding substrate 21, and is usually 100 to It is 2000 nm, preferably 300 to 500 nm, more preferably about 400 nm.
  • the thickness of the ion implantation region 12i (that is, the ion distribution thickness) is such that it can be easily separated by mechanical impact or the like, and is preferably about 200 to 400 nm, more preferably about 300 nm.
  • the surface of the single crystal SiC substrate 12s on which the thin film 12a is formed and the surface of the holding substrate 21 on which the thin film 21a is formed are subjected to surface activation treatment and bonded together.
  • surface activation treatment plasma activation treatment, vacuum ion beam treatment, or immersion treatment in ozone water may be performed.
  • the plasma gas is introduced under reduced pressure.
  • the surface is exposed to high-frequency plasma of about 100 W for about 5 to 10 seconds, and the surface is subjected to plasma activation treatment.
  • oxygen gas, hydrogen gas, nitrogen gas, argon gas, a mixed gas thereof, or a mixed gas of hydrogen gas and helium gas can be used.
  • the single crystal SiC substrate 12s and / or the holding substrate 21 is placed in a high vacuum chamber, and an activation treatment is performed by irradiating the surface to be bonded with an ion beam of Ar or the like.
  • the single crystal SiC substrate 12s and / or the holding substrate 21 is immersed in ozone water in which ozone gas is dissolved, and the surface thereof is activated.
  • the above-described surface activation treatment may be performed only on the single crystal SiC substrate 12s or only on the holding substrate 21, but is more preferably performed on both the single crystal SiC substrate 12s and the holding substrate 21.
  • the surface activation treatment may be any one of the above methods, or a combination treatment may be performed.
  • the surfaces of the single crystal SiC substrate 12s and the holding substrate 21 on which the surface activation process is performed are the surfaces on which the respective bonding is performed, that is, the surfaces of the thin film 12a and the thin film 21a.
  • the surface of the single crystal SiC substrate 12s and the holding substrate 21 subjected to the surface activation process (the surfaces of the thin films 12a and 21a) are bonded as bonding surfaces.
  • heat treatment is preferably performed at 150 to 350 ° C., more preferably 150 to 250 ° C., to improve the bonding strength of the bonding surfaces of the thin films 12a and 21a. Good.
  • the warpage of the substrate occurs due to the difference in thermal expansion coefficient between the single crystal SiC substrate 12s and the holding substrate 21, but it is preferable to employ a temperature suitable for each material to suppress the warpage.
  • the heat treatment time is preferably 2 hours to 24 hours, although depending on the temperature to some extent.
  • the thin film 12a and the thin film 21a are in close contact with each other and function as an intermediate layer (intervening layer), and the single crystal SiC substrate 12s and the holding substrate 21 become the bonded substrate 13 in which the intermediate layer is firmly attached to the thin film 12a. (FIG. 1 (d)).
  • the thin film 12a and the thin film 21a are in close contact with each other, and the thin film 12a and the thin film 21a are in close contact with the single crystal SiC substrate 12s and the holding substrate 21, respectively. No peeling occurs at the part.
  • the bonded substrate 13 is heated to a high temperature, and by this heat, a fine bubble body of a component ion-implanted in the ion-implanted region 12i is generated to cause peeling, thereby producing a single crystal SiC substrate 12s.
  • a thermal peeling method for separating can be applied.
  • mechanical peeling is generated by applying a physical impact to one end of the ion implantation region 12i while performing a low temperature heat treatment (eg, 500 to 900 ° C., preferably 500 to 700 ° C.) that does not cause thermal peeling.
  • a mechanical peeling method for separating the single crystal SiC substrate 12s can be applied.
  • the mechanical peeling method is more preferable because the roughness of the transfer surface after the transfer of the single crystal SiC thin film is relatively smaller than that of the thermal peeling method.
  • the single crystal SiC thin film carrier is heated at a heating temperature of 700 to 1000 ° C. at a temperature higher than that during the peeling treatment and for a heating time of 1 to 24 hours. You may perform the heat processing which improves the adhesiveness with 21.
  • the surface of the single crystal SiC thin film on the holding substrate 21 is mirror-finished to form a single crystal SiC layer 12 to obtain a single crystal SiC layer carrier 14 (FIG. 1 (e)).
  • the single crystal SiC thin film is subjected to chemical mechanical polishing (CMP polishing) to remove a damaged layer caused by ion implantation and finish the surface to a mirror surface.
  • CMP polishing chemical mechanical polishing
  • a conventionally known CMP polishing used for planarization of a silicon wafer may be used.
  • the single crystal SiC layer 12 is a thin film made of single crystal SiC having a thickness of 5 ⁇ m or less, preferably 2 ⁇ m or less, more preferably 100 nm or more and 1 ⁇ m or less, further preferably 200 nm or more and 800 nm or less, and particularly preferably 300 nm or more and 500 nm or less. It is. If the thickness of the single crystal SiC layer is 5 ⁇ m or less, there is still an economic advantage over a solid single crystal SiC substrate even if the cost of making a composite substrate is considered.
  • the single-crystal SiC substrate 12s after being peeled can be reused as a bonding substrate in the method for manufacturing the single-crystal SiC layer carrier 14 by polishing or cleaning the surface again. Become.
  • Step 6 the obtained single crystal SiC layer carrier 14 is heated to less than 1414 ° C., and polycrystalline SiC is deposited on the single crystal SiC layer 12 by chemical vapor deposition to form a part of the polycrystalline SiC substrate 11.
  • a polycrystalline SiC thin film 11a is formed to obtain a SiC laminate 15a (FIG. 1 (f)).
  • the process in this step is referred to as first stage (low temperature) chemical vapor deposition.
  • the SiC laminated body 15a here has a configuration in which a thin film 22a, a thin film 12a, a single crystal SiC layer 12, and a polycrystalline SiC thin film 11a are laminated on a holding substrate 21 in this order.
  • the thermal CVD conditions may be general conditions for depositing polycrystalline SiC.
  • the single crystal SiC layer carrier 14 In the first stage (low temperature) chemical vapor deposition of this step, it is preferable to heat the single crystal SiC layer carrier 14 to 1100 ° C. or higher and 1300 ° C. or lower.
  • the thickness t1 of the polycrystalline SiC thin film 11a is preferably 30 ⁇ m or more. Thereby, even if a part or all of the holding substrate 21 is removed in the next step, the shape (flat state) of the SiC stacked body 15a can be maintained. Furthermore, the thickness t1 of the polycrystalline SiC thin film 11a is preferably 0.075 t or more and 0.5 t or less, where t is the thickness of the polycrystalline SiC substrate 11 to be finally formed, and 0.187 t or more and 0 More preferably, it is set to 5 t or less.
  • Step 7 the obtained SiC laminated body 15a is heated to 1414 ° C. or higher to melt at least a part of the holding substrate 21, and polycrystalline SiC is further deposited on the polycrystalline SiC thin film 11a by chemical vapor deposition.
  • the polycrystalline SiC thin film 11b is formed to obtain the SiC laminated body 15 having the polycrystalline SiC substrate 11 composed of the polycrystalline SiC thin films 11a and 11b (FIG. 1 (g)).
  • the process in this step is referred to as second stage (high temperature) chemical vapor deposition.
  • part or all of the holding substrate 21 is melted, but the melted portion of the holding substrate 21 may be removed, or may be held as it is, and then cooled after the film formation.
  • the polycrystalline SiC substrate 11 including the thin film 21a ′, the thin film 12a, the single crystal SiC layer 12, and the polycrystalline SiC thin films 11a and 11b is laminated in this order on the holding substrate 21 ′.
  • the thin film 21a ′, the thin film 12a, the single crystal SiC layer 12, and the polycrystalline SiC substrate 11 are stacked in this order.
  • the second stage (high temperature) chemical vapor deposition of this step it is preferably 1414 ° C. or higher and 1800 ° C. or lower, more preferably 1414 ° C., without decreasing the temperature of the SiC stacked body 15a from the previous step (step 6).
  • the temperature is raised to 1600 ° C. or lower.
  • the holding substrate 21 can be melted to be in a liquefied state, and by heating at 1800 ° C. or lower, SiC can be formed without phase transition.
  • the heating means may be a heater attached to the CVD apparatus. It is preferable to place the SiC laminated body 15a in this CVD apparatus and heat the SiC laminated body 15a.
  • the bow amount of the SiC composite substrate 10 finally obtained is preferably ⁇ 50 ⁇ m to 75 ⁇ m, more preferably ⁇ 50 ⁇ m to 50 ⁇ m, still more preferably ⁇ 30 ⁇ m to 50 ⁇ m, and particularly preferably 0 ⁇ m to 30 ⁇ m.
  • the temperature and the amount of SiC deposited can be adjusted.
  • thermal CVD a thermal CVD method as the chemical vapor deposition method.
  • the thermal CVD conditions may be the same as those in the first stage (low temperature) vapor phase growth in the previous process (process 6) except for the heating temperature condition.
  • the thickness t2 of the polycrystalline SiC thin film 11b formed in this step is preferably 0.5 t or more and 0.925 t or less, where t is the thickness of the polycrystalline SiC substrate 11 to be finally formed, More preferably, it is 0.5 t or more and 0.813 or less.
  • the thickness t of the polycrystalline SiC substrate 11 is preferably 100 to 650 ⁇ m, more preferably 200 to 600 ⁇ m, and still more preferably 300 to 500 ⁇ m. By setting the thickness to 100 ⁇ m or more, it becomes easy to ensure the function as the handle substrate, and by setting the thickness to 650 ⁇ m or less, it is possible to reduce the cost.
  • the polycrystalline SiC of the polycrystalline SiC substrate 11 is preferably cubic (3C—SiC). Note that the resistivity may be adjusted by introducing impurities into the polycrystalline SiC substrate 11. As a result, it can be suitably used as a substrate for a vertical power semiconductor device.
  • the SiC laminate 15 is cooled to room temperature. At that time, when the holding substrate 21 remains as it is, there is a difference in thermal expansion coefficient between the polycrystalline SiC substrate 11 (SiC) and the holding substrate 21 (Si) (the thermal expansion coefficient of SiC is larger than that of Si). ), A thermal stress is generated between the polycrystalline SiC substrate 11 and the holding substrate 21, and the SiC laminated body 15 has a central portion protruding downward (downward in the figure (back surface direction of the holding substrate 21)). Try to take the shape that.
  • the holding substrate 21 is melted (becomes the holding substrate 21 ′), so that the thermal stress between the polycrystalline SiC substrate 11 and the holding substrate 21 ′ is reduced. Occurrence and generation of internal stress in the polycrystalline SiC substrate 11 are suppressed, and the entire SiC stack 15 is maintained flat.
  • the remaining holding substrate 21 ′ in the SiC laminate 15 obtained in step 7 is physically and / or chemically removed to obtain the SiC composite substrate 10 (FIG. 1 (h)).
  • the holding substrate 21 ′ is made of silicon, for example, most of the holding substrate 21 ′ is first removed by grinding, and then the remaining holding substrate 21 ′, the thin film 21a ′, and the thin film 12a are selectively selected with a hydrofluoric acid solution. It is preferable to remove by etching.
  • the thin film 21a 'in the region in contact with the thin film 12a remains, so it must be removed by chemical etching.
  • the SiC composite substrate 10 with almost no warpage can be obtained.
  • the polycrystalline SiC substrate 11 is made of the same SiC as the upper single crystal SiC layer 12, and the thermal expansion coefficients of the single crystal SiC layer 12 and the polycrystalline SiC substrate 11 are substantially equal. Generation
  • substrate 10 is suppressed.
  • an SiC epitaxial layer 12 ′ may be formed on the single crystal SiC layer 12 of the SiC composite substrate 10 (FIG. 1 (i)).
  • a SiC epitaxial layer 12 ′ having a predetermined thickness is formed, so that an SiC composite substrate suitable for manufacturing a power semiconductor can be obtained. Is possible.
  • the bow amount was measured with a normal incidence Fizeau interferometer (Corning Tropel, Flat Master) as the substrate warpage.
  • the bow amounts b1 and b2 are measured as a height difference between the central portion and the end portion of the SiC composite substrate 10, and the central portion of the substrate is downward as shown in FIG.
  • a negative value is given for the case of convexity
  • a positive value is given for the case of convexity upward as shown in FIG.
  • the warpage was measured by arranging the single crystal SiC layer 12 of the SiC composite substrate 10 in the direction of being on the upper side (surface side).
  • an SiC composite substrate was produced as follows according to the procedure of the embodiment of the present invention described above. First, a 4H—SiC single crystal wafer having a diameter of 3 inches ⁇ is prepared as a single crystal SiC substrate 12s, and a 200 nm thick silicon oxide film (SiO 2 film) is formed as a thin film 12a on one side thereof by a CVD method. After polishing (FIG. 1A), H + ions were implanted into the surface on which the thin film 12a was formed at an energy of 160 keV and a dose of 8.8 ⁇ 10 16 atoms / cm 2 (FIG. 1C).
  • a bonded substrate 13 was produced (FIG. 1D).
  • the bonded substrate 13 was subjected to a heat treatment at 750 ° C.
  • a single crystal SiC thin film is peeled off from the substrate 12s, transferred to the holding substrate 21, and a single crystal SiC layer carrying a 4H—SiC single crystal SiC layer 12 having a thickness of 800 nm on the holding substrate 21 through a silicon oxide film.
  • a body 14 was obtained (FIG. 1 (e)).
  • a plurality of single crystal SiC layer carriers 14 were produced under the same conditions.
  • the first stage (low temperature) vapor phase growth is performed under the following conditions. As shown in FIG. 1F, a 3C-SiC polycrystalline SiC thin film 11a was formed on the single crystal SiC layer 12 while changing the film thickness to produce a SiC laminate 15a (FIG. 1 (f)).
  • Raw material gas Silicon tetrachloride and propane ⁇ Pressure: 17 Pa -Heating temperature of single crystal SiC layer carrier 14: 1200 ° C -Polycrystalline SiC thin film 11a thickness t1: 400, 300, 250, 200, 150, 100, 75, 50, 30, 25 ⁇ m
  • the SiC laminated body 15a is further heated without being cooled, and subjected to thermal CVD processing as second-stage (high temperature) vapor phase growth under the following conditions, and 3C-SiC polycrystalline SiC is formed on the polycrystalline SiC thin film 11a.
  • the thin film was formed by changing the film thickness so that the total film thickness with the polycrystalline SiC thin film 11a was 400 ⁇ m, thereby producing the SiC laminate 15 (FIG. 1G).
  • the polycrystalline SiC thin film 11a having a thickness of 400 ⁇ m was cooled as it was without performing this treatment.
  • Raw material gas Silicon tetrachloride and propane ⁇ Pressure: 17 Pa -Heating temperature of SiC laminate 15a: 1490 ° C -Thickness t2 of polycrystalline SiC thin film 11b: 100, 150, 200, 250, 300, 325, 350, 370, 375 ⁇ m
  • the holding substrate 21 ′ of the SiC laminate 15 was ground with a fixed grindstone. Specifically, the count of the fixed grindstone was sequentially changed to fine grindstones in the order of # 1000, # 2500, and # 4000, and grinding was performed until the holding substrate 21 'was almost eliminated.
  • the silicon oxide films 21a ′ and 12a were removed by etching with an HF aqueous solution to obtain a SiC composite substrate 10 having a single crystal SiC layer 12 having a very clean surface on the polycrystalline SiC substrate 11 (FIG. 1). h)).
  • Table 1 shows the relationship between the film thicknesses t1 and t2 of the polycrystalline SiC thin films 11a and 11b and the warp (Bow amount) of the SiC composite substrate 10.
  • Table 1 shows the relationship between the film thicknesses t1 and t2 of the polycrystalline SiC thin films 11a and 11b and the warp (Bow amount) of the SiC composite substrate 10.
  • the warp (Bow amount) of the SiC composite substrate 10 is 750 ⁇ m.
  • the wafer process has become a difficult deformation. Further, the warpage of the SiC composite substrate 10 was improved by including a second stage (high temperature) vapor phase growth step.
  • the warp of the SiC composite substrate 10 is improved.
  • SiC composite substrate 11 Polycrystalline SiC substrate 11a, 11b Polycrystalline SiC thin film 12 Single crystal SiC layer 12a, 21a, 21a 'Thin film 12i Ion implantation region 12s Single crystal SiC substrate 12' SiC epitaxial layer 13 Bonded substrate 14 Single crystal SiC Layer carrier 15a, 15 SiC laminate 21, 21 ′ Holding substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

多結晶ＳｉＣ基板１１上に単結晶ＳｉＣ層１２を有するＳｉＣ複合基板１０の製造方法であって、Ｓｉからなる保持基板２１の片面に単結晶ＳｉＣ層１２を設けて単結晶ＳｉＣ層担持体１４を作製した後、単結晶ＳｉＣ層１２上に化学気相成長法により多結晶ＳｉＣを堆積して保持基板２１'上に単結晶ＳｉＣ層１２と厚さｔの多結晶ＳｉＣ基板１１とを積層したＳｉＣ積層体１５を作製する際、単結晶ＳｉＣ層担持体１４を１４１４℃未満に加熱して多結晶ＳｉＣを厚さｔの一部だけ堆積し、引き続き１４１４℃以上に昇温して保持基板２１の少なくとも一部を溶融させながら厚さｔとなるまで多結晶ＳｉＣを更に堆積した後に冷却することを行い、その後に保持基板２１'を物理的及び／又は化学的に除去するＳｉＣ複合基板の製造方法を提供する。本発明により簡便な製造プロセスで結晶性のよい単結晶ＳｉＣ層を有すると共に反りの少ないＳｉＣ複合基板が得られる。

Description

ＳｉＣ複合基板の製造方法
　本発明は、高温、高周波、大電力での電力制御に用いられるショットキーバリアダイオード、ｐｎダイオード、ｐｉｎダイオード、電界効果型トランジスタや絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）などのパワーデバイス用半導体素子の製造、並びに窒化ガリウムやダイヤモンド、ナノカーボン薄膜の成長に用いられる、多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法に関する。
　現在、半導体用基板として単結晶Ｓｉ基板は広く使われている。しかし、その特性上、最近の高耐圧や高周波化に対しては必ずしも適さないため、高価ではあるが単結晶ＳｉＣや単結晶ＧａＮの基板が使われ始めている。例えば、シリコン（Ｓｉ）よりも禁制帯幅の広い半導体材料である炭化珪素（ＳｉＣ）を用いた半導体素子を使用してインバータやＡＣ／ＤＣコンバータなどの電力変換装置を構成することによりシリコンを用いた半導体素子では到達し得ない電力損失の低減が実現されている。ＳｉＣによる半導体素子を用いることにより、従来よりも電力変換に付随する損失が低減するほか、装置の軽量化、小型化、高信頼性が促進される。また、次世代のデバイス材料としてナノカーボン薄膜（グラフェンも含む）の原材料としても単結晶ＳｉＣ基板が検討されている。
　これらの単結晶ＳｉＣ基板や単結晶ＧａＮ基板の製造として、（１）単結晶ＳｉＣ基板は、高純度ＳｉＣ粉を２０００℃以上の高温でＳｉＣを昇華させながら種結晶を成長させるＳｉＣ昇華法で作製され、（２）単結晶ＧａＮ基板は、高温高圧のアンモニア中でＧａＮの種結晶を成長させる方法やサファイヤあるいは単結晶ＳｉＣ基板上に更にＧａＮをヘテロエピタキシャル成長させて作製されるのが通常である。しかし、その製造工程は極めて厳しい条件下で複雑なため、どうしても基板の品質や歩留まりが低く、非常に高コストの基板となり、実用化や広範囲の利用を妨げている。
　ところで、これらの基板上では、実際にデバイス機能を発現する厚みはいずれの場合においても０．５～１００μｍであり、残りの厚み部分は主として基板取り扱い時の機械的な保持・保護機能の役割を担っているだけの部分、所謂、ハンドル部材（基板）である。
　そこで、近年はハンドリングができる程度の厚みが比較的薄い単結晶ＳｉＣ層を多結晶ＳｉＣ基板にＳｉＯ2、Ａｌ2Ｏ3、Ｚｒ2Ｏ3、Ｓｉ3Ｎ4、ＡｌＮ等のセラミックス、やＳｉ、Ｔｉ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、Ｃｏ、Ｚｒ、Ｍｏ、Ｗ等の金属を介して接合した基板が検討されている。しかしながら、単結晶ＳｉＣ層と多結晶ＳｉＣ基板とを接合するために介在するものが前者（セラミックス）の場合は絶縁体であることからデバイス作成時の電極作製が難しく、後者（金属）の場合はデバイスに金属不純物が混入してデバイスの特性劣化を引き起こし易いため、実用的ではない。
　そこで、これらの欠点を改善すべく、これまでに種々の提案がなされており、例えば特許第５０５１９６２号公報（特許文献１）では、酸化珪素薄膜を有する単結晶ＳｉＣ基板に水素などのイオン注入を施したソース基板と表面に酸化珪素を積層した多結晶窒化アルミニウム（中間サポート、ハンドル基板）とを酸化珪素面で貼り合わせ、単結晶ＳｉＣ薄膜を多結晶窒化アルミニウム（中間サポート）に転写し、その後、多結晶ＳｉＣを堆積した後にＨＦ浴に入れて酸化珪素面を溶かして分離する方法が開示されている。しかしながら、通常、酸化珪素面の接合面が極めて密に強く結合しているために、ＨＦが酸化珪素面の全面、特に中心部にはなかなか浸透せず、分離が簡単ではなく、過大な時間を要し、生産性が極めて悪いという欠点がある。また、この発明を用いて大口径のＳｉＣ複合基板を製造する際には、多結晶ＳｉＣ堆積層と窒化アルミニウム（中間サポート）との熱膨張係数差により大きな反りが発生し問題となる。
　また、特開２０１５－１５４０１号公報（特許文献２）では、表面の平坦化が難しい基板に対し、酸化膜の形成なしに多結晶ＳｉＣの支持基板表面を高速原子ビームで非晶質に改質すると共に単結晶ＳｉＣ表面も非晶質に改質した後、両者を接触させて熱接合を行うことにより多結晶ＳｉＣ支持基板上に単結晶ＳｉＣ層を積層する方法が開示されている。しかしながら、この方法では高速原子ビームで単結晶ＳｉＣの剥離界面のみならず結晶内部も一部変質するため、折角の単結晶ＳｉＣがその後の熱処理によってもなかなか良質の単結晶ＳｉＣに回復せず、デバイス基板やテンプレートなどに使用する場合、高特性のデバイスや良質なＳｉＣエピ膜を得にくいという欠点がある。
　これらの欠点に加えて上記技術では単結晶ＳｉＣと支持基板の多結晶ＳｉＣとを貼り合わせるためには、貼り合わせ界面の表面粗さ（算術平均表面粗さＲａ）１ｎｍ以下の平滑性が不可欠であるが、ダイヤモンドに次ぐ難削材と言われるＳｉＣは単結晶ＳｉＣ表面を非晶質に改質してもその後の研削、研磨或いは化学機械研磨（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ，ＣＭＰ）などの平滑化プロセスに極めて多くの時間を要し、高コスト化は避けられず、加えて多結晶は粒界があるため、高速原子ビームによる非晶質化を面内均一にすることが難しく、貼り合わせ強度や反りの発生が問題となって実用化の大きな障害となっている。
特許第５０５１９６２号公報 特開２０１５－１５４０１号公報
　上述のように従来技術では単結晶ＳｉＣの結晶性が悪く、製造プロセスが煩雑であるため高コストとなる、ＳｉＣ複合基板の反りが大きいために精密度を有する半導体製造プロセスに適用できないなど、ＳｉＣ複合基板の実用化を妨げる大きな課題が存在した。
　本発明は、上記事情に鑑みなされたもので、簡便な製造プロセスで結晶性のよい単結晶ＳｉＣ層を有すると共に反りの少ないＳｉＣ複合基板が得られるＳｉＣ複合基板の製造方法を提供することを目的とする。
　本発明は、上記目的を達成するため、下記のＳｉＣ複合基板の製造方法を提供する。
〔１〕　多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、Ｓｉからなる保持基板の片面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層上に化学気相成長法により多結晶ＳｉＣを堆積して保持基板上に単結晶ＳｉＣ層と厚さｔの多結晶ＳｉＣ基板とを積層したＳｉＣ積層体を作製する際、上記単結晶ＳｉＣ層担持体を１４１４℃未満に加熱して多結晶ＳｉＣを厚さｔの一部だけ堆積し、引き続き１４１４℃以上に昇温して保持基板の少なくとも一部を溶融させながら厚さｔとなるまで多結晶ＳｉＣを更に堆積した後に冷却することを行い、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするＳｉＣ複合基板の製造方法。
〔２〕　上記単結晶ＳｉＣ担持体を１４１４℃未満に加熱したときに堆積する多結晶ＳｉＣの厚さを３０μｍ以上とすることを特徴とする〔１〕記載のＳｉＣ複合基板の製造方法。
〔３〕　上記多結晶ＳｉＣ基板の厚さｔが１００μｍ以上６５０μｍ以下であることを特徴とする〔１〕又は〔２〕記載のＳｉＣ複合基板の製造方法。
〔４〕　上記化学気相成長法は、熱ＣＶＤ法であることを特徴とする〔１〕～〔３〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔５〕　上記保持基板と単結晶ＳｉＣ層との間に、酸化珪素、窒化珪素又は酸窒化珪素からなる中間層を設けることを特徴とする〔１〕～〔４〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔６〕　イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して上記単結晶ＳｉＣ層を設けることを特徴とする〔１〕～〔５〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔７〕　上記保持基板上にＳｉＣをヘテロエピタキシャル成長させて上記単結晶ＳｉＣ層を設けることを特徴とする〔１〕～〔５〕のいずれかに記載のＳｉＣ複合基板の製造方法。
　本発明によれば、単結晶ＳｉＣ層上に化学気相成長法により多結晶ＳｉＣを堆積して保持基板上に単結晶ＳｉＣ層と厚さｔの多結晶ＳｉＣ基板とを積層したＳｉＣ積層体を作製する際、上記単結晶ＳｉＣ層担持体を１４１４℃未満に加熱して多結晶ＳｉＣを厚さｔの一部だけ堆積し、引き続き１４１４℃以上に昇温して保持基板の少なくとも一部を溶融させながら厚さｔとなるまで多結晶ＳｉＣを更に堆積した後に冷却することを行い、その後に上記保持基板を物理的及び／又は化学的に除去するので、単結晶ＳｉＣと保持基板の熱膨張係数の差に起因する応力（熱応力や内部応力）による反りを抑制することができ、形状に優れたＳｉＣ複合基板を製造することが可能となる。
本発明に係るＳｉＣ複合基板の製造方法の一実施の形態における製造工程を示す図である。 ＳｉＣ複合基板のＢｏｗ量の測定方法を示す概略図である。
　本発明者らは、上記問題を解決するために次のような検討を行った。即ち、通常、ＳｉＣ層はエピタキシャル成長させることが可能なので、種となる高品質の単結晶ＳｉＣ層は薄くても問題はない。従って、単結晶ＳｉＣのバルクウエハから薄膜を剥離させて下地となる支持ウエハに転写させることでコストを大きく下げることができると考えられる。ただし、通常のＳｉＣ基板を用いたデバイスプロセスは１８００℃にも及ぶので、支持ウエハはこの高温に耐えることができ、かつ金属汚染の心配のない材料からなるものである必要がある。このことを考えると支持ウエハは多結晶ＳｉＣからなる基板が最適と考えられる。この場合、ＳｉＣ同士なので熱膨張係数の差に起因する反りやクラックの問題も回避可能である。ここで、単結晶ＳｉＣ薄膜と多結晶ＳｉＣ基板とを積層する方法として、貼り合わせ法が考えられるが、貼り合わせのためには多結晶ＳｉＣ基板表面を原子オーダー（Åオーダー）にまで平滑にする必要がある。しかしながら、多結晶ＳｉＣ基板においては結晶粒の境界（粒界）や結晶の向きがランダムに配置されているため、原子レベルの平滑化は極めて困難である。そこで、本発明者らは以下のようなＳｉＣ複合基板の製造方法を考案した。
　即ち、本製造方法は、多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、Ｓｉからなる保持基板の片面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層上に化学気相成長法により多結晶ＳｉＣを堆積して保持基板上に単結晶ＳｉＣ層と多結晶ＳｉＣ基板とを積層したＳｉＣ積層体を作製し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするものである。
　ここで、シリコン（Ｓｉ）からなる基板は機械的強度があると共に物理的及び／又は化学的な除去（即ち、研削加工や化学的エッチング）が行い易いため、本製造方法における保持基板に好適である。なお、保持基板は、多結晶Ｓｉウエハ、単結晶Ｓｉウエハのいずれでもよい。保持基板として単結晶Ｓｉウエハを採用する場合、高品質な大口径基板を低価格で入手可能であることから、ＳｉＣ複合基板の製造コストも低減できる。また、単結晶Ｓｉウエハ上には単結晶の立方晶ＳｉＣをヘテロエピタキシャル成長することも可能であり、単結晶ＳｉＣ基板の接合や剥離工程が必要とされないことから、市販のバルクＳｉＣウエハよりも大口径のＳｉＣ複合基板を安価に製造することが可能となる。
　以上のように、当該ＳｉＣ複合基板の製造方法によれば、保持基板が難加工性のＡｌＮ基板でなく、易加工性のＳｉ基板であることから機械加工や化学処理が極めて容易にできるため、簡便な研削や研磨、あるいはＫＯＨ、ＨＦなどの安価な化学的エッチング処理で保持基板を簡単に除去でき、特許文献１の様な面倒で高コストなＡｌＮの再生・リサイクルの必要もなくなり、高品質のＳｉＣ複合基板を低コストで製造することが可能となる。
　ところで、Ｓｉからなる保持基板は単結晶ＳｉＣ層や多結晶ＳｉＣ基板と熱膨張係数が異なり（具体的にはＳｉＣの熱膨張係数はＳｉよりも大きい）、更には化学気相成長法で形成した多結晶ＳｉＣ基板は内部応力をためやすいため、保持基板を含む積層体に反りが発生しやすい（具体的には、室温に戻す際にＳｉＣ積層体の基板中央部が下に凸となる傾向がある）。製造過程でこのような反りが発生すると、そのままではＳｉＣ複合基板の形状はその反りを反映してしまうので、平坦な基板が得られない。ＳｉＣ複合基板が平坦性を欠いてしまうと、次工程以降のＳｉＣ複合基板の扱いが難しくなるばかりでなく、精密で微細なデバイスを製造することが困難になる。例えば、デバイス製造工程などのフォトリソグラフィー工程を適用することが難しくなり、ＳｉＣ複合基板の実用化が妨げられる。
　そこで、本発明者らは、この反りの問題について種々検討したところ、ＳｉＣ複合基板の製造工程において単結晶ＳｉＣ層担持体に多結晶ＳｉＣを堆積するＳｉＣ積層体を作製するに当たり、単結晶ＳｉＣ層担持体を昇温した際に単結晶ＳｉＣとＳｉの膨張係数差に起因する反りが発生することが判明した。また、多結晶ＳｉＣ堆積中に於いては単結晶ＳｉＣ層担持体と多結晶ＳｉＣとの間に熱膨張係数の差に起因する熱応力や化学気相成長膜に起因する内部応力を生じ、それによってもＳｉＣ複合基板に反りを生じさせているという事実を把握した。しかし、更に検討を進めたところ、多結晶ＳｉＣ基板を化学気相成長法により形成する工程において、最後にＳｉＣ積層体を室温まで冷却する前にＳｉＣ積層体をシリコンの融点（１４１４℃）以上に加熱すると多結晶ＳｉＣ基板に起因する応力（熱応力や内部応力）が適宜開放され、反りがほとんどないＳｉＣ複合基板が得られることを見出した。本発明者らは、この知見に基づき更に鋭意検討を行い、上記考案したＳｉＣ複合基板の製造方法について工程を追加する形で改善して本発明を成すに至った。
　即ち、本発明に係るＳｉＣ複合基板の製造方法は、多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、Ｓｉからなる保持基板の片面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層上に化学気相成長法により多結晶ＳｉＣを堆積して保持基板上に単結晶ＳｉＣ層と厚さｔの多結晶ＳｉＣ基板とを積層したＳｉＣ積層体を作製する際、上記単結晶ＳｉＣ層担持体を１４１４℃未満に加熱して多結晶ＳｉＣを厚さｔの一部だけ堆積し、引き続き１４１４℃以上に昇温して保持基板の少なくとも一部を溶融させながら厚さｔとなるまで多結晶ＳｉＣを更に堆積した後に冷却することを行い、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするものである。
　ここで留意すべき点は、上記の単結晶ＳｉＣ層担持体は主にＳｉＣとＳｉから成る複合材料（ＳｉＣ　ｏｎ　Ｓｉ）のため、高温になればなるほどＳｉＣとＳｉの熱膨張係数の差に起因する反りが発生する。このため、Ｓｉの融点以下でＳｉＣの堆積を行うと、この堆積温度に応じてＳｉＣ複合基板に反りが生じて、堆積後のこの反りがそのまま残ることとなる。しかし、低温域でのＳｉＣの堆積厚さを適切に制御することによりこの反り量を低減することができる。
　また、低温域での堆積厚さが厚すぎると、この温度域でのＳｉＣ複合基板の反りに応じた形状となるが、低温域での厚さが適切であると、高温域（＞１４１４℃）に移行した際に単結晶ＳｉＣ層担持体のＳｉ成分が溶融し、Ｓｉの応力が解放されるため、反りを解放することが可能となる。この際、低温域で堆積したＳｉＣの厚さが薄すぎると高温域でＳｉが溶融した際に自重を支えられずに、形状の悪化が引き起こされる。よって、低温域で堆積されるＳｉＣの厚さはかろうじて自重を支えられる程度の厚さが望ましいことが推察される。具体的な厚さの範囲は後述する。
　従って、上記ＳｉＣ積層体を１４１４℃以上に加熱することで、Ｓｉからなる保持基板は液状に近い状態となり、保持基板の応力や歪が堆積されるＳｉＣに影響を与えることなく多結晶ＳｉＣを厚膜化することができる。
　また、上記単結晶ＳｉＣ層担持体を１４１４℃未満に加熱して多結晶ＳｉＣを厚さ３０μｍ以上に堆積し（第１段（低温）気相成長）、続いて上記ＳｉＣ積層体を１４１４℃以上に加熱して更に多結晶ＳｉＣを堆積する（第２段（高温）気相成長）ことが好ましい。第１段（低温）気相成長の段階で多結晶ＳｉＣを厚さ３０μｍ以上に堆積しておくことで、第２段（高温）気相成長の段階で保持基板の一部又は全部が溶融してもこの厚さ３０μｍ以上の多結晶ＳｉＣ基板がＳｉＣ積層体の形状を保持することができる。
　また、上記多結晶ＳｉＣ基板の厚さｔが１００μｍ以上６５０μｍ以下であることが好ましく、２００μｍ以上６００μｍ以下であることがより好ましく、３００μｍ以上５００μｍ以下であることが更に好ましい。
　このとき、上記多結晶ＳｉＣ基板の厚さをｔとすると、まず上記単結晶ＳｉＣ層担持体を１４１４℃未満に加熱して多結晶ＳｉＣを好ましくは厚さ０．０７５ｔ以上０．５ｔ以下、より好ましくは厚さ０．１８７ｔ以上０．５ｔ以下で堆積し（第１段（低温）気相成長）、続いて上記ＳｉＣ積層体を１４１４℃以上に加熱して更に多結晶ＳｉＣを厚さｔとなるまで堆積する、例えば多結晶ＳｉＣを好ましくは厚さ０．５ｔ以上０．９２５ｔ以下、より好ましくは０．５ｔ以上０．８１３以下で堆積する（第２段（高温）気相成長）ことが好ましい。この第１段（低温）気相成長における堆積厚さ、又は第２段（高温）気相成長における堆積厚さは、多結晶ＳｉＣ基板の内部応力やＳｉＣ積層体の反りの程度に応じて適宜調整することが好ましい。
　この場合、ＳｉＣ複合基板のＢｏｗ量を好ましくは－５０μｍ以上７５μｍ以下、より好ましくは－５０μｍ以上５０μｍ以下となるように調整するとよい。ＳｉＣ複合基板１０のＢｏｗ量が－５０μｍ以上７５μｍ以下であれば、ＳｉＣ複合基板１０を半導体デバイス製造プロセス中の製造装置における真空チャックや静電チャックを固定することが可能であり、－５０μｍ以上５０μｍ以下であれば、ＳｉＣ複合基板１０を半導体デバイス製造プロセス中の製造装置における真空チャックや静電チャックに問題なく固定することができる。
　また、多結晶ＳｉＣ基板を形成するための化学的気相成長法としては、熱ＣＶＤ法を用いることが好ましい。単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積して形成するため、従来技術の如き、難研削材のＳｉＣの研削、研磨、ＣＭＰなどに依る高平坦化の工程を不要とすることができる。
　また、保持基板の厚さが２００μｍ以上６００μｍ以下であることが好ましく、３００μｍ以上５００μｍ以下であることがより好ましい。保持基板の厚さが２００μｍ以上であることにより単結晶ＳｉＣ層担持体の形状を維持することができ、６００μｍ以下であることにより保持基板を物理的及び／又は化学的に容易に除去することができるようになる。
　なお、上記保持基板と単結晶ＳｉＣ層との間に酸化珪素、窒化珪素又は酸窒化珪素からなる中間層（介在層ともいう）を設けることが好ましい。この中間層は、保持基板と単結晶ＳｉＣ層とを強固に付着させるだけではなく、Ｓｉからなる保持基板について研削可能などにより大部分を除去した後に、残りを化学的にエッチングして除去する際にエッチストップ層として機能させることもできる。また、保持基板の除去の際に中間層の表面全体にＨＦ等のエッチング液が直に接するように化学的なエッチング処理を行えば、中間層を容易にかつ均一に完全除去することができ、その結果、単結晶ＳｉＣ層の表面は極めて平滑、清浄な状態で得られることになる。
　また、当該ＳｉＣ複合基板の製造方法では、イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して設けることが好ましい。あるいは、上記保持基板上にＳｉＣをヘテロエピタキシャル成長させて上記単結晶ＳｉＣ薄膜を設けてもよい。これにより、一度のイオン注入剥離処理又はヘテロエピタキシャル成長により、必要最低限の膜厚を有し、ＳｉＣ複合基板の特性を左右する単結晶ＳｉＣ層が得られるので、経済的に高特性のＳｉＣ複合基板を製造することができる。
　以上のように、上記単結晶ＳｉＣ層上に化学気相成長法により多結晶ＳｉＣを堆積して保持基板上に単結晶ＳｉＣ層と多結晶ＳｉＣ基板とを積層したＳｉＣ積層体を作製する際、上記単結晶ＳｉＣ層担持体を１１００～１３００℃程度に加熱して化学気相成長法により多結晶ＳｉＣを堆積すると、このときの温度はＳｉからなる保持基板にとって非常に高い温度であることからそのまま冷却すると保持基板は自重での歪やスリップ転位などにより変形してしまう。更に、Ｓｉからなる保持基板に単結晶ＳｉＣ層を担持させた単結晶ＳｉＣ層担持体と多結晶ＳｉＣとの間に熱膨張係数の差に起因する熱応力や化学気相成長膜に起因する内部応力を生じ、その結果、ＳｉＣ複合基板に反りが発生してしまう。しかしながら、保持基板でそのような歪やスリップ転位などが発生しないようにそれよりも低い温度で気相成長を行おうとすると堆積速度が大幅に低下し、スループットの低下という問題が生じる。そこで、本発明では、上記単結晶ＳｉＣ層担持体を１４１４℃未満に加熱して化学気相成長法により多結晶ＳｉＣを堆積した後、引き続き上記ＳｉＣ積層体を更に１４１４℃以上に加熱し、多結晶ＳｉＣ基板と熱膨張係数に差があるＳｉからなる保持基板の一部又は全部を溶融させつつ、ＳｉＣの堆積を行い、その後で冷却するので、多結晶ＳｉＣ基板に起因する応力（熱応力や内部応力）の発生を抑制することができ、その結果、反りが少なく、高品質なＳｉＣ複合基板を簡便に製造することを実現したものである。
　以下、本発明に係るＳｉＣ複合基板の製造方法の実施形態について図１を参照しながら説明する。
（工程１）
　始めに、保持基板２１に貼り合わせをする単結晶ＳｉＣ基板１２ｓを用意する。ここで、単結晶ＳｉＣ基板１２ｓは、結晶構造が４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣのものから選択をすることが好ましい。単結晶ＳｉＣ基板１２ｓ及び後述する保持基板２１の大きさは、半導体素子の製造や窒化ガリウム、ダイヤモンド、ナノカーボン膜の成長に必要な大きさやコスト等から設定をする。また、単結晶ＳｉＣ基板１２ｓの厚さは、ＳＥＭＩ規格又はＪＥＩＤＡ規格の基板厚さ近傍のものがハンドリングの面から好ましい。なお、単結晶ＳｉＣ基板１２ｓとして、市販のもの、例えばパワーデバイス向けに市販されている単結晶ＳｉＣウエハを用いればよく、その表面がＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ（ｏｒ　Ｐｌａｎａｒｉｚａｔｉｏｎ））処理で仕上げ研磨された、表面が平坦かつ平滑なものを用いることが好ましい。
　また、単結晶ＳｉＣ基板１２ｓの少なくとも保持基板２１と貼り合わせをする表面（おもて面）に所定の薄膜１２ａを形成することが好ましい（図１（ａ））。ここで、薄膜１２ａは、厚さ５０ｎｍ～６００ｎｍ程度の酸化珪素膜、窒化珪素膜又は酸窒化珪素膜の誘電体膜であるとよい。これにより、保持基板２１との貼り合わせが容易になるだけではなく、この後に行われるイオン注入処理の注入イオンのチャネリングを抑制する効果も得られる。なお、後述するイオン注入処理後に薄膜１２ａを設けてもよい。
　薄膜１２ａの形成方法としては、単結晶ＳｉＣ基板１２ｓに密着性よく形成できる成膜方法であればいずれの方法でもよく、例えば酸化珪素膜はＰＥＣＶＤ法又は熱酸化法により形成し、窒化珪素膜、酸窒化珪素膜はスパッタリング法により形成するとよい。
（工程２）
　次に、Ｓｉからなる保持基板２１を用意する。例えば、多結晶Ｓｉウエハ又は単結晶Ｓｉウエハを用いるとよい。
　また、保持基板２１の少なくとも単結晶ＳｉＣ基板１２ｓと貼り合わせをする表面（おもて面）に、上記工程１と同様の薄膜２１ａを形成することが好ましく、上記工程１で形成した薄膜１２ａと同じ材料からなる薄膜２１ａを形成することがより好ましい（図１（ｂ））。図１では、保持基板２１の全面（表裏面）に薄膜２１ａを設けた例を示している。
（工程３）
　次に、単結晶ＳｉＣ基板１２ｓの薄膜１２ａ形成面に水素イオン等を注入してイオン注入領域１２ｉを形成する（図１（ｃ））。
　ここで、単結晶ＳｉＣ基板１２ｓへのイオン注入の際、その表面から所望の深さにイオン注入領域１２ｉを形成できるような注入エネルギーで、所定の線量の少なくとも水素イオン（Ｈ+）又は水素分子イオン（Ｈ2 +）を注入する。このときの条件として、所望の薄膜の厚さになるようにイオン注入エネルギーを設定すればよい。ＨｅイオンやＢイオン等を同時にインプラしても構わないし、同じ効果が得られるモノであればどのようなイオンを採用しても構わない。
　単結晶ＳｉＣ基板１２ｓに注入する水素イオン（Ｈ+）のドーズ量は、１．０×１０16ａｔｏｍ／ｃｍ2～９．０×１０17ａｔｏｍ／ｃｍ2であることが好ましい。１．０×１０16ａｔｏｍ／ｃｍ2未満であると、界面の脆化が起こらない場合があり、９．０×１０17ａｔｏｍ／ｃｍ2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
　注入イオンとして水素分子イオン（Ｈ2 +）を用いる場合、そのドーズ量は５．０×１０15ａｔｏｍｓ／ｃｍ2～４．５×１０17ａｔｏｍｓ／ｃｍ2であることが好ましい。５．０×１０15ａｔｏｍｓ／ｃｍ2未満であると、界面の脆化が起こらない場合があり、４．５×１０17ａｔｏｍｓ／ｃｍ2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
　イオン注入された基板表面からイオン注入領域１２ｉまでの深さ（即ち、イオン打ち込み深さ）は、保持基板２１上に設ける単結晶ＳｉＣ薄膜の所望の厚さに対応するものであり、通常１００～２０００ｎｍ、好ましくは３００～５００ｎｍ、更に好ましくは４００ｎｍ程度である。また、イオン注入領域１２ｉの厚さ（即ち、イオン分布厚さ）は、機械衝撃等によって容易に剥離できる厚さが良く、好ましくは２００～４００ｎｍ、更に好ましくは３００ｎｍ程度である。
（工程４）
　続いて、単結晶ＳｉＣ基板１２ｓの薄膜１２ａ形成面と保持基板２１の薄膜２１ａ形成面とを（表面同士を）表面活性化処理を施して貼り合わせる。表面活性化処理としてはプラズマ活性化処理、真空イオンビーム処理又はオゾン水への浸漬処理を行うとよい。
　このうち、プラズマ活性化処理をする場合、真空チャンバ中に上記工程３までの処理が終了した単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を載置し、プラズマ用ガスを減圧下で導入した後、１００Ｗ程度の高周波プラズマに５～１０秒程度さらし、表面をプラズマ活性化処理する。プラズマ用ガスとしては、酸素ガス、水素ガス、窒素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。
　真空イオンビーム処理は、高真空のチャンバ内に単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を載置し、Ａｒ等のイオンビームを貼り合わせをする表面に照射して活性化処理を行う。
　オゾン水への浸漬処理は、オゾンガスを溶解させたオゾン水に単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を浸漬し、その表面を活性化処理をする。
　上記した表面活性化処理は、単結晶ＳｉＣ基板１２ｓのみ又は保持基板２１のみに行ってもよいが、単結晶ＳｉＣ基板１２ｓ及び保持基板２１の両方について行うのがより好ましい。
　また、表面活性化処理は上記方法のいずれか一つでもよいし、組み合わせた処理を行っても構わない。なお、単結晶ＳｉＣ基板１２ｓ、保持基板２１の表面活性化処理を行う面は、それぞれの貼り合わせを行う面、即ち薄膜１２ａ表面及び薄膜２１ａ表面である。
　次に、この単結晶ＳｉＣ基板１２ｓ及び保持基板２１の表面活性化処理をした表面（薄膜１２ａ、２１ａ表面）を接合面として貼り合わせる。
　次いで、単結晶ＳｉＣ基板１２ｓと保持基板２１と貼り合わせた後に、好ましくは１５０～３５０℃、より好ましくは１５０～２５０℃の熱処理を行い、薄膜１２ａ、２１ａの貼り合わせ面の結合強度を向上させるとよい。このとき、単結晶ＳｉＣ基板１２ｓと保持基板２１との間の熱膨張率差により基板の反りが発生するが、それぞれの材質に適した温度を採用して反りを抑制するとよい。熱処理時間としては、温度にもある程度依存するが、２時間～２４時間が好ましい。
　これにより、薄膜１２ａと薄膜２１ａは密着して、中間層（介在層）として機能し、単結晶ＳｉＣ基板１２ｓと保持基板２１とがこの中間層を介して強固に密着した貼り合わせ基板１３となる（図１（ｄ））。
（工程５）
　貼り合わせ基板１３について、イオン注入した部分に熱的エネルギー又は機械的エネルギーを付与してイオン注入領域１２ｉで単結晶ＳｉＣ基板１２ｓから剥離した単結晶ＳｉＣ薄膜を保持基板２１上に転写する。
　このとき、薄膜１２ａと薄膜２１ａとは強固に密着し、更に薄膜１２ａ、薄膜２１ａはそれぞれ単結晶ＳｉＣ基板１２ｓ、保持基板２１と強固に密着しているため、イオン注入領域１２ｉにおける剥離部分以外の部分での剥離は発生しない。
　剥離方法としては、例えば貼り合わせ基板１３を高温に加熱して、この熱によってイオン注入領域１２ｉにおいてイオン注入した成分の微小なバブル体を発生させることにより剥離を生じさせて単結晶ＳｉＣ基板１２ｓを分離する熱剥離法を適用することができる。あるいは、熱剥離が生じない程度の低温熱処理（例えば、５００～９００℃、好ましくは５００～７００℃）を施しつつ、イオン注入領域１２ｉの一端に物理的な衝撃を加えて機械的に剥離を発生させて単結晶ＳｉＣ基板１２ｓを分離する機械剥離法を適用することができる。機械剥離法は単結晶ＳｉＣ薄膜転写後の転写表面の粗さが熱剥離法よりも比較的小さいため、より好ましい。
　なお、剥離処理後に、単結晶ＳｉＣ薄膜担持体を加熱温度７００～１０００℃であって剥離処理時よりも高い温度、加熱時間１～２４時間の条件で加熱して、単結晶ＳｉＣ薄膜と保持基板２１との密着性を改善する熱処理を行ってもよい。
　保持基板２１上の単結晶ＳｉＣ薄膜表面を鏡面仕上げして単結晶ＳｉＣ層１２とし、単結晶ＳｉＣ層担持体１４を得る（図１（ｅ））。具体的には、単結晶ＳｉＣ薄膜に化学機械研磨（ＣＭＰ研磨）を施してイオン注入によるダメージ層を除去すると共に表面を鏡面に仕上げる。ここではシリコンウエハの平坦化等に用いられる従来公知のＣＭＰ研磨でよい。
　また、単結晶ＳｉＣ層１２は、厚さが５μｍ以下、好ましくは２μｍ以下、より好ましくは１００ｎｍ以上１μｍ以下、更に好ましくは２００ｎｍ以上８００ｎｍ以下、特に好ましくは３００ｎｍ以上５００ｎｍ以下の単結晶ＳｉＣからなる薄膜である。単結晶ＳｉＣ層の厚さが５μｍ以下であれば複合基板化のコストを考慮してもなお無垢の単結晶ＳｉＣ基板よりも経済的メリットがある。
　なお、剥離した後の単結晶ＳｉＣ基板１２ｓは、表面を再度研磨や洗浄等を施すことにより再度当該単結晶ＳｉＣ層担持体１４の製造方法における貼り合わせ用の基板として再利用することが可能となる。
（工程６）
　次に、得られた単結晶ＳｉＣ層担持体１４を１４１４℃未満に加熱して化学気相成長法により単結晶ＳｉＣ層１２上に多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板１１の一部となる多結晶ＳｉＣ薄膜１１ａを形成してＳｉＣ積層体１５ａを得る（図１（ｆ））。本工程における処理を第１段（低温）化学気相成長と称する。ここでのＳｉＣ積層体１５ａは、保持基板２１上に薄膜２２ａ、薄膜１２ａ、単結晶ＳｉＣ層１２、多結晶ＳｉＣ薄膜１１ａをこの順番で積層した構成となっている。
　ここで、化学気相成長法としては熱ＣＶＤ法を用いることが好ましい。この熱ＣＶＤ条件としては、多結晶ＳｉＣを堆積して成膜する一般的な条件でよい。
　本工程の第１段（低温）化学気相成長において単結晶ＳｉＣ層担持体１４を１１００℃以上１３００℃以下に加熱することが好ましい。
　また、多結晶ＳｉＣ薄膜１１ａの厚さｔ１は、３０μｍ以上であることが好ましい。これにより、次工程で保持基板２１の一部又は全部が除去されてもＳｉＣ積層体１５ａとしてその形状（平坦な状態）を維持することができる。更に、多結晶ＳｉＣ薄膜１１ａの厚さｔ１は、最終的に形成する多結晶ＳｉＣ基板１１の厚さをｔとすると、０．０７５ｔ以上０．５ｔ以下とすることが好ましく、０．１８７ｔ以上０．５ｔ以下とすることがより好ましい。
（工程７）
　次に、得られたＳｉＣ積層体１５ａを１４１４℃以上に加熱して保持基板２１の少なくとも一部を溶融させると共に、化学気相成長法により多結晶ＳｉＣ薄膜１１ａ上に多結晶ＳｉＣを更に堆積して多結晶ＳｉＣ薄膜１１ｂを形成し、多結晶ＳｉＣ薄膜１１ａ、１１ｂからなる多結晶ＳｉＣ基板１１を有するＳｉＣ積層体１５を得る（図１（ｇ））。本工程における処理を第２段（高温）化学気相成長と称する。このとき、保持基板２１の一部又は全部が溶融するが、保持基板２１の溶融した部分を除去してもよいし、そのまま保持し、その成膜後に冷却してもよい。従って、ここでのＳｉＣ積層体１５は、保持基板２１’上に薄膜２１ａ’、薄膜１２ａ、単結晶ＳｉＣ層１２、多結晶ＳｉＣ薄膜１１ａ、１１ｂからなる多結晶ＳｉＣ基板１１をこの順番で積層した構成、あるいは薄膜２１ａ’、薄膜１２ａ、単結晶ＳｉＣ層１２、多結晶ＳｉＣ基板１１をこの順番で積層した構成となっている。
　ここで、本工程の第２段（高温）化学気相成長において前工程（工程６）からＳｉＣ積層体１５ａの温度を低下させることなく、好ましくは１４１４℃以上１８００℃以下、より好ましくは１４１４℃以上１６００℃以下に昇温する。１４１４℃以上に加熱することにより保持基板２１を溶融させて液状化の状態にすることができ、１８００℃以下で加熱することによりＳｉＣを相転移させることなく形成することができる。
　加熱手段は、ＣＶＤ装置に付属しているヒータでよい。このＣＶＤ装置内にＳｉＣ積層体１５ａを載置して該ＳｉＣ積層体１５ａを加熱するとよい。
　このようにＳｉＣ積層体１５ａを１４１４℃以上に加熱しながらＳｉＣの堆積を行うと、Ｓｉからなる保持基板２１が溶融して液状化の状態となり応力を緩和できる。その結果、最終的に得られるＳｉＣ複合基板１０のＢｏｗ量を好ましくは－５０μｍ以上７５μｍ以下、より好ましくは－５０μｍ以上５０μｍ以下、更に好ましくは－３０μｍ以上５０μｍ以下、特に好ましくは０μｍ以上３０μｍ以下となるように温度や堆積するＳｉＣの量を調節する事ができる。
　また、化学気相成長法としては熱ＣＶＤ法を用いることが好ましい。この熱ＣＶＤ条件としては、加熱温度条件を除き前工程（工程６）の第１段（低温）気相成長の場合と同じでよい。
　また、本工程で形成する多結晶ＳｉＣ薄膜１１ｂの厚さｔ２は、最終的に形成する多結晶ＳｉＣ基板１１の厚さをｔとすると、０．５ｔ以上０．９２５ｔ以下とすることが好ましく、０．５ｔ以上０．８１３以下とすることがより好ましい。
　多結晶ＳｉＣ基板１１の厚さｔは１００～６５０μｍであることが好ましく、２００～６００μｍであることがより好ましく、３００～５００μｍであることが更に好ましい。厚さを１００μｍ以上とすることによりハンドル基板としての機能を確保しやすくなり、６５０μｍ以下とすることによりコスト面の抑制を図ることができる。
　また、多結晶ＳｉＣ基板１１の多結晶ＳｉＣは立方晶（３Ｃ－ＳｉＣ）であることが好ましい。なお、多結晶ＳｉＣ基板１１に不純物を導入して抵抗率を調整してもよい。これにより縦型パワー半導体デバイスの基板として好適に使用することが可能となる。
　多結晶ＳｉＣ基板１１の形成後、ＳｉＣ積層体１５を室温まで冷却する。その際に、保持基板２１が当初のまま残っていた場合、多結晶ＳｉＣ基板１１（ＳｉＣ）と保持基板２１（Ｓｉ）の熱膨張係数に差がある（ＳｉＣの熱膨張係数はＳｉよりも大きい）ために多結晶ＳｉＣ基板１１と保持基板２１との間に熱応力が発生し、ＳｉＣ積層体１５は基板中央部が下（図中、下方向（保持基板２１の裏面方向））に凸となる形状を取ろうとする。本発明では、上述のように保持基板２１の一部又は全部を溶融している（保持基板２１’となっている）ため、多結晶ＳｉＣ基板１１と保持基板２１’との間の熱応力の発生や多結晶ＳｉＣ基板１１の内部応力の発生が抑制され、ＳｉＣ積層体１５全体として平坦な状態が維持される。
（工程８）
　次に、工程７で得られたＳｉＣ積層体１５における残余の保持基板２１’を物理的及び／又は化学的に除去して、ＳｉＣ複合基板１０を得る（図１（ｈ））。このとき、保持基板２１’がシリコンからなるため、例えばまず保持基板２１’の大部分を研削加工により除去し、次いで残りの保持基板２１’、薄膜２１ａ’及び薄膜１２ａをフッ硝酸溶液により選択的にエッチング除去することが好ましい。
　なお、前工程で保持基板２１が全て除去されていても、薄膜１２ａに接する領域の薄膜２１ａ’は残っているため、化学的エッチングにより除去する必要がある。
　これにより、反りのほとんどないＳｉＣ複合基板１０が得られる。このとき、多結晶ＳｉＣ基板１１は、上層の単結晶ＳｉＣ層１２と同じＳｉＣからなり、単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１の熱膨張係数がほぼ等しくなることからいかなる温度においてもＳｉＣ複合基板１０の反りの発生が抑制される。
（工程９）
　必要に応じて、ＳｉＣ複合基板１０の単結晶ＳｉＣ層１２上にＳｉＣエピタキシャル層１２’を形成するとよい（図１（ｉ））。これにより、単結晶ＳｉＣ層１２がパワー半導体デバイスの活性層として用いるには薄すぎる場合でも、所定厚さのＳｉＣエピタキシャル層１２’を形成するのでパワー半導体の製造に適応したＳｉＣ複合基板を得ることが可能となる。
　以下に、試験例を挙げて、本発明を更に具体的に説明するが、本発明は試験例に限定されるものではない。なお、基板の反りとして、垂直入射方式のフィゾー干渉計（Ｃｏｒｎｉｎｇ　Ｔｒｏｐｅｌ社製、Ｆｌａｔ　Ｍａｓｔｅｒ）によりＢｏｗ量を測定した。ここで、図２に示すように、Ｂｏｗ量ｂ１、ｂ２はＳｉＣ複合基板１０の中央部と端部との高低差として測定し、基板の中央部が図２（ａ）に示すように下方向に凸の場合をマイナスの値、図２（ｂ）に示すように上方向に凸の場合をプラスの値とした。なお、ＳｉＣ複合基板１０の単結晶ＳｉＣ層１２が上側（表面側）となる向きに配置して反りを測定した。
［試験例１］
　本試験例では、上述した本発明の実施形態の手順に従い、以下のようにしてＳｉＣ複合基板を作製した。
　まず、単結晶ＳｉＣ基板１２ｓとして直径３インチφの４Ｈ－ＳｉＣ単結晶ウエハを用意し、これの片面に薄膜１２ａとしてＣＶＤ法で厚さ２００ｎｍの酸化珪素膜（ＳｉＯ2膜）を成膜し、研磨を施した後（図１（ａ））、この薄膜１２ａ形成面にＨ+イオンをエネルギー１６０ｋｅＶ、ドーズ量８．８×１０16ａｔｏｍｓ／ｃｍ2でイオン注入した（図１（ｃ））。
　また、保持基板２１として、直径３インチφ、厚さ４００μｍの単結晶Ｓｉウエハを用意し、ＣＶＤ法によりその表面に厚さ１μｍのＳｉＯ2からなる薄膜２１ａを形成した（図１（ｂ））。この際、薄膜２１ａは研磨を施し表面を平滑化した。
　次いで、単結晶ＳｉＣ基板１２ｓの薄膜１２ａ形成面、保持基板２１の表面側の薄膜２１ａ形成面についてそれぞれプラズマ活性化処理を施した後、両者の酸化珪素膜形成面同士（表面同士）を貼り合わせて貼り合わせ基板１３を作製した（図１（ｄ））。
　次に、貼り合わせ基板１３について７５０℃、１２時間の熱処理を加えた後、室温に戻して機械的剥離法により単結晶ＳｉＣ基板１２ｓのイオン注入領域１２ｉに機械的衝撃を加えて該単結晶ＳｉＣ基板１２ｓから単結晶ＳｉＣ薄膜を剥離させ、保持基板２１に転写し、保持基板２１上に酸化珪素膜を介して厚さ８００ｎｍの４Ｈ－ＳｉＣの単結晶ＳｉＣ層１２を担持する単結晶ＳｉＣ層担持体１４を得た（図１（ｅ））。この単結晶ＳｉＣ層担持体１４を同一条件で複数枚作製した。
　次に、単結晶ＳｉＣ層担持体１４における単結晶ＳｉＣ層１２の表層をＣＦ4とＯ2を雰囲気ガスとしたドライエッチング法で除去した後、以下の条件で第１段（低温）気相成長として熱ＣＶＤ処理を行い、単結晶ＳｉＣ層１２上に３Ｃ－ＳｉＣの多結晶ＳｉＣ薄膜１１ａをその膜厚を変化させて形成し、ＳｉＣ積層体１５ａを作製した（図１（ｆ））。
・原料ガス：四塩化珪素及びプロパン
・圧力：１７Ｐａ
・単結晶ＳｉＣ層担持体１４の加熱温度：１２００℃
・多結晶ＳｉＣ薄膜１１ａの膜厚ｔ１：４００、３００、２５０、２００、１５０、１００、７５、５０、３０、２５μｍ
　引き続き、ＳｉＣ積層体１５ａを冷却することなく更に加熱して、以下の条件で第２段（高温）気相成長として熱ＣＶＤ処理を行い、多結晶ＳｉＣ薄膜１１ａ上に３Ｃ－ＳｉＣの多結晶ＳｉＣ薄膜を多結晶ＳｉＣ薄膜１１ａとの合計膜厚が４００μｍとなるようにその膜厚を変化させて形成し、ＳｉＣ積層体１５を作製した（図１（ｇ））。なお、上記多結晶ＳｉＣ薄膜１１ａの膜厚が４００μｍのものはこの処理を行わず、そのまま冷却した。
・原料ガス：四塩化珪素及びプロパン
・圧力：１７Ｐａ
・ＳｉＣ積層体１５ａの加熱温度：１４９０℃
・多結晶ＳｉＣ薄膜１１ｂの膜厚ｔ２：１００、１５０、２００、２５０、３００、３２５、３５０、３７０、３７５μｍ
　上記多結晶ＳｉＣ薄膜１１ｂ形成後、ＳｉＣ積層体１５を室温まで冷却したところ、多結晶ＳｉＣ薄膜１１ａの膜厚ｔ１＝２５μｍ、多結晶ＳｉＣ薄膜１１ｂの膜厚ｔ２＝３７５μｍの試料に割れが発生し、破損した。それ以外の試料には割れは発生しなかった。
　続いて、このＳｉＣ積層体１５の保持基板２１’について固定砥石で研削した。詳しくは、固定砥石の番手を＃１０００、＃２５００、＃４０００の順で順次目の細かい砥石に変えて、保持基板２１’がほとんどなくなる状態まで研削した。次いで、酸化珪素膜２１ａ’、１２ａをＨＦ水溶液でエッチングして除去して、多結晶ＳｉＣ基板１１上に表面が極めて清浄な単結晶ＳｉＣ層１２を有するＳｉＣ複合基板１０を得た（図１（ｈ））。
　表１に、多結晶ＳｉＣ薄膜１１ａ、１１ｂの膜厚ｔ１、ｔ２とＳｉＣ複合基板１０の反り（Ｂｏｗ量）の関係を示す。
　表１に示す通り、多結晶ＳｉＣ薄膜１１ａの膜厚ｔ１＝４００μｍ（多結晶ＳｉＣ薄膜１１ｂの膜厚ｔ２＝０μｍ）の場合、ＳｉＣ複合基板１０の反り（Ｂｏｗ量）が７５０μｍとなり、これ以降のウエハプロセスが難しい変形量となった。また、第２段（高温）気相成長の工程を入れることによりＳｉＣ複合基板１０の反りが改善された。ここでは、多結晶ＳｉＣ薄膜１１ｂの膜厚ｔ２が増加するにつれてＳｉＣ複合基板１０の反りが改善され、膜厚ｔ２が２００～３７０μｍの範囲でＢｏｗ量が１００μｍ以下となり、膜厚ｔ２＝３２５μｍのときにＢｏｗ量が３７μｍと最も小さくなった。
Figure JPOXMLDOC01-appb-T000001
　なお、これまで本発明を図面に示した実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
１０　ＳｉＣ複合基板
１１　多結晶ＳｉＣ基板
１１ａ、１１ｂ　多結晶ＳｉＣ薄膜
１２　単結晶ＳｉＣ層
１２ａ、２１ａ、２１ａ’　薄膜
１２ｉ　イオン注入領域
１２ｓ　単結晶ＳｉＣ基板
１２’　ＳｉＣエピタキシャル層
１３　貼り合わせ基板
１４　単結晶ＳｉＣ層担持体
１５ａ、１５　ＳｉＣ積層体
２１、２１’　保持基板

Claims (7)

  1. 　多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、Ｓｉからなる保持基板の片面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層上に化学気相成長法により多結晶ＳｉＣを堆積して保持基板上に単結晶ＳｉＣ層と厚さｔの多結晶ＳｉＣ基板とを積層したＳｉＣ積層体を作製する際、上記単結晶ＳｉＣ層担持体を１４１４℃未満に加熱して多結晶ＳｉＣを厚さｔの一部だけ堆積し、引き続き１４１４℃以上に昇温して保持基板の少なくとも一部を溶融させながら厚さｔとなるまで多結晶ＳｉＣを更に堆積した後に冷却することを行い、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするＳｉＣ複合基板の製造方法。
  2. 　上記単結晶ＳｉＣ担持体を１４１４℃未満に加熱したときに堆積する多結晶ＳｉＣの厚さを３０μｍ以上とすることを特徴とする請求項１記載のＳｉＣ複合基板の製造方法。
  3. 　上記多結晶ＳｉＣ基板の厚さｔが１００μｍ以上６５０μｍ以下であることを特徴とする請求項１又は２記載のＳｉＣ複合基板の製造方法。
  4. 　上記化学気相成長法は、熱ＣＶＤ法であることを特徴とする請求項１～３のいずれか１項記載のＳｉＣ複合基板の製造方法。
  5. 　上記保持基板と単結晶ＳｉＣ層との間に、酸化珪素、窒化珪素又は酸窒化珪素からなる中間層を設けることを特徴とする請求項１～４のいずれか１項記載のＳｉＣ複合基板の製造方法。
  6. 　イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して上記単結晶ＳｉＣ層を設けることを特徴とする請求項１～５のいずれか１項記載のＳｉＣ複合基板の製造方法。
  7. 　上記保持基板上にＳｉＣをヘテロエピタキシャル成長させて上記単結晶ＳｉＣ層を設けることを特徴とする請求項１～５のいずれか１項記載のＳｉＣ複合基板の製造方法。
PCT/JP2016/076538 2015-09-15 2016-09-09 ＳｉＣ複合基板の製造方法 WO2017047509A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201680052879.1A CN108138358B (zh) 2015-09-15 2016-09-09 SiC复合基板的制造方法
US15/759,285 US10829868B2 (en) 2015-09-15 2016-09-09 Manufacturing method of SiC composite substrate
EP16846380.0A EP3351660B1 (en) 2015-09-15 2016-09-09 Manufacturing method of sic composite substrate
RU2018113434A RU2728484C2 (ru) 2015-09-15 2016-09-09 СПОСОБ ИЗГОТОВЛЕНИЯ СОСТАВНОЙ ПОДЛОЖКИ ИЗ SiC

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-181937 2015-09-15
JP2015181937A JP6582779B2 (ja) 2015-09-15 2015-09-15 ＳｉＣ複合基板の製造方法

Publications (1)

Publication Number Publication Date
WO2017047509A1 true WO2017047509A1 (ja) 2017-03-23

Family

ID=58289153

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/076538 WO2017047509A1 (ja) 2015-09-15 2016-09-09 ＳｉＣ複合基板の製造方法

Country Status (7)

Country Link
US (1) US10829868B2 (ja)
EP (1) EP3351660B1 (ja)
JP (1) JP6582779B2 (ja)
CN (1) CN108138358B (ja)
RU (1) RU2728484C2 (ja)
TW (1) TWI736554B (ja)
WO (1) WO2017047509A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021066624A (ja) * 2019-10-21 2021-04-30 住友金属鉱山株式会社 炭化ケイ素多結晶基板の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6619874B2 (ja) * 2016-04-05 2019-12-11 株式会社サイコックス 多結晶ＳｉＣ基板およびその製造方法
FR3099637B1 (fr) * 2019-08-01 2021-07-09 Soitec Silicon On Insulator procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin
CN114245932A (zh) 2019-08-01 2022-03-25 罗姆股份有限公司 半导体基板和半导体装置及它们的制造方法
FR3103962B1 (fr) * 2019-11-29 2021-11-05 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
KR20220107174A (ko) * 2019-11-29 2022-08-02 소이텍 SiC 캐리어 기재 상에 단결정 SiC의 박층을 포함하는 복합 구조체를 제조하기 위한 방법
JP7255473B2 (ja) * 2019-12-13 2023-04-11 住友金属鉱山株式会社 炭化ケイ素多結晶基板の製造方法
FR3108775B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3108774B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
CN111865250B (zh) * 2020-07-10 2021-10-19 中国科学院上海微系统与信息技术研究所 一种poi衬底、高频声波谐振器及其制备方法
JPWO2022158085A1 (ja) * 2021-01-25 2022-07-28
US20240128080A1 (en) * 2021-03-01 2024-04-18 Umicore Compound semiconductor layered structure and process for preparing the same
CN113130376B (zh) * 2021-04-13 2024-04-09 中国科学院上海微系统与信息技术研究所 一种多层异质单晶薄膜衬底的制备方法
WO2024200350A1 (en) * 2023-03-28 2024-10-03 Zadient Technologies SAS Multi-substrate wafer with radially grown substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335562A (ja) * 1994-06-10 1995-12-22 Hoya Corp 炭化珪素の成膜方法
WO2009066566A1 (ja) * 2007-11-19 2009-05-28 Air Water Inc. 単結晶ＳｉＣ基板の製造方法およびそれによって得られた単結晶ＳｉＣ基板
WO2009107188A1 (ja) * 2008-02-25 2009-09-03 財団法人地球環境産業技術研究機構 単結晶ＳｉＣの成長方法
WO2014020694A1 (ja) * 2012-07-31 2014-02-06 株式会社エコトロン 単結晶炭化珪素基板およびその作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582561A (en) * 1979-01-25 1986-04-15 Sharp Kabushiki Kaisha Method for making a silicon carbide substrate
DE4109005C1 (ja) * 1991-03-19 1992-09-10 Cs Halbleiter- Und Solartechnologie Gmbh, 8000 Muenchen, De
DE4234508C2 (de) * 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
US5363798A (en) * 1993-09-29 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Large area semiconductor wafers
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
JP6061251B2 (ja) 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335562A (ja) * 1994-06-10 1995-12-22 Hoya Corp 炭化珪素の成膜方法
WO2009066566A1 (ja) * 2007-11-19 2009-05-28 Air Water Inc. 単結晶ＳｉＣ基板の製造方法およびそれによって得られた単結晶ＳｉＣ基板
WO2009107188A1 (ja) * 2008-02-25 2009-09-03 財団法人地球環境産業技術研究機構 単結晶ＳｉＣの成長方法
WO2014020694A1 (ja) * 2012-07-31 2014-02-06 株式会社エコトロン 単結晶炭化珪素基板およびその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021066624A (ja) * 2019-10-21 2021-04-30 住友金属鉱山株式会社 炭化ケイ素多結晶基板の製造方法
JP7400337B2 (ja) 2019-10-21 2023-12-19 住友金属鉱山株式会社 炭化ケイ素多結晶基板の製造方法

Also Published As

Publication number Publication date
EP3351660A1 (en) 2018-07-25
TW201724179A (zh) 2017-07-01
US20180251910A1 (en) 2018-09-06
EP3351660B1 (en) 2020-01-08
CN108138358A (zh) 2018-06-08
JP6582779B2 (ja) 2019-10-02
RU2728484C2 (ru) 2020-07-29
RU2018113434A3 (ja) 2019-12-10
CN108138358B (zh) 2021-02-26
RU2018113434A (ru) 2019-10-16
TWI736554B (zh) 2021-08-21
JP2017057102A (ja) 2017-03-23
US10829868B2 (en) 2020-11-10
EP3351660A4 (en) 2019-02-27

Similar Documents

Publication Publication Date Title
JP6582779B2 (ja) ＳｉＣ複合基板の製造方法
JP6572694B2 (ja) ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
US11208719B2 (en) SiC composite substrate and method for manufacturing same
JP6515757B2 (ja) ＳｉＣ複合基板の製造方法
JP5468528B2 (ja) 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
WO2020031829A1 (ja) ＧａＮ積層基板の製造方法
JP6737378B2 (ja) ＳｉＣ複合基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16846380

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15759285

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2018113434

Country of ref document: RU

Ref document number: 2016846380

Country of ref document: EP