CN113130376B - 一种多层异质单晶薄膜衬底的制备方法 - Google Patents
一种多层异质单晶薄膜衬底的制备方法 Download PDFInfo
- Publication number
- CN113130376B CN113130376B CN202110395087.7A CN202110395087A CN113130376B CN 113130376 B CN113130376 B CN 113130376B CN 202110395087 A CN202110395087 A CN 202110395087A CN 113130376 B CN113130376 B CN 113130376B
- Authority
- CN
- China
- Prior art keywords
- substrate
- film
- heterogeneous
- monocrystalline film
- monocrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 130
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 33
- 239000010408 film Substances 0.000 claims description 105
- 239000010409 thin film Substances 0.000 claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 44
- 239000010703 silicon Substances 0.000 claims description 44
- 238000000137 annealing Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 32
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 18
- 239000002131 composite material Substances 0.000 claims description 17
- 229910052744 lithium Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 9
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 238000004321 preservation Methods 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000005411 Van der Waals force Methods 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 125000005842 heteroatom Chemical group 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- ZVLDJSZFKQJMKD-UHFFFAOYSA-N [Li].[Si] Chemical compound [Li].[Si] ZVLDJSZFKQJMKD-UHFFFAOYSA-N 0.000 description 1
- DSHPMFUQGYAMRR-UHFFFAOYSA-N [Si].[Si].O=[Si] Chemical compound [Si].[Si].O=[Si] DSHPMFUQGYAMRR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002524 electron diffraction data Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
Abstract
本申请涉及一种多层异质单晶薄膜衬底的制备方法，该方法包括步骤S101～S107，通过该步骤S101～S107可以实现任意多层异质单晶薄膜衬底结构，且各异质单晶薄膜间的结合为范德华力结合，异质单晶薄膜之间的键合十分牢固；另外，本申请实施例提供的一种任意多层异质单晶薄膜衬底的制备方法，可将多种具有不同功能的薄膜集成于一片衬底，用于多功能三维异质集成芯片的实现。
Description
技术领域
本申请涉及半导体制备技术领域，特别涉及一种多层异质单晶薄膜衬底的制备方法。
背景技术
半导体工业进入后摩尔时代，依靠尺度微缩实现性能提升的途径将会遇到物理原理上难以跨越的瓶颈。将多种不同功能的器件进行片上异质集成或芯片化发展是的后摩尔时代实现功能器件性能提升另一条可行路径。这要求功能薄膜与半导体薄膜进行异质集成。
异质集成衬底通常由异质外延生长和离子注入剥离方法实现。但是，现在的异质外延生长和离子注入剥离方法难以制备较多层异质单晶薄膜。如21世纪初获得成功的绝缘体上硅材料，是由离子注入剥离方法得到的硅-氧化硅-硅材料的异质集成结构。然而在许多应用场景中，人们希望得到硅-铌酸锂-碳化硅-氧化硅-硅材料，以在一个平台上充分利用不同材料的优异特性。但是这类多层异质单晶薄膜衬底结构单独用传统的离子注入剥离方法所不能实现的，其主要瓶颈在于，不同单晶薄膜的离子注入、剥离温度等条件具有很大的差异。
发明内容
本申请实施例提供了一种多层异质单晶薄膜衬底的制备方法，可将任意多种具有功能薄膜与半导体薄膜集成于一片衬底，可用于多功能三维异质集成芯片的实现，为持续提高器件的性能提供一条可靠的途径。
本申请实施例提供了一种多层异质单晶薄膜衬底的制备方法，包括：
S101，获取第一异质复合衬底；第一异质复合衬底包括第一牺牲层和位于第一牺牲层上的第一单晶薄膜；
S102，将第一异质复合衬底置于腐蚀溶液中以使第一单晶薄膜与第一牺牲层分离；
S103，获取支撑衬底；
S104，将支撑衬底靠近并接触悬浮于腐蚀溶液表面的第一单晶薄膜，使第一单晶薄膜的一端吸附于支撑衬底表面；
S105，将表面贴合的支撑衬底和第一单晶薄膜从腐蚀溶液中取出，并放入高压腔体和/或退火炉内以加强第一单晶薄膜与支撑衬底的结合，得到双层异质单晶薄膜衬底；
S106，获取第二异质复合衬底；第二异质复合衬底包括第二牺牲层和位于第二牺牲层上的第二单晶薄膜；
S107，将双层异质单晶薄膜衬底作为新的支撑衬底；重复上述步骤S102～S105，将第二单晶薄膜与双层异质单晶薄膜衬底结合，得到多层异质单晶薄膜衬底。
可选的，将表面贴合的支撑衬底和第一单晶薄膜从腐蚀溶液中取出，并放入高压腔体和/或退火炉内以加强第一单晶薄膜与支撑衬底的结合，包括：
将表面贴合的支撑衬底和第一单晶薄膜放置于高压腔体内，向高压腔体内充入高压气体；
其中，高压气体包括氧气、氮气和氩气中的至少一种；高压腔体内的压强为0.1～10Mpa；保持高压时间为1～10小时。
可选的，将表面贴合的支撑衬底和第一单晶薄膜从腐蚀溶液中取出，并放入高压腔体和/或退火炉内以加强第一单晶薄膜与支撑衬底的结合，包括：
将表面贴合的支撑衬底和第一单晶薄膜放置于退火炉内，采用温退火和高温退火相结合的方式进行；
其中，退火温度范围为100～1500摄氏度；退火过程中的升温速率小于每分钟1摄氏度；退火保温时间范围为1分钟至48小时；退火气氛包括氧气、氮气和氩气中的至少一种。
可选的，第一单晶薄膜与第二单晶薄膜的材质不相同。
可选的，第一单晶薄膜或第二单晶薄膜为硅、磷化铟、碳化硅、铌酸锂、钽酸锂、砷化镓和金刚石的任一种。
可选的，第一单晶薄膜或第二单晶薄膜的厚度范围为10纳米至100微米。
可选的，获取第一异质衬底包括，包括：获取绝缘体上铌酸锂结构衬底；
可选的，获取第二异质衬底，包括：获取绝缘体上碳化硅结构衬底；
其中，多层异质单晶薄膜衬底为碳化硅-铌酸锂-硅-氧化硅-硅结构衬底。
本申请实施例提供的一种多层异质单晶薄膜衬底的制备方法具有如下有益效果：
通过上述步骤S101～S107可以实现任意多层异质单晶薄膜衬底结构，且各异质单晶薄膜间的结合为范德华力结合，异质单晶薄膜之间的键合十分牢固；且本申请提供的一种任意多层异质单晶薄膜衬底的制备方法，可将多种具有不同功能的薄膜集成于一片衬底，用于多功能三维异质集成芯片的实现。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种多层异质单晶薄膜衬底的制备方法的流程示意图；
图2a～2i是本申请实施例提供的一种多层异质单晶薄膜衬底的制备过程示意图；
图3是本申请实施例提供的一种碳化硅-铌酸锂之间键合界面的透射电子显微镜图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或服务器不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
以下介绍本申请一种多层异质单晶薄膜衬底的制备方法的具体实施例，图1是本申请实施例提供的一种多层异质单晶薄膜衬底的制备方法的流程示意图，本申请本说明书提供了如实施例或流程图的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。结合图2a～2i所示的制备过程示意图，该方法可以包括：
S101，如图2a所示，获取第一异质复合衬底1；第一异质复合衬底1包括第一牺牲层11和位于第一牺牲层11上的第一单晶薄膜12。
一种可选的实施方式中，第一牺牲层11包括衬底硅111和二氧化硅层112。
一种可选的实施方式中，第一单晶薄膜12可以为硅、磷化铟、碳化硅、铌酸锂、钽酸锂、砷化镓和金刚石的任一种或其他功能薄膜或半导体材料。
S102，如图2b所示，将第一异质复合衬底1置于腐蚀溶液中以使第一单晶薄膜12与第一牺牲层11分离。
一种可选的实施方式中，腐蚀溶液为氢氟酸、缓冲氧化物刻蚀液和氟化铵溶液中的任一种。
S103，如图2c所示，获取支撑衬底2。
本申请实施例中，支撑衬底2的材质可以为硬质或柔性材料。
一种可选的获取支撑衬底的实施方式中，包括：获取绝缘体上硅结构衬底，绝缘体上硅结构衬底从下至上依次包括衬底硅211、氧化硅层212和硅薄膜213。
S104，如图2d所示，将支撑衬底2靠近并接触悬浮于腐蚀溶液表面的第一单晶薄膜12，使第一单晶薄膜12的一端吸附于支撑衬底2表面。
S105，如图2e所示，将表面贴合的支撑衬底2和第一单晶薄膜12从腐蚀溶液中取出，并放入高压腔体和/或退火炉内以加强第一单晶薄膜12与支撑衬底2的结合，得到双层异质单晶薄膜衬底3。
一种可选的实施方式中，步骤S105可以包括：
将表面贴合的支撑衬底2和第一单晶薄膜12放置于高压腔体内，向高压腔体内充入高压气体；其中，高压气体包括氧气、氮气和氩气中的至少一种；高压腔体内的压强为0.1～10Mpa；保持高压时间为1～10小时。
进一步地，步骤S105还可以包括：
将表面贴合的支撑衬底2和第一单晶薄膜12放置于退火炉内，采用温退火和高温退火相结合的方式进行；其中，退火温度范围为100～1500摄氏度；退火过程中的升温速率小于每分钟1摄氏度；退火保温时间范围为1分钟至48小时；退火气氛包括氧气、氮气和氩气中的至少一种。
S106，如图2f所示，获取第二异质复合衬底4；第二异质复合衬底4包括第二牺牲层41和位于第二牺牲层41上的第二单晶薄膜42。
一种可选的实施方式中，第二牺牲层41包括衬底硅411和二氧化硅层412。
一种可选的实施方式中，第一单晶薄膜42可以为硅、磷化铟、碳化硅、铌酸锂、钽酸锂、砷化镓和金刚石的任一种或其他功能薄膜或半导体材料。
具体的，第一单晶薄膜12与第二单晶薄膜42的材质可以相同，也可以不相同。
一种可选的实施方式中，第一单晶薄膜12或第二单晶薄膜42的厚度范围为10纳米至100微米。
S107，如图2g～2i所示，将双层异质单晶薄膜衬底3作为新的支撑衬底；重复上述步骤S102～S105，将第二单晶薄膜42与双层异质单晶薄膜衬底3结合，得到多层异质单晶薄膜衬底5。
本申请实施例中，通过上述步骤S101～S107可以实现任意多层异质单晶薄膜衬底结构，且各异质单晶薄膜间的结合为范德华力结合，异质单晶薄膜之间的键合十分牢固；且本申请实施例提供的一种任意多层异质单晶薄膜衬底的制备方法，可将多种具有不同功能的薄膜集成于一片衬底，用于多功能三维异质集成芯片的实现。
下面以制备铌酸锂-碳化硅-硅-氧化硅-硅为例对上述步骤S101～S107及其可选的实施方式进行进一步说明。
S101，获取一片尺寸为10mm*10mm的绝缘体上铌酸锂(LiNbO3 on insulator，LNOI)结构1，其由500um厚的硅衬底111、硅衬底上2um的氧化硅薄膜112以及氧化硅薄膜上500nm的铌酸锂薄膜12组成；
S102，将LNOI置于腐蚀溶液中，腐蚀溶液将氧化硅层112腐蚀，一般需要1天左右的时间，使得铌酸锂薄膜12可以从硬质衬底中脱离，悬浮于液面；由于铌酸锂薄膜12的厚度较小，其具备一定的柔性和延展性，其弯曲角度可以达到60°，这保证在后续的操作步骤中薄膜不会碎裂；
S103，获取一片尺寸为10mm*10mm的绝缘体上硅结构2(Si on insulator,SOI)，其由500um厚的硅衬底211、硅衬底上2um的氧化硅薄膜212以及氧化硅薄膜上500nm的硅薄膜213组成；
S104，将SOI衬底2中硅薄膜213的一面贴近步骤S102中悬浮于液面之上的铌酸锂薄膜12；由于薄膜间的毛细作用，铌酸锂薄膜12一端将吸附于SOI衬底2之上；
S105，对SOI衬底2相对于铌酸锂薄膜12表面进行缓慢的上拉运动，由于毛细作用力，铌酸锂薄膜12将跟随SOI衬底2运动，并逐渐贴合到SOI衬底2上，直至SOI衬底2与铌酸锂薄膜12从溶液中取出，形成铌酸锂-硅-氧化硅-硅的初步结合结构；
考虑到受液面气泡影响，铌酸锂薄膜12与SOI衬底2之间的界面层将出现气泡，且铌酸锂薄膜12会被顶起，因而为了消除该影响，可以将形成的铌酸锂-硅-氧化硅-硅的初步结合结构放置于高压腔体内，设置压强为5Mpa，保持高压时间为5小时，如此高压可以使得气泡被压破，从而消除铌酸锂薄膜12与SOI衬底2界面气泡，同时，气泡被压破后，被顶起的铌酸锂薄膜12会塌下去，重新铺在SOI衬底2上，从而整个表面的平整度将会提高，这为后续在铌酸锂薄膜12表面上继续得到平整的碳化硅薄膜提供了良好的表面；
为了进一步使得铌酸锂薄膜12与硅薄膜213直接的结合变得更加牢固，可以将铌酸锂-硅-氧化硅-硅的初步结合结构放置于退火炉中，采用后退火工艺，退火温度设置为550℃，退火时间为2小时，退火气氛为氮气气氛；从而可以得到铌酸锂-硅-氧化硅-硅结构的双层异质单晶薄膜衬底3；
S106，获取一片尺寸为10mm*10mm的绝缘体上碳化硅结构4(SiC on insulator，SiCOI)，其由500um厚的硅衬底411、衬底上2um的氧化硅薄膜412以及氧化硅薄膜412上500nm的碳化硅薄膜42组成；SiCOI材料可以预先通过离子注入与剥离方法得到；
S107，同样的，将SiCOI置于腐蚀溶液中，大约2天左右的时间，使得碳化硅薄膜42可以从硬质衬底中脱离，悬浮于液面；由于碳化硅薄膜42的厚度较小，其具备一定的柔性和延展性，其弯曲角度可以达到60°，这保证在后续的操作步骤中薄膜不会碎裂；
将前述步骤S105中制备的铌酸锂-硅-氧化硅-硅结构的双层异质单晶薄膜衬底3中铌酸锂薄膜12的一面贴近步骤S107中悬浮于液面之上的碳化硅薄膜42；由于薄膜间的范德华力作用，碳化硅薄膜42将吸附与铌酸锂-硅-氧化硅-硅衬底之上，形成碳化硅-铌酸锂-硅-氧化硅-硅的初步结合结构；
将碳化硅-铌酸锂-硅-氧化硅-硅的初步结合放置于高压腔体内，设置压强5Mpa，保持高压时间为5小时；
采用后退火工艺，退火温度为500℃，退火时间为10小时，退火气氛为氮气气氛，最终得到牢固键合的碳化硅-铌酸锂-硅-氧化硅-硅的结构。
请参阅图3，图3是碳化硅-铌酸锂之间键合界面的透射电子显微镜图，图3中显示碳化硅薄膜和铌酸锂薄膜具有清晰的晶体结构，并且碳化硅的电子衍射花样具有清晰的单晶性点阵图案，说明在利用本申请上述方案的制备过程中，单晶材料的单晶性质可以得到很好的保持，有利于后续展开该结构的高性能多功能应用；另外，碳化硅薄膜和铌酸锂薄膜中间的无定形氧化硅层为碳化硅薄膜的自然氧化层，在材料晶格结构的过度区域，碳化硅薄膜和铌酸锂薄膜之间形成了良好的成键界面。
需要说明的是：上述本申请实施例先后顺序仅仅为了描述，不代表实施例的优劣。且上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种多层异质单晶薄膜衬底的制备方法，其特征在于，包括：
S101，获取第一异质复合衬底；所述第一异质复合衬底包括第一牺牲层和位于第一牺牲层上的第一单晶薄膜；
S102，将所述第一异质复合衬底置于腐蚀溶液中以使所述第一单晶薄膜与所述第一牺牲层分离；
S103，获取支撑衬底；
S104，将所述支撑衬底靠近并接触悬浮于所述腐蚀溶液表面的第一单晶薄膜，使第一单晶薄膜的一端吸附于所述支撑衬底表面；
S105，将表面贴合的支撑衬底和第一单晶薄膜从所述腐蚀溶液中取出，并放入高压腔体和/或退火炉内以加强所述第一单晶薄膜与所述支撑衬底的结合，得到双层异质单晶薄膜衬底；
S106，获取第二异质复合衬底；所述第二异质复合衬底包括第二牺牲层和位于第二牺牲层上的第二单晶薄膜；所述第二单晶薄膜与所述第一单晶薄膜的材质不相同；
S107，将所述双层异质单晶薄膜衬底作为新的支撑衬底；重复上述步骤S102～S105，将所述第二单晶薄膜与所述双层异质单晶薄膜衬底中的第一单晶薄膜结合，得到多层异质单晶薄膜衬底。
2.根据权利要求1所述的方法，其特征在于，所述将表面贴合的支撑衬底和第一单晶薄膜从所述腐蚀溶液中取出，并放入高压腔体和/或退火炉内以加强所述第一单晶薄膜与所述支撑衬底的结合，包括：
将所述表面贴合的支撑衬底和第一单晶薄膜放置于所述高压腔体内，向所述高压腔体内充入高压气体；
其中，所述高压气体包括氧气、氮气和氩气中的至少一种；所述高压腔体内的压强为0.1～10Mpa；保持高压时间为1～10小时。
3.根据权利要求1所述的方法，其特征在于，所述将表面贴合的支撑衬底和第一单晶薄膜从所述腐蚀溶液中取出，并放入高压腔体和/或退火炉内以加强所述第一单晶薄膜与所述支撑衬底的结合，包括：
将所述表面贴合的支撑衬底和第一单晶薄膜放置于退火炉内；
其中，退火温度范围为100～1500摄氏度；退火过程中的升温速率小于每分钟1摄氏度；退火保温时间范围为1分钟至48小时；退火气氛包括氧气、氮气和氩气中的至少一种。
4.根据权利要求1所述的方法，其特征在于，所述第一牺牲层和所述第二牺牲层包括二氧化硅层。
5.根据权利要求1所述的方法，其特征在于，所述第一单晶薄膜或所述第二单晶薄膜为硅、磷化铟、碳化硅、铌酸锂、钽酸锂、砷化镓和金刚石的任一种。
6.根据权利要求1所述的方法，其特征在于，所述腐蚀溶液为氢氟酸、缓冲氧化物刻蚀液和氟化铵溶液中的任一种。
7.根据权利要求5所述的方法，其特征在于，所述第一单晶薄膜或所述第二单晶薄膜的厚度范围为10纳米至100微米。
8.根据权利要求1所述的方法，其特征在于，所述获取第一异质复合衬底包括，包括：获取绝缘体上铌酸锂结构衬底；
所述获取支撑衬底，包括：获取绝缘体上硅结构衬底；
其中，所述双层异质单晶薄膜衬底为铌酸锂-硅-氧化硅-硅结构衬底。
9.根据权利要求1所述的方法，其特征在于，所述获取第二异质复合衬底，包括：获取绝缘体上碳化硅结构衬底；
其中，所述多层异质单晶薄膜衬底为碳化硅-铌酸锂-硅-氧化硅-硅结构衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110395087.7A CN113130376B (zh) | 2021-04-13 | 2021-04-13 | 一种多层异质单晶薄膜衬底的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110395087.7A CN113130376B (zh) | 2021-04-13 | 2021-04-13 | 一种多层异质单晶薄膜衬底的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113130376A CN113130376A (zh) | 2021-07-16 |
| CN113130376B true CN113130376B (zh) | 2024-04-09 |
Family
ID=76776051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110395087.7A Active CN113130376B (zh) | 2021-04-13 | 2021-04-13 | 一种多层异质单晶薄膜衬底的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113130376B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536951A (ja) * | 1991-07-31 | 1993-02-12 | Canon Inc | 半導体基材の作製方法 |
| JPH10256362A (ja) * | 1997-03-17 | 1998-09-25 | Sony Corp | 半導体基体と、半導体基体および薄膜半導体の製造方法 |
| JP2013115210A (ja) * | 2011-11-28 | 2013-06-10 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法および貼り合わせ装置 |
| WO2013178761A1 (fr) * | 2012-05-31 | 2013-12-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé et système d'obtention d'une tranche semi-conductrice |
| CN105865866A (zh) * | 2016-03-31 | 2016-08-17 | 中国科学院西安光学精密机械研究所 | 一种用于透射电子衍射研究的超薄单晶的制备方法 |
| CN106711026A (zh) * | 2017-02-09 | 2017-05-24 | 中国科学院上海微系统与信息技术研究所 | 一种InP薄膜异质衬底的制备方法 |
| CN108138358A (zh) * | 2015-09-15 | 2018-06-08 | 信越化学工业株式会社 | SiC复合基板的制造方法 |
| CN111864054A (zh) * | 2020-07-07 | 2020-10-30 | 中国科学院上海微系统与信息技术研究所 | 一种异质集成压电单晶薄膜衬底的表面优化方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5409033B2 (ja) * | 2008-02-18 | 2014-02-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2021
- 2021-04-13 CN CN202110395087.7A patent/CN113130376B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536951A (ja) * | 1991-07-31 | 1993-02-12 | Canon Inc | 半導体基材の作製方法 |
| JPH10256362A (ja) * | 1997-03-17 | 1998-09-25 | Sony Corp | 半導体基体と、半導体基体および薄膜半導体の製造方法 |
| JP2013115210A (ja) * | 2011-11-28 | 2013-06-10 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法および貼り合わせ装置 |
| WO2013178761A1 (fr) * | 2012-05-31 | 2013-12-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé et système d'obtention d'une tranche semi-conductrice |
| CN108138358A (zh) * | 2015-09-15 | 2018-06-08 | 信越化学工业株式会社 | SiC复合基板的制造方法 |
| CN105865866A (zh) * | 2016-03-31 | 2016-08-17 | 中国科学院西安光学精密机械研究所 | 一种用于透射电子衍射研究的超薄单晶的制备方法 |
| CN106711026A (zh) * | 2017-02-09 | 2017-05-24 | 中国科学院上海微系统与信息技术研究所 | 一种InP薄膜异质衬底的制备方法 |
| CN111864054A (zh) * | 2020-07-07 | 2020-10-30 | 中国科学院上海微系统与信息技术研究所 | 一种异质集成压电单晶薄膜衬底的表面优化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113130376A (zh) | 2021-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7887936B2 (en) | Substrate with determinate thermal expansion coefficient | |
| TWI767788B (zh) | 工程基板結構 | |
| JP4388741B2 (ja) | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 | |
| US7018910B2 (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
| TW201218312A (en) | Semiconductor on glass substrate with stiffening layer and process of making the same | |
| CN109166792B (zh) | 基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜 | |
| CN104718599B (zh) | 具有改善的单晶材料使用效率的伪衬底 | |
| TW201041015A (en) | Formation of thin layers of semiconductor materials | |
| KR102654904B1 (ko) | 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| CN112018025A (zh) | Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法 | |
| CN113130376B (zh) | 一种多层异质单晶薄膜衬底的制备方法 | |
| KR102640296B1 (ko) | AlN 재질의 단결정 층을 제조하는 방법 및 AlN 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| US9761671B2 (en) | Engineered substrates for use in crystalline-nitride based devices | |
| USRE41841E1 (en) | Method for making a silicon substrate comprising a buried thin silicon oxide film | |
| KR100951839B1 (ko) | 적어도 하나의 두꺼운 반도체 물질층을 포함하는헤테로-구조 제조 방법 | |
| CN110491827B (zh) | 一种半导体薄膜层的转移方法及复合晶圆的制备方法 | |
| JP2021518320A (ja) | ＧａＡｓ材料の単結晶層を製造するための方法、及びＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板 | |
| KR102636118B1 (ko) | Lno 재질의 단결정 층을 제조하는 방법 및 lno 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| CN112410885A (zh) | 铌酸锂单晶薄膜及其制作方法 | |
| CN112670183A (zh) | 一种键合剥离后的铌酸锂晶圆的修复方法和铌酸锂晶圆 | |
| JP2021518321A (ja) | Ｐｚｔ材料の結晶層を製造するための方法、及びｐｚｔ材料の結晶層をエピタキシャル成長させるための基板 | |
| KR20070019697A (ko) | 반도체 층의 열처리 방법 | |
| JPH03142854A (ja) | 誘電体分離基板およびその製造方法 | |
| TW202406024A (zh) | 工程基板結構 | |
| CN106783726A (zh) | 复合衬底及其制备方法、半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |