JPH03142854A - 誘電体分離基板およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 誘電体分離基板およびその製造方法に関し、反りの小さ
な誘電体分離基板を低コストで形成することを目的とし
、 支持基板と、該支持基板に接着されたシリコン膜と、該
シリコン膜上のシリコン窒化膜と、該シリコン窒化膜上
のシリコン酸化膜と、該シリコン窒化膜と該シリコン酸
化膜によって該シリコン膜と隔てられかつ互いに分離さ
れた複数の単結晶半導体層からなるように構成し、その
製造方法として、半導体基板に素子分離溝を形成する工
程と、全面にシリコン酸化膜を形成し続いてシリコン窒
化膜を形成する工程と、この上に該素子分離溝を埋め込
むまでシリコン膜を堆積する工程と、該シリコン膜表面
を研磨して平坦化する工程と、この上に支持基板を重ね
合わせ該半導体基板と該支持基板の間に電圧を印加しつ
つ熱処理することにより該シリコン膜と該支持基板を接
着する工程と、該シリコン酸化膜と該シリコン窒化膜の
一部が露出するまで該半導体基板を研磨することにより
互いに分離された複数の単結晶半導体層を形成する工程
を含むように構成する。

〔産業上の利用分野〕

本発明は誘電体分離基板およびその製造方法に関する。

半導体ＩＣの素子間分離のために通常用いられるｐｎ接
合は簡単なプロセスで形成できる利点がある反面、耐圧
が低くかつ寄生トランジスタ作用を有する等の問題があ
ってその応用が制限される。

誘電体分離には上述のような欠点がなく、たとえば電話
交換機用の高耐圧ＩＣあるいはＣＭＯ３等へ用いられて
いるが、プロセスが複雑となるためコストが高くかつ信
頼性に欠けるという問題が残されている。

〔従来の技術〕

第２図は従来例にかかる誘電体分離基板の製造方法を示
す工程断面図である。

まず同図（ａ）に示すように、（１００）面を有するシ
リコン基板２１に熱酸化膜２２を形成し選択的に窓開け
した後、これをマスクにして苛性ソーダを含むエツチン
グ液を用いて異方性エツチングを行い、■溝２３を形成
する。続いて熱酸化膜２２を除去した後、全面にイオン
注入を行い埋没拡散層（図示せず）を形成する。ついで
同図中）に示すように、熱酸化法により全面に熱酸化膜
２４を形成する。続いてこの上にＣＶＤ法により厚い多
結晶シリコン膜２５を形成する。ついで同図（Ｃ）に示
すように、多結晶シリコン膜２５表面を研磨して平坦化
する。ついで同図（ｄ）に示すように、熱酸化膜２４の
一部が露出するまでシリコン基板２１を研磨し島状の単
結晶シリコン層２１ａを形成する０以上の工程により、
熱酸化膜２４で分離されかつ多結晶シリコン膜２５で支
持された島状の単結晶シリコンＮ　２１　ａを有する誘
電体骨Ｍ基板を得ることができる。

〔発明が解決しようとする課題〕

しかしながら、上述のような方法による誘電体分離基板
には以下のような欠点がある。

（１）多結晶シリコン膜２５が支持基体としての機能を
果たすためには通常５００〜６００−の厚みを必要とす
る。そのため多大の膜成長時間を要し、ＩＣの製造コス
トを上昇させる。

（２）上記のような厚い多結晶シリコン膜２５の形成に
より、シリコン基板２１には大きな反りが発生する。

そのため、後工程において多結晶シリコン膜２５を均一
に研磨することが困難になるばかりでなく、研磨後にも
大きな反りが残ってその後の素子製作工程にも支障が生
じる。

（３）　ＣＶ　Ｄ法により多結晶シリコン膜２５を堆積
する際には、ＣＶＤ装置内において基板温度を１０００
〜１２００℃としＨ２ガスおよびシリコンを含む原料ガ
ス、例えば四塩化珪素（ＳｉＣ１４）ガスを流してシリ
コン基板上でこれを熱分解する。ところが、上記ガスの
一部はシリコン基板表面に到達する前にたとえばＣＶＤ
装置のガス導入口付近で分解されてシリコン片となり、
これがシリコン基板２１表面に運ばれてその表面を覆っ
ている熱酸化膜２４に付着する。上記シリコン片は高温
の熱酸化膜２４と反応しこれを侵すため、シリコン基板
２１と多結晶シリコン膜２５が短絡するという事故が生
じる。このような短絡障害を防止するためには熱酸化１
１１２４を厚く形成することが必要であり、通常２μｍ
程度の膜厚を要するが、そのためには熱酸化工程に長時
間を要する。

以上のような問題はいずれも誘電体分離基板の製造コス
トを上げるばかりか、この上に形成されたＩＣの信頼性
をも損なうものである。

そこで本発明は、反りの小さな誘電体分離基板を低コス
トで形威することを目的とする。

〔課題を解決するための手段〕

上記課題の解決は、支持基板と、該支持基板に接着され
たシリコン膜と、該シリコン膜上のシリコン窒化膜と、
該シリコン窒化股上のシリコン酸化膜と、該シリコン窒
化膜と該シリコン酸化膜によって該シリコン膜と隔てら
れかつ互いに分離された複数の単結晶半導体層よりなる
ことを特徴とする誘電体分離基板、あるいは、半導体基
板に素子分離溝を形成する工程と、全面にシリコン酸化
膜を形威し続いてシリコン窒化膜を形成する工程と、こ
の上に該素子分離溝を埋め込むまでシリコン膜を堆積す
る工程と、該シリコン膜表面を研磨して平坦化する工程
と、この上に支持基板を重ね合わせ該半導体基板と該支
持基板の間に電圧を印加しつつ熱処理することにより該
シリコン膜と該支持基板を接着する工程と、該シリコン
酸化膜と該シリコン窒化膜の一部が露出するまで該半導
体基板を研磨することにより互いに分離された複数の単
結晶半導体層を形威する工程を含むことを特徴とする上
述の誘電体分離基板の製造方法によって達成される。

〔作　用〕

本発明では、まず第１に、シリコン酸化膜はシリコン窒
化膜によって覆われており、この上にシリコン膜が形威
される。そのためシリコン膜の形成工程の際に発生する
シリコン片によってシリコン酸化膜が侵されることはな
く、また、シリコン窒化膜はシリコン片と反応しないた
め侵されることがない。従って、シリコン酸化膜および
シリコン窒化膜共その膜厚を薄くした場合においても絶
縁性が保持されシリコン基板とシリコン膜が短絡するこ
とがないため、シリコン酸化膜を熱酸化によって形成す
る際の膜成長時間を短縮することが可能となる。第２に
、シリコン膜に支持基板を接着させこれを補強材として
用いるため、シリコン膜自体の膜厚は薄くすることがで
きる。従って、シリコン膜成長時間を短縮することがで
き、さらに、薄いシリコン膜がシリコン基板に与えるス
トレスは小さいためその反りも小さくすることが可能と
なる。第３に、この支持基板をシリコン膜に接着させる
際に、支持基板とシリコン基板との間に加えられた電圧
によって生じる静電引力を従来に比べて大きくすること
ができる。即ち、静電引力は、支持基板とシリコン基板
の間隔が小さくかつその間隔を埋める物質の誘電率が大
きいほど強くなり、その結果、支持基板とシリコン膜と
の間の密着性が良好となって接着の信頼性が向上するも
のであるが、前述のように本発明の構成では、シリコン
酸化膜の膜厚を薄くかつこれにシリコン窒化膜の膜厚を
加わえても従来の熱酸化膜の膜厚より薄くすることがで
き、その上、シリコン酸化膜の誘電率４に比べてシリコ
ン窒化膜の誘電率は７と大きい、従って、従来の熱酸化
膜のみを用いた場合に比べて静電引力が大きくなり接着
の信頼性が向上する。

〔実施例〕

第１図は高耐圧ＩＣ用の誘電体分離基板の形成に対して
本発明を適用した例を説明するための工程断面図である
。

まず同図（ａ）に示すように、（１００）面を有するシ
リコン基板１１に熱酸化膜１２を形威し選択的に窓開け
した後、これをマスクにして苛性ソーダを含むエツチン
グ液を用いて異方性エツチングを行い、深さ約５０μｍ
のＶ溝１３を形成する。続いて熱酸化膜１２を除去した
後、全面にイオン注入を行い埋没拡散層（図−示せず）
を形成する。埋没拡散層は、後の素子製作工程において
、例えばコレクタの直列抵抗を低減する等の目的で用い
られるものである。

ついで同図（ロ）に示すように、熱酸化法により全面に
膜厚０．８７／ｌのシリコン酸化膜１４を形威し、さら
にこの上にＣＶＤ法により膜厚０．２ｎのシリコン窒化
膜１５を形成する。続いてＣＶＤ法により上記Ｖ溝１３
が埋め込まれる程度の膜厚、例えば約６０μｍの多結晶
シリコン膜１６を成長させる。多結晶シリコン膜１６の
成長工程では、常圧下においてシリコン基板１１の温度
を１０００〜１２００℃とし、キャリヤガスとしてＨ２
ガス、原料ガスとして四塩化珪素ガス（ＳｉＣ１ｍ　）
ガスを用いた。また、上述のように、シリコン酸化膜１
４の表面がシリコン窒化膜１５で覆われているため、こ
の多結晶シリコン膜成長過程において発生するシリコン
片はシリコン窒化膜１５上に付着しシリコン酸化膜１４
には接触せず、しかもこのシリコン窒化膜１５は成長工
程において用いられる温度下ではシリコン片と反応しな
い、従って、シリコン酸化膜１４が侵されることがない
ため、従来２１１ｍ程度必要であったシリコン酸化［１
１４の膜厚は上述のように０．８−程度と、従来の膜厚
の半分以下とすることができ、熱酸化工程に要する時間
を短縮することが可能となる。ついで同図（Ｃ）に示す
ように、多結晶シリコン膜１６表面を膜Ｎ、ｔが１〜２
ｎとなるまで研磨して平坦化する。ついで同図（ｄ）に
示すように、平坦化された多結晶シリコン１１１６の表
面に別に用意したシリコン基板からなる支持基板１７を
重ね合わせて以下のような方法で接着させる。なお、こ
の際に支持基板１７の表面にシリコン酸化膜等の絶縁膜
を形成した後、この絶縁膜を介して支持基［１７をシリ
コン膜１６に重ね合わせて接着させてもよい。

接着を行うためには、シリコン基板１１と支持基板１７
との間に同図（ｄ）のように、電圧源１８を接続し１〜
５Ｔｏｒｒの減圧下において、１００〜２００″Ｃ／分
の昇温速度で１１００°Ｃまで加熱し、この昇温中に、
２００〜５００　Ｖのパルス状電圧を印加する。その後
、不活性ガス雰囲気中で温度１０００〜１１００’Ｃ１
約１時間の熱処理を行う。

一般に、支持基板１７あるいはシリコン膜１６が形成さ
れているシリコン基板１１には僅かな反りが残っている
ため、単に支持基板１７をシリコン膜１６に重ね合わせ
ただけでは密着性が悪く、熱処理による接着は不充分と
なる。そのため上述のように、電圧印加によって両基板
間に生じる静電引力を利用し両基板間の密着性を高め熱
処理による接着の信頼性向上を図ったものである。また
、従来例で述べた膜厚的２ｐｍの熱酸化膜に代えて本実
施例では膜厚０．８−のシリコン酸化膜と膜厚０．２　
ｔｒｍのシリコン窒化膜からなる多層膜を用いている。

さらに、シリコン窒化膜の誘電率は前述のように、シリ
コン酸化膜に比べて大きい。そのため、静電引力は厚い
熱酸化膜のみを用いた従来に比べて大きくなり、接着の
信頼性が向上する。

ついで同図（ｅ）に示したように、シリコン酸化膜１４
およびシリコン窒化膜１５の一部が露出するまでシリコ
ン基板１１を研磨すると、シリコン基板１１が互いに分
離されて単結晶シリコン層１１ａが形成される。その後
、この単結晶シリコン層り１ａ内に素子を形成する。

なお、本実施例において、多結晶シリコン膜に代えてア
モルファスシリコン膜を成長させても同様な効果を得る
ことができる。また、本実施例では、シリコン酸化膜と
して熱酸化膜のみを用いたが、熱酸化膜とＣＶＤ法によ
り形成した酸化膜の二層膜とすることもできる。この場
合には熱酸化膜をさらに薄くすることができ、熱酸化工
程に要する時間を短縮できる。さらに、素子分離溝の形
状は、■溝に限らずドライエツチングによる垂直形状の
Ｕ溝でも良いことは勿論である。

〔発明の効果〕

以上のよう、に本発明によれば、反りの小さな誘電体分
離基板を低コストで得ることができ、これを用いた高耐
圧ＩＣ，０ＭＯ３ＩＣの信頼性を向上させる上で有益で
ある。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の実施例を示す工程断面
図、 第２図（ａ）〜（ｄ）は従来例の問題点を示す工程断面
図、 である。 図において、 １１、２１はシリコン基板、 １１ａ　、　２１ａは単結晶シリコン層、１２．２２．
２４は熱酸化膜、 １３．２３は素子分離溝、 １４はシリコン酸化膜、 ｌ５はシリコン窒化膜、 １６．２５は多結晶シリコ １７は支持基板、 １８は電圧源、 である。 ン膜、 本発明／７実兇例１示すＬ程町面図 第 図

Claims (2)

【特許請求の範囲】
1. （１）支持基板（１７）と、 該支持基板（１７）に接着されたシリコン膜（１６）と
   、該シリコン膜（１６）上のシリコン窒化膜（１５）と
   、該シリコン窒化膜（１５）上のシリコン酸化膜（１４
   ）と、該シリコン窒化膜（１５）と該シリコン酸化膜（
   １４）によって該シリコン膜（１６）と隔てられかつ互
   いに分離された複数の単結晶半導体層（１１ａ）よりな
   ることを特徴とする誘電体分離基板。
2. （２）半導体基板（１１）に素子分離溝（１３）を形成
   する工程と、全面にシリコン酸化膜（１４）を形成し続
   いてシリコン窒化膜（１５）を形成する工程と、 この上に該素子分離溝（１３）を埋め込むまでシリコン
   膜（１６）を堆積する工程と、 該シリコン膜（１６）表面を研磨して平坦化する工程と
   、 この上に支持基板（１７）を重ね合わせ該半導体基板（
   １１）と該支持基板（１７）の間に電圧を印加しつつ熱
   処理することにより該シリコン膜（１６）と該支持基板
   （１７）を接着する工程と、 該シリコン酸化膜（１４）と該シリコン窒化膜（１５）
   の一部が露出するまで該半導体基板（１１）を研磨する
   ことにより、互いに分離された複数の単結晶半導体層（
   １１ａ）を形成する工程を含むことを特徴とする誘電体
   分離基板の製造方法。