JP2000331899A - Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ - Google Patents
Ｓｏｉウェーハの製造方法およびｓｏｉウェーハInfo
- Publication number
- JP2000331899A JP2000331899A JP11141766A JP14176699A JP2000331899A JP 2000331899 A JP2000331899 A JP 2000331899A JP 11141766 A JP11141766 A JP 11141766A JP 14176699 A JP14176699 A JP 14176699A JP 2000331899 A JP2000331899 A JP 2000331899A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- soi
- layer
- soi wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 ＳＯＩウェーハの製造歩留まりを低下させる
最大の要因である結合不良を低下させ、しかもＳＯＩ層
の膜厚均一性に優れ、不純物汚染の少ないＳＯＩウェー
ハおよびその製造方法を提供する。 【解決手段】 ボンドウェーハ２表面より水素イオンま
たは希ガスイオンの少なくとも一方を注入して該ボンド
ウェーハ内部に微小気泡層３を形成した後、該イオン注
入面上に第１の温度でＣＶＤ酸化膜４を形成し、該ＣＶ
Ｄ酸化膜の表面を平坦化処理した後、該表面をベースウ
ェーハ１表面と密着させ、その後、第１の温度より高温
の第２の温度で熱処理を加えて微小気泡層３でボンドウ
ェーハを薄膜状に剥離し、ＳＯＩウェーハを得る。
最大の要因である結合不良を低下させ、しかもＳＯＩ層
の膜厚均一性に優れ、不純物汚染の少ないＳＯＩウェー
ハおよびその製造方法を提供する。 【解決手段】 ボンドウェーハ２表面より水素イオンま
たは希ガスイオンの少なくとも一方を注入して該ボンド
ウェーハ内部に微小気泡層３を形成した後、該イオン注
入面上に第１の温度でＣＶＤ酸化膜４を形成し、該ＣＶ
Ｄ酸化膜の表面を平坦化処理した後、該表面をベースウ
ェーハ１表面と密着させ、その後、第１の温度より高温
の第２の温度で熱処理を加えて微小気泡層３でボンドウ
ェーハを薄膜状に剥離し、ＳＯＩウェーハを得る。
Description
【０００１】
【発明の属する技術分野】本発明は、イオン注入したウ
ェーハを熱処理後に剥離してＳＯＩウェーハを製造す
る、いわゆる水素イオン剥離法（スマートカット法とも
呼ばれている）に関し、ＳＯＩ層の膜厚均一性に優れ、
不純物汚染の少ないＳＯＩウェーハの製造方法及びその
ＳＯＩウェーハに関する。
ェーハを熱処理後に剥離してＳＯＩウェーハを製造す
る、いわゆる水素イオン剥離法（スマートカット法とも
呼ばれている）に関し、ＳＯＩ層の膜厚均一性に優れ、
不純物汚染の少ないＳＯＩウェーハの製造方法及びその
ＳＯＩウェーハに関する。
【０００２】
【従来の技術】貼り合わせ法を用いたＳＯＩ（silicon
on insulator）ウェーハの作製方法として、２枚の
シリコンウェーハをシリコン酸化膜を介して貼り合わせ
る技術、例えば特公平５−４６０８６号公報に示されて
いる様に、少なくとも一方のウェーハに酸化膜を形成
し、接合面に異物を介在させることなく相互に密着させ
た後、２００〜１２００℃の温度で熱処理して結合強度
を高める方法が、従来より知られている。
on insulator）ウェーハの作製方法として、２枚の
シリコンウェーハをシリコン酸化膜を介して貼り合わせ
る技術、例えば特公平５−４６０８６号公報に示されて
いる様に、少なくとも一方のウェーハに酸化膜を形成
し、接合面に異物を介在させることなく相互に密着させ
た後、２００〜１２００℃の温度で熱処理して結合強度
を高める方法が、従来より知られている。
【０００３】熱処理を行なうことにより結合強度が高め
られた貼り合わせウェーハは、その後の研削研磨工程が
可能となるため、素子作製側ウェーハを研削及び研磨に
より所望の厚さに減厚加工することにより、素子形成を
行なうＳＯＩ層を形成することができる。このようにし
て作製された貼り合わせＳＯＩウェーハは、ＳＯＩ層の
結晶性に優れ、ＳＯＩ層直下に存在する埋め込み酸化膜
の信頼性も高いという利点はあるが、研削及び研磨によ
り薄膜化しているため、薄膜化に時間がかかる上、材料
が無駄になり、しかも膜厚均一性は高々目標膜厚±０．
３μｍしか得られなかった。
られた貼り合わせウェーハは、その後の研削研磨工程が
可能となるため、素子作製側ウェーハを研削及び研磨に
より所望の厚さに減厚加工することにより、素子形成を
行なうＳＯＩ層を形成することができる。このようにし
て作製された貼り合わせＳＯＩウェーハは、ＳＯＩ層の
結晶性に優れ、ＳＯＩ層直下に存在する埋め込み酸化膜
の信頼性も高いという利点はあるが、研削及び研磨によ
り薄膜化しているため、薄膜化に時間がかかる上、材料
が無駄になり、しかも膜厚均一性は高々目標膜厚±０．
３μｍしか得られなかった。
【０００４】一方、近年の半導体デバイスの高集積化、
高速度化に伴い、ＳＯＩ層の厚さは更なる薄膜化と膜厚
均一性の向上が要求されており、具体的には０．１±
０．０１μｍ程度の膜厚及び膜厚均一性が必要とされて
いる。このような膜厚及び膜厚均一性をもつ薄膜ＳＯＩ
ウェーハを貼り合わせウェーハで実現するためには従来
の研削・研磨での減厚加工では不可能であるため、新た
な薄膜化技術として、特開平５−２１１１２８号公報に
開示されている水素イオン剥離法と呼ばれる方法（スマ
ートカット法とも呼ばれる）が開発された。
高速度化に伴い、ＳＯＩ層の厚さは更なる薄膜化と膜厚
均一性の向上が要求されており、具体的には０．１±
０．０１μｍ程度の膜厚及び膜厚均一性が必要とされて
いる。このような膜厚及び膜厚均一性をもつ薄膜ＳＯＩ
ウェーハを貼り合わせウェーハで実現するためには従来
の研削・研磨での減厚加工では不可能であるため、新た
な薄膜化技術として、特開平５−２１１１２８号公報に
開示されている水素イオン剥離法と呼ばれる方法（スマ
ートカット法とも呼ばれる）が開発された。
【０００５】この水素イオン剥離法は、二枚のシリコン
ウェーハのうち少なくとも一方に酸化膜を形成するとと
もに、片方のシリコンウェーハの上面から水素イオンま
たは希ガスイオンを注入し、該シリコンウェーハ内部に
微小気泡層（封入層）を形成させた後、該イオン注入面
を酸化膜を介して他方のウェーハと密着させ、その後熱
処理（剥離熱処理）を加えて微小気泡層を劈開面（剥離
面）としてイオン注入したウェーハを薄膜状に剥離し、
さらに熱処理（結合熱処理）を加えて強固に結合してＳ
ＯＩウェーハとする技術である。
ウェーハのうち少なくとも一方に酸化膜を形成するとと
もに、片方のシリコンウェーハの上面から水素イオンま
たは希ガスイオンを注入し、該シリコンウェーハ内部に
微小気泡層（封入層）を形成させた後、該イオン注入面
を酸化膜を介して他方のウェーハと密着させ、その後熱
処理（剥離熱処理）を加えて微小気泡層を劈開面（剥離
面）としてイオン注入したウェーハを薄膜状に剥離し、
さらに熱処理（結合熱処理）を加えて強固に結合してＳ
ＯＩウェーハとする技術である。
【０００６】この方法では、剥離面は良好な鏡面であ
り、ＳＯＩ層の均一性が極めて高いＳＯＩウェーハが比
較的容易に得られる上、剥離した一方のウェーハを再利
用できるので、材料を有効に使用できるという利点も有
する。また、この方法は、酸化膜を介さずに直接シリコ
ンウェーハ同士を結合することもできるし、シリコンウ
ェーハ同士を結合する場合だけでなく、シリコンウェー
ハにイオン注入して、石英、炭化珪素、アルミナ等の熱
膨張係数の異なる絶縁性ウェーハと結合する場合にも用
いられる。
り、ＳＯＩ層の均一性が極めて高いＳＯＩウェーハが比
較的容易に得られる上、剥離した一方のウェーハを再利
用できるので、材料を有効に使用できるという利点も有
する。また、この方法は、酸化膜を介さずに直接シリコ
ンウェーハ同士を結合することもできるし、シリコンウ
ェーハ同士を結合する場合だけでなく、シリコンウェー
ハにイオン注入して、石英、炭化珪素、アルミナ等の熱
膨張係数の異なる絶縁性ウェーハと結合する場合にも用
いられる。
【０００７】
【発明が解決しようとする課題】ところで、上記水素イ
オン剥離法でＳＯＩウェーハを製造する方法としては、
ボンドウェーハ（ＳＯＩ層を形成するウェーハ）とベー
スウェーハ（ＳＯＩ層の支持基板となるウェーハ）のど
ちらに酸化膜を形成するかによって、その製造方法が大
別される。すなわち、図２（Ａ）のようにイオン注入を
行わないベースウェーハ側のみに酸化膜を形成する方法
と、図２（Ｂ）のようにボンドウェーハに酸化膜を形成
してからその酸化膜を通してイオン注入する方法とがあ
る。尚、（Ｂ）の場合には、ベースウェーハにも酸化膜
を形成することもある。
オン剥離法でＳＯＩウェーハを製造する方法としては、
ボンドウェーハ（ＳＯＩ層を形成するウェーハ）とベー
スウェーハ（ＳＯＩ層の支持基板となるウェーハ）のど
ちらに酸化膜を形成するかによって、その製造方法が大
別される。すなわち、図２（Ａ）のようにイオン注入を
行わないベースウェーハ側のみに酸化膜を形成する方法
と、図２（Ｂ）のようにボンドウェーハに酸化膜を形成
してからその酸化膜を通してイオン注入する方法とがあ
る。尚、（Ｂ）の場合には、ベースウェーハにも酸化膜
を形成することもある。
【０００８】何れの手法を用いた場合であっても、イオ
ン注入を行ったボンドウェーハの表面が結合界面となっ
ている点では共通しているが、このイオン注入を行った
表面にはイオン注入プロセスにおける装置起因の発塵や
表面汚染が付着しており、これら付着物は洗浄してもな
かなか除去されないため、結合不良の発生原因となり、
ＳＯＩウェーハの製造歩留まりを低下させる要因となっ
ていた。
ン注入を行ったボンドウェーハの表面が結合界面となっ
ている点では共通しているが、このイオン注入を行った
表面にはイオン注入プロセスにおける装置起因の発塵や
表面汚染が付着しており、これら付着物は洗浄してもな
かなか除去されないため、結合不良の発生原因となり、
ＳＯＩウェーハの製造歩留まりを低下させる要因となっ
ていた。
【０００９】また、図２（Ａ）と図２（Ｂ）の製造方法
のうち、現在主流となっているのは図２（Ｂ）である。
その理由の１つは、イオンを注入するボンドウェーハに
酸化膜が形成されていないと、チャネリング現象により
イオンの注入深さのバラツキが悪化し、剥離後のＳＯＩ
層の膜厚均一性が低下する可能性があるからである。こ
こで、チャネリング現象とは、結晶性の物質の結晶軸や
結晶面とほぼ平行にイオンを入射すると、結晶原子の隙
間を蛇行しながらイオンが通り抜けてゆく現象をいい、
非平行の入射に比べてイオン注入深さのバラツキが大き
くなる。
のうち、現在主流となっているのは図２（Ｂ）である。
その理由の１つは、イオンを注入するボンドウェーハに
酸化膜が形成されていないと、チャネリング現象により
イオンの注入深さのバラツキが悪化し、剥離後のＳＯＩ
層の膜厚均一性が低下する可能性があるからである。こ
こで、チャネリング現象とは、結晶性の物質の結晶軸や
結晶面とほぼ平行にイオンを入射すると、結晶原子の隙
間を蛇行しながらイオンが通り抜けてゆく現象をいい、
非平行の入射に比べてイオン注入深さのバラツキが大き
くなる。
【００１０】シリコンウェーハの場合、その表面は特定
の方位（例えば＜１００＞など）に加工されているの
で、このチャネリング現象が発生しやすく、酸化膜を形
成することによりこのチャネリング現象を抑えることが
好ましい。ボンドウェーハに酸化膜を形成するもう一つ
の理由は、ボンドウェーハに酸化膜を予め形成しておけ
ば、その結合界面に取込まれた不純物（雰囲気中のボロ
ンやイオン注入による金属や有機物等の汚染物）が活性
層（ＳＯＩ層）に拡散するのを抑制することができ、Ｓ
ＯＩ層の結晶性や電気特性の劣化を防止できるからであ
る。
の方位（例えば＜１００＞など）に加工されているの
で、このチャネリング現象が発生しやすく、酸化膜を形
成することによりこのチャネリング現象を抑えることが
好ましい。ボンドウェーハに酸化膜を形成するもう一つ
の理由は、ボンドウェーハに酸化膜を予め形成しておけ
ば、その結合界面に取込まれた不純物（雰囲気中のボロ
ンやイオン注入による金属や有機物等の汚染物）が活性
層（ＳＯＩ層）に拡散するのを抑制することができ、Ｓ
ＯＩ層の結晶性や電気特性の劣化を防止できるからであ
る。
【００１１】ところが、水素イオン剥離法を行う場合の
イオン注入深さのバラツキ（標準偏差σ）は、前述のチ
ャネリング現象が発生しなければ、現状のイオン注入機
を用いればσ＝０．４ｎｍを得ることができる。すなわ
ち、３σ＝１．２ｎｍであるので、目標注入深さ±１．
２ｎｍ以内にほとんど全てのイオンが注入されることに
なるので、剥離後のＳＯＩ層の膜厚は目標膜厚±１．５
ｎｍ以下の優れた膜厚均一性を有するＳＯＩウェーハが
得られるはずである。
イオン注入深さのバラツキ（標準偏差σ）は、前述のチ
ャネリング現象が発生しなければ、現状のイオン注入機
を用いればσ＝０．４ｎｍを得ることができる。すなわ
ち、３σ＝１．２ｎｍであるので、目標注入深さ±１．
２ｎｍ以内にほとんど全てのイオンが注入されることに
なるので、剥離後のＳＯＩ層の膜厚は目標膜厚±１．５
ｎｍ以下の優れた膜厚均一性を有するＳＯＩウェーハが
得られるはずである。
【００１２】しかし、前述の理由によりイオン注入を行
うボンドウェーハに酸化膜を形成すると、形成される酸
化膜もその膜厚にバラツキがあるため、この酸化膜を通
してシリコン中に注入されるイオンもその注入深さに影
響を受ける。例えば、ＳＯＩウェーハの埋め込み酸化膜
の厚さとして４００ｎｍが必要な場合、この酸化膜を通
常の量産レベルでの酸化条件を用いて形成すると、酸化
膜厚のバラツキは高々σ＝２．０ｎｍ程度しか得られな
い。また、生産性を無視して酸化条件を厳密にコントロ
ールしてもσ＝１．０ｎｍ前後が限度であるので、ボン
ドウェーハに酸化膜を形成して製造されたＳＯＩウェー
ハのＳＯＩ膜厚均一性としては、目標膜厚±３ｎｍ程度
が限界であった。
うボンドウェーハに酸化膜を形成すると、形成される酸
化膜もその膜厚にバラツキがあるため、この酸化膜を通
してシリコン中に注入されるイオンもその注入深さに影
響を受ける。例えば、ＳＯＩウェーハの埋め込み酸化膜
の厚さとして４００ｎｍが必要な場合、この酸化膜を通
常の量産レベルでの酸化条件を用いて形成すると、酸化
膜厚のバラツキは高々σ＝２．０ｎｍ程度しか得られな
い。また、生産性を無視して酸化条件を厳密にコントロ
ールしてもσ＝１．０ｎｍ前後が限度であるので、ボン
ドウェーハに酸化膜を形成して製造されたＳＯＩウェー
ハのＳＯＩ膜厚均一性としては、目標膜厚±３ｎｍ程度
が限界であった。
【００１３】本発明は、上記問題点を考慮してなされた
もので、ＳＯＩウェーハの製造歩留まりを低下させる最
大の要因である結合不良を低下させ、しかもＳＯＩ層の
膜厚均一性がＳＯＩウェーハの酸化膜厚のバラツキに影
響を受けることなく、イオン注入装置の注入性能（注入
深さのバラツキ）のみに依存するようにして、膜厚均一
性に優れたＳＯＩウェーハおよびその製造方法を提供す
ること目的とする。
もので、ＳＯＩウェーハの製造歩留まりを低下させる最
大の要因である結合不良を低下させ、しかもＳＯＩ層の
膜厚均一性がＳＯＩウェーハの酸化膜厚のバラツキに影
響を受けることなく、イオン注入装置の注入性能（注入
深さのバラツキ）のみに依存するようにして、膜厚均一
性に優れたＳＯＩウェーハおよびその製造方法を提供す
ること目的とする。
【００１４】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の請求項１に記載した発明は、ボンドウェー
ハ表面より水素イオンまたは希ガスイオンの少なくとも
一方を注入して該ボンドウェーハ内部に微小気泡層（注
入層）を形成した後、該イオン注入面上に第１の温度で
ＣＶＤ酸化膜を形成し、該ＣＶＤ酸化膜の表面を平坦化
処理した後、該表面をベースウェーハ表面と密着させ、
その後、第１の温度より高温の第２の温度で熱処理を加
えて微小気泡層でボンドウェーハを薄膜状に剥離するこ
とを特徴とするＳＯＩウェーハの製造方法である。
めに本発明の請求項１に記載した発明は、ボンドウェー
ハ表面より水素イオンまたは希ガスイオンの少なくとも
一方を注入して該ボンドウェーハ内部に微小気泡層（注
入層）を形成した後、該イオン注入面上に第１の温度で
ＣＶＤ酸化膜を形成し、該ＣＶＤ酸化膜の表面を平坦化
処理した後、該表面をベースウェーハ表面と密着させ、
その後、第１の温度より高温の第２の温度で熱処理を加
えて微小気泡層でボンドウェーハを薄膜状に剥離するこ
とを特徴とするＳＯＩウェーハの製造方法である。
【００１５】このように、ボンドウェーハの水素イオン
または希ガスイオンを注入した面にＣＶＤ（Chemical V
apor Deposition）酸化膜（ＣＶＤ法により形成された
酸化膜）を堆積することにより、イオン注入プロセスで
発塵があっても、それは酸化膜中に埋没して表面に露出
しなくなる。また、それが原因でＣＶＤ酸化膜表面に凸
部が形成されたとしても、その後のＣＶＤ酸化膜表面を
平坦化する工程で除去されるので結合不良を低減でき
る。そして、水素イオン注入を行った後にＣＶＤ酸化膜
（埋め込み酸化膜）を形成するため、水素イオン注入の
均一性が、酸化膜の膜厚均一性となる。
または希ガスイオンを注入した面にＣＶＤ（Chemical V
apor Deposition）酸化膜（ＣＶＤ法により形成された
酸化膜）を堆積することにより、イオン注入プロセスで
発塵があっても、それは酸化膜中に埋没して表面に露出
しなくなる。また、それが原因でＣＶＤ酸化膜表面に凸
部が形成されたとしても、その後のＣＶＤ酸化膜表面を
平坦化する工程で除去されるので結合不良を低減でき
る。そして、水素イオン注入を行った後にＣＶＤ酸化膜
（埋め込み酸化膜）を形成するため、水素イオン注入の
均一性が、酸化膜の膜厚均一性となる。
【００１６】また、ボンドウェーハのイオン注入面上に
ＣＶＤ酸化膜を形成する温度（第１の温度）は、該ＣＶ
Ｄ酸化膜の形成段階で微小気泡層での剥離が生じない温
度とし、その温度としては請求項２のようにＣＶＤ酸化
膜を形成する第１の温度を４５０℃以下にすれば、ＣＶ
Ｄ酸化膜の形成工程で、微小気泡層が剥離してしまうこ
とを確実に防ぐことができる。さらに、請求項３のよう
にベースウェーハの表面に予め熱酸化膜を形成しておけ
ば、ＳＯＩウェーハの埋め込み酸化膜の絶縁耐圧を向上
させ、静電容量の調整をすることができる。尚、イオン
注入に際しては、請求項４のようにボンドウェーハの結
晶軸や結晶面に対し非平行に注入することが好ましい。
これにより注入イオンのチャネリング現象を減少させる
ことができるので、イオン注入深さのバラツキを増加さ
せることを防止できる。このように、ボンドウェーハ表
面に酸化膜を介さずに直接イオン注入を行うため、請求
項５、６に記載したように、ベースウェーハとＳＯＩ層
との間にＣＶＤ酸化膜を有し、且つＳＯＩ層の膜厚均一
性が±１．５ｎｍ以下のＳＯＩウェーハを得ることがで
きる。
ＣＶＤ酸化膜を形成する温度（第１の温度）は、該ＣＶ
Ｄ酸化膜の形成段階で微小気泡層での剥離が生じない温
度とし、その温度としては請求項２のようにＣＶＤ酸化
膜を形成する第１の温度を４５０℃以下にすれば、ＣＶ
Ｄ酸化膜の形成工程で、微小気泡層が剥離してしまうこ
とを確実に防ぐことができる。さらに、請求項３のよう
にベースウェーハの表面に予め熱酸化膜を形成しておけ
ば、ＳＯＩウェーハの埋め込み酸化膜の絶縁耐圧を向上
させ、静電容量の調整をすることができる。尚、イオン
注入に際しては、請求項４のようにボンドウェーハの結
晶軸や結晶面に対し非平行に注入することが好ましい。
これにより注入イオンのチャネリング現象を減少させる
ことができるので、イオン注入深さのバラツキを増加さ
せることを防止できる。このように、ボンドウェーハ表
面に酸化膜を介さずに直接イオン注入を行うため、請求
項５、６に記載したように、ベースウェーハとＳＯＩ層
との間にＣＶＤ酸化膜を有し、且つＳＯＩ層の膜厚均一
性が±１．５ｎｍ以下のＳＯＩウェーハを得ることがで
きる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図１
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図１は本発明による貼り合わ
せＳＯＩウェーハの製造工程の一例を示すフロー図であ
る。工程（ａ）では、２枚のシリコンウェーハ１、２を
準備するものであり、両ウェーハとも少なくとも結合す
べき面が鏡面研磨されている単結晶シリコンウェーハで
ある。尚、１はベースウェーハ、２はボンドウェーハで
ある。
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図１は本発明による貼り合わ
せＳＯＩウェーハの製造工程の一例を示すフロー図であ
る。工程（ａ）では、２枚のシリコンウェーハ１、２を
準備するものであり、両ウェーハとも少なくとも結合す
べき面が鏡面研磨されている単結晶シリコンウェーハで
ある。尚、１はベースウェーハ、２はボンドウェーハで
ある。
【００１８】工程（ｂ）は、ＳＯＩ層となるボンドウェ
ーハ２に水素イオンを注入する工程である。ボンドウェ
ーハ２の一方の面（ベースウェーハ１と結合される面）
の上面から水素イオンまたは希ガスイオンのうち少なく
とも一種類、ここでは水素イオンを注入し、イオンの平
均進入深さにおいて表面に平行な微小気泡層（封入層）
３を形成させるもので、この注入時のウェーハ温度は２
５〜４５０℃が好ましく、特に２００℃以下がより好ま
しい。そして、上記イオン注入時のエネルギーは、作製
するＳＯＩウェーハのＳＯＩ層の目標厚さにより適宜決
定される。また、チャネリング現象を防ぐために、ボン
ドウェーハ２の結晶軸又は結晶面に対して非平行となる
様に、若干傾けた入射角で注入することが好ましい。
ーハ２に水素イオンを注入する工程である。ボンドウェ
ーハ２の一方の面（ベースウェーハ１と結合される面）
の上面から水素イオンまたは希ガスイオンのうち少なく
とも一種類、ここでは水素イオンを注入し、イオンの平
均進入深さにおいて表面に平行な微小気泡層（封入層）
３を形成させるもので、この注入時のウェーハ温度は２
５〜４５０℃が好ましく、特に２００℃以下がより好ま
しい。そして、上記イオン注入時のエネルギーは、作製
するＳＯＩウェーハのＳＯＩ層の目標厚さにより適宜決
定される。また、チャネリング現象を防ぐために、ボン
ドウェーハ２の結晶軸又は結晶面に対して非平行となる
様に、若干傾けた入射角で注入することが好ましい。
【００１９】次に、工程（ｃ）は、イオン注入されたボ
ンドウェーハ２の表面（少なくともベースウェーハと結
合する表面）にＣＶＤ酸化膜４を堆積する工程である。
このＣＶＤ酸化膜４を形成する段階で前記した微小気泡
層３での剥離発生を防ぐには、ＣＶＤ酸化膜を形成する
第１の温度（堆積温度）は４５０℃以下が好ましく、例
えば４００から４５０℃の温度範囲で化学気相蒸着（Ｃ
ＶＤ）法で成長させる。ＣＶＤ装置としては、常圧ＣＶ
Ｄ装置、減圧ＣＶＤ装置、あるいはプラズマＣＶＤ装置
等が挙げられる。又、このＣＶＤ酸化膜４はＳＯＩウェ
ーハの埋め込み酸化膜となるので、その厚さは用途に応
じて設定されるが、通常０．１〜２．０μｍ程度が用い
られる。
ンドウェーハ２の表面（少なくともベースウェーハと結
合する表面）にＣＶＤ酸化膜４を堆積する工程である。
このＣＶＤ酸化膜４を形成する段階で前記した微小気泡
層３での剥離発生を防ぐには、ＣＶＤ酸化膜を形成する
第１の温度（堆積温度）は４５０℃以下が好ましく、例
えば４００から４５０℃の温度範囲で化学気相蒸着（Ｃ
ＶＤ）法で成長させる。ＣＶＤ装置としては、常圧ＣＶ
Ｄ装置、減圧ＣＶＤ装置、あるいはプラズマＣＶＤ装置
等が挙げられる。又、このＣＶＤ酸化膜４はＳＯＩウェ
ーハの埋め込み酸化膜となるので、その厚さは用途に応
じて設定されるが、通常０．１〜２．０μｍ程度が用い
られる。
【００２０】工程（ｄ）は、ＣＶＤ酸化膜４表面を平坦
化する工程である。ＣＶＤ酸化膜４の堆積により、イオ
ン注入プロセスでの発塵等がボンドウェーハ表面に付着
していても酸化膜中に埋没して表面に露出しなくなるの
で、付着物に起因する結合不良を低減することができ
る。ただし、例えば常圧ＣＶＤ装置で形成したＣＶＤ酸
化膜は、その表面粗さを原子間力顕微鏡で１μm角で測
定すると、Rms（Root Mean Square Roughness：自乗平
均平方根粗さ）が約１．２ｎｍ程度あるため、ベースウ
ェーハとの結合が不可能なレベルである。従って、この
表面をＣＭＰ（Chemical and Mechanical Polishing）
等の方法を用いて平坦化して結合する。ＣＶＤ酸化膜は
熱酸化膜に比べてやわらかく研磨速度が速いので、容易
に平坦化することが出来る。この際、ＣＶＤ酸化膜形成
前の表面の付着物が原因でＣＶＤ酸化膜表面に凸部が形
成されていたとしても、この平坦化工程で除去されるの
で結合不良を低減できる。尚、ＣＶＤ酸化膜４を堆積後
のＣＶＤ酸化膜表面のRms がもともと０．５ｎｍ程度以
下であれば、上記工程（ｄ）を省略することもできる。
化する工程である。ＣＶＤ酸化膜４の堆積により、イオ
ン注入プロセスでの発塵等がボンドウェーハ表面に付着
していても酸化膜中に埋没して表面に露出しなくなるの
で、付着物に起因する結合不良を低減することができ
る。ただし、例えば常圧ＣＶＤ装置で形成したＣＶＤ酸
化膜は、その表面粗さを原子間力顕微鏡で１μm角で測
定すると、Rms（Root Mean Square Roughness：自乗平
均平方根粗さ）が約１．２ｎｍ程度あるため、ベースウ
ェーハとの結合が不可能なレベルである。従って、この
表面をＣＭＰ（Chemical and Mechanical Polishing）
等の方法を用いて平坦化して結合する。ＣＶＤ酸化膜は
熱酸化膜に比べてやわらかく研磨速度が速いので、容易
に平坦化することが出来る。この際、ＣＶＤ酸化膜形成
前の表面の付着物が原因でＣＶＤ酸化膜表面に凸部が形
成されていたとしても、この平坦化工程で除去されるの
で結合不良を低減できる。尚、ＣＶＤ酸化膜４を堆積後
のＣＶＤ酸化膜表面のRms がもともと０．５ｎｍ程度以
下であれば、上記工程（ｄ）を省略することもできる。
【００２１】次に、工程（ｅ）は、洗浄後の両ウェーハ
１，２を重ね合せて密着させる工程であり、常温の清浄
な雰囲気下で２枚のウェーハの表面同士を接触させるこ
とにより、接着剤等を用いることなくウェーハ同士が接
着する。この際、必要に応じてベースウェーハ表面に熱
酸化膜を形成しておくこともできる。ＣＶＤ酸化膜４は
熱酸化膜に比べて絶縁耐圧等の電気特性が劣るので、Ｓ
ＯＩウェーハの埋め込み酸化膜について高い絶縁耐圧や
静電容量が要求される場合には、ベースウェーハ１に予
め必要な厚さの熱酸化膜を形成しておけばこれらを満足
することができる。
１，２を重ね合せて密着させる工程であり、常温の清浄
な雰囲気下で２枚のウェーハの表面同士を接触させるこ
とにより、接着剤等を用いることなくウェーハ同士が接
着する。この際、必要に応じてベースウェーハ表面に熱
酸化膜を形成しておくこともできる。ＣＶＤ酸化膜４は
熱酸化膜に比べて絶縁耐圧等の電気特性が劣るので、Ｓ
ＯＩウェーハの埋め込み酸化膜について高い絶縁耐圧や
静電容量が要求される場合には、ベースウェーハ１に予
め必要な厚さの熱酸化膜を形成しておけばこれらを満足
することができる。
【００２２】工程（ｆ）は、微小気泡層（封入層）３を
境界として剥離することによって、剥離ウェーハ５とＳ
ＯＩウェーハ６（ＳＯＩ層７＋ＣＶＤ酸化膜（埋め込み
酸化膜）４’＋ベースウェーハ１）に分離する剥離熱処
理工程であり、その熱処理の温度（第２の温度）はＣＶ
Ｄ酸化膜４を形成する熱処理温度（第１の温度）より高
温で行われる。例えば、不活性ガス雰囲気下約５００℃
以上の温度で熱処理を加えれば、結晶の再配列と気泡の
凝集とによって剥離ウェーハ５とＳＯＩウェーハ６に分
離されると同時に、室温での密着面もある程度は強固に
結合がなされる。尚、剥離ウェーハ５は、表面の酸化膜
を除去して剥離面を研磨する再生処理を行えば、再利用
が可能である。
境界として剥離することによって、剥離ウェーハ５とＳ
ＯＩウェーハ６（ＳＯＩ層７＋ＣＶＤ酸化膜（埋め込み
酸化膜）４’＋ベースウェーハ１）に分離する剥離熱処
理工程であり、その熱処理の温度（第２の温度）はＣＶ
Ｄ酸化膜４を形成する熱処理温度（第１の温度）より高
温で行われる。例えば、不活性ガス雰囲気下約５００℃
以上の温度で熱処理を加えれば、結晶の再配列と気泡の
凝集とによって剥離ウェーハ５とＳＯＩウェーハ６に分
離されると同時に、室温での密着面もある程度は強固に
結合がなされる。尚、剥離ウェーハ５は、表面の酸化膜
を除去して剥離面を研磨する再生処理を行えば、再利用
が可能である。
【００２３】ＳＯＩウェーハ６をデバイス作製工程で使
用するためには、工程（ｆ）の剥離熱処理による結合力
では十分でないので、工程（ｇ）の結合熱処理として高
温の熱処理を施し、結合強度を十分なものとする。この
熱処理は、例えば不活性ガス雰囲気下、１０００℃〜１
２００℃で３０分〜５時間程度の範囲で行うことができ
る。また、ランプ加熱装置のような急速加熱・急速冷却
装置を用いれば、１０００℃〜１３５０℃の温度で１〜
３００秒程度の短時間で十分な結合強度が得られる。ま
た、工程（ｇ）の結合熱処理として工程（ｆ）の剥離熱
処理を兼ねておこなう場合には工程（ｆ）を省略するこ
ともできる。
用するためには、工程（ｆ）の剥離熱処理による結合力
では十分でないので、工程（ｇ）の結合熱処理として高
温の熱処理を施し、結合強度を十分なものとする。この
熱処理は、例えば不活性ガス雰囲気下、１０００℃〜１
２００℃で３０分〜５時間程度の範囲で行うことができ
る。また、ランプ加熱装置のような急速加熱・急速冷却
装置を用いれば、１０００℃〜１３５０℃の温度で１〜
３００秒程度の短時間で十分な結合強度が得られる。ま
た、工程（ｇ）の結合熱処理として工程（ｆ）の剥離熱
処理を兼ねておこなう場合には工程（ｆ）を省略するこ
ともできる。
【００２４】そして、工程（ｈ）は、ＳＯＩ層７の表面
である劈開面（剥離面）に存在するダメージ層及び表面
粗さを除去する工程である。この工程としては、タッチ
ポリッシュと呼ばれる研磨代の極めて少ない研磨を行っ
たり、タッチポリッシュ後に水素を含む還元性雰囲気で
の熱処理を加えたりすることもできるが、タッチポリッ
シュを行わずに水素を含む還元性雰囲気で熱処理のみを
行っても、同様にダメージ層及び表面粗さを除去するこ
とができる上、工程（ｇ）の結合熱処理を兼ねることも
できるので一層効率的である。
である劈開面（剥離面）に存在するダメージ層及び表面
粗さを除去する工程である。この工程としては、タッチ
ポリッシュと呼ばれる研磨代の極めて少ない研磨を行っ
たり、タッチポリッシュ後に水素を含む還元性雰囲気で
の熱処理を加えたりすることもできるが、タッチポリッ
シュを行わずに水素を含む還元性雰囲気で熱処理のみを
行っても、同様にダメージ層及び表面粗さを除去するこ
とができる上、工程（ｇ）の結合熱処理を兼ねることも
できるので一層効率的である。
【００２５】
【実施例】（実施例）まず、直径１５０ｍｍ、厚さ６２
５μｍ、結晶軸方位＜１００＞、導電型ｐ型、抵抗率１
０〜２０Ω・ｃｍの一方の表面が鏡面研磨された単結晶
シリコンウェーハ２０枚を用意し、ボンドウェーハ用と
ベースウェーハ用とに分け、ベースウェーハ用の１０枚
のうち５枚には表面に３００ｎｍの酸化膜を熱酸化によ
り形成した。次に、ボンドウェーハの鏡面側に、注入エ
ネルギー４０ｋｅＶ、注入量８×１０16 atoms／cm2、
注入角７度の条件でＨ+イオンを注入した後、モノシラ
ンガスと酸素ガスを原料として常圧ＣＶＤ装置により、
４００℃で厚さ約４００ｎｍのＣＶＤ酸化膜を堆積し
た。堆積直後のＣＶＤ酸化膜表面の面粗さを原子間力顕
微鏡（デジタル インスツルメント社製Nano Scope−I
I）により、測定領域を１μm 角で測定したところ、Rms
＝１．２ｎｍであった。次に、このＣＶＤ酸化膜表面を
ＣＭＰにより約１００ｎｍ研磨した後、再び表面粗さを
測定したところ、Rms＝０．２ｎｍに改善された。
５μｍ、結晶軸方位＜１００＞、導電型ｐ型、抵抗率１
０〜２０Ω・ｃｍの一方の表面が鏡面研磨された単結晶
シリコンウェーハ２０枚を用意し、ボンドウェーハ用と
ベースウェーハ用とに分け、ベースウェーハ用の１０枚
のうち５枚には表面に３００ｎｍの酸化膜を熱酸化によ
り形成した。次に、ボンドウェーハの鏡面側に、注入エ
ネルギー４０ｋｅＶ、注入量８×１０16 atoms／cm2、
注入角７度の条件でＨ+イオンを注入した後、モノシラ
ンガスと酸素ガスを原料として常圧ＣＶＤ装置により、
４００℃で厚さ約４００ｎｍのＣＶＤ酸化膜を堆積し
た。堆積直後のＣＶＤ酸化膜表面の面粗さを原子間力顕
微鏡（デジタル インスツルメント社製Nano Scope−I
I）により、測定領域を１μm 角で測定したところ、Rms
＝１．２ｎｍであった。次に、このＣＶＤ酸化膜表面を
ＣＭＰにより約１００ｎｍ研磨した後、再び表面粗さを
測定したところ、Rms＝０．２ｎｍに改善された。
【００２６】その後、ボンドウェーハとベースウェーハ
を洗浄して乾燥させたのち、室温で密着させ、剥離熱処
理として窒素ガス雰囲気下５００℃３０分の熱処理を加
えた。その結果、図１（ｆ）の様なＳＯＩ層７の膜厚が
約０．３５μｍのＳＯＩウェーハと、剥離ウェーハが作
製された。剥離後のＳＯＩウェーハを肉眼で観察した
が、ベースウェーハの熱酸化膜の有無にかかわらず、１
０枚のＳＯＩウェーハのいずれにもボイド（未結合部）
は全く観察されなかった。尚、ＳＯＩ層が薄膜化された
状態であれば、ボイドが存在する部分は盛り上がって見
えるので、特別な装置を用いなくてもボイドを観察する
ことはできる。
を洗浄して乾燥させたのち、室温で密着させ、剥離熱処
理として窒素ガス雰囲気下５００℃３０分の熱処理を加
えた。その結果、図１（ｆ）の様なＳＯＩ層７の膜厚が
約０．３５μｍのＳＯＩウェーハと、剥離ウェーハが作
製された。剥離後のＳＯＩウェーハを肉眼で観察した
が、ベースウェーハの熱酸化膜の有無にかかわらず、１
０枚のＳＯＩウェーハのいずれにもボイド（未結合部）
は全く観察されなかった。尚、ＳＯＩ層が薄膜化された
状態であれば、ボイドが存在する部分は盛り上がって見
えるので、特別な装置を用いなくてもボイドを観察する
ことはできる。
【００２７】次に、このＳＯＩウェーハに対して窒素ガ
ス雰囲気で１１００℃、２時間の結合熱処理を行った。
結合熱処理後のＳＯＩウェーハを肉眼で観察したがやは
りボイドは全く観察されなかった。こうして作製された
ＳＯＩウェーハの膜厚を測定し膜厚均一性を求めた。膜
厚測定は、反射分光法で行い、ＳＯＩウェーハの面内を
外周１０ｍｍを除いて、１ｍｍピッチで数千点測定し
た。測定された膜厚の標準偏差σの平均値は０．４３ｎ
ｍであった。従って、作製されたＳＯＩウェーハのＳＯ
Ｉ層の膜厚均一性（±３σ）の平均値は±１．２９ｎｍ
であることがわかった。
ス雰囲気で１１００℃、２時間の結合熱処理を行った。
結合熱処理後のＳＯＩウェーハを肉眼で観察したがやは
りボイドは全く観察されなかった。こうして作製された
ＳＯＩウェーハの膜厚を測定し膜厚均一性を求めた。膜
厚測定は、反射分光法で行い、ＳＯＩウェーハの面内を
外周１０ｍｍを除いて、１ｍｍピッチで数千点測定し
た。測定された膜厚の標準偏差σの平均値は０．４３ｎ
ｍであった。従って、作製されたＳＯＩウェーハのＳＯ
Ｉ層の膜厚均一性（±３σ）の平均値は±１．２９ｎｍ
であることがわかった。
【００２８】
【発明の効果】以上説明したように、本発明は、水素イ
オン剥離法により貼り合わせウェーハを作製するに際
し、イオン注入したボンドウェーハ表面にＣＶＤ酸化膜
を堆積するので、イオン注入プロセスでの発塵等の付着
物に起因する結合不良を低減し、製造歩留まりを極めて
向上させることができる。しかも、ボンドウェーハ表面
に酸化膜を介さずに直接イオン注入を行うので、ＳＯＩ
層の膜厚均一性がＳＯＩウェーハの酸化膜厚のバラツキ
に影響を受けることなく、イオン注入装置の注入性能
（注入深さのバラツキ）のみに依存するようになり、膜
厚均一性に優れたＳＯＩウェーハを製造することができ
る。また、従来のようにＳＯＩ層となるボンドウェーハ
表面に熱酸化膜を形成する場合には、熱酸化膜の形成時
に格子間シリコンの注入が起こるためこれがＳＯＩ層の
結晶欠陥を誘発する可能性があったが、本発明ではこの
ような格子間シリコンの注入が起こらず、ＳＯＩ層の結
晶性を低下させないという副次的効果も有する。
オン剥離法により貼り合わせウェーハを作製するに際
し、イオン注入したボンドウェーハ表面にＣＶＤ酸化膜
を堆積するので、イオン注入プロセスでの発塵等の付着
物に起因する結合不良を低減し、製造歩留まりを極めて
向上させることができる。しかも、ボンドウェーハ表面
に酸化膜を介さずに直接イオン注入を行うので、ＳＯＩ
層の膜厚均一性がＳＯＩウェーハの酸化膜厚のバラツキ
に影響を受けることなく、イオン注入装置の注入性能
（注入深さのバラツキ）のみに依存するようになり、膜
厚均一性に優れたＳＯＩウェーハを製造することができ
る。また、従来のようにＳＯＩ層となるボンドウェーハ
表面に熱酸化膜を形成する場合には、熱酸化膜の形成時
に格子間シリコンの注入が起こるためこれがＳＯＩ層の
結晶欠陥を誘発する可能性があったが、本発明ではこの
ような格子間シリコンの注入が起こらず、ＳＯＩ層の結
晶性を低下させないという副次的効果も有する。
【図１】 本発明による貼り合わせＳＯＩウェーハの製
造工程の一例を示すフローチャートである。
造工程の一例を示すフローチャートである。
【図２】 水素イオン剥離法によるＳＯＩウェーハの製
造方法を示すフローチャートで、（Ａ）はイオン注入を
行わないベースウェーハ側のみに酸化膜を形成して行う
方法、（Ｂ）はボンドウェーハに酸化膜を形成してから
イオン注入を行う方法である。
造方法を示すフローチャートで、（Ａ）はイオン注入を
行わないベースウェーハ側のみに酸化膜を形成して行う
方法、（Ｂ）はボンドウェーハに酸化膜を形成してから
イオン注入を行う方法である。
１…ベースウェーハ ２…ボンドウェーハ ３…微小気泡層（封入層） ４…ＣＶＤ酸化膜 ５…剥離ウェーハ ６…ＳＯＩウェーハ ７…ＳＯＩ層
Claims (6)
- 【請求項１】 ボンドウェーハ表面より水素イオンまた
は希ガスイオンの少なくとも一方を注入して該ボンドウ
ェーハ内部に微小気泡層（封入層）を形成した後、該イ
オン注入面上に第１の温度でＣＶＤ酸化膜を形成し、該
ＣＶＤ酸化膜の表面を平坦化処理した後、該表面をベー
スウェーハ表面と密着させ、その後、第１の温度より高
温の第２の温度で熱処理を加えて微小気泡層でボンドウ
ェーハを薄膜状に剥離することを特徴とするＳＯＩウェ
ーハの製造方法。 - 【請求項２】 前記第１の温度が４５０℃以下であるこ
とを特徴とする請求項１記載のＳＯＩウェーハの製造方
法。 - 【請求項３】 前記ベースウェーハの表面に予め熱酸化
膜が形成されていることを特徴とする請求項１及び２記
載のＳＯＩウェーハの製造方法。 - 【請求項４】 前記イオン注入は、前記ボンドウェーハ
の結晶軸又は結晶面に対し非平行に注入することを特徴
とする請求項１乃至３の何れかに記載のＳＯＩウェーハ
の製造方法。 - 【請求項５】 ベースウェーハにＣＶＤ酸化膜とＳＯＩ
層とが順次積層されたＳＯＩウェーハであって、該ＳＯ
Ｉ層の膜厚均一性が±１．５ｎｍ以下であることを特徴
とするＳＯＩウェーハ。 - 【請求項６】 前記ベースウェーハと前記ＣＶＤ酸化膜
の間にさらに熱酸化膜を有することを特徴とする請求項
５記載のＳＯＩウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14176699A JP3900741B2 (ja) | 1999-05-21 | 1999-05-21 | Ｓｏｉウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14176699A JP3900741B2 (ja) | 1999-05-21 | 1999-05-21 | Ｓｏｉウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000331899A true JP2000331899A (ja) | 2000-11-30 |
| JP3900741B2 JP3900741B2 (ja) | 2007-04-04 |
Family
ID=15299690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14176699A Expired - Fee Related JP3900741B2 (ja) | 1999-05-21 | 1999-05-21 | Ｓｏｉウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3900741B2 (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003049189A1 (fr) * | 2001-12-04 | 2003-06-12 | Shin-Etsu Handotai Co.,Ltd. | Plaquette collee et procede permettant de produire cette plaquette collee |
| WO2004021433A1 (ja) * | 2002-08-27 | 2004-03-11 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウエーハの製造方法 |
| US6900113B2 (en) * | 2000-05-30 | 2005-05-31 | Shin-Etsu Handotai Co., Ltd. | Method for producing bonded wafer and bonded wafer |
| JP2005516392A (ja) * | 2002-01-23 | 2005-06-02 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 炭化珪素薄層の受け取り基板への最適移載方法 |
| JP2006527479A (ja) * | 2003-06-06 | 2006-11-30 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 少なくとも一つの支持基板と極薄層とを備えた構造体の製造方法 |
| JP2007073768A (ja) * | 2005-09-07 | 2007-03-22 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウェーハの製造方法 |
| KR100738460B1 (ko) | 2005-12-23 | 2007-07-11 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 |
| JP2008288578A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及び半導体装置の作製方法 |
| JP2008294417A (ja) * | 2007-04-27 | 2008-12-04 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、及び半導体装置の作製方法 |
| JP2008311627A (ja) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法 |
| JP2009004758A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体基板、薄膜トランジスタ及び半導体装置の作製方法 |
| JP2009033124A (ja) * | 2007-06-22 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の作製方法、半導体装置、電子機器 |
| JP2009076890A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、及び電子機器 |
| JP2009094488A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
| JP2009094496A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置、及びその作製方法 |
| JP2009111375A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009135453A (ja) * | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
| JP2009158937A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法 |
| JP2009260295A (ja) * | 2008-03-18 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| KR20090127065A (ko) * | 2008-06-04 | 2009-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
| JP2010525598A (ja) * | 2007-04-27 | 2010-07-22 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 複合材料ウェハの製造方法および対応する複合材料ウェハ |
| JP2012165012A (ja) * | 2004-12-27 | 2012-08-30 | Third Dimension (3D) Semiconductor Inc | 高電圧超接合端子の製造方法 |
| JP2015191917A (ja) * | 2014-03-27 | 2015-11-02 | 株式会社デンソー | Ｓｏｉ基板およびそれを用いた物理量センサ、ｓｏｉ基板の製造方法および物理量センサの製造方法 |
| KR20210108073A (ko) * | 2020-02-25 | 2021-09-02 | (주)더숨 | Soi 기판 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6056516B2 (ja) * | 2013-02-01 | 2017-01-11 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056883A (ja) * | 1990-09-28 | 1993-01-14 | Nippon Steel Corp | 半導体基板の製造方法 |
| JPH0521128A (ja) * | 1991-07-10 | 1993-01-29 | Shinko Electric Ind Co Ltd | アレスタ装置及びこれに用いるベントセイフリング |
| JPH0567598A (ja) * | 1991-07-11 | 1993-03-19 | Fujitsu Ltd | 半導体基板の製造方法 |
| JPH05217992A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体基板及びその作製方法 |
| JPH06181312A (ja) * | 1992-12-15 | 1994-06-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH09102594A (ja) * | 1995-08-02 | 1997-04-15 | Canon Inc | 半導体基板及びその作製方法 |
| JPH09237884A (ja) * | 1996-02-28 | 1997-09-09 | Canon Inc | 半導体基板の作製方法 |
| JPH10189405A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 直接接合シリコン基板の作製方法 |
| JPH10200080A (ja) * | 1996-11-15 | 1998-07-31 | Canon Inc | 半導体部材の製造方法 |
| JPH10275905A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | シリコンウェーハの製造方法およびシリコンウェーハ |
| JPH11102848A (ja) * | 1997-09-26 | 1999-04-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
-
1999
- 1999-05-21 JP JP14176699A patent/JP3900741B2/ja not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056883A (ja) * | 1990-09-28 | 1993-01-14 | Nippon Steel Corp | 半導体基板の製造方法 |
| JPH0521128A (ja) * | 1991-07-10 | 1993-01-29 | Shinko Electric Ind Co Ltd | アレスタ装置及びこれに用いるベントセイフリング |
| JPH0567598A (ja) * | 1991-07-11 | 1993-03-19 | Fujitsu Ltd | 半導体基板の製造方法 |
| JPH05217992A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体基板及びその作製方法 |
| JPH06181312A (ja) * | 1992-12-15 | 1994-06-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH09102594A (ja) * | 1995-08-02 | 1997-04-15 | Canon Inc | 半導体基板及びその作製方法 |
| JPH09237884A (ja) * | 1996-02-28 | 1997-09-09 | Canon Inc | 半導体基板の作製方法 |
| JPH10200080A (ja) * | 1996-11-15 | 1998-07-31 | Canon Inc | 半導体部材の製造方法 |
| JPH10189405A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 直接接合シリコン基板の作製方法 |
| JPH10275905A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | シリコンウェーハの製造方法およびシリコンウェーハ |
| JPH11102848A (ja) * | 1997-09-26 | 1999-04-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900113B2 (en) * | 2000-05-30 | 2005-05-31 | Shin-Etsu Handotai Co., Ltd. | Method for producing bonded wafer and bonded wafer |
| KR100741541B1 (ko) * | 2000-05-30 | 2007-07-20 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 및 접합웨이퍼 |
| US7315064B2 (en) | 2001-12-04 | 2008-01-01 | Shin-Etsu Handotai Co., Ltd. | Bonded wafer and method of producing bonded wafer |
| JPWO2003049189A1 (ja) * | 2001-12-04 | 2005-04-21 | 信越半導体株式会社 | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 |
| US7052974B2 (en) | 2001-12-04 | 2006-05-30 | Shin-Etsu Handotai Co., Ltd. | Bonded wafer and method of producing bonded wafer |
| WO2003049189A1 (fr) * | 2001-12-04 | 2003-06-12 | Shin-Etsu Handotai Co.,Ltd. | Plaquette collee et procede permettant de produire cette plaquette collee |
| CN100403543C (zh) * | 2001-12-04 | 2008-07-16 | 信越半导体株式会社 | 贴合晶片及贴合晶片的制造方法 |
| JP2005516392A (ja) * | 2002-01-23 | 2005-06-02 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 炭化珪素薄層の受け取り基板への最適移載方法 |
| WO2004021433A1 (ja) * | 2002-08-27 | 2004-03-11 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウエーハの製造方法 |
| JP2006527479A (ja) * | 2003-06-06 | 2006-11-30 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 少なくとも一つの支持基板と極薄層とを備えた構造体の製造方法 |
| JP2012165012A (ja) * | 2004-12-27 | 2012-08-30 | Third Dimension (3D) Semiconductor Inc | 高電圧超接合端子の製造方法 |
| JP2007073768A (ja) * | 2005-09-07 | 2007-03-22 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウェーハの製造方法 |
| KR100738460B1 (ko) | 2005-12-23 | 2007-07-11 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 |
| JP2008288578A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及び半導体装置の作製方法 |
| US8629031B2 (en) | 2007-04-20 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
| US8951878B2 (en) | 2007-04-20 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
| KR101436115B1 (ko) * | 2007-04-27 | 2014-09-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법, 및 반도체장치의 제조방법 |
| JP2008294417A (ja) * | 2007-04-27 | 2008-12-04 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、及び半導体装置の作製方法 |
| JP2010525598A (ja) * | 2007-04-27 | 2010-07-22 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 複合材料ウェハの製造方法および対応する複合材料ウェハ |
| JP2008311627A (ja) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法 |
| KR101447938B1 (ko) * | 2007-05-18 | 2014-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체기판 및 박막 트랜지스터의 제조방법 |
| JP2009004758A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体基板、薄膜トランジスタ及び半導体装置の作製方法 |
| JP2009033124A (ja) * | 2007-06-22 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の作製方法、半導体装置、電子機器 |
| JP2009076890A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、及び電子機器 |
| US8633590B2 (en) | 2007-09-21 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2009094488A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
| JP2009094496A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置、及びその作製方法 |
| JP2009111375A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR101498576B1 (ko) * | 2007-10-10 | 2015-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP2009135453A (ja) * | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
| JP2009158937A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法 |
| JP2009260295A (ja) * | 2008-03-18 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2010016356A (ja) * | 2008-06-04 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| KR20090127065A (ko) * | 2008-06-04 | 2009-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
| KR101642335B1 (ko) * | 2008-06-04 | 2016-07-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
| JP2015191917A (ja) * | 2014-03-27 | 2015-11-02 | 株式会社デンソー | Ｓｏｉ基板およびそれを用いた物理量センサ、ｓｏｉ基板の製造方法および物理量センサの製造方法 |
| KR20210108073A (ko) * | 2020-02-25 | 2021-09-02 | (주)더숨 | Soi 기판 제조 방법 |
| KR102533585B1 (ko) | 2020-02-25 | 2023-05-18 | 주식회사 효산 | Soi 기판 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3900741B2 (ja) | 2007-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
| JP3358550B2 (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| US5344524A (en) | SOI substrate fabrication | |
| US6312797B1 (en) | Method for manufacturing bonded wafer and bonded wafer | |
| US6251754B1 (en) | Semiconductor substrate manufacturing method | |
| US6140210A (en) | Method of fabricating an SOI wafer and SOI wafer fabricated thereby | |
| EP0867921A2 (en) | Substrate and production method thereof | |
| KR20070116224A (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
| US20030089950A1 (en) | Bonding of silicon and silicon-germanium to insulating substrates | |
| US7276427B2 (en) | Method for manufacturing SOI wafer | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| JPH11145438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| TWI437644B (zh) | Semiconductor substrate manufacturing method | |
| JP2004087768A (ja) | Ｓｏｉウエーハの製造方法 | |
| JPH07297377A (ja) | 半導体装置およびその製造方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| US20190198386A1 (en) | Method for manufacturing bonded soi wafer | |
| JPH1140786A (ja) | 半導体基板及びその製造方法 | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JPH11330438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3864886B2 (ja) | Ｓｏｉウエーハ | |
| JP2004342858A (ja) | Ｓｏｉウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3900741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |