JP2009111375A - 半導体装置の作製方法 - Google Patents

Abstract

【課題】ＳＯＩ基板に不純物が混入するのを防ぐことができる、半導体装置の作製方法を提供する。
【解決手段】水素ガス、ヘリウムガスおよびハロゲンガスから選ばれた１種または複数種のガスを含むソースガスを励起してイオンを生成し、該イオンをボンド基板に添加することで、ボンド基板中に脆化層を形成する。そして、ボンド基板の表面近傍、すなわち、ボンド基板のうち、脆化層よりも浅い位置から表面までの領域を、エッチングまたは研磨などにより除去する。次に、ボンド基板とベース基板とを貼り合わせた後、該ボンド基板を脆化層において分離させることで、ベース基板上に半導体膜を形成する。上記半導体膜をベース基板上に形成した後、該半導体膜を用いて半導体素子を形成する。
【選択図】図１

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いた半導体装置の作製方法に関する。本発明は特に貼り合わせＳＯＩ技術に関するものであって、絶縁膜を間に挟んで単結晶若しくは多結晶の半導体膜を基板に貼り合わせることで得られる、ＳＯＩ基板を用いた、半導体装置の作製方法に関する。

半導体集積回路に対する高集積化、高速化、高機能化、低消費電力化への要求が厳しさを増しており、その実現に向け、バルクのトランジスタに替わる有力な手段としてＳＯＩ基板を用いたトランジスタが注目されている。ＳＯＩ基板を用いたトランジスタはバルクのトランジスタと比較すると、半導体膜が絶縁膜上に形成されているので、寄生容量が低減され、基板に流れる漏れ電流の発生を抑えることができ、高速化、低消費電力化がより期待できる。そして活性層として用いる半導体膜を薄くできるので、短チャネル効果を抑制し、よって素子の微細化、延いては半導体集積回路の高集積化を実現することができる。

ＳＯＩ基板の作製方法の一つに、スマートカット（登録商標）に代表されるＵＮＩＢＯＮＤ（登録商標）、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法などの、絶縁膜を介して半導体膜を基板に貼り合わせる方法がある。上記の貼り合わせ方法を用いることで、単結晶の半導体膜を用いた高機能な集積回路を安価なガラス基板上に形成することができる。

例えば下記の特許文献１には、バルクの半導体基板から剥離された半導体膜をガラス基板に貼り合わせてＳＯＩ基板を作製する方法が開示されている。
特開２００４−０８７６０６号公報

ところで、薄膜の半導体膜をバルクの半導体基板から分離するためには、上記半導体基板に水素イオンを注入することで微小ボイドを複数含む脆化層を形成する必要がある。脆化層を形成した後、半導体基板に加熱処理を施すことで、脆化層において半導体基板が分離し、薄膜の半導体膜を分離させることができる。そして、該水素イオンの注入は、イオン注入法を用いることが一般的である。イオン注入法は、ソースガスをプラズマ化し、このプラズマに含まれるイオン種を引き出し、質量分離して、所定の質量を有するイオン種を加速して、イオンビームとして、被処理物に注入する方法である。

また、株式会社半導体エネルギー研究所（ＳＥＬ：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｅｎｅｒｇｙ Ｌａｂｏｒａｔｏｒｙ）の研究によって、イオンドーピング法を用いて脆化層を形成する場合、ガラス基板の歪み点よりも低い温度での加熱処理によって、半導体基板を分離させることが可能であることが分かった。イオンドーピング法とは、ソースガスをプラズマ化し、所定の電界の作用によりプラズマからイオン種を引き出し、引き出したイオン種を質量分離せずに加速し、イオンビームとして被処理物に照射する方法である。この知見をもとに、イオンドーピング法で脆化層を形成することで、歪み点が７００℃以下のガラス基板を用いてＳＯＩ基板の作製を行うことができる。

またイオンドーピング法は、質量分離を行わずにイオンを電界で加速して半導体基板に打ち込むので、脆化層の形成におけるタクトタイムを短縮できるというメリットを有している。そのためイオンドーピング法は、複数の半導体基板に水素イオンの照射を行う場合、サイズの大きい半導体基板に水素イオンの照射を行う場合など、タクトタイムがかかりやすい場合に特に好ましい方法であると言える。

しかしイオンドーピング法は、タクトタイムを短縮するには有効な方法であるが、質量分離を行わないが故に、イオンドーピング装置の電極などの材料に含まれている金属元素等の不純物が、水素イオンと共に半導体基板に打ち込まれるおそれがある。そして上記不純物は、最終的に形成されるＳＯＩ基板に含まれることになるため、該ＳＯＩ基板を用いて作製された半導体装置では、しきい値電圧の変動、リーク電流の増加などのトランジスタの電気的特性の低下及び信頼性の低下を招きやすい。また、イオンドーピング法を用いると、パーティクルも発生しやすく、パーティクルに起因するボンド基板（半導体基板）とベース基板の貼り合わせ不良も生じやすい。

本発明は上述した問題に鑑み、ＳＯＩ基板に不純物が混入するのを防ぐことができる、半導体装置の作製方法の提案を課題とする。

上記問題を解決するために、本発明の半導体装置の作製方法の一つでは、水素ガス、ヘリウムガスおよびハロゲンガスから選ばれた１種または複数種のガスを含むソースガスを励起してイオンを生成し、該イオンをボンド基板（半導体基板）に添加することで、ボンド基板中に脆化層を形成する。そして、ボンド基板の表面近傍、すなわち、ボンド基板のうち、脆化層よりも浅い位置から表面までの領域を、エッチングまたは研磨などにより除去する。次に、ボンド基板とベース基板とを貼り合わせた後、該ボンド基板を脆化層において分離させることで、ベース基板上に半導体膜を形成する。

また上記問題を解決するために、本発明の半導体装置の作製方法の一つでは、ボンド基板上に絶縁膜を形成した後、水素ガス、ヘリウムガスおよびハロゲンガスから選ばれた１種または複数種のガスを含むソースガスを励起してイオンを生成し、該イオンを絶縁膜を介してボンド基板（半導体基板）に添加することで、ボンド基板中に脆化層を形成する。そして、絶縁膜の表面近傍の領域を、エッチングまたは研磨などにより除去する。次に、エッチング後の絶縁膜を間に挟んでボンド基板とベース基板とを貼り合わせた後、該ボンド基板を脆化層において分離させることで、ベース基板上に半導体膜を形成する。

さらに本発明の一つでは、上記半導体膜をベース基板上に形成した後、該半導体膜を用いて半導体素子を形成する。

本発明では、脆化層の形成後に、絶縁膜の表面近傍における不純物の汚染やパーティクルの付着が著しい領域を、エッチングまたは研磨などにより除去する。そのため、ベース基板上の半導体膜に混入する不純物の量を抑えることができる。また、半導体膜が形成されたベース基板を用いて最終的に形成される半導体装置では、不純物の影響により、しきい値電圧の変動、リーク電流の増加などのトランジスタの電気的特性の低下及び信頼性の低下が生じるのを防ぐことができる。

また本発明では、脆化層の形成後に、ボンド基板の表面近傍における不純物の汚染が著しい領域を、エッチングまたは研磨などにより除去する。そのため、ベース基板上の半導体膜に混入する不純物の量を抑えることができる。また、半導体膜が形成されたベース基板を用いて最終的に形成される半導体装置では、不純物の影響により、しきい値電圧の変動、リーク電流の増加などのトランジスタの電気的特性の低下及び信頼性の低下が生じるのを防ぐことができる。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素を表しており、材料、形状、作製方法などについて繰り返しになる説明は省略している。

（実施の形態１）
本実施の形態では、本発明の半導体装置の作製方法の一つについて説明する。

まず図１（Ａ）に示すように、ボンド基板１００を洗浄した後、ボンド基板１００上に絶縁膜１０１を形成する。ボンド基板１００として、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板１００として用いることができる。またボンド基板１００として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。

また、ボンド基板１００は、所望の大きさ、形状に加工されていても良い。後にボンド基板１００を貼り合わせるベース基板１０５の形状が一般的に矩形状であること、および縮小投影型露光装置などの露光装置の露光領域が矩形であること等を考慮すると、ボンド基板１００の形状は矩形であることが好ましい。なお、特段の断りが無い限り、矩形には正方形が含まれることとする。例えば、矩形状のボンド基板１００の長辺の長さは、縮小投影型露光装置の１ショットの露光領域の一辺のｎ倍（ｎは任意の正の整数で、ｎ≧１）を満たすように加工することが好ましい。

矩形のボンド基板１００は、市販の円形状のバルク単結晶半導体基板を切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断装置、プラズマ切断装置、電子ビーム切断装置、その他任意の切断装置を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、矩形状のボンド基板１００を製造することができる。

絶縁膜１０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、酸化珪素を絶縁膜１０１として用いる。絶縁膜１０１の厚さは、後に不純物が含まれる領域が除去されることを考慮して、１５ｎｍ以上５００ｎｍ以下とすると良い。絶縁膜１０１を構成する膜には、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などの珪素またはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。

なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質とし、また、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質とする。例えば、ここで酸化窒化珪素膜とは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。

ベース基板１０５にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いる場合、上記不純物がベース基板１０５からＳＯＩ基板の半導体膜に拡散することを防止できるような膜を、少なくとも１層以上、絶縁膜１０１が有することが好ましい。このような膜には、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などがある。このような膜を絶縁膜１０１が有することで、絶縁膜１０１をバリア膜として機能させることができる。

例えば、絶縁膜１０１を単層構造のバリア膜として形成する場合、厚さ１５ｎｍ以上３００ｎｍ以下の窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。

絶縁膜１０１を、バリア膜として機能する２層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ１５ｎｍ〜３００ｎｍの窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、ボンド基板１００と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化珪素膜、およびボンド基板１００を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上２００ｎｍ以下とすることができる。

例えば、絶縁膜１０１をブロッキング膜として機能させるために、酸化珪素膜と窒化珪素膜、酸化窒化珪素膜と窒化珪素膜、酸化珪素膜と窒化酸化珪素膜、酸化窒化珪素膜と窒化酸化珪素膜などの組み合わせで絶縁膜１０１を形成すると良い。

酸化珪素を絶縁膜１０１として用いる場合、絶縁膜１０１はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜１０１の表面を酸素プラズマ処理で緻密化しても良い。また、窒化珪素を絶縁膜１０１として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化珪素を絶縁膜１０１として用いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。

また、有機シランガスを用いて化学気相成長法により作製される酸化珪素を、絶縁膜１０１として用いても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

また、ボンド基板１００を酸化することで得られる酸化膜で、絶縁膜１０１を形成することもできる。上記酸化膜を形成するための、熱酸化処理には、ドライ酸化でも良いが、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ_３、ＨＢｒ、Ｃｌ_２、ＣｌＦ_３、ＢＣｌ_３、Ｆ_２、Ｂｒ_２などから選ばれた一種又は複数種ガスを用いることができる。

例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。９５０℃以上１１００℃以下の加熱温度で熱酸化を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚は、１５ｎｍ〜１１００ｎｍ（好ましくは６０ｎｍ〜３００ｎｍ）、例えば１５０ｎｍとすることができる。

このような温度範囲で酸化処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に、金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して、ボンド基板１００から除去される。また、酸化処理に含まれるハロゲン元素により、ボンド基板１００の表面の欠陥が終端化されるため、酸化膜とボンド基板１００との界面の局在準位密度が低減できる。

このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０^１７ａｔｏｍｓ／ｃｍ^３〜５×１０^２０ａｔｏｍｓ／ｃｍ^３の濃度で酸化膜に含ませることにより、金属などの不純物を酸化膜が捕獲するので、後に形成される半導体膜の汚染を防止することができる。

次に図１（Ｂ）に示すように、ボンド基板１００に、電界で加速されたイオンでなるイオンビームを、矢印で示すように絶縁膜１０１を介してボンド基板１００に添加し、ボンド基板１００の表面から一定の深さの領域に、微小ボイドを有する脆化層１０２を形成する。脆化層１０２が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０２が形成される。イオンを添加する深さで、後にボンド基板１００から分離される半導体膜１０６の厚さが決定される。脆化層１０２が形成される深さは、例えばボンド基板１００の表面から５０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下とすると良い。

イオンをボンド基板１００に添加するには、質量分離を伴わないイオンドーピング法で行うことがタクトタイムを短縮するという点で望ましいが、本発明は質量分離を伴うイオン注入法を用いていても良い。

ソースガスに水素（Ｈ_２）を用いる場合、水素ガスを励起してＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法でイオン照射を行う場合、イオンビームに、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の総量に対してＨ_３ ^＋が７０％以上含まれるようにすることが好ましく、Ｈ_３ ^＋の割合は８０％以上がより好ましい。Ｈ_３ ^＋の割合を７０％以上とすることで、イオンビームに含まれるＨ_２ ^＋イオンの割合が相対的に小さくなるため、イオンビームに含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの添加効率が向上し、タクトタイムを短縮することができる。

また、Ｈ_３ ^＋はＨ^＋、Ｈ_２ ^＋に比べて質量が大きい。そのため、イオンビームにおいて、Ｈ_３ ^＋の割合が多い場合と、Ｈ^＋、Ｈ_２ ^＋の割合が多い場合とでは、ドーピングの際の加速電圧が同じであっても、前者の場合の方が、ボンド基板１００の浅い領域に水素を添加することができる。また前者の場合、ボンド基板１００に添加される水素の、厚さ方向における濃度分布が急峻となるため、脆化層１０２の厚さ自体も薄くすることができる。

水素ガスを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることで、イオンビームに含まれるイオン種及びその割合、絶縁膜１０１の膜厚にもよるが、脆化層１０２をボンド基板１００の深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。

例えば、ボンド基板１００が単結晶シリコン基板であり、絶縁膜１０１が厚さ５０ｎｍの酸化窒化珪素膜と厚さ５０ｎｍの窒化酸化珪素膜で形成されている場合、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２．２×１０^１６ｉｏｎｓ／ｃｍ^２の条件では、ボンド基板１００から厚さ１２０ｎｍ程度の半導体膜を分離することができる。また、絶縁膜１０１を１００ｎｍの酸化窒化珪素膜と厚さ５０ｎｍの窒化酸化珪素膜で形成されている場合、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２．２×１０^１６ｉｏｎｓ／ｃｍ^２の条件では、ボンド基板１００から厚さ７０ｎｍ程度の半導体膜を分離することができる。よって、絶縁膜１０１の膜厚をより厚くすることで、後に形成される半導体膜１０６の膜厚をより薄くすることができる。

イオンビームのソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ^＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ^＋を主たるイオンとしてボンド基板１００に添加することができる。よって、イオンドーピング法で、効率良く、微小な空孔を脆化層１０２に形成することができる。ヘリウムを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることができる。

ソースガスに塩素ガス（Ｃｌ_２ガス）、フッ素ガス（Ｆ_２ガス）などのハロゲンガスを用いることもできる。

なお、イオンドーピング法でボンド基板１００にイオン照射を行う場合、イオンドーピング装置内に存在する不純物がイオンと共に被処理物に添加されるため、絶縁膜１０１の表面近傍に該不純物が存在する可能性がある。また、イオンドーピング法を用いると、パーティクルも発生しやすく、パーティクルに起因するボンド基板１００とベース基板の貼り合わせ不良も生じやすい。

イオンドーピング法を用い、水素の流量を５０ｓｃｃｍ、加速電圧２０ｋＶ、ドーズ量１．５×１０^１６ｉｏｎｓ／ｃｍ^２でシリコンウェハに水素イオンを添加したサンプルを用いて、全反射蛍光Ｘ線分析（Ｔｏｔａｌ Ｒｅｆｌｅｃｔｉｏｎ Ｘ−Ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ａｎａｌｙｓｉｓ（ＴＸＲＦ））を行ったところ、Ｐ、Ｓ、Ｃｌ、Ｃａ、Ｍｎ、Ｆｅ、Ｍｏ等の元素がシリコンウェハの表面に存在していることが実験により分かった。

よって本実施の形態では、絶縁膜１０１の表面近傍の最も不純物やパーティクルが多い領域を除去する。具体的には、絶縁膜１０１の表面から０．５ｎｍ〜５０ｎｍ、より望ましくは１ｎｍ〜５ｎｍ、若しくは絶縁膜１０１の膜厚の０．５％〜５０％、より望ましくは１％〜５％程度の深さまでの領域を除去すれば良い。絶縁膜１０１の表面近傍の除去は、ドライエッチングまたはウェットエッチング等のエッチングや、研磨などを用いて行うことができる。

ドライエッチングだと、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法などを用いることができる。例えば、窒化酸化珪素膜の表面近傍をＩＣＰエッチング法で除去する場合、エッチングガスであるＣＨＦ_３の流量を７．５ｓｃｃｍ、Ｈｅの流量を１００ｓｃｃｍ、反応圧力５．５Ｐａ、下部電極の温度７０℃、コイル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力４７５Ｗ、下部電極（バイアス側）に投入する電力３００Ｗ、エッチング時間１０ｓｅｃ程度とすることで、表面から５０ｎｍ程度の深さまでの領域を除去することができる。

エッチングガスとして、フッ素系ガスであるＣＨＦ_３の他に、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４、ＣＣｌ_４などの塩素系ガス、ＣＦ_４、ＳＦ_６、ＮＦ_３などのフッ素系ガス、Ｏ_２を適宜用いることができる。また用いるエッチングガスにＨｅ以外の不活性気体を添加しても良い。例えば、添加する不活性元素として、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。

また窒化酸化珪素膜や酸化珪素膜の表面近傍をウェットエッチングで除去する場合、フッ化水素アンモニウム、フッ化アンモニウム等を含むフッ酸系の溶液を、エッチャントとして用いれば良い。また、希フッ酸を用いても良いし、希フッ酸とオゾン添加水を交互に吐出して処理しても良い。また、ウェットエッチングの後に純水や、水素添加水または炭酸添加水などの機能水でリンスしても良い。

また研磨は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）または液体ジェット研磨などにより、行うことができる。

絶縁膜１０１の表面近傍の除去により、図１（Ｃ）に示すように、絶縁膜１０１よりも膜厚の薄い絶縁膜１０３が形成される。

なお、本実施の形態では、絶縁膜１０１の表面近傍を除去する例について説明したが、絶縁膜１０１全体を完全に除去し、新たに絶縁膜を形成し直すようにしても良い。

次に図１（Ｄ）に示すように、絶縁膜１０３上に絶縁膜１０４を形成する。絶縁膜１０４の形成は、脆化層１０２に添加した元素または分子が析出しない程度の温度、言い換えると、脆化層１０２からガスが抜けない程度の温度が、ボンド基板１００に加わるように行う。具体的には上記温度は、３５０℃以下程度が好ましい。

絶縁膜１０４は、平滑で親水性の接合面をボンド基板１００の表面に形成するための膜である。そのため、絶縁膜１０４の平均粗さＲａが０．７ｎｍ以下、より好ましくは、０．４ｎｍ以下が好ましく、さらに好ましくは、０．２ｎｍ以下が好ましい。また、絶縁膜１０４の好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。

絶縁膜１０４には、化学的気相反応により形成される絶縁膜が好ましく、酸化珪素膜が好ましい。絶縁膜１０４として、プラズマ励起ＣＶＤ法で酸化珪素膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ_２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化珪素膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が５００℃以下２００℃以上で形成されるＬＴＯ（低温酸化物、ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ_４）またはジシラン（Ｓｉ_２Ｈ_６）などを用い、酸素ソースガスに一酸化二窒素（Ｎ_２Ｏ）などを用いることができる。

例えば、ソースガスにＴＥＯＳとＯ_２を用いて、酸化珪素膜でなる絶縁膜１０４を形成する場合、ＴＥＯＳの流量１５ｓｃｃｍ、Ｏ_２の流量７５０ｓｃｃｍ、成膜圧力１００Ｐａ、成膜温度３００℃、ＲＦ出力３００Ｗ、電源周波数１３．５６ＭＨｚとすれば良い。

なお、有機シランを用いて形成された酸化珪素膜、または低温で成膜した窒化酸化珪素膜などの、比較的低温で成膜された絶縁膜は、表面にＯＨ基を多く有する。ＯＨ基は水分子と水素結合することでシラノール基を形成して、ベース基板と絶縁膜とを低温で接合する。そして、最終的には共有結合であるシロキサン結合が、ベース基板と絶縁膜との間に形成される。よって、上記の有機シランを用いて形成された酸化珪素膜、または比較的低温で成膜されたＬＴＯなどの絶縁膜は、Ｓｍａｒｔ Ｃｕｔなどで用いられているＯＨ基が存在しない或いは飛躍的に少ない熱酸化膜よりも、低温での接合に向いていると言える。

次に、絶縁膜１０３および絶縁膜１０４が形成されたボンド基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄や純水と窒素による２流体ジェット洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄や２流体ジェット洗浄の後、ボンド基板１００をオゾン水で洗浄してもよい。オゾン水で洗浄することで、有機物の除去と、絶縁膜１０４表面の親水性を向上させる表面の活性化処理を行うことができる。

絶縁膜１０４の表面の活性化処理には、オゾン水による洗浄の他原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。

なお本実施の形態では、脆化層１０２を形成した後に絶縁膜１０４を形成しているが、絶縁膜１０４は必ずしも形成する必要はない。ただし絶縁膜１０４は脆化層１０２を形成した後に形成されるので、脆化層１０２を形成する前に形成される絶縁膜１０１よりも、その表面の平坦性は高い。よって、絶縁膜１０４を形成することで、後に行われる接合の強度をより高めることができる。

次に図２（Ａ）に示すように、絶縁膜１０４がベース基板１０５側を向くように、ボンド基板１００とベース基板１０５を貼り合わせる。貼り合わせを行う前に、ベース基板１０５の表面を洗浄する。ベース基板１０５の表面の洗浄は、塩酸と過酸化水素水を用いた洗浄や、メガヘルツ超音波洗浄や、２流体ジェット洗浄や、オゾン水による洗浄で行うことができる。

貼り合わせは、ベース基板１０５の端の一箇所に５ｋＰａ〜５ＭＰａ程度の圧力を加える。ベース基板１０５の圧力をかけた部分から絶縁膜１０４とベース基板１０５とが接合し始め、１枚のベース基板１０５とボンド基板１００とが貼り合わされる。

接合はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合が形成される。ボンド基板１００とベース基板１０５とに圧力を加えることで水素結合により強固な接合を形成することが可能である。なお、上記接合は低温で行うことが可能であるため、ベース基板１０５は様々なものを用いることが可能である。例えばベース基板１０５としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板の他、石英基板、セラミック基板、サファイア基板などの基板を用いることが出来る。さらにベース基板１０５として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いることができる。或いは、ステンレス基板を含む金属基板をベース基板１０５として用いても良い。なお、ベース基板１０５として用いるガラス基板は、熱膨張係数が２５×１０^−７／℃以上５０×１０^−７／℃以下（好ましくは、３０×１０^−７／℃以上４０×１０^−７／℃以下）であり、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが好ましい。また、ガラス基板として無アルカリガラス基板を用いると、不純物による半導体装置の汚染を抑えることができる。

ガラス基板としては、液晶パネルの製造用に開発されたマザーガラス基板を用いることが好ましい。マザーガラスとしては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍまたは、７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。大面積のマザーガラス基板をベース基板１０５として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、一度に多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。

ＥＡＧＬＥ２０００（コーニング社製）等のように、加熱処理を加えることで大きくシュリンクするようなガラス基板をベース基板１０５として用いる場合、接合工程後に貼り合わせの不良が生じる場合がある。よって、シュリンクに起因する貼り合わせの不良を回避するために、次に示す接合工程に移る前に、ベース基板１０５に予め加熱処理を施しておいても良い。

また、ベース基板１０５上に絶縁膜を形成しておいても良い。ベース基板１０５は、その表面に絶縁膜が必ずしも形成されていなくとも良いが、ベース基板１０５の表面に絶縁膜を形成しておくことで、ベース基板１０５からボンド基板１００に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことができる。またベース基板１０５の表面に絶縁膜を形成しておく場合、ベース基板１０５上の絶縁膜が絶縁膜１０４と接合するので、ベース基板１０５として用いることができる基板の種類がさらに広がる。プラスチック等の可撓性を有する合成樹脂からなる基板は耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば、ベース基板１０５上に絶縁膜を形成する場合において、ベース基板１０５として用いることが可能である。プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。ベース基板１０５上に絶縁膜を形成する場合、絶縁膜１０４と同様に、該絶縁膜の表面に活性化処理を行ってから貼り合わせを行うと良い。

なお、ベース基板と、複数のボンド基板１００基板とを貼り合わせる場合、ボンド基板１００の厚さの違いにより、絶縁膜１０４の表面がベース基板１０５と接触しないボンド基板１００が生じる場合がある。そのため、圧力をかける場所は一箇所ではなく、各ボンド基板１００に圧力をかけるようにすることが好ましい。また、絶縁膜１０４表面の高さが多少違っていても、ベース基板１０５のたわみにより絶縁膜１０４の一部分がベース基板１０５と密着すれば、絶縁膜１０４表面全体に接合が進行することが可能である。

ベース基板１０５にボンド基板１００を貼り合わせた後、ベース基板１０５と絶縁膜１０４との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、脆化層１０２に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ベース基板１０５にボンド基板１００を貼り合わせることで、ベース基板１０５と絶縁膜１０４と間における接合の結合力を強固にすることができる。

なお、ボンド基板１００とベース基板１０５とを貼り合わせるときに、接合面にゴミなどにより汚染されてしまうと、汚染部分は接合されなくなる。接合面の汚染を防ぐために、ボンド基板１００とベース基板１０５との貼り合わせは、気密な処理室内で行うことが好ましい。また、ボンド基板１００とベース基板１０５との貼り合わせるとき、処理室内を５．０×１０^−３Ｐａ程度の減圧状態とし、接合処理の雰囲気を清浄にするようにしても良い。

次いで図２（Ｂ）に示すように、加熱処理を行うことで、脆化層１０２において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層１０２においてボンド基板１００が爆発的な反応を伴って分離し、ボンド基板１００から半導体膜１０６が分離する。絶縁膜１０４はベース基板１０５に接合しているので、ベース基板１０５上にはボンド基板１００から分離された半導体膜１０６が固定される。半導体膜１０６をボンド基板１００から分離するための加熱処理の温度は、ベース基板１０５の歪み点を越えない温度とする。

この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。

ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。

また、上記加熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。誘電加熱による加熱処理は、高周波発生装置において生成された周波数３００ＭＨｚ乃至３ＴＨｚの高周波をボンド基板１００に照射することで行うことができる。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、１４分間照射することで、脆化層において隣接する微小ボイドどうしを結合させ、最終的にボンド基板１００を分離させることができる。

抵抗加熱を有する縦型炉を用いた加熱処理の具体的な処理方法を説明する。ボンド基板１００が貼り付けられたベース基板１０５を、縦型炉のボートに載置し、該ボートを縦型炉のチャンバーに搬入する。ボンド基板１００の酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、５×１０^−３Ｐａ程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、加熱温度を２００℃に上昇させる。

チャンバー内を大気圧の窒素雰囲気にした後、温度２００℃で２時間加熱する。その後、１時間かけて４００℃に温度上昇させる。加熱温度４００℃の状態が安定したら、１時間かけて６００℃に温度上昇させる。加熱温度６００℃の状態が安定したら、６００℃で２時間加熱処理する。その後、１時間かけて、加熱温度４００℃まで下げ、１０分〜３０分間後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上に並べられたボンド基板１００、及び半導体膜１０６が貼り付けられたベース基板１０５を冷却する。

上記の抵抗加熱炉を用いた加熱処理は、絶縁膜１０４とベース基板１０５との結合力を強化するための加熱処理と、脆化層１０２を分割させる加熱処理が連続して行われる。この２つの加熱処理を異なる装置で行う場合は、例えば、抵抗加熱炉において、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされたベース基板１０５とボンド基板１００を炉から搬出する。次いで、ＲＴＡ装置で、処理温度６００℃以上７００℃以下、処理時間１分以上３０分以下の加熱処理を行い、ボンド基板１００を脆化層１０２で分離させる。

なお、ボンド基板１００の周辺部は、ベース基板１０５と接合していないことがある。これは、ボンド基板１００の周辺部が面取りされている、或いは周辺部が曲率を有しているため、ベース基板１０５と絶縁膜１０４とが密着しない、ボンド基板１００の周辺部では脆化層１０２が分割しにくいなどの理由による。また、その他の理由として、ボンド基板１００を作製する際に行われるＣＭＰなどの研磨が、ボンド基板１００の周辺部で不十分であり、中央部に比べて周辺部では表面が荒れていることが挙げられる。また、ボンド基板１００を移送する際に、キャリア等でボンド基板１００の周辺部に傷が入ってしまった場合、該傷も、周辺部がベース基板１０５に接合しにくい理由の一つとなる。そのため、ベース基板１０５には、ボンド基板１００よりもサイズの小さい半導体膜１０６が貼り付けられる。

なお、ボンド基板１００を分離させる前に、ボンド基板１００に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。

なお、ベース基板１０５と複数のボンド基板１００とを貼り合わせる場合、該複数のボンド基板１００が異なる結晶面方位を有していても良い。半導体中における多数キャリアの移動度は、結晶面方位によって異なる。よって、形成する半導体素子に適した結晶面方位を有するボンド基板１００を、適宜選択して半導体膜１０６を形成すればよい。例えば半導体膜１０６を用いてｎ型の半導体素子を形成するならば、｛１００｝面を有する半導体膜１０６を形成することで、該半導体素子における多数キャリアの移動度を高めることができる。また、例えば半導体膜１０６を用いてｐ型の半導体素子を形成するならば、｛１１０｝面を有する半導体膜１０６を形成することで、該半導体素子における多数キャリアの移動度を高めることができる。そして、半導体素子としてトランジスタを形成するならば、チャネルの向きと結晶面方位とを考慮し、半導体膜１０６の貼り合わせの方向を定めるようにする。

次に図２（Ｃ）に示すように、半導体膜１０６の表面を研磨により平坦化しても良い。平坦化は必ずしも必須ではないが、平坦化を行うことで、後に形成される半導体膜１０７及び半導体膜１０８とゲート絶縁膜の界面の特性を向上させることが出来る。具体的に研磨は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）または液体ジェット研磨などにより、行うことができる。半導体膜１０６の厚さは、上記平坦化により薄膜化される。上記平坦化は、エッチングする前の半導体膜１０６に施しても良いが、後にエッチングにより形成される半導体膜１０７及び半導体膜１０８に施しても良い。

また研磨ではなく、半導体膜１０６の表面をエッチングすることでも、半導体膜１０６の表面を平坦化することができる。エッチングには、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いれば良い。

例えばＩＣＰエッチング法を用いる場合、エッチングガスである塩素の流量４０ｓｃｃｍ〜１００ｓｃｃｍ、コイル型の電極に投入する電力１００Ｗ〜２００Ｗ、下部電極（バイアス側）に投入する電力４０Ｗ〜１００Ｗ、反応圧力０．５Ｐａ〜１．０Ｐａとすれば良い。本実施の形態では、エッチングガスである塩素の流量１００ｓｃｃｍ、反応圧力１．０Ｐａ、下部電極の温度７０℃、コイル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力１５０Ｗ、下部電極（バイアス側）に投入する電力４０Ｗ、エッチング時間２５ｓｅｃ〜２７ｓｅｃとし、半導体膜１０６を５０ｎｍ乃至６０ｎｍ程度にまで薄膜化する。エッチングガスには、塩素、塩化硼素、塩化珪素または四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄または弗化窒素などのフッ素系ガス、酸素などを適宜用いることができる。

上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１０６を薄膜化できるのみならず、半導体膜１０６の表面を平坦化することができる。

なお、ベース基板１０５に密着された半導体膜１０６は、脆化層１０２の分離、および脆化層１０２の形成によって、結晶欠陥が形成されている。また、その表面は平坦性が損なわれている。結晶欠陥を低減、および平坦性を向上するために、半導体膜１０６にレーザ光を照射しても良い。

なお、レーザ光を照射する前に、ドライエッチングにより半導体膜１０６の表面を平坦化している場合、ドライエッチングにより半導体膜１０６の表面付近で結晶欠陥などの損傷が生じていることがある。しかし上記レーザ光の照射により、ドライエッチングにより生じる損傷をも補修することが可能である。

このレーザ光の照射工程では、ベース基板１０５の温度上昇が抑えられるため、ガラス基板のような耐熱性の低い基板をベース基板１０５に用いることが可能になる。レーザ光の照射によって半導体膜１０６は部分溶融させることが好ましい。完全溶融させると、液相となった半導体膜１０６での無秩序な核発生により、半導体膜１０６が再結晶化することとなり、半導体膜１０６の結晶性が低下するからである。部分溶融させることで、半導体膜１０６では、溶融されていない固相部分から結晶成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、半導体膜１０６の結晶欠陥が減少され、結晶性が回復される。なお、半導体膜１０６が完全溶融状態であるとは、半導体膜１０６が絶縁膜１０４との界面まで溶融され、液体状態になっていることをいう。他方、半導体膜１０６が部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。

レーザ光を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザ光の波長は、半導体膜１０６に吸収される波長とする。その波長は、レーザ光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。

このレーザ発振器には、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。例えば、パルス発振レーザの場合は、繰り返し周波数１ＭＨｚ以下、パルス幅１０ｎ秒以上５００ｎ秒以下である。例えば、繰り返し周波数１０Ｈｚ〜３００Ｈｚ、パルス幅２５ｎ秒、波長３０８ｎｍのＸｅＣｌエキシマレーザを用いることができる。

また、レーザ光のエネルギーは、レーザ光の波長、レーザ光の表皮深さ、半導体膜１０６の膜厚などを考慮して決定することができる。レーザ光のエネルギーは、例えば、３００ｍＪ／ｃｍ^２以上８００ｍＪ／ｃｍ^２以下の範囲とすることができ例えば、半導体膜１０６の厚さが１２０ｎｍ程度であり、レーザ発振器にパルス発振レーザを用い、レーザ光の波長が３０８ｎｍの場合は、レーザ光のエネルギー密度は６００ｍＪ／ｃｍ^２〜７００ｍＪ／ｃｍ^２とすることができる。

レーザ光の照射の雰囲気は、希ガスまたは窒素雰囲気のような不活性雰囲気、または真空状態で行うことが好ましい。不活性雰囲気中でレーザ光を照射するには、気密性のあるチャンバー内でレーザ光を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザ光の被照射面に窒素ガスなど不活性ガスを吹き付けることで不活性雰囲気でのレーザ光の照射を実現することができる。

窒素などの不活性雰囲気や真空状態のほうが、大気雰囲気よりも半導体膜１０６の平坦性を向上させる効果が高く、また、これらの雰囲気のほうが大気雰囲気よりもクラックやリッジの発生を抑える効果が高くなるため、レーザ光の使用可能なエネルギー範囲が広くなる。

光学系により、レーザ光は、エネルギー分布を均一にし、かつ断面の形状を線状にすることが好ましい。このことにより、スループット良く、かつレーザ光の照射を均一に行うことができる。レーザ光のビーム長は、ベース基板１０５の１辺より長くすることで、１回の走査で、ベース基板１０５に貼り付けられた全ての半導体膜１０６にレーザ光を照射することができる。レーザ光のビーム長がベース基板１０５の１辺より短い場合は、複数回の走査で、ベース基板１０５に貼り付けられた全ての半導体膜１０６にレーザ光を照射することができるような、長さにすればよい。

なお、レーザ光を半導体膜１０６に照射する前に、半導体膜１０６の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行う。酸化膜を除去するのは、半導体膜１０６表面に酸化膜が残存した状態で、レーザ光を照射しても、平坦化の効果が十分に得られないからである。酸化膜の除去処理は、フッ酸で半導体膜１０６を処理することで行うことができる。フッ酸による処理は、半導体膜１０６の表面が撥水性を示すまで行うことが望ましい。撥水性を示すことで、半導体膜１０６から酸化膜が除去されたことが確認できる。

例えばレーザ光の照射工程は、次のように行うことができる。まず、半導体膜１０６を１／１００に希釈されたフッ酸で１１０秒間処理して、表面の酸化膜を除去する。レーザ光のレーザ発振器として、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２５ｎ秒、繰り返し周波数６０Ｈｚ）を用いる。光学系により、レーザ光の断面を３００ｍｍ×０．３４ｍｍの線状に整形する。レーザ光の走査速度を２．０ｍｍ／秒とし、スキャンピッチを３３μｍ、ビームショット数を約１０ショットで、レーザ光を半導体膜１０６に照射する。照射面に窒素ガスを吹き付けながら、レーザ光を走査する。ベース基板１０５が７３０ｍｍ×９２０ｍｍの場合は、レーザ光のビーム長が３００ｍｍであるので、レーザ光の照射領域を３分割することで、ベース基板１０５に貼り付けられた全ての半導体膜１０６にレーザ光を照射することができる。

次にレーザ光を照射した後に、半導体膜１０６の表面をエッチングしても良い。レーザ光の照射後に半導体膜１０６の表面をエッチングする場合は、必ずしもレーザ光の照射を行う前に半導体膜１０６の表面をエッチングする必要はない。また、レーザ光の照射を行う前に半導体膜１０６の表面をエッチングした場合は、必ずしもレーザ光の照射後に半導体膜１０６の表面をエッチングする必要はない。また本発明では、レーザ光の照射前と照射後の両方のタイミングでエッチングを行っても良い。

上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１０６を薄膜化できるのみならず、半導体膜１０６の表面を平坦化することができる。

レーザ光を照射した後、半導体膜１０６に５００℃以上６５０℃以下の加熱処理を行うことが好ましい。この加熱処理によって、レーザ光の照射で回復されなかった、半導体膜１０６の欠陥の消滅、半導体膜１０６の歪みの緩和をすることができる。この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、５００℃の温度で１時間加熱した後、５５０℃で４時間加熱するとよい。

次に、図３（Ａ）に示すように、半導体膜１０６を部分的にエッチングすることで、半導体膜１０６から半導体膜１０７と半導体膜１０８を形成する。半導体膜１０６をさらにエッチングすることで、半導体膜１０６の端部において接合の強度が不十分である領域を、除去することができる。

なお、本実施の形態では、一つの半導体膜１０６をエッチングすることで半導体膜１０７と半導体膜１０８を形成しているが、形成される半導体膜の数はこれに限定されない。

上記工程を経て形成された半導体膜１０７と半導体膜１０８を用い、例えば図３（Ｂ）に示すようにトランジスタ１０９、トランジスタ１１０などの各種半導体素子を形成することが出来る。

本発明では、脆化層１０２の形成後に、絶縁膜１０１の表面近傍における汚染の著しい領域を、エッチングまたは研磨などにより除去する。そのため、ベース基板１０５上の半導体膜１０６に混入する不純物の量を抑えることができる。また、最終的に形成される半導体装置では、不純物の影響により、しきい値電圧の変動、リーク電流の増加などのトランジスタの電気的特性の低下及び信頼性の低下が生じるのを防ぐことができる。

なお本発明は、マイクロプロセッサ、画像処理回路などの集積回路や、質問器とデータの送受信が非接触でできるＲＦタグ、半導体表示装置等、ありとあらゆる半導体装置の作製に用いることができる。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置がその範疇に含まれる。

（実施の形態２）
本実施の形態では、実施の形態１とは異なり、絶縁膜１０３を形成する前に脆化層１０２を形成する場合の、本発明の半導体装置の作製方法の一つについて説明する。

まず図４（Ａ）に示すように、ボンド基板１００を洗浄した後、電界で加速されたイオンでなるイオンビームを、矢印で示すようにボンド基板１００に照射し、ボンド基板１００の表面から一定の深さの領域に、微小ボイドを有する脆化層１０２を形成する。脆化層１０２が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０２が形成される。イオンを添加する深さで、後にボンド基板１００から分離される半導体膜１０６の厚さが決定される。脆化層１０２が形成される深さは、例えば５０ｎｍ以上６００ｎｍ以下とすることができ、好ましい深さの範囲は５０ｎｍ以上３００ｎｍ以下とすると良い。

イオンをボンド基板１００に添加するには、質量分離を伴わないイオンドーピング法で行うことがタクトタイムを短縮するという点で望ましいが、本発明は質量分離を伴うイオン注入法を用いていても良い。

ソースガスに水素（Ｈ_２）を用いる場合、水素ガスを励起してＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法でイオン照射を行う場合、イオンビームに、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の総量に対してＨ_３ ^＋が７０％以上含まれるようにすることが好ましく、Ｈ_３ ^＋の割合は８０％以上がより好ましい。Ｈ_３ ^＋の割合を７０％以上とすることで、イオンビームに含まれるＨ_２ ^＋イオンの割合が相対的に小さくなるため、イオンビームに含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの添加効率が向上し、タクトタイムを短縮することができる。

また、Ｈ_３ ^＋はＨ^＋、Ｈ_２ ^＋に比べて質量が大きい。そのため、イオンビームにおいて、Ｈ_３ ^＋の割合が多い場合と、Ｈ^＋、Ｈ_２ ^＋の割合が多い場合とでは、ドーピングの際の加速電圧が同じであっても、前者の場合の方が、ボンド基板１００の浅い領域に水素を添加することができる。また前者の場合、ボンド基板１００に添加される水素の、厚さ方向における濃度分布が急峻となるため、脆化層１０２の厚さ自体も薄くすることができる。

水素ガスを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧５ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることで、イオンビームに含まれるイオン種及びその割合にもよるが、脆化層１０２をボンド基板１００の深さ５０ｎｍ以上６００ｎｍ以下の領域に形成することができる。

例えば、ボンド基板１００が単結晶シリコン基板である場合、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２．２×１０^１６ｉｏｎｓ／ｃｍ^２の条件では、ボンド基板１００から厚さ２２０ｎｍ程度の半導体膜を分離することができる。また、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２．２×１０^１６ｉｏｎｓ／ｃｍ^２の条件では、ボンド基板１００から厚さ１２０ｎｍ程度の半導体膜を分離することができる。

イオンビームのソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ^＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ^＋を主たるイオンとしてボンド基板１００に添加することができる。よって、イオンドーピング法で、効率良く、微小な空孔を脆化層１０２に形成することができる。ヘリウムを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧５ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることができる。

ソースガスに塩素ガス（Ｃｌ_２ガス）、フッ素ガス（Ｆ_２ガス）などのハロゲンガスを用いることもできる。

なお、イオンドーピング法でボンド基板１００にイオン照射を行う場合、イオンドーピング装置内に存在する不純物がイオンと共に被処理物に添加されるため、ボンド基板１００の表面近傍に該不純物が存在する可能性がある。また、イオンドーピング法を用いると、パーティクルも発生しやすく、パーティクルに起因するボンド基板１００とベース基板の貼り合わせ不良も生じやすい。

よって本実施の形態では、ボンド基板１００の表面近傍の最も不純物やパーティクルが多い領域であって、脆化層１０２よりも浅い領域を部分的に除去する。具体的には、脆化層１０２が形成されている深さにもよるが、ボンド基板１００の表面から０．５ｎｍ〜５０ｎｍ、より望ましくは１〜５ｎｍ程度の深さまでの領域を除去すれば良い。ただし、ボンド基板を除去する領域は、脆化層１０２より深くならないようにする。ボンド基板１００の表面近傍の除去は、ドライエッチングまたはウェットエッチング等のエッチングや、研磨などを用いて行うことができる。

ドライエッチングだと、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法などを用いることができる。例えば、単結晶シリコン基板を用いたボンド基板１００の表面近傍をＩＣＰエッチング法で除去する場合、エッチングガスであるＣｌ_２の流量を１００ｓｃｃｍ、反応圧力１．０Ｐａ、下部電極の温度７０℃、コイル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力１５０Ｗ、下部電極（バイアス側）に投入する電力４０Ｗ、エッチング時間３０ｓｅｃ程度とすることで、表面から４０ｎｍ程度の深さまでの領域を除去することができる。

エッチングガスとして、Ｃｌ_２の他にＢＣｌ_３、ＳｉＣｌ_４、ＣＣｌ_４などの塩素系ガス、ＣＦ_４、ＣＨＦ_３、ＳＦ_６、ＮＦ_３などのフッ素系ガス、Ｏ_２を適宜用いることができる。また用いるエッチングガスにＨｅ以外の不活性気体を添加しても良い。例えば、添加する不活性元素として、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。

また単結晶シリコン基板を用いたボンド基板１００の表面近傍をウェットエッチングで除去する場合、エッチャントとしては、水酸化テトラメチルアンモニウム（ＴＭＡＨ：ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）溶液に代表される有機アルカリ系水溶液などを用いることができる。水酸化テトラメチルアンモニウム溶液を用いてボンド基板１００の表面近傍をウェットエッチングする場合、水酸化テトラメチルアンモニウムが２．３８％の濃度になるように水酸化テトラメチルアンモニウム溶液を調整し、５０℃、エッチング時間３０ｓｅｃ程度とすることで、表面から５０ｎｍ程度の深さまでの領域を除去することができる。

また研磨は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）または液体ジェット研磨などにより、行うことができる。

ボンド基板１００の表面近傍の除去により、図４（Ｂ）に示すように、ボンド基板１００において脆化層１０２の形成されている深さが、浅くなる。

次に図４（Ｃ）に示すように、ボンド基板１００の上記エッチングにより露出した面上に、絶縁膜１０３を形成する。絶縁膜１０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、酸化珪素を絶縁膜１０３として用いる。絶縁膜１０３の厚さは、５ｎｍ以上４００ｎｍ以下とすると良い。絶縁膜１０３を構成する膜には、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化ゲルマニウム、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などの珪素またはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。

ベース基板１０５にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いる場合、上記不純物がベース基板１０５からＳＯＩ基板の半導体膜に拡散することを防止できるような膜を、少なくとも１層以上、絶縁膜１０３が有することが好ましい。このような膜には、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などがある。このような膜を絶縁膜１０３が有することで、絶縁膜１０３をバリア膜として機能させることができる。

例えば、絶縁膜１０３を単層構造のバリア膜として形成する場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。

絶縁膜１０３を、バリア膜として機能する２層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ５ｎｍ〜２００ｎｍの窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、ボンド基板１００と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化珪素膜、およびボンド基板１００を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上２００ｎｍ以下とすることができる。

例えば、絶縁膜１０３をブロッキング膜として機能させるために、酸化珪素膜と窒化珪素膜、酸化窒化珪素膜と窒化珪素膜、酸化珪素膜と窒化酸化珪素膜、酸化窒化珪素膜と窒化酸化珪素膜などの組み合わせで絶縁膜１０３を形成すると良い。

酸化珪素を絶縁膜１０３として用いる場合、絶縁膜１０３はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜１０３の表面を酸素プラズマ処理で緻密化しても良い。また、窒化珪素を絶縁膜１０３として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化珪素を絶縁膜１０３として用いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。

また、有機シランガスを用いて化学気相成長法により作製される酸化珪素を、絶縁膜１０３として用いても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

また、ボンド基板１００を酸化することで得られる酸化膜で、絶縁膜１０３を形成することもできる。上記酸化膜を形成するための、熱酸化処理には、ドライ酸化でも良いが、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ_３、ＨＢｒ、Ｃｌ_２、ＣｌＦ_３、ＢＣｌ_３、Ｆ_２、Ｂｒ_２などから選ばれた一種又は複数種ガスを用いることができる。

例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。９５０℃以上１１００℃以下の加熱温度で熱酸化を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚は、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍとすることができる。

このような温度範囲で酸化処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に、金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して、ボンド基板１００から除去される。また、酸化処理に含まれるハロゲン元素により、ボンド基板１００の表面の欠陥が終端化されるため、酸化膜とボンド基板１００との界面の局在準位密度が低減できる。

このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０^１７ａｔｏｍｓ／ｃｍ^３〜５×１０^２０ａｔｏｍｓ／ｃｍ^３の濃度で酸化膜に含ませることにより、金属などの不純物を酸化膜が捕獲するので、後に形成される半導体膜の汚染を防止することができる。

次に図４（Ｄ）に示すように、絶縁膜１０３上に絶縁膜１０４を形成する。絶縁膜１０４の形成以降は、実施の形態１を参照することで、半導体装置を作製することができる。

本発明では、脆化層１０２の形成後に、ボンド基板１００の表面近傍における汚染の著しい領域を、エッチングまたは研磨などにより除去する。そのため、後に形成されるベース基板上の半導体膜に混入する不純物の量を抑えることができる。また、最終的に形成される半導体装置では、不純物の影響により、しきい値電圧の変動、リーク電流の増加などのトランジスタの電気的特性の低下及び信頼性の低下が生じるのを防ぐことができる。

（実施の形態３）
本実施の形態では、半導体膜が貼り付けられたベース基板、所謂ＳＯＩ基板を用いた半導体装置の作製方法の一例として、半導体素子の一つである薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタを組み合わせることで、各種の半導体装置が形成される。

まず図５（Ａ）に示すように、ベース基板１０５上の半導体膜１０６をエッチングにより所望の形状に加工（パターニング）することで、半導体膜６０３と半導体膜６０４とを形成する。

半導体膜６０３と半導体膜６０４には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物が添加されていても良い。例えば、ｐ型を付与する不純物としてボロンを添加する場合、５×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下の濃度で添加すれば良い。閾値電圧を制御するための不純物の添加は、半導体膜１０６に対して行っても良いし、半導体膜６０３と半導体膜６０４に対して行っても良い。また、閾値電圧を制御するための不純物の添加を、ボンド基板１００に対して行っても良い。若しくは、不純物の添加を、閾値電圧を大まかに調整するためにボンド基板１００に対して行った上で、閾値電圧を微調整するために、半導体膜１０６に対して、または半導体膜６０３及び半導体膜６０４に対しても行うようにしても良い。

また半導体膜６０３と半導体膜６０４を形成した後、ゲート絶縁膜６０６を形成する前に水素化処理を行っても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。

次に図５（Ｂ）に示すように、半導体膜６０３と半導体膜６０４を覆うように、ゲート絶縁膜６０６を形成する。ゲート絶縁膜６０６は、高密度プラズマ処理を行うことにより半導体膜６０３と半導体膜６０４の表面を酸化または窒化することで形成することができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁膜６０６として用いる。例えば、亜酸化窒素（Ｎ_２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体膜６０３と半導体膜６０４の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化珪素膜を形成してゲート絶縁膜を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜を形成することができる。

上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜６０６と半導体膜６０３及び半導体膜６０４との界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜６０３及び半導体膜６０４を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。

或いは、半導体膜６０３と半導体膜６０４を熱酸化させることで、ゲート絶縁膜６０６を形成するようにしても良い。また、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルを含む膜を、単層で、または積層させることで、ゲート絶縁膜６０６を形成しても良い。

或いは、水素を含んだゲート絶縁膜６０６を形成した後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁膜６０６中に含まれる水素を半導体膜６０３及び半導体膜６０４中に拡散させるようにしても良い。この場合、ゲート絶縁膜６０６は、プロセス温度を３５０℃以下で、プラズマＣＶＤ法で窒化シリコン又は窒化酸化シリコンを堆積することで、形成すれば良い。半導体膜６０３及び半導体膜６０４に水素を供給することで、半導体膜６０３及び半導体膜６０４中、及びゲート絶縁膜６０６と半導体膜６０３及び半導体膜６０４の界面での、捕獲中心となるような欠陥を低減することができる。

次に図５（Ｃ）に示すように、ゲート絶縁膜６０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体膜６０３と半導体膜６０４の上方に電極６０７を形成する。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。

２層構造の導電膜を用いる場合、１層目に窒化タンタルまたはタンタル（Ｔａ）を、２層目にタングステン（Ｗ）を用いることが出来る。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層目の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。

また、本実施の形態では電極６０７を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。電極６０７は積層された複数の導電膜で形成されていても良い。３つの導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

なお電極６０７を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、窒化酸化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、窒化酸化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極６０７を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極６０７を形成しても良い。

なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。

また電極６０７は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素を適宜用いることができる。

次に図５（Ｄ）に示すように、電極６０７をマスクとして一導電型を付与する不純物元素を半導体膜６０３、半導体膜６０４に添加する。本実施の形態では、半導体膜６０４にｐ型を付与する不純物元素（例えばボロン）を、半導体膜６０３にｎ型を付与する不純物元素（例えばリンまたはヒ素）を添加する。なお、ｐ型を付与する不純物元素を半導体膜６０４に添加する際、ｎ型の不純物が添加される半導体膜６０３はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。逆にｎ型を付与する不純物元素を半導体膜６０３に添加する際、ｐ型の不純物が添加される半導体膜６０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。或いは、先に半導体膜６０３及び半導体膜６０４にｐ型もしくはｎ型のいずれか一方を付与する不純物元素を添加した後、一方の半導体膜のみに選択的により高い濃度でｐ型もしくはｎ型のうちの他方を付与する不純物元素のいずれか一方を添加するようにしても良い。上記不純物の添加により、半導体膜６０３に不純物領域６０８、半導体膜６０４に不純物領域６０９が形成される。

次に、図６（Ａ）に示すように、電極６０７の側面にサイドウォール６１０を形成する。サイドウォール６１０は、例えば、ゲート絶縁膜６０６及び電極６０７を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで、形成することが出来る。上記異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、電極６０７の側面にサイドウォール６１０が形成される。なお上記異方性エッチングにより、ゲート絶縁膜６０６も部分的にエッチングしても良い。サイドウォール６１０を形成するための絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成することができる。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。またエッチングガスとしては、ＣＨＦ_３とヘリウムの混合ガスを用いることができる。なお、サイドウォール６１０を形成する工程は、これらに限定されるものではない。

次に図６（Ｂ）に示すように、電極６０７及びサイドウォール６１０をマスクとして、半導体膜６０３、半導体膜６０４に一導電型を付与する不純物元素を添加する。なお、半導体膜６０３、半導体膜６０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、ｐ型を付与する不純物元素を半導体膜６０４に添加する際、ｎ型の不純物が添加される半導体膜６０３はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。逆にｎ型を付与する不純物元素を半導体膜６０３に添加する際、ｐ型の不純物が添加される半導体膜６０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。

上記不純物元素の添加により、半導体膜６０３に、一対の高濃度不純物領域６１１と、一対の低濃度不純物領域６１２と、チャネル形成領域６１３とが形成される。また上記不純物元素の添加により、半導体膜６０４に、一対の高濃度不純物領域６１４と、一対の低濃度不純物領域６１５と、チャネル形成領域６１６とが形成される。高濃度不純物領域６１１、６１４はソース又はドレインとして機能し、低濃度不純物領域６１２、６１５はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。

なお、半導体膜６０４上に形成されたサイドウォール６１０と、半導体膜６０３上に形成されたサイドウォール６１０は、キャリアが移動する方向における幅が同じになるように形成しても良いが、該幅が異なるように形成しても良い。ｐ型トランジスタとなる半導体膜６０４上のサイドウォール６１０の幅は、ｎ型トランジスタとなる半導体膜６０３上のサイドウォール６１０の幅よりも長くすると良い。なぜならば、ｐ型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐ型トランジスタにおいて、サイドウォール６１０の幅より長くすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。

次に、ソース及びドレインをさらに低抵抗化するために、半導体膜６０３、半導体膜６０４をシリサイド化することで、シリサイド層を形成しても良い。シリサイド化は、半導体膜に金属を接触させ、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、半導体層中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド若しくはニッケルシリサイドを用いれば良い。半導体膜６０３、半導体膜６０４の厚さが薄い場合には、この領域の半導体膜６０３、半導体膜６０４の底部までシリサイド反応を進めても良い。シリサイド化に用いる金属の材料として、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈａ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。また、レーザ照射やランプなどの光照射によってシリサイドを形成しても良い。

上述した一連の工程により、ｎチャネル型トランジスタ６１７と、ｐチャネル型トランジスタ６１８とが形成される。

次に図６（Ｃ）に示すように、トランジスタ６１７、トランジスタ６１８を覆うように絶縁膜６１９を形成する。絶縁膜６１９は必ずしも設ける必要はないが、絶縁膜６１９を形成することで、アルカリ金属やアルカリ土類金属などの不純物がトランジスタ６１７、トランジスタ６１８へ侵入するのを防ぐことが出来る。具体的に絶縁膜６１９として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化珪素膜を、絶縁膜６１９として用いる。この場合、上記水素化の工程は、該窒化酸化珪素膜形成後に行っても良い。

次に、トランジスタ６１７、トランジスタ６１８を覆うように、絶縁膜６１９上に絶縁膜６２０を形成する。絶縁膜６２０は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜６２０を形成しても良い。絶縁膜６２０は、その表面をＣＭＰ法などにより平坦化させても良い。

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。

絶縁膜６２０の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。

次に図７に示すように、半導体膜６０３と半導体膜６０４がそれぞれ一部露出するように絶縁膜６１９及び絶縁膜６２０にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体膜６０３と半導体膜６０４に接する導電膜６２１、６２２を形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ_３とＨｅの混合ガスを用いたが、これに限定されるものではない。

導電膜６２１、６２２は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜６２１、６２２として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜６２１、６２２は、上記金属が用いられた膜を単層または複数積層させて形成することが出来る。

アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜６２１、６２２を形成する材料として最適である。特にアルミニウムシリコン膜は、導電膜６２１、６２２をパターニングで形成するとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣｕを混入させても良い。

導電膜６２１、６２２は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体膜６０３と半導体膜６０４上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜６２１、６２２と、半導体膜６０３及び半導体膜６０４とがそれぞれ良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜６２１、６２２を下層からＴｉ、窒化チタン、Ａｌ−Ｓｉ、Ｔｉ、窒化チタンの５層構造とすることが出来る。

また導電膜６２１、６２２として、ＷＦ_６ガスとＳｉＨ_４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ_６を水素還元して形成したタングステンを、導電膜６２１、６２２として用いても良い。

なお、導電膜６２１はｎチャネル型トランジスタ６１７の高濃度不純物領域６１１に接続されている。導電膜６２２はｐチャネル型トランジスタ６１８の高濃度不純物領域６１４に接続されている。

図７には、ｎチャネル型トランジスタ６１７及びｐチャネル型トランジスタ６１８の上面図が示されている。ただし図７では導電膜６２１、６２２、絶縁膜６１９、絶縁膜６２０を省略した図を示している。

また本実施の形態では、ｎチャネル型トランジスタ６１７とｐチャネル型トランジスタ６１８が、それぞれゲートとして機能する電極６０７を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明の作製方法で形成された半導体装置が有するトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。

また本発明の作製方法で形成された半導体装置が有するトランジスタは、ゲートプレナー構造を有していても良い。

なお、ＳＯＩ基板が有する半導体膜は、ほぼ単結晶に近いものが得られる。そのため、多結晶の半導体膜と比べて、配向のばらつきが小さいのでトランジスタの閾値電圧のばらつきを小さくすることができる。また、多結晶の半導体膜とは異なり結晶粒界が殆ど見られないので、結晶粒界に起因するリーク電流を抑え、半導体装置の省電力化を実現することができる。そしてレーザ結晶化により得られる多結晶の半導体膜では、ビームスポット内のエネルギー密度の分布に起因して、半導体膜の表面に突起（リッジ）が現れやすい。しかし、ＳＯＩ基板が有する半導体膜は、レーザ光を照射する必要がない、或いは、貼り合わせにより生じた半導体膜内の欠陥を修復できる程度に、低いエネルギー密度で照射すれば良い。よって、ＳＯＩ基板が有する半導体膜の表面の平坦性は、レーザ結晶化により得られる多結晶の半導体膜に比べて飛躍的に高いため、ＳＯＩ基板が有する半導体膜上に形成されるゲート絶縁膜の膜厚を５ｎｍ乃至５０ｎｍ程度まで薄くすることが可能である。よって、ゲート電圧を抑えつつも高いオン電流を得ることができる。また、レーザ結晶化により得られる多結晶の半導体膜を用いる場合、高い移動度を得るために、レーザ光の走査方向に沿ってトランジスタが有する半導体膜の配置を決める必要があったが、ＳＯＩ基板が有する半導体膜ではその必要がないため、半導体装置の設計における制約が少なくなる。

本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。

本実施例では、１枚のベース基板を用いて複数の半導体装置を形成する場合の手順について説明する。

図８（Ａ）に、絶縁膜１８０２が形成されたベース基板１８０３の外観を示す。

次に図８（Ｂ）に示すように、絶縁膜がその表面に形成されたボンド基板１８０４をベース基板１８０３に貼り合わせる。貼り合わせはボンド基板１８０４に形成された絶縁膜と絶縁膜１８０２とが接合することで行われる。

そして、図９（Ａ）に示すようにボンド基板１８０４を分離させることで、図９（Ｂ）に示すようにボンド基板１８０４の一部である半導体膜１８０５を、ベース基板１８０３に形成する。

そして図１０に示すように、ベース基板１８０３上に形成された半導体膜１８０５を用いて、半導体装置１８０６を複数形成し、ダイシングなどでベース基板１８０３ごと半導体装置１８０６どうしを切り離す。上記構成により、複数の半導体装置１８０６を形成することが出来る。

なお、本実施例ではベース基板１８０３とボンド基板１８０４とを一対一で貼り合わせる場合について説明したが、本発明はこの構成に限定されない。１つのベース基板１８０３にボンド基板１８０４を複数貼り合わせるようにしても良い。

本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。

本実施例では、本発明の作製方法で形成された半導体装置が有する各種回路の具体的な構成について、インバータを例に挙げて説明する。インバータの回路図を図１１（Ａ）に、また図１１（Ａ）に示すインバータの上面図を図１１（Ｂ）に、一例として示す。

図１１（Ａ）に示すインバータは、ｐチャネル型のトランジスタ２００１と、ｎチャネル型のトランジスタ２００２とを有する。トランジスタ２００１とトランジスタ２００２は直列に接続されている。具体的には、トランジスタ２００１のドレインと、トランジスタ２００２のドレインが接続されている。そして、トランジスタ２００１のドレイン及びトランジスタ２００２のドレインの電位は、出力端子ＯＵＴに与えられる。

またトランジスタ２００１のゲートとトランジスタ２００２のゲートは接続されている。そして、入力端子ＩＮに入力された信号の電位は、トランジスタ２００１のゲート及びトランジスタ２００２のゲートに与えられる。トランジスタ２００１のソースにはハイレベルの電圧ＶＤＤが与えられ、トランジスタ２００２のソースにはローレベルの電圧ＶＳＳが与えられる。

図１１（Ｂ）に示すインバータでは、トランジスタ２００１のドレインと、トランジスタ２００２のドレインは、配線２００３を介して電気的に接続されている。そして配線２００３は配線２００４に接続されている。よって、トランジスタ２００１のドレイン及びトランジスタ２００２のドレインの電位は、配線２００３及び配線２００４を介して、出力端子ＯＵＴの電位として後段の回路に与えられる。

また図１１（Ｂ）に示すインバータでは、トランジスタ２００１が半導体膜２０１０を有し、トランジスタ２００２が半導体膜２００８を有している。また配線２００５の一部がトランジスタ２００１のゲート及びトランジスタ２００２のゲートとして機能している。そして配線２００５に与えられた電位が、入力端子ＩＮの電位としてトランジスタ２００１のゲート及びトランジスタ２００２のゲートに与えられる。そしてトランジスタ２００１のソースには、配線２００６を介して電圧ＶＤＤが与えられ、トランジスタ２００２のソースには、配線２００７を介して電圧ＶＳＳが与えられている。

本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。

本実施例では、本発明の作製方法で形成された半導体装置が有する各種回路の具体的な構成について、ＮＡＮＤを例に挙げて説明する。ＮＡＮＤの回路図を図１２（Ａ）に、また図１２（Ａ）に示すＮＡＮＤの上面図を図１２（Ｂ）に、一例として示す。

図１２（Ａ）に示すＮＡＮＤは、ｐチャネル型のトランジスタ３００１と、ｐチャネル型のトランジスタ３００２と、ｎチャネル型のトランジスタ３００３と、ｎチャネル型のトランジスタ３００４とを有する。トランジスタ３００１と、トランジスタ３００３と、トランジスタ３００４とは、順に直列に接続されている。またトランジスタ３００１と、トランジスタ３００２とは並列に接続されている。

具体的にトランジスタ３００１のソースとドレインは、一方にはハイレベルの電圧ＶＤＤが与えられ、他方は出力端子ＯＵＴに接続されている。トランジスタ３００２のソースとドレインは、一方にはハイレベルの電圧ＶＤＤが与えられ、他方は出力端子ＯＵＴに接続されている。トランジスタ３００４のソースとドレインは、一方にはローレベルの電圧ＶＳＳが与えられている。トランジスタ３００３のソースとドレインは、一方は出力端子ＯＵＴに接続されている。そして、トランジスタ３００３のソースとドレインの他方と、トランジスタ３００４のソースとドレインの他方とが接続されている。トランジスタ３００１のゲートと、トランジスタ３００３のゲートには、入力端子ＩＮ１の電位が与えられる。またトランジスタ３００２のゲートと、トランジスタ３００４のゲートには、入力端子ＩＮ２の電位が与えられる。

図１２（Ｂ）に示すＮＡＮＤでは、並列に接続されているトランジスタ３００１とトランジスタ３００２とが、半導体膜３００５を共有している。また直列に接続されているトランジスタ３００３とトランジスタ３００４とが、半導体膜３００６を共有している。また配線３００７の一部はトランジスタ３００１のゲート及びトランジスタ３００３のゲートとして機能している。そして配線３００７に与えられた電位が、入力端子ＩＮ１の電位としてトランジスタ３００１のゲート及びトランジスタ３００３のゲートに与えられる。配線３００８の一部はトランジスタ３００２のゲート及びトランジスタ３００４のゲートとして機能している。そして配線３００８に与えられた電位が、入力端子ＩＮ２の電位としてトランジスタ３００２のゲート及びトランジスタ３００４のゲートに与えられる。

ハイレベルの電圧ＶＤＤは、配線３００９を介してトランジスタ３００１のソースとドレインの一方、及びトランジスタ３００２のソースとドレインの一方に与えられる。またローレベルの電圧ＶＳＳは、配線３０１０を介してトランジスタ３００４のソースとドレインの一方に与えられる。トランジスタ３００１のソースとドレインの他方、トランジスタ３００２のソースとドレインの他方、及びトランジスタ３００３のソースとドレインの一方は、その電位が配線３０１１及び配線３０１２を介して出力端子ＯＵＴの電位として後段の回路に与えられる。

本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。

本実施例では、本発明の作製方法で形成された半導体装置の一つであるＲＦタグの構成について説明する。図１３（Ａ）は本発明のＲＦタグの一形態を示すブロック図である。図１３（Ａ）においてＲＦタグ５００は、アンテナ５０１と、集積回路５０２とを有している。集積回路５０２は、電源回路５０３、復調回路５０４、変調回路５０５、レギュレータ５０６、制御回路５０７、メモリ５０９を有している。

質問器から電波が送られてくると、アンテナ５０１において該電波が交流電圧に変換される。電源回路５０３では、アンテナ５０１からの交流電圧を整流し、電源用の電圧を生成する。電源回路５０３において生成された電源用の電圧は、制御回路５０７とレギュレータ５０６に与えられる。レギュレータ５０６は、電源回路５０３からの電源用の電圧を安定化させるか、またはその高さを調整した後、集積回路５０２内の復調回路５０４、変調回路５０５、制御回路５０７またはメモリ５０９などの各種回路に供給する。

復調回路５０４は、アンテナ５０１が受信した交流信号を復調して、後段の制御回路５０７に出力する。制御回路５０７は復調回路５０４から入力された信号に従って演算処理を行い、別途信号を生成する。上記演算処理を行う際に、メモリ５０９は一次キャッシュメモリまたは二次キャッシュメモリとして用いることが出来る。また制御回路５０７は、復調回路５０４から入力された信号を解析し、質問器から送られてきた命令の内容に従って、メモリ５０９内の情報の出力、またはメモリ５０９内における命令の内容の保存を行う。制御回路５０７から出力される信号は符号化され、変調回路５０５に送られる。変調回路５０５は該信号に従ってアンテナ５０１が受信している電波を変調する。変調回路５０５において変調された電波は質問器で受け取られる。そしてＲＦタグ５００から出力された情報を知ることができる。

このようにＲＦタグ５００と質問器との通信は、キャリア（搬送波）として用いる電波を変調することで行われる。キャリアは、１２５ｋＨｚ、１３．５６ＭＨｚ、９５０ＭＨｚなど規格により様々である。また変調の方式も規格により振幅変調、周波数変調、位相変調など様々な方式があるが、規格に即した変調方式であればどの変調方式を用いても良い。

信号の伝送方式は、キャリアの波長によって電磁結合方式、電磁誘導方式、マイクロ波方式など様々な種類に分類することが出来る。

メモリ５０９は不揮発性メモリであっても揮発性メモリであってもどちらでも良い。メモリ５０９として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることが出来る。

本実施例では、アンテナ５０１を有するＲＦタグ５００の構成について説明しているが、本発明のＲＦタグは必ずしもアンテナを有していなくとも良い。また図１３（Ａ）に示したＲＦタグに、発振回路または二次電池を設けても良い。

また図１３（Ａ）では、アンテナを１つだけ有するＲＦタグの構成について説明したが、本発明はこの構成に限定されない。電力を受信するためのアンテナと、信号を受信するためのアンテナとの、２つのアンテナを有していても良い。アンテナが１つだと、例えば９５０ＭＨｚの電波で電力の供給と信号の伝送を両方行う場合、遠方まで大電力が伝送され、他の無線機器の受信妨害を起こす可能性がある。そのため、電力の供給は電波の周波数を下げて近距離にて行う方が望ましいが、この場合通信距離は必然的に短くなってしまう。しかしアンテナが２つあると、電力を供給する電波の周波数と、信号を送るための電波の周波数とを使い分けることができる。例えば電力を送る際は電波の周波数を１３．５６ＭＨｚとして磁界を用い、信号を送る際は電波の周波数を９５０ＭＨｚとして電界を用いることができる。このように機能合わせてアンテナを使い分けることによって、電力の供給は近距離のみの通信とし、信号の伝送は遠距離も可能なものとすることができる。

本発明の作製方法で形成された半導体装置の一つであるＲＦタグは、絶縁表面を有する基板もしくは絶縁基板上に接合された単結晶半導体層（ＳＯＩ層）によって集積回路５０２を形成できるので、処理速度の高速化のみならず低消費電力化を図ることができる。また、本発明では半導体膜に混入する不純物の量を抑えることができので、最終的に形成されるＲＦタグにおいて、不純物の影響により、しきい値電圧の変動、リーク電流の増加などのトランジスタの電気的特性の低下及び信頼性の低下が生じるのを防ぐことができる。

本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。

次に、本発明の作製方法で形成された半導体装置の一つであるＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）の構成について説明する。

図１３（Ｂ）に、本実施例のＣＰＵの構成をブロック図で示す。図１３（Ｂ）に示すＣＰＵは、基板８００上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）８０１、演算回路用制御部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）８０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）８０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）８０４、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）８０５、レジスタ（Ｒｅｇｉｓｔｅｒ）８０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）８０７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）８０８、メモリ８０９、メモリ用インターフェース８２０を主に有している。メモリ８０９及びメモリ用インターフェース８２０は、別チップに設けても良い。勿論、図１３（Ｂ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。

バスインターフェース８０８を介してＣＰＵに入力された命令は、命令解析部８０３においてデコードされた後、演算回路用制御部８０２、割り込み制御部８０４、レジスタ制御部８０７、タイミング制御部８０５に入力される。演算回路用制御部８０２、割り込み制御部８０４、レジスタ制御部８０７、タイミング制御部８０５は、デコードされた命令にもとづき、各種制御を行なう。具体的に演算回路用制御部８０２は、演算回路８０１の動作を制御するための信号を生成する。また、割り込み制御部８０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部８０７は、レジスタ８０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ８０６の読み出しや書き込みを行なう。

またタイミング制御部８０５は、演算回路８０１、演算回路用制御部８０２、命令解析部８０３、割り込み制御部８０４、レジスタ制御部８０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部８０５は、基準クロック信号をもとに、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。

本発明の作製方法で形成された半導体装置の一つであるＣＰＵは、絶縁表面を有する基板もしくは絶縁基板上に接合された単結晶半導体層（ＳＯＩ層）によって集積回路を形成できるので、処理速度の高速化のみならず低消費電力化を図ることができる。また、本発明では半導体膜に混入する不純物の量を抑えることができるので、最終的に形成されるＣＰＵにおいて、不純物の影響により、しきい値電圧の変動、リーク電流の増加などのトランジスタの電気的特性の低下及び信頼性の低下が生じるのを防ぐことができる。

本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。

本実施例では、本発明で作製される半導体装置の一つである、アクティブマトリクス型の半導体表示装置の構成について説明する。

アクティブマトリクス型の発光装置は、各画素に表示素子に相当する発光素子が設けられている。発光素子は自ら発光するため視認性が高く、液晶表示装置で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。本実施例では、発光素子の１つである有機発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた発光装置について説明するが、本発明で作製される半導体表示装置は、他の発光素子を用いた発光装置であっても良い。

ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。エレクトロルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明で作製される発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。

図１４（Ａ）に、本実施例の発光装置の断面図を示す。図１４（Ａ）に示す発光装置は、駆動回路に用いられるトランジスタ１６０１、トランジスタ１６０２と、画素に用いられる駆動用トランジスタ１６０４、スイッチング用トランジスタ１６０３とを素子基板１６００上に有している。また図１４（Ａ）に示す発光装置は、素子基板１６００上において、画素に発光素子１６０５を有している。

発光素子１６０５は、画素電極１６０６と、電界発光層１６０７と、対向電極１６０８とを有している。画素電極１６０６と対向電極１６０８は、いずれか一方が陽極であり、他方が陰極である。

陽極は、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性酸化物導電材料を用いることができる。また陽極は、透光性酸化物導電材料の他に、例えば窒化チタン、窒化ジルコニウム、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を用いることができる。ただし透光性酸化物導電材料以外の材料で陽極側から光を取り出す場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。

なお、陽極として導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。導電性組成物は、陽極となる導電膜のシート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えばπ電子共役系導電性高分子として、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などがあげられる。

共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。

上記導電性高分子を、単独で導電性組成物として陽極に使用してもよいし、導電性組成物の膜の厚さの均一性、膜強度等の膜特性を調整するために有機樹脂を添加して使用することができる。

有機樹脂としては、導電性高分子と相溶または混合分散可能であれば熱硬化性樹脂であってもよく、熱可塑性樹脂であってもよく、光硬化性樹脂であってもよい。例えば、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６，６、ポリアミド１２、ポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマ−、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコ−ル、ポリビニルエ−テル、ポリビニルブチラ−ル、ポリ酢酸ビニル、ポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノ−ル系樹脂、ポリエ−テル、アクリル系樹脂及びこれらの共重合体等が挙げられる。

さらに、導電性組成物の電気伝導度を調整するために、導電性組成物にアクセプタ性またはドナー性ド−パントをド−ピングすることにより、共役導電性高分子の共役電子の酸化還元電位を変化させてもよい。

アクセプタ性ド−パントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸を挙げることができる。有機カルボン酸及び有機スルホン酸としては、カルボン酸化合物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げられる。

ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、４級アミン化合物等を挙げることができる。

導電性組成物を、水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、湿式法により陽極となる薄膜を形成することができる。

導電性組成物を溶解する溶媒としては、特に限定することはなく、上記した導電性高分子及び有機樹脂などの高分子樹脂化合物を溶解するものを用いればよく、例えば、水、メタノール、エタノール、プロピレンカーボネート、Ｎ‐メチルピロリドン、ジメチルホルムアミド、ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メチルイソブチルケトン、トルエンなどの単独もしくは混合溶剤に溶解すればよい。

導電性組成物の成膜は上述のように溶媒に溶解した後、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等の湿式法を用いて成膜することができる。溶媒の乾燥は、熱処理を行ってもよいし、減圧下で行ってもよい。また、有機樹脂が熱硬化性の場合は、さらに加熱処理を行い、光硬化性の場合は、光照射処理を行えばよい。

陰極は、一般的に仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属を用いて形成することもできる。また、電子注入性の高い材料を含む層を陰極に接するように形成することで、アルミニウムや、透光性酸化物導電材料等を用いた、通常の導電膜も用いることができる。

電界発光層１６０７は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良く、各層には有機材料のみならず無機材料が含まれていても良い。電界発光層１６０７におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。複数の層で構成されている場合、画素電極１６０６が陰極だとすると、画素電極１６０６上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお画素電極１６０６が陽極に相当する場合は、電界発光層１６０７を、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層して形成する。

また電界発光層１６０７は、高分子系有機化合物、中分子系有機化合物（昇華性を有さず、連鎖する分子の長さが１０μｍ以下の有機化合物）、低分子系有機化合物、無機化合物のいずれを用いていても、液滴吐出法で形成することが可能である。また中分子系有機化合物、低分子系有機化合物、無機化合物は蒸着法で形成しても良い。

なお、スイッチング用トランジスタ１６０３、駆動用トランジスタ１６０４は、シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲート構造を有していても良い。

次に図１４（Ｂ）に、本実施例の液晶表示装置の断面図を示す。図１４（Ｂ）に示す液晶表示装置は、駆動回路に用いられるトランジスタ１６１１、トランジスタ１６１２と、画素においてスイッチング素子として機能するトランジスタ１６１３とを素子基板１６１０上に有している。また図１４（Ｂ）に示す液晶表示装置は、素子基板１６１０と対向基板１６１４の間に液晶セル１６１５を有している。

液晶セル１６１５は、素子基板１６１０に形成された画素電極１６１６と、対向基板１６１４に形成された対向電極１６１７と、画素電極１６１６と対向電極１６１７の間に設けられた液晶１６１８とを有している。画素電極１６１６には、例えば酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などを用いることができる。

本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。

本発明の作製方法で形成された半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図１５に示す。

図１５（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を有する。表示部２１０２またはその他の信号処理回路に本発明の作製方法で半導体装置を用いることで、信頼性の高い携帯電話が得られる。

図１５（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を有する。表示部２６０２またはその他の信号処理回路に本発明の作製方法で半導体装置を用いることで、信頼性の高いビデオカメラが得られる。

図１５（Ｃ）は映像表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を有する。表示部２４０２またはその他の信号処理回路に本発明の作製方法で半導体装置を用いることで、信頼性の高い映像表示装置が得られる。なお、映像表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの、映像を表示するための全ての映像表示装置が含まれる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。

本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。

本実施例では、イオンドーピング法によって脆化層を形成したシリコンウェハの表面に存在する元素の濃度について評価した結果を示す。

本実施例では、まず、シリコンウェハに表面処理としてオゾン水処理とメガソニック洗浄を行ってから、全反射蛍光Ｘ線分析（Ｔｏｔａｌ Ｒｅｆｌｅｃｔｉｏｎ Ｘ−Ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ａｎａｌｙｓｉｓ（ＴＸＲＦ））を行った。それから、シリコンウェハに再度メガソニック処理を行ってから、イオンドーピング法を用いて、水素の流量を５０ｓｃｃｍ、加速電圧２０ｋＶ、ドーズ量１．５×１０^１６ｉｏｎｓ／ｃｍ^２の条件で、水素イオンビームを照射してシリコンウェハに脆化層を形成した。このようにして得られたシリコンウェハに対して再びＴＸＲＦを行った。

ここで、ＴＸＲＦとは、Ｘ線を極浅い角度で基板に照射して、全反射した際に発生する蛍光Ｘ線を検出する分析方法である。蛍光Ｘ線の波長から基板表面の元素の種類、強度から濃度や量に関する知見を得ることができる。

シリコンウェハ表面における元素の検出結果を図１６（ａ）、図１６（ｂ）に示す。図１６（ａ）はイオン照射前とイオン照射後における測定元素の検出濃度を上限１００×１０^１０ａｔｏｍｓ／ｃｍ^２で表したグラフであり、図１６（ｂ）はイオン照射前とイオン照射後における測定元素の検出濃度を上限１０×１０^１０ａｔｏｍｓ／ｃｍ^２で表したグラフである。

図１６（ａ）より、本来シリコンウェハの構成元素であるＳｉを除けば、リン、硫黄、塩素、モリブデンがイオン照射後のシリコンウェハ上に多く存在していることが分かる。それに加えて、図１６（ｂ）より、カルシウム、マンガン、鉄などもシリコンウェハ上に存在していることが分かる。イオン照射の前後で比較すると、硫黄やカルシウムはイオン照射後に減少しているが、リン、塩素、マンガン、鉄、モリブデンに関しては、イオン照射後に増加している。特にモリブデンに関しては、イオン照射前はほとんど存在していないにも関わらず、イオン照射後は２５．４５×１０^１０ａｔｏｍｓ／ｃｍ^２も存在している。

以上より、イオンドーピング法によって脆化層を形成したシリコンウェハの表面に多くの不純物元素が存在することが示された。イオンドーピング後に、モリブデンを代表として、リン、塩素、マンガン、鉄などの原子が増加していることが示された。

本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す斜視図。 本発明の半導体装置の作製方法を示す斜視図。 本発明の半導体装置の作製方法を示す斜視図。 本発明の半導体装置の作製方法を用いて形成されたインバータの構成を示す図。 本発明の半導体装置の作製方法を用いて形成されたＮＡＮＤの構成を示す図。 本発明の半導体装置の作製方法を用いて形成されたＲＦタグ及びＣＰＵのブロック図。 本発明の作製方法を用いて形成される発光装置及び液晶表示装置の断面図。 本発明の作製方法を用いて形成される半導体装置を用いた電子機器の図。 イオン照射前後のシリコンウェハ表面における測定元素の検出濃度の図。

符号の説明

１００ ボンド基板
１０１ 絶縁膜
１０２ 脆化層
１０３ 絶縁膜
１０４ 絶縁膜
１０５ ベース基板
１０６ 半導体膜
１０７ 半導体膜
１０８ 半導体膜
１０９ トランジスタ
１１０ トランジスタ

Claims (9)

1. イオンをボンド基板に添加することで、前記ボンド基板中に脆化層を形成し、
   前記ボンド基板において、前記脆化層よりも浅い位置から表面までの領域を部分的に除去し、
   前記ボンド基板とベース基板とを貼り合わせた後、前記ボンド基板を前記脆化層において分離させることで、前記ベース基板上に半導体膜を形成することを特徴とする半導体装置の作製方法。
2. イオンドーピング法を用いてイオンをボンド基板に添加することで、前記ボンド基板中に脆化層を形成し、
   前記ボンド基板において、前記脆化層よりも浅い位置から表面までの領域を部分的に除去し、
   前記ボンド基板とベース基板とを貼り合わせた後、前記ボンド基板を前記脆化層において分離させることで、前記ベース基板上に半導体膜を形成することを特徴とする半導体装置の作製方法。
3. イオンをボンド基板に添加することで、前記ボンド基板中に脆化層を形成し、
   前記ボンド基板において、前記脆化層よりも浅い位置から表面までの領域を部分的に除去し、
   前記ボンド基板の、前記除去により露出した面上に、単数または複数の絶縁膜を形成し、
   前記絶縁膜を間に挟んで前記ボンド基板とベース基板とを貼り合わせた後、前記ボンド基板を前記脆化層において分離させることで、前記ベース基板上に半導体膜を形成することを特徴とする半導体装置の作製方法。
4. イオンドーピング法を用いてイオンをボンド基板に添加することで、前記ボンド基板中に脆化層を形成し、
   前記ボンド基板において、前記脆化層よりも浅い位置から表面までの領域を部分的に除去し、
   前記ボンド基板の、前記除去により露出した面上に、単数または複数の絶縁膜を形成し、
   前記絶縁膜を間に挟んで前記ボンド基板とベース基板とを貼り合わせた後、前記ボンド基板を前記脆化層において分離させることで、前記ベース基板上に半導体膜を形成することを特徴とする半導体装置の作製方法。
5. ボンド基板上に絶縁膜を形成し、
   前記絶縁膜を介してイオンを前記ボンド基板に添加することで、前記ボンド基板中に脆化層を形成し、
   前記絶縁膜の表面近傍の領域を部分的に除去し、
   前記領域が除去された前記絶縁膜を間に挟んで前記ボンド基板とベース基板とを貼り合わせた後、前記ボンド基板を前記脆化層において分離させることで、前記ベース基板上に半導体膜を形成することを特徴とする半導体装置の作製方法。
6. ボンド基板上に絶縁膜を形成し、
   イオンドーピング法を用いて、前記絶縁膜を介してイオンを前記ボンド基板に添加することで、前記ボンド基板中に脆化層を形成し、
   前記絶縁膜の表面近傍の領域を部分的に除去し、
   前記領域が除去された前記絶縁膜を間に挟んで前記ボンド基板とベース基板とを貼り合わせた後、前記ボンド基板を前記脆化層において分離させることで、前記ベース基板上に半導体膜を形成することを特徴とする半導体装置の作製方法。
7. ボンド基板上に第１の絶縁膜を形成し、
   前記第１の絶縁膜を介してイオンを前記ボンド基板に添加することで、前記ボンド基板中に脆化層を形成し、
   前記第１の絶縁膜の表面近傍の領域を部分的に除去し、
   前記第１の絶縁膜の、前記除去により露出した面上に、単数または複数の第２の絶縁膜を形成し、
   前記領域が除去された前記第１の絶縁膜及び前記第２の絶縁膜を間に挟んで前記ボンド基板とベース基板とを貼り合わせた後、前記ボンド基板を前記脆化層において分離させることで、前記ベース基板上に半導体膜を形成することを特徴とする半導体装置の作製方法。
8. ボンド基板上に第１の絶縁膜を形成し、
   イオンドーピング法を用いて、前記第１の絶縁膜を介してイオンを前記ボンド基板に添加することで、前記ボンド基板中に脆化層を形成し、
   前記第１の絶縁膜の表面近傍の領域を部分的に除去し、
   前記第１の絶縁膜の、前記除去により露出した面上に、単数または複数の第２の絶縁膜を形成し、
   前記領域が除去された前記第１の絶縁膜及び前記第２の絶縁膜を間に挟んで前記ボンド基板とベース基板とを貼り合わせた後、前記ボンド基板を前記脆化層において分離させることで、前記ベース基板上に半導体膜を形成することを特徴とする半導体装置の作製方法。
9. 請求項１乃至請求項８のいずれか１項において、
   前記除去は、エッチングまたは研磨を用いて行われることを特徴とする半導体装置の作製方法。

Images