TWI453803B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI453803B
TWI453803B TW097138415A TW97138415A TWI453803B TW I453803 B TWI453803 B TW I453803B TW 097138415 A TW097138415 A TW 097138415A TW 97138415 A TW97138415 A TW 97138415A TW I453803 B TWI453803 B TW I453803B
Authority
TW
Taiwan
Prior art keywords
substrate
film
insulating film
semiconductor
bonding
Prior art date
Application number
TW097138415A
Other languages
English (en)
Other versions
TW200931503A (en
Inventor
Hideto Ohnuma
Yoichi Iikubo
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200931503A publication Critical patent/TW200931503A/zh
Application granted granted Critical
Publication of TWI453803B publication Critical patent/TWI453803B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Description

半導體裝置的製造方法
本發明係關於一種使用SOI(絕緣體上矽)來製造半導體裝置的方法。本發明特別關於接合SOI技術，還關於一種使用SOI基板來製造半導體裝置的方法，這種SOI基板是透過將單晶或多晶半導體膜附著到基板上且在該半導體膜和該基板之間插入絕緣膜而獲得的。
對更高整合度、更高運行速度、更高性能和更低功耗的需求已變得更迫切，針對這種需求，使用SOI基板的電晶體作為一種有效的手段已經吸引了人們的注意力，這種電晶體可以替代塊狀電晶體。與塊狀電晶體相比，人們預期使用SOI基板的電晶體可能具有更高的運行速度和更低的功耗，因為在使用SOI基板的電晶體中絕緣膜形成於半導體膜之上，相應地，可以減小寄生電容並且可以抑制流過基板的漏電流的產生。另外，因為用作主動層的半導體膜可以形成得很薄，所以可以抑制短通道效應；由此，可以使元件微型化，並且相應地可以實現更高的半導體積體電路的整合度。
作為一種製造SOI基板的方法，給出了一種將半導體膜附著到基板上且將絕緣膜插入其間的方法，比如以Smart Cut(註冊商標)為代表的UNIBOND(註冊商標)、ELTRAN(外延層轉移)、介電分離方法、或PACE(電漿輔助化學蝕刻)方法。上述蝕刻方法使得有可能在便宜的玻璃基板上形成一種使用單晶半導體膜的高性能積體電路。
例如，專利文獻1(日本公開的專利申請第2004-087606號案)已揭示了一種透過把從塊狀半導體基板中分離的半導體膜附著到玻璃基板而製造SOI基板的方法。
為了從塊狀半導體基板中分離出薄半導體膜，有必要透過將氫離子引入到半導體基板從而形成一種包括多個極小空隙的易碎層。透過在形成該易碎層之後在半導體基板上進行熱處理，可以在該易碎層處分離半導體基板，使得薄半導體膜被分離。氫離子的引入通常是透過離子注入方法進行的。在離子注入方法中，使源氣體成為電漿，提取該電漿中所包括的離子物質並且經質量-分離，使具有預定質量的離子物質加速，並且用經加速的離子物質作為離子束來照射一物體。
SEL(半導體能源研究所)所做的研究表明，在用離子摻雜方法形成易碎層的情況下，透過在比玻璃基板的應變點要低的溫度下執行熱處理，便可以分離半導體基板。在離子摻雜方法中，使源氣體成為電漿，透過操作預定的電場來提取該電漿中所包括的離子物質，所提取的離子物質被加速而不經質量-分離，並且用經加速的離子物質作為離子束來照射一物體。基於該知識，根據離子摻雜方法形成易碎層，可以使用其應變點是700℃或更低的玻璃基板來製造SOI基板。
另外，離子摻雜方法的優點在於，形成易碎層所用的節拍時間(takt time)很短，因為離子由電場加速而沒有經質量-分離，並且被引入半導體基板。因此，可以說，離子摻雜方法特別適合當預期所用節拍時間會很長之時，比如，當用氫離子照射多個半導體基板時，或者當用氫離子照射大尺寸半導體基板時。
儘管有所用節拍時間較低這一優點，但是離子摻雜方法的風險在於，因為沒有執行質量分離而使雜質(比如離子摻雜裝置中的電極的材料中所包括的金屬元素)與氫離子一起引入半導體基板。因為最終完成的SOI基板中包括了上述雜質，所以用這種SOI基板製造的半導體裝置往往具有可靠性較低且電學特徵較差(比如臨界值電壓的變化以及漏電流的增大)的電晶體。此外，離子摻雜方法很容易導致顆粒，此外，在將接合基板(半導體基板)和底部基板彼此黏貼的過程中很容易因顆粒而導致缺陷。
考慮到上述問題，本發明的目的是提供一種製造半導體裝置的方法，該方法可以防止雜質進入SOI基板中。
在為了解決上述問題而開發出的本發明的製造半導體裝置的方法的一個觀點中，易碎層以這樣一種方式形成於接合基板(半導體基板)中，使得透過激勵源氣體而產生離子，並且將這些離子添加到接合基板，其中源氣體包括從氫氣、氦氣、或鹵素氣體中選擇的的一種或多種氣體。然後，透過蝕刻、拋光等，除去了接合基板上以及它附近的區域(即，從比易碎層要淺的位置到接合基板的表面這樣一個接合基板的區域)。接下來，將接合基板和底部基板彼此黏貼到一起，然後，在易碎層處分離出接合基板；由此，在底部基板上形成了半導體膜。
在為了解決上述問題而開發出的本發明的製造半導體裝置的方法的一個觀點中，絕緣膜形成於接合基板(半導體基板)上，然後，易碎層以這樣一種方式形成於接合基板中，使得透過激勵源氣體而產生離子，並且透過絕緣膜將這些離子添加到接合基板，其中源氣體包括從氫氣、氦氣、或鹵素氣體中選擇的一種或多種氣體。然後，透過蝕刻、拋光等，除去了從絕緣膜表面到預定深度的絕緣膜區域。接下來，將接合基板和底部基板彼此黏貼到一起以便夾住經蝕刻的絕緣膜，然後，在易碎層處分離出接合基板；由此，在底部基板上形成了半導體膜。
在本發明的另一個觀點中，在底部基板上形成半導體膜之後，使用該半導體膜形成了半導體元件。
在本發明中，在形成易碎層之後，透過蝕刻、拋光等，除去了絕緣膜表面上以及它附近的雜質污染或顆粒黏合較顯著的區域。因此，可以抑制進入底部基板上的半導體膜的雜質的量。在用其上形成半導體膜的底部基板最終完成的半導體裝置中，有可能防止雜質導致電晶體的可靠性下降和電學特徵變差，比如臨界值電壓的變化或漏電流的增大。
此外，在本發明中，在形成易碎層之後，透過蝕刻、拋光等，除去了接合基板的表面上和它附近的雜質污染顯著的區域。因此，可以抑制進入底部基板上的半導體膜的雜質的量。在用其上形成半導體膜的底部基板最終完成的半導體裝置中，有可能防止雜質導致電晶體的可靠性下降和電學特徵變差，比如臨界值電壓的變化或漏電流的增大。
參照附圖，將描述本發明的各實施例模式。然而，因為本發明可以按許多不同模式進行實現，所以本領域的技術人員很容易理解，在不背離本發明的範圍和精神的情況下，可以對本發明的模式和細節做各種改變。因此，本發明不被解釋為受限於各種實施例模式的描述。注意到，在不同的附圖中，相同的標號表示的部分是相同的，並且將不再重復這些部分的材料、形狀、製造方法等的描述。
實施例模式1
在本實施例模式中，描述了本發明的製造半導體裝置的方法。
首先，清洗接合基板100，然後，在接合基板100上形成了絕緣膜101，就像圖1A所示那樣。作為接合基板100，可以使用由矽、鍺等構成的單晶或多晶半導體基板。或者，也可以用由砷化鎵或磷化銦等化合物半導體構成的單晶或多晶半導體基板作為接合基板100。此外，也可以用由具有晶格扭曲的矽所構成的半導體基板、透過向矽添加鍺而獲得的矽鍺等作為接合基板100。透過在矽鍺或氮化矽(其晶格常數大於矽)上形成矽，便可以形成具有扭曲的矽。
可以處理接合基板100使之成期望的尺寸和形狀。考慮到底部基板105(接合基板100隨後被黏附到該底部基板105)的形狀一般是矩形的，還考慮到用曝光裝置(比如減小-投影曝光裝置)對其進行曝光的區域一般也是矩形的，接合基板100最好是矩形的。注意到，矩形基板包括正方形，除非另有說明。例如，接合基板100最好被處理成使得其長邊方向的長度是上述減小-投影曝光裝置一次曝光所形成的曝光區域的邊長的n倍(n是任何滿足n1的正整數)。
透過切割，市場上可買得到的圓形塊狀單晶半導體基板，接合基板100可以具有矩形。可以用切割器來切割該基板，比如切片機或線狀鋸、雷射切割器、電漿切割器、電子束切割器、或任何其他切割器。或者，接合基板100可以具有矩形，使得在把用於製造半導體基板的晶錠切成基板之前將其處理成矩形，以便具有矩形橫截面，並且對這種矩形晶錠進行切片。
絕緣膜101可以是單個絕緣膜或多個絕緣膜的層疊。例如，在本實施例模式中，絕緣膜101由氧化矽構成。考慮到隨後將除去包括雜質的區域，最好使絕緣膜101形成15nm-500nm的厚度。作為絕緣膜101中所包括的膜，可以使用以矽或鍺為其主要成分的絕緣膜，比如氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鍺膜、氮化鍺膜、氧氮化鍺膜、或氮氧化鍺膜。此外，可以使用：包括金屬氧化物的絕緣膜，比如氧化鋁、氧化鉭、或氧化鉿；包括金屬氮化物的絕緣膜，比如氮化鋁；包括金屬氧氮化物的絕緣膜，比如氧氮化鋁膜；或包括金屬氮氧化物的絕緣膜，比如氮氧化鋁膜。
在本說明書中，氧氮化物包括其數量比氮原子要大的氧原子；而氮氧化物包括其數量比氧原子要大的氮原子。例如，在使用Rutherford背向散射光譜測定法(RBS)和氫前向散射(HFS)執行測量的情況下，氧氮化矽膜分別包括其濃度為50-70at.%的氧、其濃度為0.5-15at.%的氮、其濃度為25-35at.%的矽以及其濃度為0.1-10at.%的氫。此外，在使用RBS和HFS執行測量的情況下，氧氮化矽膜分別包括其濃度為5-30at.%的氧、其濃度為20-55at.%的氮、其濃度為25-35at.%的矽以及其濃度為10-30at.%的氫。注意到，氮、氧、矽和氫的百分比落入上述範圍中，其中定義氧氮化矽膜或氮氧化矽膜中所含的原子總數為100at.%。
如果底部基板105包括了會使半導體裝置的可靠性下降的雜質(比如鹼金屬或鹼土金屬)，則絕緣膜101最好包括至少一個層，該層可以防止底部基板105中的雜質擴散到SOI基板的半導體層。作為這樣的膜，可以給出氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。當絕緣膜101中包括這樣的膜時，絕緣膜101可以用作阻擋膜。
例如，在絕緣膜101作為具有單層結構的阻擋膜而形成的情況下，可以使用厚度為15-300nm的氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜，來形成絕緣膜101。
在將絕緣膜101形成具有雙層結構的阻擋膜的情況下，上層包括具有高阻擋特性的絕緣膜。也可以用厚度為15-300nm的氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜作為絕緣膜的上層。這些膜具有高阻擋效果，用於防止雜質擴散，但是其內部應力也很高。因此，作為絕緣膜的下層(該下層接觸接合基板100)，一種能釋放絕緣膜的上層的應力的膜是較佳的。作為能釋放絕緣膜的上層的應力的絕緣膜，給出了透過對接合基板100進行熱氧化而形成的熱氧化膜。絕緣膜的下層可以形成5-200nm的厚度。
為了讓絕緣膜101充當阻擋膜，絕緣膜101最好是透過下列的組合而形成的：氧化矽膜和氮化矽膜；氧氮化矽膜和氮化矽膜；氧化矽膜和氮氧化矽膜；氧氮化矽膜和氮氧化矽膜；等等。
在將氧化矽用於絕緣膜101的情況下，利用矽烷和氧的混合氣體、TEOS(四乙氧基矽烷)和氧的混合氣體等，透過熱CVD、電漿CVD、大氣壓CVD、或偏壓ECRCVD等氣相沈積方法，可以形成絕緣膜101。在這種情況下，透過氧電漿處理，可以使絕緣膜101的表面密度增大。在將氮化矽用於絕緣膜101的情況下，使用矽烷和氨的混合氣體，透過電漿CVD等氣相沈積方法，可以形成絕緣膜101。在將氮氧化矽用於絕緣膜101的情況下，使用矽烷和氨的混合氣體或矽烷和氮氧化物的混合氣體，透過電漿CVD等氣相沈積方法，可以形成絕緣膜101。
或者，使用有機矽烷氣體，透過化學氣相沈積方法，可以用氧化矽形成絕緣膜101。有機矽烷氣體的示例包括含矽的化合物，比如四乙氧基矽烷(TEOS，化學式為Si(OC2 H5 )4 )、四甲基矽烷(TMS，化學式為Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽胺脘(HMDS)、三乙氧基矽烷(化學式為SiH(OC2 H5 )3 )以及三二甲基氨基矽烷(化學式為SiH(N(CH3 )2 )3 )。
或者，使用透過使接合基板100氧化而獲得的氧化膜，可以形成絕緣膜101。用於形成這種氧化膜的熱氧化處理可以是乾氧化，並且透過將含鹵素的氣體添加到氧化氣氛中便可以執行乾氧化。作為含鹵素的氣體，可以使用從HCl、HF、NF3 、HBr、Cl2 、ClF3 、BCl3 、F2 、Br2 等中選擇的一種或多種氣體。
例如，在含HCl約0.5-10vol.%(最好相對於氧而言是3vol.%)的氣氛中，在700攝氏度或更高的溫度下進行熱處理。在950-1100℃的溫度範圍中，執行熱氧化。處理時間可以在0.1-6小時範圍內，最好是0.5-1小時。可以設定待形成的氧化膜的厚度為15-1100nm(較佳地是60-300nm)，例如150nm。
透過在該溫度範圍中執行氧化處理，可以獲得鹵族元素的吸氣效果。這種吸氣給出了一種特別用於除去金屬雜質的效果。即，在氯的作用下，像金屬這樣的雜質就轉變為易揮發的氯化物並且被釋放到空氣中，由此被從接合基板100中除去。此外，因為氧化處理期間存在的鹵族元素終結了接合基板100的表面缺陷，所以氧化膜和接合基板100之間的介面的局部密度可能下降。
透過在含鹵素的氣氛中執行這種熱氧化處理，氧化膜可以包括鹵素。當氧化膜包括濃度為1×1017 -5×1020 原子/立方釐米的鹵族元素時，該氧化膜捕獲像金屬這樣的雜質；因此，可以防止隨後形成的半導體膜的污染。
接下來，如圖1B所示，按箭頭所示，透過絕緣膜101，向接合基板100添加離子束，該離子束包括經電場加速過的離子。由此，在從接合基板100的表面起預定的深度處的區域中，形成了具有極小空隙的易碎層102。透過離子束的加速能量以及離子束進入的角度，可以調節形成易碎層102的深度。透過加速電壓、劑量等，可以調節加速能量。在與離子已進入的平均深度相同或大致相同的深度處，可以形成易碎層102。半導體膜106(它將從接合基板100中分離下來)的厚度是基於添加離子的深度而確定的。可以設定形成易碎層102的深度為從接合基板100的表面起50-500nm的範圍中，50-200nm的範圍更佳。
期望透過其中不執行質量分離的離子摻雜方法將上述離子添加到接合基板100中，因為可以縮短所用的節拍時間；然而，本發明可以使用一種在其中執行質量分離的離子注入方法。
當用氫作為源氣體時，透過激發氫氣，可以產生H+ 、H2 + 以及H3 + 。透過控制電漿激發方法、用於產生電漿的氣壓、所提供的源氣體的量等，可以改變從源氣體中產生的離子物質的比例。在用離子摻雜方法執行離子照射的情況下，相對於離子束中H+ 、H2 + 以及H3 + 的總量，H3 + 的含量較佳地是70%或更高，更佳的是H3 + 的比例為80%或更高。當H3 + 佔據70%或更高時，H2 + 離子在離子束中的比例變得相對較小，這導致離子束中的氫離子進入的平均深度的變化較小。結果，離子注入效率提高了，所用的節拍時間縮短了。
此外，H3 + 的質量比H+ 和H2 + 大。當含較大比例的H3 + 的離子束與含較大比例的H+ 和H2 + 的離子束相比時，前者相比於後者可以將氫添加到接合基板100的更淺的區域，即使摻雜時的加速電壓是相同的。此外，關於在厚度方向上被添加到接合基板100的氫，前者具有這種氫的陡峭濃度分佈，易碎層102自身可以形成得較薄。
在使用氫氣透過離子摻雜方法執行離子照射的情況下，加速電壓被設為10-200kV範圍內，劑量被設為1×1016 -6×1016 離子/平方釐米。在這種條件下，根據離子束中所包括的離子物質及其比例以及絕緣膜101的膜厚度，可以在接合基板100中50-500nm的深度處形成易碎層102。
例如，在接合基板100是單晶矽基板且絕緣膜101是用50nm厚的氧氮化矽膜和50nm厚的氮氧化矽膜形成的情況下，在源氣體是氫、加速電壓是40kV且劑量是2×1016 離子/平方釐米的條件下，可以從接合基板100分離出厚度約為120nm的半導體膜。此外，在用100nm厚的氧氮化矽膜和50nm厚的氮氧化矽膜形成絕緣膜101的情況下，在源氣體是氫、加速電壓是40kV且劑量是2.2×1016 離子/平方釐米的條件下，可以從接合基板100分離出厚度約為70nm的半導體膜。這樣，當絕緣膜101形成得較厚時，半導體膜106可以隨後形成得較薄。
可以用氦(He)作為離子束的源氣體。因為透過激發氦而產生的大多數離子物質是He+ ，即使在不執行質量分離的離子摻雜方法中，也可以主要用He+ 來照射接合基板100。因此，透過離子摻雜方法，在易碎層102中可以有效地形成極小的空隙。在用氦透過離子摻雜方法執行離子照射的情況下，加速電壓可以被設為10-200kV範圍內，劑量可以被設為1×1016 -6×1016 離子/平方釐米。
可以用像氯氣(Cl2 氣)或氟氣(F2 氣)等鹵素氣體作為源氣體。
在透過離子摻雜方法用離子來照射接合基板100的情況下，離子摻雜裝置中存在的雜質與離子一起被添加到處理物體；因此，有可能這些雜質存在於絕緣膜101的表面之上或其附近。此外，離子摻雜方法很容易導致顆粒，此外，在將接合基板100和底部基板彼此黏貼的過程中很容易因顆粒而導致缺陷。
在氫的流速為50sccm、加速電壓為20kV且劑量為1.5×1016 離子/平方釐米的條件下，透過離子摻雜方法向矽晶片添加氫，形成了樣品，並且該樣品經TXRF(全反射X射線熒光分析)處理。作為本實驗的結果，已發現，像P、S、Cl、Ca、Mn、Fe和Mo等元素存在於矽晶片的表面上。
因此，在本實施例模式中，除去絕緣膜101的表面之上和它附近含雜質和顆粒的量最大的區域。具體地講，可以除去從絕緣膜101的表面起0.5-50nm(1-5nm為較佳)的區域，或者可以除去絕緣膜101的膜厚度的約0.5-50%(1-5%為較佳)。透過像乾蝕刻或濕蝕刻這樣的蝕刻、拋光等，可以除去絕緣膜101的表面之上和它附近的區域。
例如，乾蝕刻可以使用RIE(反應性離子蝕刻)方法、ICP(感應耦合電漿)蝕刻方法、ECR(電子迴旋加速器諧振)蝕刻方法、平行電鍍(電容耦合電漿)蝕刻方法、磁控管電漿蝕刻方法、雙頻率電漿蝕刻方法、螺旋形波電漿蝕刻方法等。例如，在透過ICP蝕刻方法除去氮氧化矽膜的表面之上和它附近的區域的情況下，在蝕刻氣體CHF3 的流速為7.5sccm、He的流速是100sccm、反應壓力是5.5Pa、下電極溫度是70℃、提供給線圈形的電極的RF(13.56MHz)電功率是475W、提供給下電極(偏壓一側)的電功率是300W並且蝕刻時間約為10秒等條件下，可以除去從上述表面起深至約50nm處的區域。
若不用CHF3 (這是一種基於氟的氣體)，也可以用基於氯的氣體(比如Cl2 、BCl3 、SiCl4 、或CCl4 )、另一種基於氟的氣體(比如CF4 、SF6 、或NF3 )、或O2 作為合適的蝕刻氣體。此外，除He以外的惰性氣體可以被添加到蝕刻氣體中。例如，可以用從Ne、Ar、Kr、或Xe中選擇的一種或多種元素作為上述添加到蝕刻氣體中的惰性氣體。
在透過濕蝕刻除去氮氧化矽膜或氧化矽膜的表面之上和它附近的區域的情況下，可以用基於氟化酸的溶液(包括氟化氫銨、氟化銨等)作為蝕刻劑。或者，可以使用稀釋的氟化酸。此外，可以排放稀釋的氟化酸以及含臭氧的水。在濕蝕刻之後，可以使用純淨水或功能性水(比如含氫的水或含碳酸的水)進行漂洗。
可以透過CMP(化學機械拋光)、液體噴射拋光等進行拋光。
透過除去絕緣膜101的表面之上和它附近的區域，便形成了比絕緣膜101要薄的絕緣膜103，就像圖1C所示那樣。
儘管本實施例模式描述了除去絕緣膜101的表面之上和它附近的區域的示例，但是也可以整體地除去絕緣膜101並且可以重新形成另一個絕緣膜。
接下來，在絕緣膜103上形成絕緣膜104，就像圖1D所示那樣。絕緣膜104是以這樣一種方式形成的，使得把添加到易碎層102的元素或分子不會分離出來的溫度(換句話說，即易碎層102不會釋放出氣體的溫度)應用於接合基板100。具體來講，上述溫度最好約為350℃或更低。
在接合基板100的表面上，絕緣膜104形成了接合面，該接合面是平的且親水性的。因此，絕緣膜104的平均粗糙度Ra最好是0.7nm或更小，0.4nm或更小則更佳，0.2nm或更小則尤佳。絕緣膜104的厚度最好是5-500nm，在10-200nm範圍內更佳。
絕緣膜104最好是透過化學氣相反應而形成的絕緣膜，並且氧化矽膜是較佳的。在透過電漿激發CVD方法形成作為絕緣膜104的氧化矽膜的情況下，最好用有機矽烷氣體和氧氣(O2 )作為源氣體。透過將有機矽烷氣體用作源氣體，可以在350℃或更低的處理溫度下形成具有平整表面的氧化矽膜。或者，在200-500℃的加熱溫度下，透過熱CVD方法，可以形成LTO(低溫氧化物)。透過將甲矽烷(SiH4 )、乙矽烷(Si2 H6 )等用作矽源氣體並且將一氧化二氮(N2 O)等用作氧源氣體，便可以形成LTO。
例如，在將TEOS和氧氣用作源氣體以形成作為絕緣膜104的氧化矽膜的情況下，可以設置上述條件如下：TEOS的流速是15sccm，氧氣的流速是750sccm，膜形成壓力是100Pa，膜形成溫度是300℃，RF輸出是300W，並且電源頻率是13.56MHz。
注意到，在相對較低的溫度下形成的絕緣膜(比如在較低溫度下用有機矽烷或氮氧化矽膜形成的氧化矽膜)在其表面上具有許多OH基團。OH基團和水分子之間的氫鍵形成了矽烷醇基團，並且在較低溫度下將底部基板和接合層接合起來。最終在底部基板和絕緣膜之間形成矽氧烷鍵，它是共價鍵。相比於沒有OH鍵或只有很少的OH鍵的熱氧化膜(在Smart Cut(註冊商標)等之中使用的)，像上述在相對較低溫度下用有機矽烷或LTO形成的氧化矽膜這樣的絕緣膜適合在較低溫度下接合。
接下來，清洗其上形成絕緣膜103和絕緣膜104的接合基板100。透過利用純淨水的超音波清洗，或透過利用純淨水和氮的雙流體噴射清洗，可以執行該清洗步驟。超音波清洗最好是MHz超音波清洗(兆超音波清洗)。在超音波清洗和雙流體噴射清洗之後，可以用臭氧水清洗接合基板100。透過用臭氧水進行清洗，可以除去有機物質並且進行表面活化以便改善絕緣膜104的表面的親水性。
透過用原子束或離子束、電漿處理、或放射處理，而非用臭氧水進行清洗，便可以對絕緣膜104進行表面活化。在利用原子束或離子束的情況下，可以使用氬的惰性氣體中性原子束或惰性氣體離子束。
儘管在本實施例模式中在易碎層102形成之後再形成絕緣膜104，但是絕緣膜104不是一定要形成的。然而，因為絕緣膜104是在形成易碎層102之後才形成的，所以與形成易碎層102之前所形成的絕緣膜101相比，絕緣膜104具有更平的表面。因此，絕緣膜104的形成可以增大隨後進行的接合的強度。
接下來，接合基板100與底部基板105彼此黏貼到一起，使得絕緣膜104面對著底部基板105，就像圖2A所示那樣。在黏貼之前，清洗底部基板105的表面。用氯酸和過氧化氫水來清洗底部基板105的表面，或者透過MHz超音波清洗、雙流體噴射清洗、或用臭氧水進行清洗。
透過向底部基板105的末端處的一部分添加約5kPa-5MPa的壓力，可以進行上述黏貼過程。在施加壓力的底部基板105的那部分，絕緣膜104和底部基板105開始彼此接合；由此，一個底部基板105和接合基板100彼此黏貼到一起。
上述接合是用範德瓦爾斯力進行的，使得上述接合即使在室溫下也很堅固。透過向接合基板100和底部基板105施加壓力，氫鍵可以形成堅固的接合。因為上述接合可以在低溫下進行，所以可以用各種基板作為底部基板105。例如，可以用電子工業的各種玻璃基板(比如矽酸鋁玻璃基板、硼矽酸鋇玻璃基板、或硼矽酸鋁玻璃基板)、石英基板、陶瓷基板、藍寶石基板等作為底部基板105。另外，可以使用由矽、砷化鎵、磷化銦等構成的半導體基板作為底部基板105。此外，可以用包括不銹鋼基板的金屬基板作為底部基板105。最好用熱膨脹係數是25×10-7 /℃～50×10-7 /℃(較佳地是30×10-7 /℃-40×10-7 /℃)且應變點是580-680℃(較佳地是600-680℃)的基板充當底部基板105的玻璃基板。當玻璃基板是無鹼玻璃基板時，可以抑制半導體裝置的雜質污染。
作為玻璃基板，最好使用針對液晶面板生產而開發的母玻璃基板。作為母玻璃基板，例如，已知有第3代基板(550nm×650nm)、第3.5代基板(600nm×720nm)、第4代基板(680nm×880nm或730nm×920nm)、第5代基板(1100nm×1300nm)、第6代基板(1500nm×1850nm)、第7代基板(1870nm×2200nm)、第8代基板(2200nm×2400nm)等。透過將大尺寸母玻璃基板用作底部基板105以製造SOI基板，SOI基板可以具有更大的面積。當SOI基板具有更大的面積時，可以一次製造許多晶片(比如IC或LSI)，並且從一個基板中製造的晶片的個數增多了。結果，可以顯著提高生產率。
如果底部基板105是一種在其上進行熱處理時會收縮得很厲害的玻璃基板，比如EAGLE 200(由康寧公司製造)，則在接合步驟之後在黏貼過程中可以觀察到缺陷。因此，為了避免在黏貼過程中由收縮導致的缺陷，可以在下述接合步驟之前預先使底部基板105經歷熱處理。
此外，可以預先在底部基板105上形成絕緣膜。不是必須在底部基板105表面上形成絕緣膜的。然而，在底部基板105的表面上形成絕緣膜就可以防止底部基板105的雜質(比如鹼金屬和鹼土金屬)進入到接合基板100。此外，在底部基板105的表面上形成絕緣膜的情況下，使底部基板105上的絕緣膜接合到絕緣膜104上；因此，可以用範圍更廣的基板作為底部基板105。通常，撓性合成樹脂(比如塑膠)所構成的基板的溫度上限往往比較低。然而，在將絕緣膜形成於底部基板105之上的情況下，只要這些基板能夠耐受製造步驟中的處理溫度，就可以用由這種樹脂構成的基板作為底部基板105。另外，可以給出：聚酯，典型的是聚乙烯對苯二甲酸酯(PET)；聚醚碸(PES)；聚萘二甲酸乙二醇酯(PEN)；聚碳酸酯(PC)；聚醚醚酮樹脂(PEEK)；聚碸(PSF)；聚醚醯亞胺(PEI)；多芳基化合物(PAR)；聚對苯二甲酸丁二醇酯(PBT)；聚醯亞胺；丙烯腈-丁二烯-苯乙烯共聚物樹脂；聚氯乙烯；聚丙烯；聚乙酸乙烯酯；丙烯酸樹脂；等等。在底部基板105之上形成絕緣膜的情況下，較佳地，以和絕緣膜104相似的方式啟動該絕緣膜的表面之後，進行上述黏貼過程。
如果多個接合基板100被黏貼到底部基板105，則存在這樣一些情況，其中因為接合基板100的厚度差異的緣故而底部基板105沒有接觸到接合基板100的絕緣膜104的表面。因此，較佳地，不是僅對一個點而是對每一個接合基板100施加壓力。儘管絕緣膜104的表面有一點點高度不均，但是可以在絕緣膜104的整個表面上進行接合，只要透過使底部基板105彎曲從而使絕緣膜104的一部分與底部基板105密切接觸就可以。
在將接合基板100黏貼到底部基板105之後，較佳地，執行熱處理以便增大在底部基板105和絕緣膜104之間的接合介面的接合力。這種熱處理是在易碎層102不會破裂的溫度下進行的，具體地講，該溫度範圍是200-450℃。透過在該溫度範圍內將接合基板100黏貼到底部基板105，可以使底部基板105和絕緣膜104之間的接合力很牢固。
如果在將接合基板100與底部基板105黏貼到一起時有灰塵等污染了接合面，則被污染的部分無法接合。為了避免污染接合面，最好在氣密式腔室中進行接合基板100與底部基板105的黏貼過程。在黏貼接合基板100與底部基板105時，處理腔室可以具有減小到約5.0×10-3 Pa的壓力，並且可以清潔接合處理的氣氛。
接下來，如圖2B所示，進行熱處理，由此，使易碎層102中彼此相鄰的極小空隙組合起來，使得極小空隙在體積方面增大了。結果，透過爆炸反應，在易碎層102處分離接合基板100；由此，從接合基板100中分離半導體膜106。因為絕緣膜104被接合到底部基板105，所以從接合基板100中分離的半導體膜106被固定到底部基板105。在底部基板105的應變點之下的溫度處，進行熱處理，以便從接合基板100中分離半導體膜106。
可以使用RTA(快速熱退火)裝置、電阻加熱爐、或微波加熱裝置進行這種熱處理。作為RTA裝置，可以使用GRTA(氣體快速熱退火)裝置或LRTA(燈快速熱退火)裝置。
在使用GRTA裝置的情況下，加熱溫度可以被設置在550-650℃的範圍中，並且處理時間可以被設置在0.5-60分鐘的範圍中。在使用電阻加熱裝置的情況下，加熱溫度可以被設置在200-650℃的範圍中，並且處理時間可以被設置在2-4小時的範圍中。
透過用高頻波(比如微波)進行介電加熱，可以進行熱處理。透過用高頻波產生裝置所產生的頻率為300MHz-3THz的高頻波來照射接合基板100，可以進行介電加熱的熱處理。具體地講，用900W的頻率為2.45GHz的微波進行14分鐘的照射，以便將易碎層中彼此相鄰的極小空隙組合起來，由此，可以最終分離接合基板100。
於此描述了一種使用垂直爐的熱處理的具體處理方法，該垂直爐使用了電阻加熱。在垂直爐的舟皿上設置了底部基板105(向其黏貼了接合基板100)，並且在垂直爐的腔室中遞送這種舟皿。為了抑制接合基板100的氧化，首先，將該腔室抽真空，使得該腔室具有約5×10-3 Pa的真空度。在使該腔室接近真空之後，將氮提供給該腔室，使得該腔室具有大氣壓的氮氣氛圍。在這個周期內，加熱溫度增大到200℃。
在該腔室具有大氣壓的氮氣氛圍之後，在200℃進行2個小時的熱處理。然後，在一個小時中使溫度增大到400℃。在400℃的狀態獲得穩定之後，在一個小時中使溫度增大到600℃。在600℃的狀態獲得穩定之後，在600℃進行2個小時的熱處理。接下來，在一個小時中使加熱溫度減小到400℃。在10-30分鐘之後，從該腔室中移出舟皿。底部基板105(接合基板100和半導體膜106被黏貼到底部基板105，並且該底部基板105被設置在該舟皿上)在大氣中進行冷卻。
透過連續地執行用於增強絕緣膜104和底部基板105之間的接合力的熱處理以及用於使易碎層102分離的熱處理，便執行了上述使用電阻加熱爐的熱處理。在不同的裝置中執行兩種熱處理的情況下，例如，在電阻加熱爐中200℃時執行2個小時的熱處理，然後，從該加熱爐中移出彼此接合到一起的底部基板105和接合基板100。接下來，在600-700℃的處理溫度下用RTA裝置執行1-30分鐘的熱處理，使得在易碎層102處分離接合基板100。
注意到，在某些情況下，接合基板100的週邊沒有接合到底部基板105。這是因為，接合基板100的週邊是斜切的或具有曲率，使得底部基板105不與絕緣膜104緊密接觸，或者易碎層102很難在接合基板100的週邊分離。另一個原因是，在製造接合基板100的過程中所執行的像CMP這樣的拋光在接合基板100的週邊是不夠的，使得週邊的表面比中心的表面更粗糙。另一個原因是，在遞送接合基板100時支架等對接合基板100的週邊造成破壞的情況下，這種破壞使得很難再將該週邊接合到底部基板105。出於這些原因，把比接合基板100要小的半導體膜106黏貼到底部基板105。
注意到，在分離接合基板100之前，接合基板100可以經受氫化處理。例如，在氫氣氣氛中，在350℃時，執行2個小時的氫化處理。
如果使多個接合基板100黏貼到底部基板105，則多個接合基板100可以具有不同的晶面取向。半導體中的多數載流子的遷移率取決於晶面取向。因此，透過選擇合適的接合基板100(它具有適合於待形成的半導體元件的晶面取向)，便可以形成半導體膜106。例如，在用半導體膜106形成n型半導體元件的情況下，形成具有{100}面的半導體膜106，就可以增大半導體元件中的多數載流子的遷移率。另一方面，例如，在用半導體膜106形成p型半導體元件的情況下，形成具有{110}面的半導體膜106，就可以增大半導體元件中的多數載流子的遷移率。然後，在形成作為半導體元件的電晶體的情況下，考慮到通道方向和晶面取向，來確定黏貼半導體膜106的方向。
接下來，如圖2C所示，透過拋光，可以使半導體膜106的表面平整化。這種平整化並不總是必需的；然而，這種平整化使得有可能改善半導體膜107和108之間的介面以及隨後形成的閘極絕緣膜的特徵。具體地講，這種拋光可以是化學機械拋光(CMP)、液體噴射拋光等。透過平整化，使半導體膜106變薄。在被蝕刻之前，在半導體膜106上，可以執行平整化；或者，在透過蝕刻而形成的半導體膜107和108上，可以執行平整化。
在半導體膜106的表面上，可以不執行拋光而執行蝕刻，以便使半導體膜106的表面平整化。這種蝕刻可以透過下列方法來執行；乾蝕刻方法、RIE(反應離子蝕刻)方法、ICP(感應耦合電漿)蝕刻方法；ECR(電子迴旋加速器諧振)蝕刻方法；平行電鍍(電容耦合)蝕刻方法；磁控管電漿蝕刻方法；雙頻率電漿蝕刻方法；螺旋形波電漿蝕刻方法等。
例如，當使用ICP蝕刻方法時，可以在下列條件下執行蝕刻：作為蝕刻氣體的氯的流速是40-100sccm；提供給線圈形的電極的電功率是100-200W；提供給下電極(偏壓一側)的電功率是40-100W；並且反應壓力是0.5-1.0Pa。在本實施例模式中，在下列條件下透過執行蝕刻而使半導體膜106變薄以便具有約50-60nm的厚度：作為蝕刻氣體的氯的流速是100sccm；反應壓力是1.0Pa；下電極的溫度是70℃；提供給線圈形的電極的RF(13.56MHz)電功率是150W；提供給下電極(偏壓一側)的電功率是40W；並且蝕刻時間約為25-27秒。對於蝕刻氣體，可以適當地使用：基於氯的氣體，比如氯、氯化硼、氯化矽、或四氯化碳；基於氟的氣體，比如四氟化碳、氟化硫、或氟化氮；或氧。
上述蝕刻不僅使半導體膜106變薄到用於待形成的半導體元件的膜厚度最佳值，還使半導體膜106的表面平整化。
與底部基板105密切接觸的半導體膜106包括因易碎層102的形成和分離而導致的晶體缺陷。此外，半導體膜106的表面是不平的。為了減小晶體缺陷並改善平整性，可以用雷射光束照射半導體膜106。
在雷射照射之前透過乾蝕刻使半導體膜106的表面平整化的情況下，在半導體膜106的表面之上和它附近可能出現像晶體缺陷這樣的破壞，這可能是乾蝕刻導致的。然而，上述雷射照射可以修復由乾蝕刻所導致的破壞。
因為在該雷射照射步驟中可以抑制底部基板105的溫度增大，可以用具有低耐熱性的基板(比如玻璃基板)作為底部基板105。較佳地，雷射照射使半導體膜106部分地熔化。這是因為，如果使半導體膜106完全熔化，則液相中的半導體膜106錯亂成核的同時，實現了半導體膜106的重新結晶，並且降低了半導體膜106的結晶度。透過部分熔化，在半導體膜106中出現了所謂的縱向生長，其中晶體生長從未熔化的固態部分繼續下去。因縱向生長的重新結晶，所以半導體膜106中的晶體缺陷減小了，其結晶度得到了恢復。半導體膜106完全熔化的狀態表明了半導體膜106熔化成液態以便與絕緣膜104相接的狀態。另一方面，半導體層106部分熔化的狀態表明了其頂部熔化了且處於液相之中且其底部處於固相之中。
選擇其諧振波長處於紫外光到可見光區域中的雷射器作為產生雷射光束的雷射器。該雷射光束具有在半導體膜106中被吸收的波長。可以考慮到電射光束的趨膚深度等而確定該波長。例如，該波長可以被設置在250-700nm的範圍中。
作為這種雷射器，可以使用連續波(CW)雷射器、準CW雷射器、或脈衝雷射器。脈衝雷射器最好用於部分熔化。例如，給出了這樣一種脈衝雷射，其重復速率是1MHz或更小，且脈衝寬度是10-500ns。例如，可以使用XeCl準分子雷射器，其重復速率是10-300Hz、脈衝寬度是25ns且波長是308nm。
考慮到雷射光束的波長、雷射光束的趨膚深度、半導體膜106的厚度等，就可以確定雷射光束的能量。雷射光束的能量可以被設置在300-800mJ/cm2 的範圍內。例如，在使用雷射光束波長約為308nm的脈衝雷射來照射厚度約為120nm的半導體膜106的情況下，雷射光束的能量密度可以被設定在600-700mJ/cm2 的範圍內。
最好是在惰性氣體氛圍(比如稀有氣體氛圍)或氮氣氛圍或真空狀態中進行雷射照射。在惰性氣體氛圍的情況中，可以在其氣氛受到控制的氣密性腔室中進行雷射照射。如果不使用腔室，則透過向將要用雷射光束照射的表面噴灑惰性氣體(比如氮氣)，可以實現在惰性氣體氛圍中進行雷射照射。
與空氣氛圍相比，惰性氣體氛圍(比如氮氣)或真空狀態使得範圍更廣的雷射能量都可用，因為與空氣氛圍相比，惰性氣體氛圍和真空狀態對於改善半導體膜106的平整性效果更好並且抑制破裂和凸紋的效果更好。
最好透過光學系統使雷射光束的橫截面定形為線性形狀，同時能量分佈很均勻。相應地，可以高效、均勻地執行雷射照射。在雷射光束的束長度比底部基板105的一邊要長的情況下，透過使雷射光束掃描一次，可以用雷射光束照射已黏貼到底部基板105的整個半導體膜106。當雷射光束的長度比底部基板105的一邊要短時，可以設置雷射光束長度，使得透過使雷射光束多次掃描，可以用雷射光束照射已黏貼到底部基板105的整個半導體膜106。
在用雷射光束照射半導體膜106之前，先除去了在半導體膜106的表面上形成的氧化物膜(比如自然的氧化物膜)。除去氧化物膜，是因為如果在其表面上仍然有氧化物膜的半導體膜106上進行雷射照射，則無法使半導體膜106的表面充分地平整化。透過用氟化酸在半導體膜106上進行處理，就可以除去氧化物膜。期望用氟化酸進行處理，直到半導體膜106的表面具有斥水性。具有斥水性表明已從半導體膜106除去了氧化物膜。
例如，可以按下述執行雷射照射步驟。首先，透過用1/100稀釋的氟化酸對半導體膜106處理110秒，除去半導體膜106的表面上的氧化膜。作為用於產生雷射光束的雷射器，使用XeCl準分子雷射器(波長是308nm，脈衝寬度是25ns，重復率是60Hz)。透過光學系統，使雷射光束的橫截面定形為線性形狀，其尺寸是300mm×0.34mm。雷射掃描速度是2.0mm/s，掃描節距是33微米，光束照射次數約為10；這樣，用雷射光束照射半導體膜106。在使雷射光束掃描的同時，用氮氣噴灑照射表面。在底部基板105的尺寸是730mm×920mm的情況下，雷射光束的光束長度是300mm；因此，將要用雷射光束照射的區域劃分成三個部分，使得可以用該雷射光束照射已黏貼到底部基板105的整個半導體膜106。
在雷射照射之後，可以蝕刻半導體膜106的表面。如果在雷射照射之後就蝕刻半導體膜106的表面，則並不是必須要在雷射照射之前就蝕刻半導體膜106。此外如果在雷射照射之前就蝕刻半導體膜106的表面，則並不是必須要在雷射照射之後就蝕刻半導體膜106的表面。在本發明中，或者，可以在雷射照射之前和之後都執行蝕刻。
蝕刻不僅使半導體膜106變薄到用於隨後形成的半導體元件的膜厚度最佳值，還使半導體膜106的表面平整化。
在雷射照射之後，最好使半導體膜106經受500-650℃的熱處理。這種熱處理可以修復半導體膜106的缺陷，並且緩解半導體膜106的扭曲，這兩點都是雷射照射無法實現的。這種熱處理可以使用RTA(快速熱退火)裝置、電阻加熱爐、或微波加熱裝置。作為RTA裝置，可以使用GRTA(氣體快速熱退火)裝置或LRTA(燈快速熱退火)裝置。例如，在使用電阻加熱爐的情況下，在500℃執行1個小時的熱處理，然後，在550℃執行四個小時的另外的熱處理。
接下來，如圖3A所示，半導體膜106被部分地蝕刻成半導體膜107和半導體膜108。透過進一步蝕刻半導體膜106，可以除去半導體膜106末端處接合強度不夠強的區域。
儘管在本實施例模式中透過蝕刻一個半導體膜106而形成了半導體膜107和108，但是所形成的半導體膜的個數並不限於兩個。
在使用透過上述步驟形成的半導體膜107和108的情況下，例如，可以形成各種半導體元件，比如如圖3B所示的電晶體109和電晶體110。
在本發明中，在形成易碎層102之後，透過蝕刻、拋光等，除去了絕緣膜101的表面之上和它附近污染顯著的區域。因此，可以抑制混入底部基板105之上的半導體膜106中的雜質的量。此外，在最終完成的半導體裝置中，有可能防止雜質導致電晶體的可靠性下降和電學特性變差，比如臨界值電壓的變化或漏電流的增大。
在製造任何種類的半導體裝置的過程中可以應用本發明，其中包括微處理器、積體電路(比如圖像處理電路)、RF標籤(與詢問器進行資料的發送和接收而並不與其接觸)、半導體顯示設備等。半導體顯示設備包括：液晶顯示器；在每一個像素中都具有發光元件(典型的是有機發光二極體(OLED))的發光設備；DMD(數位微鏡設備)；PDP(電漿顯示面板)；FED(場發射顯示器)等。半導體顯示設備還包括另一種半導體顯示設備，該設備在驅動電路中具有使用半導體膜的電路元件。
實施例模式2
不像實施例模式1，本實施例模式描述了本發明的製造半導體裝置的方法，其中在形成絕緣膜103之前先形成易碎層102。
首先，在清洗接合基板100之後，如箭頭所示，離子束(包括經電場加速的離子)被遞送到接合基板100，由此，在從接合基板100的表面起預定深度處的區域中形成了具有極小空隙的易碎層102，如圖4A所示。透過離子束的加速能量以及離子束進入的角度，可以調節形成易碎層102的深度。透過加速電壓、劑量等，可以調節加速能量。在與離子已進入的平均深度相同或大致相同的深度處，可以形成易碎層102。半導體膜106(它將從接合基板100中分離下來)的厚度是基於添加離子的深度而確定的。形成易碎層102的深度可以被設為50-600nm的範圍中，50-300nm的範圍更佳。
期望透過其中不執行質量分離的離子摻雜方法將上述離子添加到接合基板100中，因為節拍時間很短；然而，本發明可以使用一種在其中執行質量分離的離子注入方法。
當用氫(H2 )作為源氣體時，透過激發氫氣，可以產生H+ 、H2 + 以及H3 + 。透過控制電漿激發方法、用於產生電漿的氣壓、所提供的源氣體的量等，可以改變從源氣體中產生的離子物質的比例。在用離子摻雜方法執行離子照射的情況下，相對於離子束中H+ 、H2 + 以及H3 + 的總量，H3 + 的含量較佳地是70%或更高，並且更佳的是，H3 + 的比例較佳地是80%或更高。當H3 + 佔據70%或更高時，H2 + 離子在離子束121中的比例變得相對較小，這導致離子束121中的氫離子進入的平均深度的變化較小。結果，離子添加效率提高了，並且可以縮短節拍時間。
此外，H3 + 的質量比H+ 和H2 + 大。當含較大比例的H3 + 的離子束與含較大比例的H+ 和H2 + 的離子束相比時，前者相比於後者可以將氫添加到接合基板100的更淺的區域，即使摻雜時的加速電壓是相同的。此外，關於在厚度方向上被添加到接合基板100的氫，前者具有這種氫的陡峭濃度分佈，易碎層102自身可以形成得較薄。
在使用氫氣透過離子摻雜方法執行離子照射的情況下，加速電壓被設為5-200kV，劑量被設為1×1016 -6×1016 離子/平方釐米。在這種條件下，根據離子束中所包括的離子物質及其比例以及絕緣膜101的膜厚度，可以在接合基板100中50-600nm的深度處形成易碎層102。
例如，在接合基板100是單晶矽基板的情況下，在源氣體是氫、加速電壓是40kV且劑量是2.2×1016 離子/平方釐米的條件下，可以從接合基板100分離出厚度約為220nm的半導體膜。此外，在源氣體是氫、加速電壓是40kV且劑量是2.2×1016 離子/平方釐米的條件下，可以從接合基板100分離出厚度約為120nm的半導體膜。
另外可以用氦(He)作為離子束的源氣體。因為透過激發氦而產生的大多數離子物質是He+ ，即使在不執行質量分離的離子摻雜方法中，也可以主要用He+ 來照射接合基板100。因此，透過離子摻雜方法，在易碎層102中可以有效地形成極小的空隙。在用氦透過離子摻雜方法執行離子照射的情況下，加速電壓可以被設為5-200kV，劑量可以被設為1×1016 -6×1016 離子/平方釐米。
可以用像氯氣(Cl2 氣)或氟氣(F2 )等鹵素氣體作為源氣體。
在透過離子摻雜方法用離子來照射接合基板100的情況下，離子摻雜裝置中存在的雜質與離子一起被添加到處理物體；因此，在接合基板100的表面之上或其附近有可能存在這些雜質。此外，離子摻雜方法很容易導致顆粒，此外，在將接合基板100和底部基板彼此黏貼的過程中很容易因顆粒而導致缺陷。
因此，在本實施例模式中，部分地除去了接合基板100的表面之上和它附近含雜質和顆粒的量最大的和比易碎層102淺一些的區域。具體地講，可以除去從接合基板100的表面起約0.5-50nm(約1-5nm較佳)深的區域，儘管這取決於形成易碎層102的深度。然而，被除去的接合基板的區域不應該比易碎層102深。透過像乾蝕刻或濕蝕刻這樣的蝕刻、拋光等，可以除去接合基板100的表面之上和它附近的區域。
透過乾蝕刻方法可以執行上述乾蝕刻，比如RIE(反應性離子蝕刻)方法、ICP(感應耦合電漿)蝕刻方法、ECR(電子迴旋加速器諧振)蝕刻方法、平行電鍍(電容耦合電漿)蝕刻方法、磁控管電漿蝕刻方法、雙頻率電漿蝕刻方法、螺旋形波電漿蝕刻方法等。例如，在透過ICP蝕刻方法除去接合基板100(它是單晶半導體基板)的表面之上和它附近的區域的情況下，在蝕刻氣體Cl2 的流速為100sccm、反應壓力是1.0Pa、下電極溫度是70℃、提供給線圈形的電極的RF(13.56MHz)功率是150W、提供給下電極(偏壓一側)的電功率是40W並且蝕刻時間約為30秒等條件下，可以除去從上述表面起深至約40nm處的區域。
若不用Cl2 作為蝕刻氣體，則可以恰當地使用：基於氯的氣體，典型的是BCl3 、SiCl4 、或CCl4 等；基於氟的氣體，典型的是CF4 、CHF3 、SF6 、或NF3 等；或O2 。此外，可以在蝕刻氣體中添加除He以外的惰性氣體。例如，可以用從Ne、Ar、Kr、或Xe中選擇的一種或多種元素作為惰性元素。
在透過濕蝕刻除去接合基板100(它是單晶半導體基板)的表面之上和它附近的區域時，可以用有機堿基水溶液(典型的是TMAH(羥化四甲銨))等作為蝕刻劑。在使用TMAH溶液透過濕蝕刻除去在接合基板100的表面之上和它附近的區域的情況下，調節TMAH溶液，使得該溶液中所含的TMAH的濃度是2.38%，並且在50℃時進行約30秒的蝕刻；由此，可以除去從上述表面起深約50nm的區域。
透過CMP(化學機械拋光)、液體噴射拋光等，可以進行拋光。
透過除去接合基板100的表面之上和它附近的區域，在接合基板100中形成易碎層102的深度就減小了，如圖4B所示。
接下來，如圖4C所示，在透過上述蝕刻而露出的接合基板100的表面上，形成了絕緣膜103。絕緣膜103可以是單個絕緣膜或多個絕緣膜的層疊。例如，在本實施例模式中，絕緣膜103由氧化矽構成。最好使絕緣膜103形成5nm-400nm範圍內的厚度。作為絕緣膜103中所包括的膜，可以使用以矽或鍺為其主要成分的絕緣膜，比如氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鍺膜、氮化鍺膜、氧氮化鍺膜、或氮氧化鍺膜。此外，可以使用：包括金屬氧化物的絕緣膜，比如氧化鋁、氧化鉭、或氧化鉿；包括金屬氮化物的絕緣膜，比如氮化鋁；包括金屬氧氮化物的絕緣膜，比如氧氮化鋁膜；或包括金屬氮氧化物的絕緣膜，比如氮氧化鋁膜。
如果底部基板105包括了會使半導體裝置的可靠性下降的雜質(比如鹼金屬或鹼土金屬)，則絕緣膜103最好包括至少一個層，該層可以防止底部基板105中的雜質擴散到SOI基板的半導體層。作為這樣的膜，可以給出氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。當絕緣膜103中包括這樣的膜時，絕緣膜103可以用作阻擋膜。
例如，在絕緣膜103作為具有單層結構的阻擋膜而形成的情況下，可以使用厚度為5-200nm的氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜，來形成絕緣膜103。在將絕緣膜103形成具有雙層結構的阻擋膜的情況下，形成絕緣膜的上層使之具有高阻擋特性。例如，也可以用厚度各為5-200nm的氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜作為所述上層。這些膜具有高阻擋效果，用於防止雜質擴散，但是其內部應力也很高。因此，作為絕緣膜的下層(該下層接觸接合基板100)，一種能釋放絕緣膜的上層的應力的膜是較佳的。作為能釋放絕緣膜的上層的應力的絕緣膜，給出了透過對接合基板100等進行熱氧化而形成的熱氧化膜。可以形成厚度為5-200nm的絕緣膜的下層。
例如，為了讓絕緣膜103充當阻擋膜，絕緣膜103最好是透過下列的組合而形成的：氧化矽膜和氮化矽膜；氧氮化矽膜和氮化矽膜；氧化矽膜和氮氧化矽膜；氧氮化矽膜和氮氧化矽膜；等等。
例如，在將氧化矽用於絕緣膜103的情況下，利用矽烷和氧的混合氣體、TEOS(四乙氧基矽烷)和氧的混合氣體等，透過熱CVD、電漿CVD、大氣壓CVD、或偏壓ECRCVD等氣相沈積方法，可以形成絕緣膜103。在這種情況下，透過氧電漿處理，可以使絕緣膜103的表面密度增大。在將氮化矽用於絕緣膜103的情況下，使用矽烷和氨的混合氣體，透過電漿CVD等氣相沈積方法，可以形成絕緣膜103。此外，在將氮氧化矽用於絕緣膜103的情況下，使用矽烷和氨的混合氣體或矽烷和氮氧化物的混合氣體，透過電漿CVD等氣相沈積方法，可以形成絕緣膜103。
或者，使用有機矽烷氣體，透過化學氣相沈積方法，可以用氧化矽形成絕緣膜103。有機矽烷氣體的示例包括含矽的化合物，比如四乙氧基矽烷(TEOS，化學式為Si(OC2 H5 )4 )、四甲基矽烷(TMS，化學式為Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽胺脘(HMDS)、三乙氧基矽烷(化學式為SiH(OC2 H5 )3 )以及三二甲基氨基矽烷(化學式為SiH(N(CH3 )2 )3 )。
或者，使用透過使接合基板100熱氧化而獲得的熱氧化膜，可以形成絕緣膜103。用於形成這種熱氧化膜的熱氧化處理可以是乾氧化，並且透過將含鹵素的氣體添加到氧化氣氛中便可以執行乾氧化。作為含鹵素的氣體，可以使用從HCl、HF、NF3 、HBr、Cl2 、ClF3 、BCl3 、F2 、Br2 等中選擇的一種或多種氣體。
例如，在含HCl約0.5-10vol.%(最好是3vol.%，相對於氧而言)的氣氛中，在700攝氏度或更高的溫度下進行熱處理。在950-1100℃的溫度範圍中，執行熱氧化。處理時間可以在0.1-6小時，最好是0.5-1小時。可以設定待形成的氧化膜的厚度在10-1000nm的範圍內(較佳地是50-200nm)，例如厚度為100nm。
透過在該溫度範圍中執行氧化處理，可以獲得鹵族元素的吸氣效果。這種吸氣給出了一種特別用於除去金屬雜質的效果。即，在氯的作用下，像金屬這樣的雜質就轉變為易揮發的氯化物並且被釋放到空氣中，由此被從接合基板100中除去。此外，因為氧化處理期間存在的鹵族元素終結了接合基板100的表面缺陷；因此，氧化膜和接合基板100之間的介面的介面態密度可能下降。
透過在含鹵素的氣氛中執行這種熱氧化處理，氧化膜可以包括鹵素。當氧化膜包括濃度為1×1017 -5×1020 原子/立方釐米的鹵族元素時，該氧化膜捕獲像金屬這樣的雜質；因此，可以防止隨後形成的半導體膜的污染。
接下來，如圖4D所示，在絕緣膜103上形成了絕緣膜104。參照實施例模式1，執行在形成絕緣膜104的步驟之後的步驟；由此，可以製造半導體裝置。
在本發明中，在形成易碎層102之後，透過蝕刻、拋光等，除去了接合基板100的表面之上和它附近污染顯著的區域。因此，可以抑制混入隨後在底部基板之上形成的半導體膜中的雜質的量。此外，在最終完成的半導體裝置中，有可能防止雜質導致電晶體的可靠性下降和電學特性變差，比如臨界值電壓的變化或漏電流的增大。
實施例模式3
本實施例模式描述了一種製造薄膜電晶體(半導體元件的一種)的方法，這是使用其上黏貼半導體膜的底部基板(即所謂的SOI基板)來製造半導體裝置的方法的示例。透過組合多個薄膜電晶體，可以形成各種半導體裝置。
首先，透過蝕刻，將底部基板105上的半導體膜106處理成(圖形化成)期望的形狀，由此如圖5A所示形成了半導體膜603和604。
為了控制臨界值電壓，可以將p型雜質(比如硼、鋁、或鎵)或n型雜質(比如磷或砷)添加到半導體膜603和604。例如，在添加作為p型雜質的硼的情況下，可以按5×1016 -1×1017 原子/立方釐米的濃度來添加硼。可以將用於控制臨界值電壓的雜質添加到半導體膜106或半導體膜603和604。或者，可以將用於控制臨界值電壓的雜質添加到接合基板100。此外，可以首先將上述雜質添加到接合基板100，以便粗略地控制臨界值電壓，然後，再添加到半導體膜603和604，以便精細地控制臨界值電壓。
此外，在形成半導體膜603和604之後且在形成閘極絕緣膜606之前，可以執行氫化處理。例如，在氫氣氛圍中，在350℃時執行約2個小時的氫化處理。
接下來，如圖5B所示，形成閘極絕緣膜606以便覆蓋半導體膜603和604。透過高密度電漿處理，可以對半導體膜603和604的表面進行氧化或氮化，使得可以形成閘極絕緣膜606。使用He、Ar、Kr、或Xe等稀有氣體以及氧、氮氧化物、氨、氮、氫等中的任一種的混合氣體，執行高密度電漿處理。當透過引入微波來執行電漿激發時，可以產生具有低電子溫度和高密度的電漿。透過這種高密度電漿所產生的氧基團(在某些情況下，它包括OH基團)或氮基團(在某些情況下，它包括NH基團)，使上述半導體膜的表面氧化或氮化，由此形成了與這些半導體膜接觸的1-20nm(期望是5-10nm)厚的絕緣膜。用5-10nm厚的絕緣膜作為閘極絕緣膜606。例如，用Ar按1比3(流速)來稀釋一氧化二氮(N2 O)，並且在10-30Pa的壓力下施加3-5kW的微波(2.45GHz)電功率。透過該過程，形成了1-10nm(最好是2-6nm)厚的絕緣膜。此外，引入了一氧化二氮(N2 O)和矽烷(SiH4 )，並且在10-30Pa的壓力下施加3-5kW的微波(2.45GHz)電功率以便透過氣相沈積方法來形成氧氮化矽膜，由此形成了閘極絕緣膜。在固相反應以及氣相沈積方法的反應兩者結合的情況下，可以形成具有較低的介面態密度和卓越的耐受電壓的閘極絕緣膜。
因為透過高密度電漿處理對半導體膜進行氧化或氮化是固相反應，所以在閘極絕緣膜606以及半導體膜603和604的每一個之間的介面態密度可以急劇地減小。此外，因為透過高密度電漿處理對半導體膜603和604進行直接氧化或氮化，所以可以抑制待形成的絕緣膜的厚度的變化。此外，在半導體膜具有結晶性的情況下，透過高密度電漿處理，用固態反應使半導體膜的表面氧化，由此，只能夠抑制晶粒邊界處的快速氧化，並且可以形成具有有利的均勻性和較低的介面態密度的閘極絕緣膜。用高密度電漿處理而形成的絕緣膜作為閘極絕緣膜的一部分或者作為閘極絕緣膜的全部的這樣一種電晶體，可以具有較小的特徵變化。
或者，透過熱氧化半導體膜603和604，可以形成閘極絕緣膜606。透過電漿CVD方法、濺射方法等，由包括氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭的膜的單層或層疊多層，可以形成閘極絕緣膜606。
或者，在形成包括氫的閘極絕緣膜606之後，可以在350-450℃的溫度範圍中執行熱處理，由此，閘極絕緣膜606中的氫擴散到半導體膜603和604。在這種情況下，在350℃或更低的處理溫度下，用電漿CVD方法，透過沈積氮化矽或氮氧化矽，可以形成閘極絕緣膜606。透過將氫提供給半導體膜603和604，可以減少缺陷，在半導體膜603和604中以及在閘極絕緣膜606和半導體膜603和604的介面處這些缺陷都充當俘獲中心。
接下來，在閘極絕緣膜606之上形成導電膜，然後，處理導電膜成(圖形化成)預定的形狀，由此在半導體膜603和604之上形成了電極607，就像圖5C所示那樣。可以用CVD方法、濺射方法等來形成導電膜。對於導電膜，可以使用鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等。或者，也可以使用以上述金屬為主要成分的合金或者含上述金屬的化合物。或者，上述導電膜可以由半導體構成，比如透過用雜質元素(比如賦予導電性的磷)對半導體膜進行摻雜而獲得的多晶矽。
在使用雙層結構的情況下，可以用氮化鉭或鉭(Ta)作為第一層，可以用鎢(W)作為第二層。此外，給出了下列各種組合：氮化鎢和鎢，氮化鉬和鉬，鋁和鉭，鋁和鈦，等等。因為鎢和氮化鉭具有高耐熱性，所以在形成兩層導電膜之後可以執行用於熱活化的熱處理。另外，作為兩層導電膜的組合，可以使用：矽化鎳和矽，用賦予n型導電性的雜質對它們進行摻雜；WSix和矽，用賦予n型導電性的雜質對它們進行摻雜；等等。
儘管在本實施例模式中用單層導電膜來形成電極607，但是本實施例模式並不限於這種結構。透過層疊多個導電膜，可以形成電極607。在層疊了三個導電膜的三層結構的情況中，最好使用鉬膜、鋁膜和鉬膜的層疊結構。
作為用於形成電極607的掩模，可以使用氧化矽、氮化矽等來替代抗蝕劑。儘管在這種情況下增加了一個透過圖形化而形成由氧化矽、氮氧化矽等所製成的掩模的步驟，但是與使用抗蝕劑掩模的情況相比，在蝕刻時掩模的膜厚度和寬度的減小是較小的；相應地，可以形成具有期望的寬度的電極607。或者，不使用掩模，透過微滴排放方法，可以選擇性地形成電極607。
注意到，微滴排放方法意味著這樣一種方法，其中從細孔中排放出或噴射出含預定組成的微滴以形成預定的圖形，並且微滴排放方法包括噴墨方法等。
以這樣一種方式形成電極607，使得透過ICP(感應耦合電漿)蝕刻方法，將導電膜蝕刻成期望的錐形，其中恰當地控制蝕刻條件(比如提供給線圈形電極層的電功率的量、提供給基板一側的電極層的電功率的量以及基板一側的電極溫度)。此外，也可以由掩模的形狀來控制錐形的角度等。注意到，作為蝕刻氣體，可以恰當地使用：基於氯的氣體，比如氯、氯化硼、氯化矽、四氯化碳；基於氟的氣體，比如四氟化碳、氟化硫、或氟化氮；或氧。
接下來，如圖5D所示，透過將電極607用作掩模，將賦予一種導電類型的雜質元素添加到半導體膜603和604。在本實施例模式中，將賦予p型導電性的雜質元素(比如硼)添加到半導體膜604，而將賦予n型導電性的雜質元素(比如磷或砷)添加到半導體膜603。注意到，當將p型雜質元素添加到半導體膜604時，用掩模等來覆蓋向其添加n型雜質元素的半導體膜603，使得選擇性地添加p型雜質元素。另一方面，當將n型雜質元素添加到半導體膜603時，用掩模等來覆蓋向其添加p型雜質元素的半導體膜604，使得選擇性地添加n型雜質元素。或者，在向半導體膜603和604添加用於賦予p型和n型導電性之一的雜質元素之後，按比先前添加的雜質要高的濃度，選擇性地只將賦予另一種導電性的雜質元素添加到半導體膜603和604之一。透過雜質添加，在半導體膜603之中形成雜質區域608，在半導體膜604之中形成雜質區域609。
接下來，如圖6A所示，在電極607的側表面上形成了側壁610。例如，可以按這樣一種方式形成側壁610，使得重新形成絕緣膜以便覆蓋閘極絕緣膜606和電極607，並且透過各向異性的蝕刻(透過這一過程，主要在垂直方向上執行蝕刻)，對重新形成的絕緣膜進行部分地蝕刻。透過各向異性的蝕刻，對重新形成的絕緣膜進行部分地蝕刻，以在電極607的側表面上形成側壁610。注意到，透過各向異性的蝕刻，也可以對閘極絕緣膜606進行部分地蝕刻。用於形成側壁610的絕緣膜可以是透過電漿CVD方法、濺射方法等形成的矽膜、氧化矽膜、氮氧化矽膜、或含有機材料(比如有機樹脂)的膜的單層或多層的層疊。在本實施例模式中，透過電漿CVD方法，形成了100nm厚的氧化矽膜。另外，作為蝕刻氣體，可以使用CHF3 和氦的混合氣體。注意到，形成側壁610的多個步驟並不限於這些。
接下來，如圖6B所示，在將電極607和側壁610用作掩模的情況下，將賦予一種導電類型的雜質元素添加到半導體膜603和604。注意到，與先前的步驟相比，按更高的濃度，向半導體膜603和604添加與先前步驟中已添加到半導體膜603和604的雜質元素導電類型相同的雜質元素。注意到，當向半導體膜604添加p型雜質元素時，用掩模等來覆蓋向其添加n型雜質元素的半導體膜603，使得選擇性地添加p型雜質元素。另一方面，當向半導體膜603添加n型雜質元素時，用掩模等來覆蓋向其添加p型雜質元素的半導體膜604，使得選擇性地添加n型雜質元素。
透過上述雜質元素的添加，在半導體膜603中形成了一對高濃度雜質區域611、一對低濃度雜質區域612以及通道形成區域613。另外，透過上述雜質元素的添加，在在半導體膜604中形成了一對高濃度雜質區域614、一對低濃度雜質區域615以及通道形成區域616。高濃度雜質區域611和614充當源極和汲極，並且低濃度雜質區域612和615充當LDD(輕度摻雜汲極)區域。
注意到，半導體膜604上所形成的側壁610以及半導體膜603上所形成的側壁610可以具有在載流子移動方向上相同或不同的寬度。半導體膜604(它形成p型電晶體)上的每個側壁610的寬度最好比半導體膜603(它形成n型電晶體)上的側壁610要大。這是因為硼(添加硼是為了形成p通道電晶體的源極和汲極)很容易擴散，使得很容易引發短通道效應。當p通道電晶體的側壁610的寬度更大時，可以按高濃度向源極和汲極添加硼，由此，可以減小源極和汲極的電阻。
接下來，透過使半導體膜603和604矽化，可以形成矽化物層以便進一步減小源極和汲極的電阻。以這樣一種方式執行矽化，使得金屬與半導體膜接觸，並且透過GRTA方法或LRTA方法等熱處理，使半導體膜中的矽與金屬發生反應。可以用矽化鈷或矽化鎳作為矽化物。在半導體膜603和604很薄的情況下，在該區域中，可以繼續進行矽化，直到半導體膜603和604的底部。作為用於矽化的金屬材料，可以使用下列：鈦(Ti)；鎳(Ni)；鎢(W)；鉬(Mo)；鈷(Co)；鋯(Zr)；鉿(Ha)；鉭(Ta)；釩(V)；釹(Nd)；鉻(Cr)；鉑(Pt)；鈀(Pd)；等等。或者，透過雷射照射或用燈的光照射等可以形成矽化物。
透過上述一系列步驟，製造了n通道電晶體617和p通道電晶體618。
接下來，形成絕緣膜619，以便覆蓋電晶體617和618，如圖6C所示。絕緣膜619並不總是必需的；然而，絕緣體619的形成可以防止雜質(比如鹼金屬和鹼土金屬)進入電晶體617和618。具體來講，期望將氮化矽、氮氧化矽、氮化鋁、氧化鋁、氧化矽等用於絕緣膜619。在本實施例模式中，使用約600nm厚的氮氧化矽膜，形成絕緣膜619。在這種情況下，在形成氮氧化矽膜之後，可以執行上述氫化處理。
接下來，在絕緣膜619之上形成了絕緣膜620，以便覆蓋電晶體617和618。對於絕緣膜620，可以用具有耐熱性的有機材料(比如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧樹脂)。除了這些有機材料以外，也有可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、氧化矽、氮化矽、氮氧化矽、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、氧化鋁等。除了氫之外，矽氧烷基樹脂可以包含氟、鹼基基團和芳香烴中的至少一種作為取代基。或者，透過使這些材料所構成的多個絕緣膜層疊到一起，可以形成絕緣膜620。絕緣膜620可以透過CMP方法等使其表面平整化。
注意到，矽氧烷基樹脂對應於一種包括Si-O-Si鍵的樹脂，這是透過將矽氧烷基材料用作起始材料而形成的。除了氫之外，矽氧烷基樹脂可以包含氟、鹼基基團和芳香烴中的至少一種作為取代基。
為了形成絕緣膜620，根據絕緣膜620的材料，可以使用下列方法：CVD方法；濺射方法；SOG方法；旋轉塗敷；浸沾；噴灑塗敷；微滴排放方法(比如噴墨方法、絲網印刷、或偏置印刷)；刮片；滾筒塗敷器；幕式塗敷器；刮片塗敷器等。
接下來，如圖7所示，在絕緣膜619和絕緣膜620中形成接觸孔，使得部分地露出半導體膜603和604。然後，分別透過接觸孔，形成了與半導體膜603和604相接觸的導電膜621和622。作為用於形成接觸孔的蝕刻氣體，使用了CHF3 和He的混合氣體，儘管本發明並不限於此。
透過CVD方法、濺射方法等，可以形成導電膜621和622。具體來講，導電膜621和622可以由下列元素構成：鋁(Al)；鎢(W)；鈦(Ti)；鉭(Ta)；鉬(Mo)；鎳(Ni)；鉑(Pt)；銅(Cu)；金(Au)；銀(Ag)；錳(Mn)；釹(Nd)；碳(C)；矽(Si)；等等。或者，也可以使用以上述金屬為主要成分的合金或者含上述金屬的化合物。透過使用由任何上述金屬構成的膜，可以使導電膜621和622形成單層或多層的層疊。
以鋁為其主要成分的合金的示例包括一種含鋁作為其主要成分且還含鎳的合金。另外，作為其示例，也可以給出一種以鋁作為其主要成分且還包含鎳以及碳和矽之一或兩者的合金。因為鋁和鋁矽具有低電阻值且不貴，所以鋁以及鋁矽適合作為一種用於形成導電膜621和622的材料。與鋁膜相比，在使導電膜621和622圖形化時抗蝕劑烘烤期間，鋁矽(Al-Si)膜可以特別防止小丘的產生。可以按大約0.5%將Cu混入鋁膜，而非矽(Si)。
例如，導電膜621和622的每一個最好使用一種由阻擋膜、鋁矽(Al-Si)膜和阻擋膜構成的層疊結構，或者使用一種由阻擋膜、鋁矽(Al-Si)膜、氮化鈦膜和阻擋膜構成的層疊結構。注意到，阻擋膜是指一種用鈦、鈦的氮化物、鉬、或鉬的氮化物構成的膜。當形成多個阻擋膜且將鋁矽膜插入其間時，可以進一步防止產生鋁或鋁矽的小丘。此外，當阻擋膜是由鈦(它是高還原性元素)構成的時候，即使薄氧化膜形成於半導體膜603和604之上，阻擋膜中所包含的鈦也會還原該氧化膜，由此可以在導電膜621和622以及半導體膜603和604之間獲得較佳的接觸。此外，也有可能層疊多個阻擋膜。在這種情況下，例如，一種五層結構可以用於導電膜621和622，在該五層結構中從底部起層疊了鈦、氮化鈦、鋁矽、鈦以及氮化鈦。
透過化學氣相沈積方法，使用WF6 氣體和SiH4 氣體，可以形成由矽化鎢構成的導電膜621和622。或者，透過WF6 的氫還原而獲得的鎢，可以構成導電膜621和622。
注意到，導電膜621連接到n通道電晶體617的高濃度雜質區域611。導電膜622連接到p通道電晶體618的高濃度雜質區域614。
圖7也示出了n通道電晶體617和p通道電晶體618的頂視圖。注意到，圖7省去了導電膜621和622、絕緣膜619和絕緣膜620。
另外，儘管在本實施例模式中作為示例示出了n通道電晶體617和p通道電晶體618都包括一個充當閘極的電極607，但是本發明並不限於該結構。用本發明的製造方法所形成的半導體裝置中所包括的電晶體可以具有多閘極結構，其中多個充當閘極的電極彼此電連接。
此外，本發明的製造方法所構成的半導體裝置中所包括的電晶體可以具有閘極平面結構。注意到，SOI結構的半導體膜幾乎是單晶的。因此，與多晶半導體膜相比，取向的變化很小；相應地，電晶體的臨界值電壓的變化可以減小。此外，因為晶粒邊界很難存在(不像在多晶半導體膜中那樣)，有可能抑制晶粒邊界所導致的漏電流並且實現半導體裝置的功耗減小。在透過雷射結晶所獲得的多晶半導體膜中，半導體膜的表面往往具有凸起(脊)，這反應了束斑能量密度的分佈。相反，SOI基板的半導體膜不需要雷射照射，或者可以用低能量密度的雷射光束來照射半導體膜，使得黏貼所導致的半導體膜中的缺陷可以修復好。相應地，與透過雷射結晶所獲得的多晶半導體膜相比，SOI基板的半導體膜具有更平的表面，並且SOI基板的半導體膜之上所形成的閘極絕緣膜可以具有小到5-50nm的厚度。由此，可以獲得高導通電流，同時抑制閘極電壓。在使用透過雷射結晶而獲得的多晶半導體膜的情況下，有必要沿著雷射光束掃描的方向來安排電晶體的半導體膜，以便實現更高的遷移率。然而，SOI基板的半導體膜並不限於這樣的安排；因此，對半導體裝置的設計的限制減小了。
本實施例模式可以與任何上述實施例模式恰當地組合起來進行實現。
實施例1
在本實施例中，描述了一種用一個底部基板來構成多個半導體裝置的過程。
圖8A顯示出其上形成絕緣膜1802的底部基板1803的外觀。
接下來，如圖8B所示，將其表面上形成絕緣膜的接合基板1804黏貼到底部基板1803，使得接合基板1804上所形成的絕緣膜與絕緣膜1802相接觸。
然後，如圖9A所示，分離接合基板1804，由此在底部基板1803之上形成了充當接合基板1804的一部分的半導體膜1805，就像圖9B所示。
接下來，利用圖10所示的底部基板1803上所形成的半導體膜1805，形成了多個半導體裝置1806，並且透過切片等操作對包括底部基板1803的半導體裝置1806進行切割。透過上述結構，可以形成多個半導體裝置1806。
儘管本實施例模式描述了將一個底部基板1803黏貼到一個接合基板1804的情況，但是本發明並不限於此種結構。可以將多個接合基板1804黏貼到一個底部基板1803。
本實施例可以恰當地與任何上述實施例模式組合起來進行實現。
實施例2
在本實施例中，作為用本發明的製造方法所構成的半導體裝置中的各種電路的特定結構示例，描述了反相器。圖11A中顯示出反相器的電路圖，並且圖11B中顯示出圖10A的反相器的頂視圖。
圖11A所示的反相器具有p通道電晶體2001以及n通道電晶體2002。電晶體2001和電晶體2002串聯起來。具體來講，電晶體2001的汲極連接到電晶體2002的汲極。電晶體2001的汲極以及電晶體2002的汲極的電位被加到輸出端子OUT。
此外，電晶體2001的閘極連接到電晶體2002的閘極。輸入到輸入端子IN的信號的電位被加到電晶體2001的閘極以及電晶體2002的閘極。高位準電壓VDD被加到電晶體2001的源極，而低位準電壓VSS被加到電晶體2002的源極。
具體來講，在圖11B所示的反相器中，電晶體2001的汲極以及電晶體2002的汲極透過導線2003而彼此電連接。導線2003連接到導線2004。因此，透過導線2003和導線2004，將電晶體2001的汲極以及電晶體2002的汲極的電位作為輸出端子OUT的電位，施加到下一級中的電路。
此外，在圖11B所示的反相器中，電晶體2001具有半導體膜2010，電晶體2002具有半導體膜2008。此外，導線2005的多個部分充當電晶體2001的閘極和電晶體2002的閘極。加到導線2005上的電位作為輸入端子IN的電位，被加到電晶體2001的闡極和電晶體2002的閘極。透過導線2006，將電壓VDD加到電晶體2001的源極，透過導線2007，將電壓VSS加到電晶體2002的源極。
該實施例可以恰當地與任何上述實施例模式和實施例組合起來進行實現。
實施例3
在本實施例中，作為用本發明的製造方法所構成的半導體裝置中的各種電路的特定結構的示例，描述了NAND。圖12A顯示出NAND的電路圖，圖12B顯示出圖12A的NAND的頂視圖。
圖12A所示的NAND具有p通道電晶體3001、p通道電晶體3002、n通道電晶體3003以及n通道電晶體3004。電晶體3001、電晶體3003和電晶體3004按該順序串聯。同時，電晶體3001和電晶體3002並聯。
具體來講，高位準電壓VDD被加到電晶體3001的源極和汲極之一，源極和汲極中的另一個被連接到輸出端子OUT。高位準電壓VDD被加到電晶體3002的源極和汲極之一，源極和汲極中的另一個被連接到輸出端子OUT。低位準電壓VSS被加到電晶體3004的源極和汲極之一。電晶體3003的源極和汲極之一被連接到輸出端子OUT。此外，電晶體3003的源極和汲極中的另一個被連接到電晶體3004的源極和汲極中的另一個。輸入端子IN1的電位被加到電晶體3001的閘極和電晶體3003的閘極。此外，輸入端子IN2的電位被加到電晶體3002的閘極和電晶體3004的閘極。
在圖12B所示的NAND中，並聯的電晶體3001和3002共用半導體膜3005。此外，串聯的電晶體3003和3004共用半導體膜3006。此外，導線3007的多個部分充當電晶體3001的閘極和電晶體3003的閘極。由此，加到導線3007上的電位作為輸入端子IN1的電位，被加到電晶體3001的閘極和電晶體3003的閘極。導線3008的多個部分充當電晶體3002的閘極和電晶體3004的閘極。加到導線3008上的電位作為輸入端子IN2的電位，被加到電晶體3002的閘極和電晶體3004的閘極。
透過導線3009，將高位準電壓VDD加到電晶體3001的源極和汲極之一以及電晶體3002的源極和汲極之一。此外，透過導線3010，將低位準電壓VSS加到電晶體3004的源極和汲極之一。透過導線3011和導線3012，將電晶體3001的源極和汲極中的另一個、電晶體3002的源極和汲極中的另一個、以及電晶體3003的源極和汲極之一的電位作為輸出端子OUT的電位，加到下一級中的電路。
該實施例可以恰當地與任何上述實施例模式和實施例組合起來而實現。
實施例4
在本實施例中，將描述RF標籤的結構，它是用本發明的製造方法形成的半導體裝置之一。圖13A是示出了本發明的RF標籤的一個模式的方塊圖。在圖13A中，RF標籤500包括天線501和積體電路502。積體電路502包括電源電路503、解調電路504、調制電路505、調節器506、控制電路507以及記憶體509。
當從詢問器發送電波時，在天線501中電波被轉換成AC電壓。在電源電路503中，來自天線501的AC電壓被整流，以產生用於電源的電壓。用於電源的電壓(它是在電源電路503中產生的)被饋送到控制電路507和調節器506。在使來自電源電路503的用於電源的電壓穩定化之後，或者在調節其位準之後，調節器506將電壓提供給積體電路502中的各種電路，比如解調電路504、調制電路505、控制電路507、或記憶體509。
解調電路504對天線501所接收到的AC信號進行解調，然後，將該信號輸出到下一級的控制電路507。控制電路507根據從解調電路504輸入的信號來執行算術處理，並且產生另一個信號。在上述算術處理中，可以用記憶體509作為主高速緩衝記憶體或次高速緩衝記憶體。此外，控制電路507分析從解調電路504輸入的信號，並且根據從詢問器所發送的指令的內容來輸出記憶體509中的資訊或儲存記憶體509中的指令的內容。從控制電路507輸出的信號經編碼，再被發送到調制電路505。調制電路505根據該信號對天線501所接收到的電波進行調制。調制電路505中所調制的電波被詢問器接收。由此，可以知道從RF標籤500中輸出的資料。
這樣，透過調制被用作載波的電波，執行RF標籤500和詢問器之間的通信。作為載波，有頻率為125kHz、13.56MHz、950MHz等的電波，根據標準它們是不同的。根據標準，調制方法包括各種方法，比如幅度調制、頻率調制和相位調制；然而，任何調制都是可以使用的，只要它是基於標準的。
此外，根據載波的波長，信號傳輸方法可以被歸類為各個種類，比如電磁耦合方法、電磁感應方法、微波方法等。
記憶體509可以是非易失性記憶體或易失性記憶體。作為記憶體509，可以使用SRAM、DRAM、快閃記憶體、EEPROM、FeRAM等。
在本實施例中，描述了包括天線501的RF標籤500的結構；然而，本發明的RF標籤並不必然地包括天線。另外，圖13A所示的RF標籤可以具有振盪電路或二次電池。
在圖13A中，描述了一種隻包括一個天線的RF標籤的結構；然而，本發明並不限於該結構。可以提供兩個天線，一個天線用於接收電能，一個天線用於接收信號。如果只提供一個天線，則在用950MHz的電波執行電能的提供和信號的傳輸的情況下，大量的電能有可能被傳輸到一定的距離，由此干擾了其他無線設備的接收操作。因此，期望用電波在短距離上提供電能，這些電波的頻率已被減小；然而，在這種情況下，通信距離不可避免地會變短。另一方面，如果提供兩個天線，則用於提供電能的電波的頻率以及用於發送信號的電波的頻率可以是分開使用的。例如，在發送電能的情況下，使用頻率為13.56MHz的電波以及一個磁場，並且在發送信號的情況下，使用頻率為950MHz的電波以及一個電場。如上所述，根據各種功能，單獨地使用各個天線；由此，可以提供電能以便僅在短距離上進行通信，並且可以在長距離上發送信號。
在RF標籤(它是用本發明的製造方法所構成的各種半導體裝置之一)中，透過使用具有絕緣表面的基板或者接合到絕緣基板上的單晶半導體層(SOI層)，可以形成積體電路502；因此，不僅可以實現更快的處理速度，還可以實現更低的功耗。此外，可以抑制混入半導體膜中的雜質的量；因此，有可能防止雜質導致電晶體的可靠性下降和電學特徵變差，比如臨界值電壓的變化或漏電流的增大。
本實施例可以恰當地與任何上述實施例模式和實施例組合起來而實現。
接下來，將描述CPU(中央處理單元)的結構，CPU是用本發明的製造方法形成的半導體裝置之一。
圖13B是示出了該實施例模式的CPU的結構的方塊圖。圖13B所示CPU主要包括算術邏輯單元(ALU)801、ALU控制器802、指令解碼器803、中斷控制器804、時序控制器805、暫存器806、暫存器控制器807、匯流排界面(匯流排I/F)808、記憶體809以及記憶體介面820，它們都在基板800上。可以在另一個晶片上設置記憶體809和記憶體介面820。不用說，圖13B中所示的CPU僅僅是一個示例，它顯示出其簡化結構。事實上，CPU根據其預期目的而具有各種結構。
在指令解碼器803中對透過匯流排界面808而輸入到CPU的指令進行解碼，然後，輸入到ALU控制器802、中斷控制器804、暫存器控制器807和時序控制器805。ALU控制器802、中斷控制器804、暫存器控制器807和時序控制器805，基於經解碼的指令進行各種控制。具體來講，ALU控制器802產生用於控制ALU 801的操作的信號。在CPU執行一程式時，中斷控制器804基於其優先順序或遮罩狀態，判斷來自外部輸入/輸出設備或週邊電路的中斷請求，並且處理該請求。暫存器控制器807產生暫存器806的位址，並且根據CPU的狀態讀取來自暫存器806的資料/將資料寫入暫存器806。
時序控制器805產生用於控制ALU 801、ALU控制器802、指令解碼器803、中斷控制器804和暫存器控制器807的操作的時序信號。例如，時序控制器805具有內部時鐘發生器，它基於參考時鐘信號來產生內部時鐘信號並且將內部時鐘信號提供給上述電路。
可以用具有絕緣表面或單晶半導體層的基板(SOI層)(它接合到絕緣基板上)來形成CPU(它是用本發明的製造方法形成的半導體裝置之一)中的積體電路；因此，不僅可以實現更快的處理速度，還可以實現更低的功耗。此外，可以抑制混入半導體膜中的雜質的量；因此，有可能防止雜質導致電晶體的可靠性下降和電學特徵變差，比如最終完成的CPU中的臨界值電壓的變化或漏電流的增大。
該實施例可以恰當地與任何上述實施例模式和實施例組合起來而實現。
實施例5
在本實施例中，將描述一種主動矩陣半導體顯示設備的結構，它是根據本發明而製造的半導體裝置之一。
在主動矩陣發光設備中，每一個像素都具有與顯示元件相對應的發光元件。因為發光元件自身會發光，所以其可視性很高且不再需要液晶顯示設備所必需的背光源。此外，發光元件適合於更薄的設備，並且沒有視角的限制。儘管本實施例中描述了使用有機發光二極體(OLED，這是一種發光元件)的發光設備，但是根據本發明而製造的半導體顯示設備可以是使用另一種發光元件的發光設備。
OLED包括陽極層、陰極層以及含一種透過施加電場就能從中獲得光發射(電致發光)的材料的層(在下文中，該層被稱為電致發光層)。作為電致發光，在從單激發態返回到基態時會發光(熒光)，並且在從三重激發態返回到基態時也會發光(磷光)。在本發明的發光設備中，可以使用熒光和磷光之一或兩者都使用。
圖14A是本實施例的發光設備的橫截面圖。圖14A所示的發光設備具有：電晶體1601和電晶體1602，它們被用於驅動器電路；驅動器電晶體1604，它被用於像素；以及開關電晶體1603，它在元件基板1600上。圖14A所示的發光設備具有在元件基板1600上的像素中的發光元件1605。
發光元件1605具有像素電極1606、電致發光層1607和對置電極1608。像素電極1606和對置電極1608之一是陽極，而另一個是陰極。
陽極可以由透光氧化物導電材料構成，比如包括氧化矽的氧化錫銦(ITSO)、氧化錫銦(ITO)、氧化鋅(ZnO)、氧化鋅銦(IZO)、或摻鎵的氧化鋅(GZO)。作為上述透光氧化物導電材料的備選，陽極可以利用下列構成：單層膜，它包含氮化鈦、氮化鋯、Ti、W、Ni、Pt、Cr、Ag、Al等中的一種或多種；氮化鈦膜以及以鋁為其主要成分的膜的層疊結構；或氮化鈦膜、以鋁為其主要成分的膜以及氮化鈦膜的三層結構。在用除透光氧化物導電材料以外的材料構成陽極且從陽極一側提取光線的情況下，陽極形成一定的厚度，使得光線能透射過去(最好約為5-30nm)。
可以用包括導電大分子(也被稱為導電聚合物)的導電成分於陽極。使用該導電成分並充當陽極的導電膜最好具有10000Ω/正方形或更小的薄膜電阻，並且在550nm的波長處透光率為70%或更大。此外，較佳地，導電成分中所包括的導電大分子具有0.1Ω‧cm或更小的電阻。
作為導電大分子，可以使用所謂的π電子共軛導電大分子。例如，作為π電子共軛導電大分子，可以給出聚苯胺和/或其衍生物、聚吡咯和/或其衍生物、聚噻吩和/或其衍生物以及多種此類材料的共聚物。
共軛導電性大分子的具體例子如下：聚吡咯，聚(3-甲基吡咯),聚(3-丁基吡咯),聚(3-辛基吡咯),聚(3-癸基吡咯),聚(3,4-二甲基吡咯),聚(3,4-二丁基吡咯),聚(3-羥基吡咯),聚(3-甲基-4-羥基吡咯),聚(3-甲氧基吡咯),聚(3-乙氧基吡咯),聚(3-辛氧基吡咯),聚(3-羧基吡咯),聚(3-甲基-4-羧基吡咯),聚N-甲基吡咯，聚噻吩，聚(3-甲基噻吩),聚(3-丁基噻吩),聚(3-辛基噻吩),聚(3-癸基噻吩),聚(3-十二烷基噻吩),聚(3-甲氧基噻吩),聚(3-乙氧基噻吩),聚(3-辛氧基噻吩),聚(3-羧基噻吩),聚(3-甲基-4-羧基噻吩),聚(3,4-亞乙基二氧基噻吩),聚苯胺,聚(2-甲基苯胺),聚(2-辛基苯胺),聚(2-異丁基苯胺),聚(3-異丁基苯胺),聚(2-苯胺磺酸),聚(3-苯胺磺酸)等。
任何上述導電性大分子都可以單獨作為導電成分而用於陽極。或者，任何上述導電性大分子都可以與加入其中的有機樹脂一起使用，以調節膜特性，比如導電成分的膜厚度的均勻性或導電成分的膜強度。
上述有機樹脂可以是熱固性樹脂、熱塑性樹脂或者可光致固化的樹脂，只要所述有機樹脂能夠與所述導電性大分子相容或者所述有機樹脂能夠混合或分散入所述導電性大分子中即可。例如，可使用以下樹脂：基於聚酯的樹脂，例如聚(對苯二甲酸乙二醇酯),聚(對苯二甲酸丁二醇酯),或者聚(萘二甲酸乙二醇酯)；基於聚醯亞胺的樹脂，例如聚醯亞胺或聚醯胺-醯亞胺；聚醯氨樹脂，例如聚醯胺6,聚醯胺66,聚醯胺12或聚醯胺11；氟樹脂，例如聚(偏二氟乙烯),聚(氟乙烯),聚四氟乙烯，乙烯-四氟乙烯共聚物，或者聚三氟氯乙烯；乙烯基樹脂，例如，聚(乙烯醇),聚(乙烯醚),聚(乙烯基丁縮醛),聚(乙酸乙烯酯)或聚氯乙烯；環氧樹脂；二甲苯樹脂；芳族聚醯胺樹脂；基於聚氨酯的樹脂；基於聚脲的樹脂；三聚氰胺樹脂；基於酚的樹脂；聚醚；基於丙烯酸類的樹脂；或者這些樹脂的共聚物。
此外，導電成分可以摻有受主摻雜劑或施主摻雜劑，使得共軛導電大分子中的共軛電子的氧化-還原勢可以發生變化，以便調節該導電成分的導電性。
作為受主摻雜劑，可以使用鹵素化合物、Lewis酸、質子酸、有機氰基化合物、有機金屬化合物等。鹵素化合物的示例是氯、溴、碘、氯化碘、溴化碘、氟化碘等。作為Lewis酸的示例，可以給出五氟化磷、五氟化砷、五氟化銻、三氟化硼、三氯化硼和三溴化硼。作為質子酸的示例，可以給出鹽酸、硫酸、硝酸、磷酸、氟硼酸、鹽酸、或高氯酸等無機酸以及有機羧酸、或有機磺酸等有機酸。作為有機羧酸和有機磺酸，可以使用羧酸化合物或磺酸化合物。作為有機氰基化合物，給出了具有兩個或多個共軛鍵合的氰基基團，比如四氰基乙烯、四氰基乙烯氧化物、四氰基苯、四氰基喹啉並二甲烷、或四氰基氮雜萘。
作為施主摻雜劑，有鹼金屬、鹼土金屬、季胺化合物等。
導電成分可以被溶解在水或有機溶劑中(比如醇基溶劑、酮基溶劑、酯基溶劑、烴基溶劑、或芳香基溶劑)，由此，可以透過濕法來形成充當陽極的薄膜。
對溶解導電成分的溶劑沒有特別的限制，只要上述導電大分子和大分子樹脂化合物(比如有機樹脂)能被溶解就可以。例如，導電成分可以溶解在下列的單一溶劑中或混合溶劑中：水；甲醇；乙醇；碳酸丙烯；N-甲基吡咯烷酮；二甲基甲醯胺；二甲基乙醯胺；環己酮；丙酮；甲基乙基酮；甲基異丁基酮；甲苯等。
在導電成分溶解到上述溶劑中之後，可以透過濕法形成它的膜，比如塗敷方法、微滴排放方法(也被稱為噴墨方法)或印刷方法。透過熱處理可以使溶劑乾燥，或者在減壓條件下可以使用溶劑乾燥。當有機樹脂是熱固性樹脂時，可以執行另一種熱處理。當有機樹脂是光固化樹脂時，可以執行光照射處理。
陰極通常可以由金屬、合金、導電化合物、或其混合物構成，每一種都具有較低的功函數。具體來講，也可以形成鹼金屬(比如Li或Cs)、鹼土金屬(比如Mg、Ca或Sr)、含它們的合金(比如Mg:Ag或Al:Li)、或稀土金屬(比如Yb或Er)。此外，透過形成一層具有高電子注入性的材料以便與陰極相接觸，也可以使用由鋁構成的普通的導電膜、透光氧化物導電材料等。
利用單層或多層的層疊體，可以形成電致發光層1607；在每一層中，不僅可以包括有機材料，還可以包括無機材料。電致發光層1607中的發光包括從單激發態返回到基態所獲得的光發射(熒光)以及從三重激發態返回到基態所獲得的光發射(磷光)。當電致發光層1607具有多層且像素電極1606是陰極時，透過使電子注入層、電子輸運層、發光層、電洞輸運層和電洞注入層按順序層疊在像素電極1606上，就形成了電致發光層1607。注意到，在像素電極1606對應於陽極的情況下，透過使電洞注入層、電洞輸運層、發光層、電子輸運層和電子注入層按順序層疊，就形成了電致發光層1607。
當使用大分子重量有機化合物、中等分子重量有機化合物(這種有機化合物不具有昇華特性，但具有10微米或更小的分子鏈長度)、小分子重量有機化合物、或無機化合物來形成電致發光層1607時，透過微滴排放方法，就可以形成電致發光層1607。此外，也可以透過汽相沈積方法來形成中等分子重量有機化合物、小分子重量有機化合物、和無機化合物。
注意到，開關電晶體1603和驅動器電晶體1604都可以具有多閘極結構，比如雙閘極結構或三閘極結構，而非單閘極結構。
接下來，圖14B是本實施例的液晶顯示設備的橫截面圖。圖14B所示的液晶顯示設備包括用在驅動器電路中的電晶體1611和電晶體1612以及充當像素中的開關元件的電晶體1613，它們都在元件基板1610上。另外，圖14B所示的液晶顯示設備包括位於元件基板1610和對置基板1614之間的液晶單元1615。
液晶單元1615具有形成於元件基板1610上的像素電極1616、形成於對置基板1614上的對置電極1617以及位於像素電極1616和對置電極1617之間的液晶1618。像素電極1616可以用下列材料構成：包括氧化矽的氧化錫銦(ITSO)、氧化錫銦(ITO)、氧化鋅(ZnO)、氧化鋅銦(IZO)、或摻鎵的氧化鋅(GZO)等。
該實施例可以恰當地與任何上述實施例模式和實施例組合起來而實現。
實施例6
作為可以使用透過本發明的製造方法而形成的半導體裝置的電子設備，可以給出：手機；攜帶型遊戲控制臺；電子書讀取器；照相機，比如攝像機或數位相機；頭戴式顯示器(安裝在頭部的顯示器)；導航系統；聲音重播設備(比如車載元件或音頻元件)；膝上型電腦；具有記錄媒體的圖像重播設備(通常，用於播放記錄媒體(比如DVD)且具有顯示圖像的顯示器的設備)等等。圖15A-15C顯示出這樣的電子設備的具體示例。
圖15A顯示出手機，它包括主體2101、顯示部分2102、音頻輸入部分2103、音頻輸出部分2104以及操作按鍵2105。透過將本發明的製造方法所形成的半導體裝置用於顯示部分2102或用於另一個信號處理電路，就可以獲得具有高可靠性的手機。
圖15B顯示出攝像機，它包括主體2601、顯示部分2602、外殼2603、外部連接埠2604、遙控接收部分2605、圖像接收部分2606、電池2607、音頻輸入部分2608、操作按鍵2609、目鏡部分2610等等。透過將本發明的製造方法所形成的半導體裝置用於顯示部分2602或用於另一個信號處理電路，就可以獲得具有高可靠性的攝像機。
圖15C顯示出圖像顯示設備，它包括外殼2401、顯示部分2402、揚聲器部分2403等。透過將本發明的製造方法所形成的半導體裝置用於顯示部分2402或用於另一個信號處理電路，就可以獲得具有高可靠性的圖像顯示設備。注意到，該圖像顯示設備對應於所有顯示圖像的圖像顯示設備，比如用於個人電腦、電視廣播接收、廣告顯示等的顯示設備。
如上所述，本發明的應用範圍非常廣，並且本發明可以應用於各種領域的電子設備。
該實施例可以恰當地與任何上述實施例模式和實施例組合起來而實現。
實施例7
本實施例顯示出在透過離子摻雜方法形成易碎層的矽晶片的表面上存在的各種元素的濃度估計結果。
在本實施例中，首先，作為表面處理，矽晶片經臭氧水處理和兆超音波清洗，然後，再經全反射X射線熒光分析(TXRF)。之後，矽晶片再次經兆超音波處理，然後，透過離子摻雜方法，用氫離子束來照射矽晶片從而在矽晶片中形成了易碎層，其形成條件是氫流速是50sccm、加速電壓是20kV且劑量是1.5×1016 離子/平方釐米。以這種方式獲得的矽晶片再次經TXRF處理。
TXRF是指一種分析方法，其中用X射線以極淺的角度來照射一基板，並且檢測當其完全被反射時所產生的熒光X射線。基於熒光X射線的波長，可以獲知該基板的表面上的各種元素。此外，基於熒光X射線的強度，可以獲知各種元素的濃度或量。
圖16A和16B顯示出矽晶片的表面上的各元素的檢測結果。圖16A是在離子照射之前和之後測量高達100×1010 原子/平方釐米的濃度的各種元素的檢測濃度的曲線圖，圖16B是在離子照射之前和之後測量高達10×1010 原子/平方釐米的濃度的各種元素的檢測濃度的曲線圖。
從圖16A中看出，在離子照射之後，除了作為矽晶片構成元素的矽以外，矽晶片上存在許多磷、硫、氯和鉬。另外，如圖16B所示，矽晶片上還存在鈣、錳、鐵等。在離子照射之前和之後的比較中，硫和鈣在離子照射之後就減小了；另一方面，磷、氯、錳、鐵和鉬在離子照射之後就增大了。特別是，鉬在離子照射之前幾乎沒有，在離子照射之後，鉬的存在濃度為25.45×1010 原子/平方釐米。
如上所述，在透過離子摻雜方法形成的易碎層中，矽晶片的表面上存在許多雜質元素。在離子摻雜之後，除了鉬以外，磷、氯、錳、鐵等原子也特別地增多了。
100．．．接合基板
101．．．絕緣膜
105．．．底部基板
102．．．易碎層
103、104．．．絕緣膜
106、107、108、603、604．．．半導體膜
606．．．閘極絕緣膜
607．．．電極
608、609．．．雜質區域
610．．．側壁
611．．．高濃度雜質區域
612．．．低濃度雜質區域
613．．．通道形成區域
614．．．高濃度雜質區域
615．．．低濃度雜質區域
616．．．通道形成區域
617．．．n通道電晶體
618．．．p通道電晶體
619、620．．．絕緣膜
621、622．．．導電膜
1803．．．底部基板
1802．．．絕緣膜
1804．．．接合基板
1805．．．半導體膜
1806．．．半導體裝置
2001．．．p通道電晶體
2002．．．n通道電晶體
2003、2004．．．導線
2010、2008．．．半導體膜
2005、2006、2007．．．導線
3001、3002．．．p通道電晶體
3003、3004．．．n通道電晶體
3005、3006．．．半導體膜
3007、3008、3009、3010、3011、3012．．．導線
500．．．RF標籤
501．．．天線
502．．．積體電路
503．．．電源電路
504．．．解調電路
505．．．調制電路
506．．．調節器
507．．．控制電路
509．．．記憶體
801．．．算術邏輯單元(ALU)
802．．．ALU控制器
803．．．指令解碼器
804．．．中斷控制器
805．．．時序控制器
806．．．暫存器
807．．．暫存器控制器
808．．．匯流排介面
809．．．記憶體
820．．．記憶體介面
1600．．．元件基板
1601、1602．．．電晶體
1603．．．開關電晶體
1604．．．驅動器電晶體
1605．．．發光元件
1606．．．像素電極
1607．．．電致發光層
1608．．．對置電極
1610．．．元件基板
1611、1612、1613．．．電晶體
1614．．．對置基板
1615．．．液晶單元
1616．．．像素電極
1617．．．對置電極
1618．．．液晶
2101．．．主體
2102．．．顯示部分
2103．．．音頻輸入部分
2104．．．音頻輸出部分
2105．．．操作按鍵
2601．．．主體
2602．．．顯示部分
2603．．．外殼
2604．．．外部連接埠
2605．．．遙控接收部分
2606．．．圖像接收部分
2607．．．電池
2608．．．音頻輸入部分
2609．．．操作按鍵
2610．．．目鏡部分
2401．．．外殼
2402．．．顯示部分
2403．．．揚聲器部分
圖1A-1D顯示出本發明的製造半導體裝置的方法；
圖2A-2C顯示出本發明的製造半導體裝置的方法；
圖3A-3B顯示出本發明的製造半導體裝置的方法；
圖4A-4D顯示出本發明的製造半導體裝置的方法；
圖5A-5D顯示出本發明的製造半導體裝置的方法；
圖6A-6C顯示出本發明的製造半導體裝置的方法；
圖7顯示出本發明的製造半導體裝置的方法；
圖8A-8B是顯示出本發明的製造半導體裝置的方法的透視圖；
圖9A-9B是顯示出本發明的製造半導體裝置的方法的透視圖；
圖10是顯示出本發明的製造半導體裝置的方法的透視圖；
圖11A-11B分別顯示出用本發明的製造半導體裝置的方法所構成的反相器的結構；
圖12A-12B分別顯示出用本發明的製造半導體裝置的方法所構成的NAND的結構；
圖13A是RF標籤的方塊圖，圖13B是CPU的方塊圖，它們都是用本發明的製造半導體裝置的方法所構成的；
圖14A是發光裝置的橫截面圖，圖14B是液晶顯示器的橫截面圖，它們都是用本發明的製造方法所構成的；
圖15A-15C顯示出使用了用本發明的製造方法所構成的半導體裝置的電子設備；以及
圖16A-16B顯示出在離子照射之前和之後矽晶片表面上檢測到的測量元素的濃度。
1802．．．絕緣膜
1803．．．底部基板
1804．．．接合基板
1805．．．半導體膜

Claims (13)

  1. 一種半導體裝置的製造方法，包含：透過向一半導體基板添加離子，以在該半導體基板中形成一易碎層；除去該半導體基板的一區域，該區域的範圍是從比該易碎層淺的位置到該半導體基板的表面；以及將該半導體基板黏貼到一底部基板，然後，在該易碎層上分離該半導體基板，以在該底部基板上形成一半導體膜。
  2. 一種半導體裝置的製造方法，包含：透過向一半導體基板添加離子，以在該半導體基板中形成一易碎層；除去該半導體基板的一區域，該區域的範圍是從比該易碎層淺的位置到該半導體基板的表面；在透過除去步驟而露出的該半導體基板的表面上，形成一個或多個絕緣膜；以及將該半導體基板黏貼到一底部基板，而一個或多個絕緣膜夾在兩者之間，然後，在該易碎層上分離該半導體基板，以在該底部基板上形成一半導體膜。
  3. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中該半導體基板是一單晶矽基板。
  4. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中該離子藉由離子摻雜方法添加至該半導體基板。
  5. 如申請專利範圍第1或2項的半導體裝置的製造方 法，其中該除去步驟是藉由蝕刻或抛光而執行的。
  6. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中該半導體基板的除去區域是1nm到5nm。
  7. 一種半導體裝置的製造方法，包含：在一接合基板上形成一絕緣膜；藉由透過該絕緣膜向該接合基板添加離子，以在該接合基板中形成一易碎層；除去該絕緣膜的一區域，該區域的範圍是從該絕緣膜的表面到一預定深度；在除去該絕緣膜的該區域之後，將該絕緣膜直接黏貼到一底部基板，然後，在該易碎層上分離該接合基板，藉以在該底部基板上形成一半導體膜。
  8. 如申請專利範圍第7項的半導體裝置的製造方法，其中該絕緣膜的除去區域是1nm到5nm。
  9. 一種半導體裝置的製造方法，包含：在一接合基板上形成第一絕緣膜；藉由透過該第一絕緣膜向該接合基板添加離子，以在該接合基板中形成一易碎層；除去該第一絕緣膜的一區域，該區域的範圍是從該第一絕緣膜的表面到一預定深度；在透過該除去步驟而露出的該第一絕緣膜的表面上，透過一化學氣相反應來形成第二絕緣膜；以及將該接合基板黏貼到一底部基板，而該第一絕緣膜和該第二絕緣膜夾在兩者之間，然後，在該易碎層上分離該 接合基板，藉以在該底部基板上形成一半導體膜。
  10. 如申請專利範圍第7或9項的半導體裝置的製造方法，其中該接合基板是一單晶矽基板。
  11. 如申請專利範圍第7或9項的半導體裝置的製造方法，其中該離子藉由離子摻雜方法添加至該接合基板。
  12. 如申請專利範圍第7或9項的半導體裝置的製造方法，其中該除去步驟是藉由蝕刻或抛光而執行的。
  13. 如申請專利範圍第9項的半導體裝置的製造方法，其中該第一絕緣膜的除去區域是1nm到5nm。
TW097138415A 2007-10-10 2008-10-06 半導體裝置的製造方法 TWI453803B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007264051 2007-10-10

Publications (2)

Publication Number Publication Date
TW200931503A TW200931503A (en) 2009-07-16
TWI453803B true TWI453803B (zh) 2014-09-21

Family

ID=40534650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138415A TWI453803B (zh) 2007-10-10 2008-10-06 半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US8101501B2 (zh)
JP (1) JP2009111375A (zh)
KR (1) KR101498576B1 (zh)
CN (1) CN101409214B (zh)
TW (1) TWI453803B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101362688B1 (ko) * 2007-04-13 2014-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그 제조 방법
SG178765A1 (en) * 2009-01-21 2012-03-29 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
JP2011029610A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
EP2599110A4 (en) 2009-07-28 2014-04-23 Gigasi Solar Inc SYSTEMS, METHODS AND MATERIALS, INCLUDING CRYSTALLIZATION OF LASER-REINFORCED LASER-REINFORCED SUBSTRATES, AND PRODUCTS OBTAINED THEREFROM
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI426565B (zh) * 2009-10-15 2014-02-11 Au Optronics Corp 顯示面板及薄膜電晶體之閘極絕緣層的重工方法
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110165721A1 (en) * 2009-11-25 2011-07-07 Venkatraman Prabhakar Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
TWI451474B (zh) * 2009-12-14 2014-09-01 Tien Hsi Lee 一種製作可轉移性晶體薄膜的方法
CN105047669B (zh) 2009-12-28 2018-08-14 株式会社半导体能源研究所 存储器装置和半导体装置
JP5618656B2 (ja) * 2010-07-09 2014-11-05 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
EP3442006A3 (de) 2011-01-25 2019-02-20 EV Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
EP2695182B1 (de) 2011-04-08 2016-03-30 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
US10825793B2 (en) 2011-04-08 2020-11-03 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
CN102593285B (zh) * 2012-03-06 2014-07-09 华灿光电股份有限公司 一种回收图形化蓝宝石衬底的方法
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
JP6393574B2 (ja) * 2014-10-09 2018-09-19 東京エレクトロン株式会社 エッチング方法
US9870940B2 (en) 2015-08-03 2018-01-16 Samsung Electronics Co., Ltd. Methods of forming nanosheets on lattice mismatched substrates
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
CN106449689A (zh) * 2016-11-11 2017-02-22 中国电子科技集团公司第四十四研究所 带聚酰亚胺垫层的帧转移可见光ccd
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP7118973B2 (ja) * 2017-08-04 2022-08-16 株式会社半導体エネルギー研究所 半導体装置
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
CN112262467A (zh) * 2018-06-08 2021-01-22 环球晶圆股份有限公司 将硅薄层移转的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874259B2 (ja) * 1990-03-15 1999-03-24 富士通株式会社 半導体基板のドライ洗浄方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69333619T2 (de) * 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JPH07263721A (ja) * 1994-03-25 1995-10-13 Nippondenso Co Ltd 半導体装置及びその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2920188B1 (ja) * 1998-06-26 1999-07-19 日新電機株式会社 パルスバイアス水素負イオン注入方法及び注入装置
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
JP2000349266A (ja) 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP2001168308A (ja) 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
WO2001093334A1 (fr) * 2000-05-30 2001-12-06 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette collee et cette derniere
WO2003009386A1 (fr) * 2001-07-17 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes de liaison
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
WO2005027214A1 (ja) * 2003-09-10 2005-03-24 Shin-Etsu Handotai Co., Ltd. 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
EP1710836A4 (en) * 2004-01-30 2010-08-18 Sumco Corp METHOD FOR PRODUCING AN SOI WATER
JP4626175B2 (ja) * 2004-04-09 2011-02-02 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
DE102004030612B3 (de) * 2004-06-24 2006-04-20 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
US6893936B1 (en) * 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7276430B2 (en) * 2004-12-14 2007-10-02 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer
JP2006303089A (ja) * 2005-04-19 2006-11-02 Sumco Corp シリコン基板の洗浄方法
JP2009507363A (ja) * 2005-07-27 2009-02-19 シリコン・ジェネシス・コーポレーション 制御された劈開プロセスを用いてプレート上の複数タイル部分を形成する方法および構造
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
US20090098709A1 (en) 2009-04-16
US8101501B2 (en) 2012-01-24
KR101498576B1 (ko) 2015-03-04
CN101409214B (zh) 2012-11-14
KR20090037312A (ko) 2009-04-15
JP2009111375A (ja) 2009-05-21
CN101409214A (zh) 2009-04-15
TW200931503A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
TWI453803B (zh) 半導體裝置的製造方法
US8309429B2 (en) Method for manufacturing semiconductor substrate and semiconductor device
US8432021B2 (en) Manufacturing method of SOI substrate
US8481393B2 (en) Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US8772128B2 (en) Method for manufacturing semiconductor device
US8273611B2 (en) Method for manufacturing semiconductor substrate
US8263476B2 (en) Manufacturing method of SOI substrate
JP5460984B2 (ja) 半導体装置の作製方法
US8318587B2 (en) Method for manufacturing semiconductor device
US8268701B2 (en) Manufacturing of semiconductor device
US20100062583A1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees