CN101409214A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN101409214A
CN101409214A CNA2008101665153A CN200810166515A CN101409214A CN 101409214 A CN101409214 A CN 101409214A CN A2008101665153 A CNA2008101665153 A CN A2008101665153A CN 200810166515 A CN200810166515 A CN 200810166515A CN 101409214 A CN101409214 A CN 101409214A
Authority
CN
China
Prior art keywords
film
substrate
bonded substrate
dielectric film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101665153A
Other languages
English (en)
Other versions
CN101409214B (zh
Inventor
大沼英人
饭漥阳一
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101409214A publication Critical patent/CN101409214A/zh
Application granted granted Critical
Publication of CN101409214B publication Critical patent/CN101409214B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了一种制造半导体器件的方法，该方法防止杂质进入SOI基板。激发包括从氢气、氦气、或卤素气体中选择的一种或多种气体的源气体以产生离子，并且将这些离子添加到接合基板，由此在接合基板中形成了形成了易碎层。然后，通过蚀刻、抛光等，除去接合基板的表面上和其附近的区域，即从比易碎层浅的位置到其表面这一区域。接下来，在将接合基板粘贴到底部基板之后，在易碎层处分离接合基板，由此，在底部基板上形成半导体膜。在底部基板上形成半导体膜之后，利用该半导体膜形成半导体元件。

Description

制造半导体器件的方法
技术领域
本发明涉及一种使用SOI(绝缘体上硅)来制造半导体器件的方法。本发明特别涉及接合SOI技术，还涉及一种使用SOI基板来制造半导体器件的方法，这种SOI基板是通过将单晶或多晶半导体膜附着到基板上且在该半导体膜和该基板之间插入绝缘膜而获得的。
背景技术
对更高集成度、更高运行速度、更高性能和更低功耗的需求已变得更迫切，针对这种需求，使用SOI基板的晶体管作为一种有效的手段已经吸引了人们的注意力，这种晶体管可以替代块状晶体管。与块状晶体管相比，人们预期使用SOI基板的晶体管可能具有更高的运行速度和更低的功耗，因为在使用SOI基板的晶体管中绝缘膜形成于半导体膜之上，相应地，可以减小寄生电容并且可以抑制流过基板的漏电流的产生。另外，因为用作有源层的半导体膜可以形成得很薄，所以可以抑制短沟道效应；由此，可以使元件微型化，并且相应地可以实现更高的半导体集成电路的集成度。
作为一种制造SOI基板的方法，给出了一种将半导体膜附着到基板上且将绝缘膜插入其间的方法，比如以Smart Cut(注册商标)为代表的UNIBOND(注册商标)、ELTRAN(外延层转移)、介电分离方法、或PACE(等离子体辅助化学蚀刻)方法。上述蚀刻方法使得有可能在便宜的玻璃基板上形成一种使用单晶半导体膜的高性能集成电路。
例如，专利文献1(日本公开的专利申请2004-087606)已揭示了一种通过把从块状半导体基板中分离的半导体膜附着到玻璃基板而制造SOI基板的方法。
发明内容
为了从块状半导体基板中分离出薄半导体膜，有必要通过将氢离子引入到半导体基板从而形成一种包括多个极小空隙的易碎层。通过在形成该易碎层之后在半导体基板上进行热处理，可以在该易碎层处分离半导体基板，使得薄半导体膜被分离。氢离子的引入通常是通过离子注入方法进行的。在离子注入方法中，使源气体成为等离子体，提取该等离子体中所包括的离子物质并且经质量-分离，使具有预定质量的离子物质加速，并且用经加速的离子物质作为离子束来照射一物体。
SEL(株式会社能源半导体)所做的研究表明，在用离子掺杂方法形成易碎层的情况下，通过在比玻璃基板的应变点要低的温度下执行热处理，便可以分离半导体基板。在离子掺杂方法中，使源气体成为等离子体，通过操作预定的电场来提取该等离子体中所包括的离子物质，所提取的离子物质被加速而不经质量-分离，并且用经加速的离子物质作为离子束来照射一物体。基于该知识，根据离子掺杂方法形成易碎层，可以使用其应变点是700℃或更低的玻璃基板来制造SOI基板。
另外，离子掺杂方法的优点在于，形成易碎层所用的节拍时间(takt time)很短，因为离子由电场加速而没有经质量-分离，并且被引入半导体基板。因此，可以说，离子掺杂方法特别适合当预期所用节拍时间会很长之时，比如，当用氢离子照射多个半导体基板时，或者当用氢离子照射大尺寸半导体基板时。
尽管有所用节拍时间较低这一优点，但是离子掺杂方法的风险在于，因为没有执行质量分离而使杂质(比如离子掺杂装置中的电极的材料中所包括的金属元素)与氢离子一起引入半导体基板。因为最终完成的SOI基板中包括了上述杂质，所以用这种SOI基板制造的半导体器件往往具有可靠性较低且电学特征较差(比如阈值电压的变化以及漏电流的增大)的晶体管。此外，离子掺杂方法很容易导致颗粒，此外，在将接合基板(半导体基板)和底部基板彼此粘贴的过程中很容易因颗粒而导致缺陷。
考虑到上述问题，本发明的目的是提供一种制造半导体器件的方法，该方法可以防止杂质进入SOI基板中。
在为了解决上述问题而开发出的本发明的制造半导体器件的方法的一个方面中，易碎层以这样一种方式形成于接合基板(半导体基板)中，使得通过激励源气体而产生离子，并且将这些离子添加到接合基板，其中源气体包括从氢气、氦气、或卤素气体中选择的的一种或多种气体。然后，通过蚀刻、抛光等，除去了接合基板上以及它附近的区域(即，从比易碎层要浅的位置到接合基板的表面这样一个接合基板的区域)。接下来，将接合基板和底部基板彼此粘贴到一起，然后，在易碎层处分离出接合基板；由此，在底部基板上形成了半导体膜。
在为了解决上述问题而开发出的本发明的制造半导体器件的方法的一个方面中，绝缘膜形成于接合基板(半导体基板)上，然后，易碎层以这样一种方式形成于接合基板中，使得通过激励源气体而产生离子，并且透过绝缘膜将这些离子添加到接合基板，其中源气体包括从氢气、氦气、或卤素气体中选择的一种或多种气体。然后，通过蚀刻、抛光等，除去了从绝缘膜表面到预定深度的绝缘膜区域。接下来，将接合基板和底部基板彼此粘贴到一起以便夹住经蚀刻的绝缘膜，然后，在易碎层处分离出接合基板；由此，在底部基板上形成了半导体膜。
在本发明的另一个方面，在底部基板上形成半导体膜之后，使用该半导体膜形成了半导体元件。
在本发明中，在形成易碎层之后，通过蚀刻、抛光等，除去了绝缘膜表面上以及它附近的杂质污染或颗粒粘合较显著的区域。因此，可以抑制进入底部基板上的半导体膜的杂质的量。在用其上形成半导体膜的底部基板最终完成的半导体器件中，有可能防止杂质导致晶体管的可靠性下降和电学特征变差，比如阈值电压的变化或漏电流的增大。
此外，在本发明中，在形成易碎层之后，通过蚀刻、抛光等，除去了接合基板的表面上和它附近的杂质污染显著的区域。因此，可以抑制进入底部基板上的半导体膜的杂质的量。在用其上形成半导体膜的底部基板最终完成的半导体器件中，有可能防止杂质导致晶体管的可靠性下降和电学特征变差，比如阈值电压的变化或漏电流的增大。
附图说明
图1A-1D显示出本发明的制造半导体器件的方法。
图2A-2C显示出本发明的制造半导体器件的方法。
图3A-3B显示出本发明的制造半导体器件的方法。
图4A-4D显示出本发明的制造半导体器件的方法。
图5A-5D显示出本发明的制造半导体器件的方法。
图6A-6C显示出本发明的制造半导体器件的方法。
图7显示出本发明的制造半导体器件的方法。
图8A-8B是显示出本发明的制造半导体器件的方法的透视图。
图9A-9B是显示出本发明的制造半导体器件的方法的透视图。
图10是显示出本发明的制造半导体器件的方法的透视图。
图11A-11B分别显示出用本发明的制造半导体器件的方法所构成的反相器的结构。
图12A-12B分别显示出用本发明的制造半导体器件的方法所构成的NAND的结构。
图13A是RF标签的框图，图13B是CPU的框图，它们都是用本发明的制造半导体器件的方法所构成的。
图14A是发光器件的横截面图，图14B是液晶显示器的横截面图，它们都是用本发明的制造方法所构成的。
图15A-15C显示出使用了用本发明的制造方法所构成的半导体器件的电子设备。
图16A-16B显示出在离子照射之前和之后硅晶片表面上检测到的测量元素的浓度。
具体实施方式
参照附图，将描述本发明的各实施方式。然而，因为本发明可以按许多不同模式进行实现，所以本领域的技术人员很容易理解，在不背离本发明的范围和精神的情况下，可以对本发明的模式和细节做各种改变。因此，本发明不被解释为受限于各种实施方式的描述。注意到，在不同的附图中，相同的标号表示的部分是相同的，并且将不再重复这些部分的材料、形状、制造方法等的描述。
实施方式1
在本实施方式中，描述了本发明的制造半导体器件的方法。
首先，清洗接合基板100，然后，在接合基板100上形成了绝缘膜101，就像图1A所示那样。作为接合基板100，可以使用由硅、锗等构成的单晶或多晶半导体基板。或者，也可以用由砷化镓或磷化铟等化合物半导体构成的单晶或多晶半导体基板作为接合基板100。此外，也可以用由具有晶格扭曲的硅所构成的半导体基板、通过向硅添加锗而获得的硅锗等作为接合基板100。通过在硅锗或氮化硅(其晶格常数大于硅)上形成硅，便可以形成具有扭曲的硅。
可以处理接合基板100使之成期望的尺寸和形状。考虑到底部基板105(接合基板100随后被粘附到该底部基板105)的形状一般是矩形的，还考虑到用曝光装置(比如减小-投影曝光装置)对其进行曝光的区域一般也是矩形的，接合基板100最好是矩形的。注意到，矩形基板包括正方形，除非另有说明。例如，接合基板100最好被处理成使得其长边方向的长度是上述减小-投影曝光装置一次曝光所形成的曝光区域的边长的n倍(n是任何满足n≥1的正整数)。
通过切割市场上可买得到的圆形块状单晶半导体基板，接合基板100可以具有矩形。可以用切割器来切割该基板，比如切片机或线状锯、激光切割器、等离子体切割器、电子束切割器、或任何其它切割器。或者，接合基板100可以具有矩形，使得在把用于制造半导体基板的结晶块(ingot)切成基板之前将其处理成矩形，以便具有矩形横截面，并且对这种矩形结晶块进行切片。
绝缘膜101可以是单个绝缘膜或多个绝缘膜的层叠。例如，在本实施方式中，绝缘膜101由氧化硅构成。考虑到随后将除去包括杂质的区域，最好使绝缘膜101形成15nm-500nm的厚度。作为绝缘膜101中所包括的膜，可以使用以硅或锗为其主要成分的绝缘膜，比如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化锗膜、氮化锗膜、氧氮化锗膜、或氮氧化锗膜。此外，可以使用：包括金属氧化物的绝缘膜，比如氧化铝、氧化钽、或氧化铪；包括金属氮化物的绝缘膜，比如氮化铝；包括金属氧氮化物的绝缘膜，比如氧氮化铝膜；或包括金属氮氧化物的绝缘膜，比如氮氧化铝膜。
在本说明书中，氧氮化物包括其数量比氮原子要大的氧原子；而氮氧化物包括其数量比氧原子要大的氮原子。例如，在使用Rutherford背向散射光谱测定法(RBS)和氢前向散射(HFS)执行测量的情况下，氧氮化硅膜分别包括其浓度为50-70at.％的氧、其浓度为0.5-15at.％的氮、其浓度为25-35at.％的硅以及其浓度为0.1-10at.％的氢。此外，在使用RBS和HFS执行测量的情况下，氧氮化硅膜分别包括其浓度为5-30at.％的氧、其浓度为20-55at.％的氮、其浓度为25-35at.％的硅以及其浓度为10-30at.％的氢。注意到，氮、氧、硅和氢的百分比落入上述范围中，其中定义氧氮化硅膜或氮氧化硅膜中所含的原子总数为100at.％。
如果底部基板105包括了会使半导体器件的可靠性下降的杂质(比如碱金属或碱土金属)，则绝缘膜101最好包括至少一个层，该层可以防止底部基板105中的杂质扩散到SOI基板的半导体层。作为这样的膜，可以给出氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等。当绝缘膜101中包括这样的膜时，绝缘膜101可以用作阻挡膜。
例如，在绝缘膜101作为具有单层结构的阻挡膜而形成的情况下，可以使用厚度为15-300nm的氮化硅膜、氮氧化硅膜、氮化铝膜、或氮氧化铝膜，来形成绝缘膜101。
在将绝缘膜101形成具有双层结构的阻挡膜的情况下，上层包括具有高阻挡特性的绝缘膜。也可以用厚度为15-300nm的氮化硅膜、氮氧化硅膜、氮化铝膜、或氮氧化铝膜作为绝缘膜的上层。这些膜具有高阻挡效果，用于防止杂质扩散，但是其内部应力也很高。因此，作为绝缘膜的下层(该下层接触接合基板100)，一种能释放绝缘膜的上层的应力的膜是较佳的。作为能释放绝缘膜的上层的应力的绝缘膜，给出了通过对接合基板100进行热氧化而形成的热氧化膜。绝缘膜的下层可以形成5-200nm的厚度。
为了让绝缘膜101充当阻挡膜，绝缘膜101最好是通过下列的组合而形成的：氧化硅膜和氮化硅膜；氧氮化硅膜和氮化硅膜；氧化硅膜和氮氧化硅膜；氧氮化硅膜和氮氧化硅膜；等等。
在将氧化硅用于绝缘膜101的情况下，利用硅烷和氧的混合气体、TEOS(四乙氧基硅烷)和氧的混合气体等，通过热CVD、等离子体CVD、大气压CVD、或偏压ECRCVD等气相沉积方法，可以形成绝缘膜101。在这种情况下，通过氧等离子体处理，可以使绝缘膜101的表面密度增大。在将氮化硅用于绝缘膜101的情况下，使用硅烷和氨的混合气体，通过等离子体CVD等气相沉积方法，可以形成绝缘膜101。在将氮氧化硅用于绝缘膜101的情况下，使用硅烷和氨的混合气体或硅烷和氮氧化物的混合气体，通过等离子体CVD等气相沉积方法，可以形成绝缘膜101。
或者，使用有机硅烷气体，通过化学气相沉积方法，可以用氧化硅形成绝缘膜101。有机硅烷气体的示例包括含硅的化合物，比如四乙氧基硅烷(TEOS，化学式为Si(OC2H5)4)、四甲基硅烷(TMS，化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅胺脘(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)以及三二甲基氨基硅烷(化学式为SiH(N(CH3)2)3)。
或者，使用通过使接合基板100氧化而获得的氧化膜，可以形成绝缘膜101。用于形成这种氧化膜的热氧化处理可以是干氧化，并且通过将含卤素的气体添加到氧化气氛中便可以执行干氧化。作为含卤素的气体，可以使用从HCl、HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等中选择的一种或多种气体。
例如，在含HCl约0.5-10vol.％(最好相对于氧而言是3vol.％)的气氛中，在700摄氏度或更高的温度下进行热处理。在950-1100℃的温度范围中，执行热氧化。处理时间可以在0.1-6小时范围内，最好是0.5-1小时。可以设定待形成的氧化膜的厚度为15-1100nm(较佳地是60-300nm)，例如150nm。
通过在该温度范围中执行氧化处理，可以获得卤族元素的吸气效果。这种吸气给出了一种特别用于除去金属杂质的效果。即，在氯的作用下，像金属这样的杂质就转变为易挥发的氯化物并且被释放到空气中，由此被从接合基板100中除去。此外，因为氧化处理期间存在的卤族元素终结了接合基板100的表面缺陷，所以氧化膜和接合基板100之间的界面的局部密度可能下降。
通过在含卤素的气氛中执行这种热氧化处理，氧化膜可以包括卤素。当氧化膜包括浓度为1×1017-5×1020原子/立方厘米的卤族元素时，该氧化膜捕获像金属这样的杂质；因此，可以防止随后形成的半导体膜的污染。
接下来，如图1B所示，按箭头所示，透过绝缘膜101，向接合基板100添加离子束，该离子束包括经电场加速过的离子。由此，在从接合基板100的表面起预定的深度处的区域中，形成了具有极小空隙的易碎层102。通过离子束的加速能量以及离子束进入的角度，可以调节形成易碎层102的深度。通过加速电压、剂量等，可以调节加速能量。在与离子已进入的平均深度相同或大致相同的深度处，可以形成易碎层102。半导体膜106(它将从接合基板100中分离下来)的厚度是基于添加离子的深度而确定的。可以设定形成易碎层102的深度为从接合基板100的表面起50-500nm的范围中，50-200nm的范围更佳。
期望通过其中不执行质量分离的离子掺杂方法将上述离子添加到接合基板100中，因为可以缩短所用的节拍时间；然而，本发明可以使用一种在其中执行质量分离的离子注入方法。
当用氢作为源气体时，通过激发氢气，可以产生H+、H2 +以及H3 +。通过控制等离子体激发方法、用于产生等离子体的气压、所提供的源气体的量等，可以改变从源气体中产生的离子物质的比例。在用离子掺杂方法执行离子照射的情况下，相对于离子束中H+、H2 +以及H3 +的总量，H3 +的含量较佳地是70％或更高，更佳的是H3 +的比例为80％或更高。当H3 +占据70％或更高时，H2 +离子在离子束中的比例变得相对较小，这导致离子束中的氢离子进入的平均深度的变化较小。结果，离子注入效率提高了，所用的节拍时间缩短了。
此外，H3 +的质量比H+和H2 +大。当含较大比例的H3 +的离子束与含较大比例的H+和H2 +的离子束相比时，前者相比于后者可以将氢添加到接合基板100的更浅的区域，即使掺杂时的加速电压是相同的。此外，关于在厚度方向上被添加到接合基板100的氢，前者具有这种氢的陡峭浓度分布，易碎层102自身可以形成得较薄。
在使用氢气通过离子掺杂方法执行离子照射的情况下，加速电压被设为10-200kV范围内，剂量被设为1×1016-6×1016离子/平方厘米。在这种条件下，根据离子束中所包括的离子物质及其比例以及绝缘膜101的膜厚度，可以在接合基板100中50-500nm的深度处形成易碎层102。
例如，在接合基板100是单晶硅基板且绝缘膜101是用50nm厚的氧氮化硅膜和50nm厚的氮氧化硅膜形成的情况下，在源气体是氢、加速电压是40kV且剂量是2×1016离子/平方厘米的条件下，可以从接合基板100分离出厚度约为120nm的半导体膜。此外，在用100nm厚的氧氮化硅膜和50nm厚的氮氧化硅膜形成绝缘膜101的情况下，在源气体是氢、加速电压是40kV且剂量是2.2×1016离子/平方厘米的条件下，可以从接合基板100分离出厚度约为70nm的半导体膜。这样，当绝缘膜101形成得较厚时，半导体膜106可以随后形成得较薄。
可以用氦(He)作为离子束的源气体。因为通过激发氦而产生的大多数离子物质是He+，即使在不执行质量分离的离子掺杂方法中，也可以主要用He+来照射接合基板100。因此，通过离子掺杂方法，在易碎层102中可以有效地形成极小的空隙。在用氦通过离子掺杂方法执行离子照射的情况下，加速电压可以被设为10-200kV范围内，剂量可以被设为1×1016-6×1016离子/平方厘米。
可以用像氯气(Cl2气)或氟气(F2气)等卤素气体作为源气体。
在通过离子掺杂方法用离子来照射接合基板100的情况下，离子掺杂装置中存在的杂质与离子一起被添加到处理物体；因此，有可能这些杂质存在于绝缘膜101的表面之上或其附近。此外，离子掺杂方法很容易导致颗粒，此外，在将接合基板100和底部基板彼此粘贴的过程中很容易因颗粒而导致缺陷。
在氢的流速为50sccm、加速电压为20kV且剂量为1.5×1016离子/平方厘米的条件下，通过离子掺杂方法向硅晶片添加氢，形成了样品，并且该样品经TXRF(全反射X射线荧光分析)处理。作为本实验的结果，已发现，像P、S、Cl、Ca、Mn、Fe和Mo等元素存在于硅晶片的表面上。
因此，在本实施方式中，除去绝缘膜101的表面之上和它附近含杂质和颗粒的量最大的区域。具体地讲，可以除去从绝缘膜101的表面起0.5-50nm(1-5nm为较佳)的区域，或者可以除去绝缘膜101的膜厚度的约0.5-50％(1-5％为较佳)。通过像干蚀或湿法蚀刻这样的蚀刻、抛光等，可以除去绝缘膜101的表面之上和它附近的区域。
例如，干蚀可以使用RIE(反应性离子蚀刻)方法、ICP(感应耦合等离子体)蚀刻方法、ECR(电子回旋加速器谐振)蚀刻方法、平行电镀(电容耦合等离子体)蚀刻方法、磁控管等离子体蚀刻方法、双频率等离子体蚀刻方法、螺旋形波等离子体蚀刻方法等。例如，在通过ICP蚀刻方法除去氮氧化硅膜的表面之上和它附近的区域的情况下，在蚀刻气体CHF3的流速为7.5sccm、He的流速是100sccm、反应压力是5.5Pa、下电极温度是70℃、提供给线圈形的电极的RF(13.56MHz)电功率是475W、提供给下电极(偏压一侧)的电功率是300W并且蚀刻时间约为10秒等条件下，可以除去从上述表面起深至约50nm处的区域。
若不用CHF3(这是一种基于氟的气体)，也可以用基于氯的气体(比如Cl2、BCl3、SiCl4、或CCl4)、另一种基于氟的气体(比如CF4、SF6、或NF3)、或O2作为合适的蚀刻气体。此外，除He以外的惰性气体可以被添加到蚀刻气体中。例如，可以用从Ne、Ar、Kr、或Xe中选择的一种或多种元素作为上述添加到蚀刻气体中的惰性气体。
在通过湿法蚀刻除去氮氧化硅膜或氧化硅膜的表面之上和它附近的区域的情况下，可以用基于氟化酸的溶液(包括氟化氢铵、氟化铵等)作为蚀刻剂。或者，可以使用稀释的氟化酸。此外，可以排放稀释的氟化酸以及含臭氧的水。在湿法蚀刻之后，可以使用纯净水或功能性水(比如含氢的水或含碳酸的水)进行漂洗。
可以通过CMP(化学机械抛光)、液体喷射抛光等进行抛光。
通过除去绝缘膜101的表面之上和它附近的区域，便形成了比绝缘膜101要薄的绝缘膜103，就像图1C所示那样。
尽管本实施方式描述了除去绝缘膜101的表面之上和它附近的区域的示例，但是也可以整体地除去绝缘膜101并且可以重新形成另一个绝缘膜。
接下来，在绝缘膜103上形成绝缘膜104，就像图1D所示那样。绝缘膜104是以这样一种方式形成的，使得把添加到易碎层102的元素或分子不会分离出来的温度(换句话说，即易碎层102不会释放出气体的温度)应用于接合基板100。具体来讲，上述温度最好约为350℃或更低。
在接合基板100的表面上，绝缘膜104形成了接合面，该接合面是平的且亲水性的。因此，绝缘膜104的平均粗糙度Ra最好是0.7nm或更小，0.4nm或更小则更佳，0.2nm或更小则尤佳。绝缘膜104的厚度最好是5-500nm，在10-200nm范围内更佳。
绝缘膜104最好是通过化学气相反应而形成的绝缘膜，并且氧化硅膜是较佳的。在通过等离子体激发CVD方法形成作为绝缘膜104的氧化硅膜的情况下，最好用有机硅烷气体和氧气(O2)作为源气体。通过将有机硅烷气体用作源气体，可以在350℃或更低的处理温度下形成具有平整表面的氧化硅膜。或者，在200-500℃的加热温度下，通过热CVD方法，可以形成LTO(低温氧化物)。通过将甲硅烷(SiH4)、乙硅烷(Si2H6)等用作硅源气体并且将一氧化二氮(N2O)等用作氧源气体，便可以形成LTO。
例如，在将TEOS和氧气用作源气体以形成作为绝缘膜104的氧化硅膜的情况下，可以设置上述条件如下：TEOS的流速是15sccm，氧气的流速是750sccm，膜形成压力是100Pa，膜形成温度是300℃，RF输出是300W，并且电源频率是13.56MHz。
注意到，在相对较低的温度下形成的绝缘膜(比如在较低温度下用有机硅烷或氮氧化硅膜形成的氧化硅膜)在其表面上具有许多OH基团。OH基团和水分子之间的氢键形成了硅烷醇基团，并且在较低温度下将底部基板和接合层接合起来。最终在底部基板和绝缘膜之间形成硅氧烷键，它是共价键。相比于没有OH键或只有很少的OH键的热氧化膜(在Smart Cut(注册商标)等之中使用的)，像上述在相对较低温度下用有机硅烷或LTO形成的氧化硅膜这样的绝缘膜适合在较低温度下接合。
接下来，清洗其上形成绝缘膜103和绝缘膜104的接合基板100。通过利用纯净水的超声波清洗，或通过利用纯净水和氮的双流体喷射清洗，可以执行该清洗步骤。超声波清洗最好是MHz超声波清洗(兆超声波清洗)。在超声波清洗和双流体喷射清洗之后，可以用臭氧水清洗接合基板100。通过用臭氧水进行清洗，可以除去有机物质并且进行表面活化以便改善绝缘膜104的表面的亲水性。
通过用原子束或离子束、等离子体处理、或放射处理，而非用臭氧水进行清洗，便可以对绝缘膜104进行表面活化。在利用原子束或离子束的情况下，可以使用氩的惰性气体中性原子束或惰性气体离子束。
尽管在本实施方式中在易碎层102形成之后再形成绝缘膜104，但是绝缘膜104不是一定要形成的。然而，因为绝缘膜104是在形成易碎层102之后才形成的，所以与形成易碎层102之前所形成的绝缘膜101相比，绝缘膜104具有更平的表面。因此，绝缘膜104的形成可以增大随后进行的接合的强度。
接下来，接合基板100与底部基板105彼此粘贴到一起，使得绝缘膜104面对着底部基板105，就像图2A所示那样。在粘贴之前，清洗底部基板105的表面。用氯酸和过氧化氢水来清洗底部基板105的表面，或者通过MHz超声波清洗、双流体喷射清洗、或用臭氧水进行清洗。
通过向底部基板105的末端处的一部分添加约5kPa-5MPa的压力，可以进行上述粘贴过程。在施加压力的底部基板105的那部分，绝缘膜104和底部基板105开始彼此接合；由此，一个底部基板105和接合基板100彼此粘贴到一起。
上述接合是用范德瓦尔斯力进行的，使得上述接合即使在室温下也很坚固。通过向接合基板100和底部基板105施加压力，氢键可以形成坚固的接合。因为上述接合可以在低温下进行，所以可以用各种基板作为底部基板105。例如，可以用电子工业的各种玻璃基板(比如硅酸铝玻璃基板、硼硅酸钡玻璃基板、或硼硅酸铝玻璃基板)、石英基板、陶瓷基板、蓝宝石基板等作为底部基板105。另外，可以使用由硅、砷化镓、磷化铟等构成的半导体基板作为底部基板105。此外，可以用包括不锈钢基板的金属基板作为底部基板105。最好用热膨胀系数是25×10-7/℃～50×10-7/℃(较佳地是30×10-7/℃-40×10-7/℃)且应变点是580-680℃(较佳地是600-680℃)的基板充当底部基板105的玻璃基板。当玻璃基板是无碱玻璃基板时，可以抑制半导体器件的杂质污染。
作为玻璃基板，最好使用针对液晶面板生产而开发的母玻璃基板。作为母玻璃基板，例如，已知有第3代基板(550nm×650nm)、第3.5代基板(600nm×720nm)、第4代基板(680nm×880nm或730nm×920nm)、第5代基板(1100nm×1300nm)、第6代基板(1500nm×1850nm)、第7代基板(1870nm×2200nm)、第8代基板(2200nm×2400nm)等。通过将大尺寸母玻璃基板用作底部基板105以制造SOI基板，SOI基板可以具有更大的面积。当SOI基板具有更大的面积时，可以一次制造许多芯片(比如IC或LSI)，并且从一个基板中制造的芯片的个数增多了。结果，可以显著提高生产率。
如果底部基板105是一种在其上进行热处理时会收缩得很厉害的玻璃基板，比如EAGLE 200(由康宁公司制造)，则在接合步骤之后在粘贴过程中可以观察到缺陷。因此，为了避免在粘贴过程中由收缩导致的缺陷，可以在下述接合步骤之前预先使底部基板105经历热处理。
此外，可以预先在底部基板105上形成绝缘膜。不是必须在底部基板105表面上形成绝缘膜的。然而，在底部基板105的表面上形成绝缘膜就可以防止底部基板105的杂质(比如碱金属和碱土金属)进入到接合基板100。此外，在底部基板105的表面上形成绝缘膜的情况下，使底部基板105上的绝缘膜接合到绝缘膜104上；因此，可以用范围更广的基板作为底部基板105。通常，柔性合成树脂(比如塑料)所构成的基板的温度上限往往比较低。然而，在将绝缘膜形成于底部基板105之上的情况下，只要这些基板能够耐受制造步骤中的处理温度，就可以用由这种树脂构成的基板作为底部基板105。另外，可以给出：聚酯，典型的是聚乙烯对苯二甲酸酯(PET)；聚醚砜(PES)；聚萘二甲酸乙二醇酯(PEN)；聚碳酸酯(PC)；聚醚醚酮树脂(PEEK)；聚砜(PSF)；聚醚酰亚胺(PEI)；多芳基化合物(PAR)聚对苯二甲酸丁二醇酯(PBT)；聚酰亚胺；丙烯腈-丁二烯-苯乙烯共聚物树脂；聚氯乙烯；聚丙烯；聚乙酸乙烯酯；丙烯酸树脂；等等。在底部基板105之上形成绝缘膜的情况下，较佳地，以和绝缘膜104相似的方式激活该绝缘膜的表面之后，进行上述粘贴过程。
如果多个接合基板100被粘贴到底部基板105，则存在这样一些情况，其中因为接合基板100的厚度差异的缘故而底部基板105没有接触到接合基板100的绝缘膜104的表面。因此，较佳地，不是仅对一个点而是对每一个接合基板100施加压力。尽管绝缘膜104的表面有一点点高度不均，但是可以在绝缘膜104的整个表面上进行接合，只要通过使底部基板105弯曲从而使绝缘膜104的一部分与底部基板105密切接触就可以。
在将接合基板100粘贴到底部基板105之后，较佳地，执行热处理以便增大在底部基板105和绝缘膜104之间的接合界面的接合力。这种热处理是在易碎层102不会破裂的温度下进行的，具体地讲，该温度范围是200-450℃。通过在该温度范围内将接合基板100粘贴到底部基板105，可以使底部基板105和绝缘膜104之间的接合力很牢固。
如果在将接合基板100与底部基板105粘贴到一起时有灰尘等污染了接合面，则被污染的部分无法接合。为了避免污染接合面，最好在气密式腔室中进行接合基板100与底部基板105的粘贴过程。在粘贴接合基板100与底部基板105时，处理腔室可以具有减小到约5.0×10-3Pa的压力，并且可以清洁接合处理的气氛。
接下来，如图2B所示，进行热处理，由此，使易碎层102中彼此相邻的极小空隙组合起来，使得极小空隙在体积方面增大了。结果，通过爆炸反应，在易碎层102处分离接合基板100；由此，从接合基板100中分离半导体膜106。因为绝缘膜104被接合到底部基板105，所以从接合基板100中分离的半导体膜106被固定到底部基板105。在底部基板105的应变点之下的温度处，进行热处理，以便从接合基板100中分离半导体膜106。
可以使用RTA(快速热退火)装置、电阻加热炉、或微波加热装置进行这种热处理。作为RTA装置，可以使用GRTA(气体快速热退火)装置或LRTA(灯快速热退火)装置。
在使用GRTA装置的情况下，加热温度可以被设置在550-650℃的范围中，并且处理时间可以被设置在0.5-60分钟的范围中。在使用电阻加热装置的情况下，加热温度可以被设置在200-650℃的范围中，并且处理时间可以被设置在2-4小时的范围中。
通过用高频波(比如微波)进行介电加热，可以进行热处理。通过用高频波产生装置所产生的频率为300MHz-3THz的高频波来照射接合基板100，可以进行介电加热的热处理。具体地讲，用900W的频率为2.45GHz的微波进行14分钟的照射，以便将易碎层中彼此相邻的极小空隙组合起来，由此，可以最终分离接合基板100。
描述了一种使用垂直炉的热处理的具体处理方法，该垂直炉使用了电阻加热。在垂直炉的舟皿上设置了底部基板105(向其粘贴了接合基板100)，并且在垂直炉的腔室中递送这种舟皿。为了抑制接合基板100的氧化，首先，将该腔室抽真空，使得该腔室具有约5×10-3Pa的真空度。在使该腔室接近真空之后，将氮提供给该腔室，使得该腔室具有大气压的氮气氛围。在这个周期内，加热温度增大到200℃。
在该腔室具有大气压的氮气氛围之后，在200℃进行2个小时的热处理。然后，在一个小时中使温度增大到400℃。在400℃的状态获得稳定之后，在一个小时中使温度增大到600℃。在600℃的状态获得稳定之后，在600℃进行2个小时的热处理。接下来，在一个小时中使加热温度减小到400℃。在10-30分钟之后，从该腔室中移出舟皿。底部基板105(接合基板100和半导体膜106被粘贴到底部基板105，并且该底部基板105被设置在该舟皿上)在大气中进行冷却。
通过连续地执行用于增强绝缘膜104和底部基板105之间的接合力的热处理以及用于使易碎层102分离的热处理，便执行了上述使用电阻加热炉的热处理。在不同的装置中执行两种热处理的情况下，例如，在电阻加热炉中200℃时执行2个小时的热处理，然后，从该加热炉中移出彼此接合到一起的底部基板105和接合基板100。接下来，在600-700℃的处理温度下用RTA装置执行1-30分钟的热处理，使得在易碎层102处分离接合基板100。
注意到，在某些情况下，接合基板100的外围没有接合到底部基板105。这是因为，接合基板100的外围是斜切的或具有曲率，使得底部基板105不与绝缘膜104紧密接触，或者易碎层102很难在接合基板100的外围分离。另一个原因是，在制造接合基板100的过程中所执行的像CMP这样的抛光在接合基板100的外围是不够的，使得外围的表面比中心的表面更粗糙。另一个原因是，在递送接合基板100时支架等对接合基板100的外围造成破坏的情况下，这种破坏使得很难再将该外围接合到底部基板105。出于这些原因，把比接合基板100要小的半导体膜106粘贴到底部基板105。
注意到，在分离接合基板100之前，接合基板100可以经受氢化处理。例如，在氢气气氛中，在350℃时，执行2个小时的氢化处理。
如果使多个接合基板100粘贴到底部基板105，则多个接合基板100可以具有不同的晶面取向。半导体中的多数载流子的迁移率取决于晶面取向。因此，通过选择合适的接合基板100(它具有适合于待形成的半导体元件的晶面取向)，便可以形成半导体膜106。例如，在用半导体膜106形成n型半导体元件的情况下，形成具有{100}面的半导体膜106，就可以增大半导体元件中的多数载流子的迁移率。另一方面，例如，在用半导体膜106形成p型半导体元件的情况下，形成具有{110}面的半导体膜106，就可以增大半导体元件中的多数载流子的迁移率。然后，在形成作为半导体元件的晶体管的情况下，考虑到沟道方向和晶面取向，来确定粘贴半导体膜106的方向。
接下来，如图2C所示，通过抛光，可以使半导体膜106的表面平整化。这种平整化并不总是必需的；然而，这种平整化使得有可能改善半导体膜107和108之间的界面以及随后形成的栅极绝缘膜的特征。具体地讲，这种抛光可以是化学机械抛光(CMP)、液体喷射抛光等。通过平整化，使半导体膜106变薄。在被蚀刻之前，在半导体膜106上，可以执行平整化；或者，在通过蚀刻而形成的半导体膜107和108上，可以执行平整化。
在半导体膜106的表面上，可以不执行抛光而执行蚀刻，以便使半导体膜106的表面平整化。这种蚀刻可以通过下列方法来执行：干蚀方法、RIE(反应离子蚀刻)方法、ICP(感应耦合等离子体)蚀刻方法；ECR(电子回旋加速器谐振)蚀刻方法；平行电镀(电容耦合)蚀刻方法；磁控管等离子体蚀刻方法；双频率等离子体蚀刻方法；螺旋形波等离子体蚀刻方法等。
例如，当使用ICP蚀刻方法时，可以在下列条件下执行蚀刻：作为蚀刻气体的氯的流速是40-100sccm；提供给线圈形的电极的电功率是100-200W；提供给下电极(偏压一侧)的电功率是40-100W；并且反应压力是0.5-1.0Pa。在本实施方式中，在下列条件下通过执行蚀刻而使半导体膜106变薄以便具有约50-60nm的厚度：作为蚀刻气体的氯的流速是100sccm；反应压力是1.0Pa；下电极的温度是70℃；提供给线圈形的电极的RF(13.56MHz)电功率是150W；提供给下电极(偏压一侧)的电功率是40W；并且蚀刻时间约为25-27秒。对于蚀刻气体，可以适当地使用：基于氯的气体，比如氯、氯化硼、氯化硅、或四氯化碳；基于氟的气体，比如四氟化碳、氟化硫、或氟化氮；或氧。
上述蚀刻不仅使半导体膜106变薄到用于待形成的半导体元件的膜厚度最佳值，还使半导体膜106的表面平整化。
与底部基板105密切接触的半导体膜106包括因易碎层102的形成和分离而导致的晶体缺陷。此外，半导体膜106的表面是不平的。为了减小晶体缺陷并改善平整性，可以用激光束照射半导体膜106。
在激光照射之前通过干蚀使半导体膜106的表面平整化的情况下，在半导体膜106的表面之上和它附近可能出现像晶体缺陷这样的破坏，这可能是干蚀导致的。然而，上述激光照射可以修复由干蚀所导致的破坏。
因为在该激光照射步骤中可以抑制底部基板105的温度增大，可以用具有低耐热性的基板(比如玻璃基板)作为底部基板105。较佳地，激光照射使半导体膜106部分地熔化。这是因为，如果使半导体膜106完全熔化，则液相中的半导体膜106错乱成核的同时，实现了半导体膜106的重新结晶，并且降低了半导体膜106的结晶度。通过部分熔化，在半导体膜106中出现了所谓的纵向生长，其中晶体生长从未熔化的固态部分继续下去。因纵向生长的重新结晶，所以半导体膜106中的晶体缺陷减小了，其结晶度得到了恢复。半导体膜106完全熔化的状态表明了半导体膜106熔化成液态以便与绝缘膜104相接的状态。另一方面，半导体层106部分熔化的状态表明了其顶部熔化了且处于液相之中且其底部处于固相之中。
选择其谐振波长处于紫外光到可见光区域中的激光器作为产生激光束的激光器。该激光束具有在半导体膜106中被吸收的波长。可以考虑到激光束的趋肤深度等而确定该波长。例如，该波长可以被设置在250-700nm的范围中。
作为这种激光器，可以使用连续波(CW)激光器、准CW激光器、或脉冲激光器。脉冲激光器最好用于部分熔化。例如，给出了这样一种脉冲激光，其重复速率是1MHz或更小，且脉冲宽度是10-500ns。例如，可以使用XeCl准分子激光器，其重复速率是10-300Hz、脉冲宽度是25ns且波长是308nm。
考虑到激光束的波长、激光束的趋肤深度、半导体膜106的厚度等，就可以确定激光束的能量。激光束的能量可以被设置在300-800mJ/cm2的范围内。例如，在使用激光束波长约为308nm的脉冲激光来照射厚度约为120nm的半导体膜106的情况下，激光束的能量密度可以被设定在600-700mJ/cm2的范围内。
最好是在惰性气体氛围(比如稀有气体氛围)或氮气氛围或真空状态中进行激光照射。在惰性气体氛围的情况中，可以在其气氛受到控制的气密性腔室中进行激光照射。如果不使用腔室，则通过向将要用激光束照射的表面喷洒惰性气体(比如氮气)，可以实现在惰性气体氛围中进行激光照射。
与空气氛围相比，惰性气体氛围(比如氮气)或真空状态使得范围更广的激光能量都可用，因为与空气氛围相比，惰性气体氛围和真空状态对于改善半导体膜106的平整性效果更好并且抑制破裂和凸纹的效果更好。
最好通过光学系统使激光束的横截面定形为线性形状，同时能量分布很均匀。相应地，可以高效、均匀地执行激光照射。在激光束的束长度比底部基板105的一边要长的情况下，通过使激光束扫描一次，可以用激光束照射已粘贴到底部基板105的整个半导体膜106。当激光束的长度比底部基板105的一边要短时，可以设置激光束长度，使得通过使激光束多次扫描，可以用激光束照射已粘贴到底部基板105的整个半导体膜106。
在用激光束照射半导体膜106之前，先除去了在半导体膜106的表面上形成的氧化物膜(比如自然的氧化物膜)。除去氧化物膜，是因为如果在其表面上仍然有氧化物膜的半导体膜106上进行激光照射，则无法使半导体膜106的表面充分地平整化。通过用氟化酸在半导体膜106上进行处理，就可以除去氧化物膜。期望用氟化酸进行处理，直到半导体膜106的表面具有斥水性。具有斥水性表明已从半导体膜106除去了氧化物膜。
例如，可以按下述执行激光照射步骤。首先，通过用1/100稀释的氟化酸对半导体膜106处理110秒，除去半导体膜106的表面上的氧化膜。作为用于产生激光束的激光器，使用XeCl准分子激光器(波长是308nm，脉冲宽度是25ns，重复率是60Hz)。通过光学系统，使激光束的横截面定形为线性形状，其尺寸是300mm×0.34mm。激光扫描速度是2.0mm/s，扫描节距是33微米，光束照射次数约为10；这样，用激光束照射半导体膜106。在使激光束扫描的同时，用氮气喷洒照射表面。在底部基板105的尺寸是730mm×920mm的情况下，激光束的光束长度是300mm；因此，将要用激光束照射的区域划分成三个部分，使得可以用该激光束照射已粘贴到底部基板105的整个半导体膜106。
在激光照射之后，可以蚀刻半导体膜106的表面。如果在激光照射之后就蚀刻半导体膜106的表面，则并不是必须要在激光照射之前就蚀刻半导体膜106。此外如果在激光照射之前就蚀刻半导体膜106的表面，则并不是必须要在激光照射之后就蚀刻半导体膜106的表面。在本发明中，或者，可以在激光照射之前和之后都执行蚀刻。
蚀刻不仅使半导体膜106变薄到用于随后形成的半导体元件的膜厚度最佳值，还使半导体膜106的表面平整化。
在激光照射之后，最好使半导体膜106经受500-650℃的热处理。这种热处理可以修复半导体膜106的缺陷，并且缓解半导体膜106的扭曲，这两点都是激光照射无法实现的。这种热处理可以使用RTA(快速热退火)装置、电阻加热炉、或微波加热装置。作为RTA装置，可以使用GRTA(气体快速热退火)装置或LRTA(灯快速热退火)装置。例如，在使用电阻加热炉的情况下，在500℃执行1个小时的热处理，然后，在550℃执行四个小时的另外的热处理。
接下来，如图3A所示，半导体膜106被部分地蚀刻成半导体膜107和半导体膜108。通过进一步蚀刻半导体膜106，可以除去半导体膜106末端处接合强度不够强的区域。
尽管在本实施方式中通过蚀刻一个半导体膜106而形成了半导体膜107和108，但是所形成的半导体膜的个数并不限于两个。
在使用通过上述步骤形成的半导体膜107和108的情况下，例如，可以形成各种半导体元件，比如如图3B所示的晶体管109和晶体管110。
在本发明中，在形成易碎层102之后，通过蚀刻、抛光等，除去了绝缘膜101的表面之上和它附近污染显著的区域。因此，可以抑制混入底部基板105之上的半导体膜106中的杂质的量。此外，在最终完成的半导体器件中，有可能防止杂质导致晶体管的可靠性下降和电学特性变差，比如阈值电压的变化或漏电流的增大。
在制造任何种类的半导体器件的过程中可以应用本发明，其中包括微处理器、集成电路(比如图像处理电路)、RF标签(与询问器进行数据的发送和接收而并不与其接触)、半导体显示设备等。半导体显示设备包括：液晶显示器；在每一个像素中都具有发光元件(典型的是有机发光二极管(OLED))的发光设备；DMD(数字微镜设备)；PDP(等离子体显示面板)；FED(场发射显示器)等。半导体显示设备还包括另一种半导体显示设备，该设备在驱动电路中具有使用半导体膜的电路元件。
实施方式2
不像实施方式1，本实施方式描述了本发明的制造半导体器件的方法，其中在形成绝缘膜103之前先形成易碎层102。
首先，在清洗接合基板100之后，如箭头所示，离子束(包括经电场加速的离子)被递送到接合基板100，由此，在从接合基板100的表面起预定深度处的区域中形成了具有极小空隙的易碎层102，如图4A所示。通过离子束的加速能量以及离子束进入的角度，可以调节形成易碎层102的深度。通过加速电压、剂量等，可以调节加速能量。在与离子已进入的平均深度相同或大致相同的深度处，可以形成易碎层102。半导体膜106(它将从接合基板100中分离下来)的厚度是基于添加离子的深度而确定的。形成易碎层102的深度可以被设为50-600nm的范围中，50-300nm的范围更佳。
期望通过其中不执行质量分离的离子掺杂方法将上述离子添加到接合基板100中，因为节拍时间很短；然而，本发明可以使用一种在其中执行质量分离的离子注入方法。
当用氢(H2)作为源气体时，通过激发氢气，可以产生H+、H2 +以及H3 +。通过控制等离子体激发方法、用于产生等离子体的气压、所提供的源气体的量等，可以改变从源气体中产生的离子物质的比例。在用离子掺杂方法执行离子照射的情况下，相对于离子束中H+、H2 +以及H3 +的总量，H3 +的含量较佳地是70％或更高，并且更佳的是，H3 +的比例较佳地是80％或更高。当H3 +占据70％或更高时，H2 +离子在离子束121中的比例变得相对较小，这导致离子束121中的氢离子进入的平均深度的变化较小。结果，离子添加效率提高了，并且可以缩短节拍时间。
此外，H3 +的质量比H+和H2 +大。当含较大比例的H3 +的离子束与含较大比例的H+和H2 +的离子束相比时，前者相比于后者可以将氢添加到接合基板100的更浅的区域，即使掺杂时的加速电压是相同的。此外，关于在厚度方向上被添加到接合基板100的氢，前者具有这种氢的陡峭浓度分布，易碎层102自身可以形成得较薄。
在使用氢气通过离子掺杂方法执行离子照射的情况下，加速电压被设为5-200kV，剂量被设为1×1016-6×1016离子/平方厘米。在这种条件下，根据离子束中所包括的离子物质及其比例以及绝缘膜101的膜厚度，可以在接合基板100中50-600nm的深度处形成易碎层102。
例如，在接合基板100是单晶硅基板的情况下，在源气体是氢、加速电压是40kV且剂量是2.2×1016离子/平方厘米的条件下，可以从接合基板100分离出厚度约为220nm的半导体膜。此外，在源气体是氢、加速电压是40kV且剂量是2.2×1016离子/平方厘米的条件下，可以从接合基板100分离出厚度约为120nm的半导体膜。
另外可以用氦(He)作为离子束的源气体。因为通过激发氦而产生的大多数离子物质是He+，即使在不执行质量分离的离子掺杂方法中，也可以主要用He+来照射接合基板100。因此，通过离子掺杂方法，在易碎层102中可以有效地形成极小的空隙。在用氦通过离子掺杂方法执行离子照射的情况下，加速电压可以被设为5-200kV，剂量可以被设为1×1016-6×1016离子/平方厘米。
可以用像氯气(Cl2气)或氟气(F2)等卤素气体作为源气体。
在通过离子掺杂方法用离子来照射接合基板100的情况下，离子掺杂装置中存在的杂质与离子一起被添加到处理物体；因此，在接合基板100的表面之上或其附近有可能存在这些杂质。此外，离子掺杂方法很容易导致颗粒，此外，在将接合基板100和底部基板彼此粘贴的过程中很容易因颗粒而导致缺陷。
因此，在本实施方式中，部分地除去了接合基板100的表面之上和它附近含杂质和颗粒的量最大的和比易碎层102浅一些的区域。具体地讲，可以除去从接合基板100的表面起约0.5-50nm(约1-5nm较佳)深的区域，尽管这取决于形成易碎层102的深度。然而，被除去的接合基板的区域不应该比易碎层102深。通过像干蚀或湿法蚀刻这样的蚀刻、抛光等，可以除去接合基板100的表面之上和它附近的区域。
通过干蚀方法可以执行上述干蚀，比如RIE(反应性离子蚀刻)方法、ICP(感应耦合等离子体)蚀刻方法、ECR(电子回旋加速器谐振)蚀刻方法、平行电镀(电容耦合等离子体)蚀刻方法、磁控管等离子体蚀刻方法、双频率等离子体蚀刻方法、螺旋形波等离子体蚀刻方法等。例如，在通过ICP蚀刻方法除去接合基板100(它是单晶半导体基板)的表面之上和它附近的区域的情况下，在蚀刻气体Cl2的流速为100sccm、反应压力是1.0Pa、下电极温度是70℃、提供给线圈形的电极的RF(13.56MHz)功率是150W、提供给下电极(偏压一侧)的电功率是40W并且蚀刻时间约为30秒等条件下，可以除去从上述表面起深至约40nm处的区域。
若不用Cl2作为蚀刻气体，则可以恰当地使用：基于氯的气体，典型的是BCl3、SiCl4、或CCl4等；基于氟的气体，典型的是CF4、CHF3、SF6、或NF3等；或O2。此外，可以在蚀刻气体中添加除He以外的惰性气体。例如，可以用从Ne、Ar、Kr、或Xe中选择的一种或多种元素作为惰性元素。
在通过湿法蚀刻除去接合基板100(它是单晶半导体基板)的表面之上和它附近的区域时，可以用有机碱基水溶液(典型的是TMAH(羟化四甲铵))等作为蚀刻剂。在使用TMAH溶液通过湿法蚀刻除去在接合基板100的表面之上和它附近的区域的情况下，调节TMAH溶液，使得该溶液中所含的TMAH的浓度是2.38％，并且在50℃时进行约30秒的蚀刻；由此，可以除去从上述表面起深约50nm的区域。
通过CMP(化学机械抛光)、液体喷射抛光等，可以进行抛光。
通过除去接合基板100的表面之上和它附近的区域，在接合基板100中形成易碎层102的深度就减小了，如图4B所示。
接下来，如图4C所示，在通过上述蚀刻而露出的接合基板100的表面上，形成了绝缘膜103。绝缘膜103可以是单个绝缘膜或多个绝缘膜的层叠。例如，在本实施方式中，绝缘膜103由氧化硅构成。最好使绝缘膜103形成5nm-400nm范围内的厚度。作为绝缘膜103中所包括的膜，可以使用以硅或锗为其主要成分的绝缘膜，比如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化锗膜、氮化锗膜、氧氮化锗膜、或氮氧化锗膜。此外，可以使用：包括金属氧化物的绝缘膜，比如氧化铝、氧化钽、或氧化铪；包括金属氮化物的绝缘膜，比如氮化铝；包括金属氧氮化物的绝缘膜，比如氧氮化铝膜；或包括金属氮氧化物的绝缘膜，比如氮氧化铝膜。
如果底部基板105包括了会使半导体器件的可靠性下降的杂质(比如碱金属或碱土金属)，则绝缘膜103最好包括至少一个层，该层可以防止底部基板105中的杂质扩散到SOI基板的半导体层。作为这样的膜，可以给出氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等。当绝缘膜103中包括这样的膜时，绝缘膜103可以用作阻挡膜。
例如，在绝缘膜103作为具有单层结构的阻挡膜而形成的情况下，可以使用厚度为5-200nm的氮化硅膜、氮氧化硅膜、氮化铝膜、或氮氧化铝膜，来形成绝缘膜103。在将绝缘膜103形成具有双层结构的阻挡膜的情况下，形成绝缘膜的上层使之具有高阻挡特性。例如，也可以用厚度各为5-200nm的氮化硅膜、氮氧化硅膜、氮化铝膜、或氮氧化铝膜作为所述上层。这些膜具有高阻挡效果，用于防止杂质扩散，但是其内部应力也很高。因此，作为绝缘膜的下层(该下层接触接合基板100)，一种能释放绝缘膜的上层的应力的膜是较佳的。作为能释放绝缘膜的上层的应力的绝缘膜，给出了通过对接合基板100等进行热氧化而形成的热氧化膜。可以形成厚度为5-200nm的绝缘膜的下层。
例如，为了让绝缘膜103充当阻挡膜，绝缘膜103最好是通过下列的组合而形成的：氧化硅膜和氮化硅膜；氧氮化硅膜和氮化硅膜；氧化硅膜和氮氧化硅膜；氧氮化硅膜和氮氧化硅膜；等等。
例如，在将氧化硅用于绝缘膜103的情况下，利用硅烷和氧的混合气体、TEOS(四乙氧基硅烷)和氧的混合气体等，通过热CVD、等离子体CVD、大气压CVD、或偏压ECRCVD等气相沉积方法，可以形成绝缘膜103。在这种情况下，通过氧等离子体处理，可以使绝缘膜103的表面密度增大。在将氮化硅用于绝缘膜103的情况下，使用硅烷和氨的混合气体，通过等离子体CVD等气相沉积方法，可以形成绝缘膜103。此外，在将氮氧化硅用于绝缘膜103的情况下，使用硅烷和氨的混合气体或硅烷和氮氧化物的混合气体，通过等离子体CVD等气相沉积方法，可以形成绝缘膜103。
或者，使用有机硅烷气体，通过化学气相沉积方法，可以用氧化硅形成绝缘膜103。有机硅烷气体的示例包括含硅的化合物，比如四乙氧基硅烷(TEOS，化学式为Si(OC2H5)4)、四甲基硅烷(TMS，化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅胺脘(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)以及三二甲基氨基硅烷(化学式为SiH(N(CH3)2)3)。
或者，使用通过使接合基板100热氧化而获得的热氧化膜，可以形成绝缘膜103。用于形成这种热氧化膜的热氧化处理可以是干氧化，并且通过将含卤素的气体添加到氧化气氛中便可以执行干氧化。作为含卤素的气体，可以使用从HCl、HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等中选择的一种或多种气体。
例如，在含HCl约0.5-10vol.％(最好是3vol.％，相对于氧而言)的气氛中，在700摄氏度或更高的温度下进行热处理。在950-1100℃的温度范围中，执行热氧化。处理时间可以在0.1-6小时，最好是0.5-1小时。可以设定待形成的氧化膜的厚度在10-1000nm的范围内(较佳地是50-200nm)，例如厚度为100nm。
通过在该温度范围中执行氧化处理，可以获得卤族元素的吸气效果。这种吸气给出了一种特别用于除去金属杂质的效果。即，在氯的作用下，像金属这样的杂质就转变为易挥发的氯化物并且被释放到空气中，由此被从接合基板100中除去。此外，因为氧化处理期间存在的卤族元素终结了接合基板100的表面缺陷；因此，氧化膜和接合基板100之间的界面的界面态密度可能下降。
通过在含卤素的气氛中执行这种热氧化处理，氧化膜可以包括卤素。当氧化膜包括浓度为1×1017-5×1020原子/立方厘米的卤族元素时，该氧化膜捕获像金属这样的杂质；因此，可以防止随后形成的半导体膜的污染。
接下来，如图4D所示，在绝缘膜103上形成了绝缘膜104。参照实施方式1，执行在形成绝缘膜104的步骤之后的步骤；由此，可以制造半导体器件。
在本发明中，在形成易碎层102之后，通过蚀刻、抛光等，除去了接合基板100的表面之上和它附近污染显著的区域。因此，可以抑制混入随后在底部基板之上形成的半导体膜中的杂质的量。此外，在最终完成的半导体器件中，有可能防止杂质导致晶体管的可靠性下降和电学特性变差，比如阈值电压的变化或漏电流的增大。
实施方式3
本实施方式描述了一种制造薄膜晶体管(半导体元件的一种)的方法，这是使用其上粘贴半导体膜的底部基板(即所谓的SOI基板)来制造半导体器件的方法的示例。通过组合多个薄膜晶体管，可以形成各种半导体器件。
首先，通过蚀刻，将底部基板105上的半导体膜106处理成(图形化成)期望的形状，由此如图5A所示形成了半导体膜603和604。
为了控制阈值电压，可以将p型杂质(比如硼、铝、或镓)或n型杂质(比如磷或砷)添加到半导体膜603和604。例如，在添加作为p型杂质的硼的情况下，可以按5×1016-1×1017原子/立方厘米的浓度来添加硼。可以将用于控制阈值电压的杂质添加到半导体膜106或半导体膜603和604。或者，可以将用于控制阈值电压的杂质添加到接合基板100。此外，可以首先将上述杂质添加到接合基板100，以便粗略地控制阈值电压，然后，再添加到半导体膜603和604，以便精细地控制阈值电压。
此外，在形成半导体膜603和604之后且在形成栅极绝缘膜606之前，可以执行氢化处理。例如，在氢气氛围中，在350℃时执行约2个小时的氢化处理。
接下来，如图5B所示，形成栅极绝缘膜606以便覆盖半导体膜603和604。通过高密度等离子体处理，可以对半导体膜603和604的表面进行氧化或氮化，使得可以形成栅极绝缘膜606。使用He、Ar、Kr、或Xe等稀有气体以及氧、氮氧化物、氨、氮、氢等中的任一种的混合气体，执行高密度等离子体处理。当通过引入微波来执行等离子体激发时，可以产生具有低电子温度和高密度的等离子体。通过这种高密度等离子体所产生的氧基团(在某些情况下，它包括OH基团)或氮基团(在某些情况下，它包括NH基团)，使上述半导体膜的表面氧化或氮化，由此形成了与这些半导体膜接触的1-20nm(期望是5-10nm)厚的绝缘膜。用5-10nm厚的绝缘膜作为栅极绝缘膜606。例如，用Ar按1比3(流速)来稀释一氧化二氮(N2O)，并且在10-30Pa的压力下施加3-5kW的微波(2.45GHz)电功率。通过该过程，形成了1-10nm(最好是2-6nm)厚的绝缘膜。此外，引入了一氧化二氮(N2O)和硅烷(SiH4)，并且在10-30Pa的压力下施加3-5kW的微波(2.45GHz)电功率以便通过气相沉积方法来形成氧氮化硅膜，由此形成了栅极绝缘膜。在固相反应以及气相沉积方法的反应两者结合的情况下，可以形成具有较低的界面态密度和卓越的耐受电压的栅极绝缘膜。
因为通过高密度等离子体处理对半导体膜进行氧化或氮化是固相反应，所以在栅极绝缘膜606以及半导体膜603和604的每一个之间的界面态密度可以急剧地减小。此外，因为通过高密度等离子体处理对半导体膜603和604进行直接氧化或氮化，所以可以抑制待形成的绝缘膜的厚度的变化。此外，在半导体膜具有结晶性的情况下，通过高密度等离子体处理，用固态反应使半导体膜的表面氧化，由此，只能够抑制晶粒边界处的快速氧化，并且可以形成具有有利的均匀性和较低的界面态密度的栅极绝缘膜。用高密度等离子体处理而形成的绝缘膜作为栅极绝缘膜的一部分或者作为栅极绝缘膜的全部的这样一种晶体管，可以具有较小的特征变化。
或者，通过热氧化半导体膜603和604，可以形成栅极绝缘膜606。通过等离子体CVD方法、溅射方法等，由包括氧化硅、氮氧化硅、氮化硅、氧化铪、氧化铝、或氧化钽的膜的单层或层叠多层，可以形成栅极绝缘膜606。
或者，在形成包括氢的栅极绝缘膜606之后，可以在350-450℃的温度范围中执行热处理，由此，栅极绝缘膜606中的氢扩散到半导体膜603和604。在这种情况下，在350℃或更低的处理温度下，用等离子体CVD方法，通过沉积氮化硅或氮氧化硅，可以形成栅极绝缘膜606。通过将氢提供给半导体膜603和604，可以减少缺陷，在半导体膜603和604中以及在栅极绝缘膜606和半导体膜603和604的界面处这些缺陷都充当俘获中心。
接下来，在栅极绝缘膜606之上形成导电膜，然后，处理导电膜成(图形化成)预定的形状，由此在半导体膜603和604之上形成了电极607，就像图5C所示那样。可以用CVD方法、溅射方法等来形成导电膜。对于导电膜，可以使用钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等。或者，也可以使用以上述金属为主要成分的合金或者含上述金属的化合物。或者，上述导电膜可以由半导体构成，比如通过用杂质元素(比如赋予导电性的磷)对半导体膜进行掺杂而获得的多晶硅。
在使用双层结构的情况下，可以用氮化钽或钽(Ta)作为第一层，可以用钨(W)作为第二层。此外，给出了下列各种组合：氮化钨和钨，氮化钼和钼，铝和钽，铝和钛，等等。因为钨和氮化钽具有高耐热性，所以在形成两层导电膜之后可以执行用于热活化的热处理。另外，作为两层导电膜的组合，可以使用：硅化镍和硅，用赋予n型导电性的杂质对它们进行掺杂；WSix和硅，用赋予n型导电性的杂质对它们进行掺杂；等等。
尽管在本实施方式中用单层导电膜来形成电极607，但是本实施方式并不限于这种结构。通过层叠多个导电膜，可以形成电极607。在层叠了三个导电膜的三层结构的情况中，最好使用钼膜、铝膜和钼膜的层叠结构。
作为用于形成电极607的掩模，可以使用氧化硅、氮化硅等来替代抗蚀剂。尽管在这种情况下增加了一个通过图形化而形成由氧化硅、氮氧化硅等所制成的掩模的步骤，但是与使用抗蚀剂掩模的情况相比，在蚀刻时掩模的膜厚度和宽度的减小是较小的；相应地，可以形成具有期望的宽度的电极607。或者，不使用掩模，通过微滴排放方法，可以选择性地形成电极607。
注意到，微滴排放方法意味着这样一种方法，其中从细孔中排放出或喷射出含预定组成的微滴以形成预定的图形，并且微滴排放方法包括喷墨方法等。
以这样一种方式形成电极607，使得通过ICP(感应耦合等离子体)蚀刻方法，将导电膜蚀刻成期望的锥形，其中恰当地控制蚀刻条件(比如提供给线圈形电极层的电功率的量、提供给基板一侧的电极层的电功率的量以及基板一侧的电极温度)。此外，也可以由掩模的形状来控制锥形的角度等。注意到，作为蚀刻气体，可以恰当地使用：基于氯的气体，比如氯、氯化硼、氯化硅、四氯化碳；基于氟的气体，比如四氟化碳、氟化硫、或氟化氮；或氧。
接下来，如图5D所示，通过将电极607用作掩模，将赋予一种导电类型的杂质元素添加到半导体膜603和604。在本实施方式中，将赋予p型导电性的杂质元素(比如硼)添加到半导体膜604，而将赋予n型导电性的杂质元素(比如磷或砷)添加到半导体膜603。注意到，当将p型杂质元素添加到半导体膜604时，用掩模等来覆盖向其添加n型杂质元素的半导体膜603，使得选择性地添加p型杂质元素。另一方面，当将n型杂质元素添加到半导体膜603时，用掩模等来覆盖向其添加p型杂质元素的半导体膜604，使得选择性地添加n型杂质元素。或者，在向半导体膜603和604添加用于赋予p型和n型导电性之一的杂质元素之后，按比先前添加的杂质要高的浓度，选择性地只将赋予另一种导电性的杂质元素添加到半导体膜603和604之一。通过杂质添加，在半导体膜603之中形成杂质区域608，在半导体膜604之中形成杂质区域609。
接下来，如图6A所示，在电极607的侧表面上形成了侧壁610。例如，可以按这样一种方式形成侧壁610，使得重新形成绝缘膜以便覆盖栅极绝缘膜606和电极607，并且通过各向异性的蚀刻(通过这一过程，主要在垂直方向上执行蚀刻)，对重新形成的绝缘膜进行部分地蚀刻。通过各向异性的蚀刻，对重新形成的绝缘膜进行部分地蚀刻，以在电极607的侧表面上形成侧壁610。注意到，通过各向异性的蚀刻，也可以对栅极绝缘膜606进行部分地蚀刻。用于形成侧壁610的绝缘膜可以是通过等离子体CVD方法、溅射方法等形成的硅膜、氧化硅膜、氮氧化硅膜、或含有机材料(比如有机树脂)的膜的单层或多层的层叠。在本实施方式中，通过等离子体CVD方法，形成了100nm厚的氧化硅膜。另外，作为蚀刻气体，可以使用CHF3和氦的混合气体。注意到，形成侧壁610的多个步骤并不限于这些。
接下来，如图6B所示，在将电极607和侧壁610用作掩模的情况下，将赋予一种导电类型的杂质元素添加到半导体膜603和604。注意到，与先前的步骤相比，按更高的浓度，向半导体膜603和604添加与先前步骤中已添加到半导体膜603和604的杂质元素导电类型相同的杂质元素。注意到，当向半导体膜604添加p型杂质元素时，用掩模等来覆盖向其添加n型杂质元素的半导体膜603，使得选择性地添加p型杂质元素。另一方面，当向半导体膜603添加n型杂质元素时，用掩模等来覆盖向其添加p型杂质元素的半导体膜604，使得选择性地添加n型杂质元素。
通过上述杂质元素的添加，在半导体膜603中形成了一对高浓度杂质区域611、一对低浓度杂质区域612以及沟道形成区域613。另外，通过上述杂质元素的添加，在在半导体膜604中形成了一对高浓度杂质区域614、一对低浓度杂质区域615以及沟道形成区域616。高浓度杂质区域611和614充当源极和漏极，并且低浓度杂质区域612和615充当LDD(轻度掺杂漏极)区域。
注意到，半导体膜604上所形成的侧壁610以及半导体膜603上所形成的侧壁610可以具有在载流子移动方向上相同或不同的宽度。半导体膜604(它形成p型晶体管)上的每个侧壁610的宽度最好比半导体膜603(它形成n型晶体管)上的侧壁610要大。这是因为硼(添加硼是为了形成p沟道晶体管的源极和漏极)很容易扩散，使得很容易引发短沟道效应。当p沟道晶体管的侧壁610的宽度更大时，可以按高浓度向源极和漏极添加硼，由此，可以减小源极和漏极的电阻。
接下来，通过使半导体膜603和604硅化，可以形成硅化物层以便进一步减小源极和漏极的电阻。以这样一种方式执行硅化，使得金属与半导体膜接触，并且通过GRTA方法或LRTA方法等热处理，使半导体膜中的硅与金属发生反应。可以用硅化钴或硅化镍作为硅化物。在半导体膜603和604很薄的情况下，在该区域中，可以继续进行硅化，直到半导体膜603和604的底部。作为用于硅化的金属材料，可以使用下列：钛(Ti)；镍(Ni)；钨(W)；钼(Mo)；钴(Co)；锆(Zr)；铪(Ha)；钽(Ta)；钒(V)；钕(Nd)；铬(Cr)；铂(Pt)；钯(Pd)；等等。或者，通过激光照射或用灯的光照射等可以形成硅化物。
通过上述一系列步骤，制造了n沟道晶体管617和p沟道晶体管618。
接下来，形成绝缘膜619，以便覆盖晶体管617和618，如图6C所示。绝缘膜619并不总是必需的；然而，绝缘体619的形成可以防止杂质(比如碱金属和碱土金属)进入晶体管617和618。具体来讲，期望将氮化硅、氮氧化硅、氮化铝、氧化铝、氧化硅等用于绝缘膜619。在本实施方式中，使用约600nm厚的氮氧化硅膜，形成绝缘膜619。在这种情况下，在形成氮氧化硅膜之后，可以执行上述氢化处理。
接下来，在绝缘膜619之上形成了绝缘膜620，以便覆盖晶体管617和618。对于绝缘膜620，可以用具有耐热性的有机材料(比如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、或环氧树脂)。除了这些有机材料以外，也有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、氧化硅、氮化硅、氮氧化硅、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)、氧化铝等。除了氢之外，硅氧烷基树脂可以包含氟、碱基基团和芳香烃中的至少一种作为取代基。或者，通过使这些材料所构成的多个绝缘膜层叠到一起，可以形成绝缘膜620。绝缘膜620可以通过CMP方法等使其表面平整化。
注意到，硅氧烷基树脂对应于一种包括Si-O-Si键的树脂，这是通过将硅氧烷基材料用作起始材料而形成的。除了氢之外，硅氧烷基树脂可以包含氟、碱基基团和芳香烃中的至少一种作为取代基。
为了形成绝缘膜620，根据绝缘膜620的材料，可以使用下列方法：CVD方法；溅射方法；SOG方法；旋转涂敷；浸沾；喷洒涂敷；微滴排放方法(比如喷墨方法、丝网印刷、或偏置印刷)；刮片；滚筒涂敷器；幕式涂敷器；刮片涂敷器等。
接下来，如图7所示，在绝缘膜619和绝缘膜620中形成接触孔，使得部分地露出半导体膜603和604。然后，分别通过接触孔，形成了与半导体膜603和604相接触的导电膜621和622。作为用于形成接触孔的蚀刻气体，使用了CHF3和He的混合气体，尽管本发明并不限于此。
通过CVD方法、溅射方法等，可以形成导电膜621和622。具体来讲，导电膜621和622可以由下列元素构成：铝(Al)；钨(W)；钛(Ti)；钽(Ta)；钼(Mo)；镍(Ni)；铂(Pt)；铜(Cu)；金(Au)；银(Ag)；锰(Mn)；钕(Nd)；碳(C)；硅(Si)；等等。或者，也可以使用以上述金属为主要成分的合金或者含上述金属的化合物。通过使用由任何上述金属构成的膜，可以使导电膜621和622形成单层或多层的层叠。
以铝为其主要成分的合金的示例包括一种含铝作为其主要成分且还含镍的合金。另外，作为其示例，也可以给出一种以铝作为其主要成分且还包含镍以及碳和硅之一或两者的合金。因为铝和铝硅具有低电阻值且不贵，所以铝以及铝硅适合作为一种用于形成导电膜621和622的材料。与铝膜相比，在使导电膜621和622图形化时抗蚀剂烘烤期间，铝硅(Al-Si)膜可以特别防止小丘的产生。可以按大约0.5％将Cu混入铝膜，而非硅(Si)。
例如，导电膜621和622的每一个最好使用一种由阻挡膜、铝硅(Al-Si)膜和阻挡膜构成的层叠结构，或者使用一种由阻挡膜、铝硅(Al-Si)膜、氮化钛膜和阻挡膜构成的层叠结构。注意到，阻挡膜是指一种用钛、钛的氮化物、钼、或钼的氮化物构成的膜。当形成多个阻挡膜且将铝硅膜插入其间时，可以进一步防止产生铝或铝硅的小丘。此外，当阻挡膜是由钛(它是高还原性元素)构成的时候，即使薄氧化膜形成于半导体膜603和604之上，阻挡膜中所包含的钛也会还原该氧化膜，由此可以在导电膜621和622以及半导体膜603和604之间获得较佳的接触。此外，也有可能层叠多个阻挡膜。在这种情况下，例如，一种五层结构可以用于导电膜621和622，在该五层结构中从底部起层叠了钛、氮化钛、铝硅、钛以及氮化钛。
通过化学气相沉积方法，使用WF6气体和SiH4气体，可以形成由硅化钨构成的导电膜621和622。或者，通过WF6的氢还原而获得的钨，可以构成导电膜621和622。
注意到，导电膜621连接到n沟道晶体管617的高浓度杂质区域611。导电膜622连接到p沟道晶体管618的高浓度杂质区域614。
图7也示出了n沟道晶体管617和p沟道晶体管618的顶视图。注意到，图7省去了导电膜621和622、绝缘膜619和绝缘膜620。
另外，尽管在本实施方式中作为示例示出了n沟道晶体管617和p沟道晶体管618都包括一个充当栅极的电极607，但是本发明并不限于该结构。用本发明的制造方法所形成的半导体器件中所包括的晶体管可以具有多栅极结构，其中多个充当栅极的电极彼此电连接。
此外，本发明的制造方法所构成的半导体器件中所包括的晶体管可以具有栅极平面结构。注意到，SOI结构的半导体膜几乎是单晶的。因此，与多晶半导体膜相比，取向的变化很小；相应地，晶体管的阈值电压的变化可以减小。此外，因为晶粒边界很难存在(不像在多晶半导体膜中那样)，有可能抑制晶粒边界所导致的漏电流并且实现半导体器件的功耗减小。在通过激光结晶所获得的多晶半导体膜中，半导体膜的表面往往具有凸起(脊)，这反应了束斑能量密度的分布。相反，SOI基板的半导体膜不需要激光照射，或者可以用低能量密度的激光束来照射半导体膜，使得粘贴所导致的半导体膜中的缺陷可以修复好。相应地，与通过激光结晶所获得的多晶半导体膜相比，SOI基板的半导体膜具有更平的表面，并且SOI基板的半导体膜之上所形成的栅极绝缘膜可以具有小到5-50nm的厚度。由此，可以获得高导通电流，同时抑制栅极电压。在使用通过激光结晶而获得的多晶半导体膜的情况下，有必要沿着激光束扫描的方向来安排晶体管的半导体膜，以便实现更高的迁移率。然而，SOI基板的半导体膜并不限于这样的安排；因此，对半导体器件的设计的限制减小了。
本实施方式可以与任何上述实施方式恰当地组合起来进行实现。
实施例1
在本实施例中，描述了一种用一个底部基板来构成多个半导体器件的过程。
图8A显示出其上形成绝缘膜1802的底部基板1803的外观。
接下来，如图8B所示，将其表面上形成绝缘膜的接合基板1804粘贴到底部基板1803，使得接合基板1804上所形成的绝缘膜与绝缘膜1802相接触。
然后，如图9A所示，分离接合基板1804，由此在底部基板1803之上形成了充当接合基板1804的一部分的半导体膜1805，就像图9B所示。
接下来，利用图10所示的底部基板1803上所形成的半导体膜1805，形成了多个半导体器件1806，并且通过切片等操作对包括底部基板1803的半导体器件1806进行切割。通过上述结构，可以形成多个半导体器件1806。
尽管本实施方式描述了将一个底部基板1803粘贴到一个接合基板1804的情况，但是本发明并不限于此种结构。可以将多个接合基板1804粘贴到一个底部基板1803。
本实施例可以恰当地与任何上述实施方式组合起来进行实现。
实施例2
在本实施例中，作为用本发明的制造方法所构成的半导体器件中的各种电路的特定结构示例，描述了反相器。图11A中显示出反相器的电路图，并且图11B中显示出图10A的反相器的顶视图。
图11A所示的反相器具有p沟道晶体管2001以及n沟道晶体管2002。晶体管2001和晶体管2002串联起来。具体来讲，晶体管2001的漏极连接到晶体管2002的漏极。晶体管2001的漏极以及晶体管2002的漏极的电势被加到输出端子OUT。
此外，晶体管2001的栅极连接到晶体管2002的栅极。输入到输入端子IN的信号的电势被加到晶体管2001的栅极以及晶体管2002的栅极。高电平电压VDD被加到晶体管2001的源极，而低电平电压VSS被加到晶体管2002的源极。
具体来讲，在图11B所示的反相器中，晶体管2001的漏极以及晶体管2002的漏极通过导线2003而彼此电连接。导线2003连接到导线2004。因此，通过导线2003和导线2004，将晶体管2001的漏极以及晶体管2002的漏极的电势作为输出端子OUT的电势，施加到下一级中的电路。
此外，在图11B所示的反相器中，晶体管2001具有半导体膜2010，晶体管2002具有半导体膜2008。此外，导线2005的多个部分充当晶体管2001的栅极和晶体管2002的栅极。加到导线2005上的电势作为输入端子IN的电势，被加到晶体管2001的栅极和晶体管2002的栅极。通过导线2006，将电压VDD加到晶体管2001的源极，通过导线2007，将电压VSS加到晶体管2002的源极。
该实施例可以恰当地与任何上述实施方式和实施例组合起来进行实现。
实施例3
在本实施例中，作为用本发明的制造方法所构成的半导体器件中的各种电路的特定结构的示例，描述了NAND。图12A显示出NAND的电路图，图12B显示出图12A的NAND的顶视图。
图12A所示的NAND具有p沟道晶体管3001、p沟道晶体管3002、n沟道晶体管3003以及n沟道晶体管3004。晶体管3001、晶体管3003和晶体管3004按该顺序串联。同时，晶体管3001和晶体管3002并联。
具体来讲，高电平电压VDD被加到晶体管3001的源极和漏极之一，源极和漏极中的另一个被连接到输出端子OUT。高电平电压VDD被加到晶体管3002的源极和漏极之一，源极和漏极中的另一个被连接到输出端子OUT。低电平电压VSS被加到晶体管3004的源极和漏极之一。晶体管3003的源极和漏极之一被连接到输出端子OUT。此外，晶体管3003的源极和漏极中的另一个被连接到晶体管3004的源极和漏极中的另一个。输入端子IN1的电势被加到晶体管3001的栅极和晶体管3003的栅极。此外，输入端子IN2的电势被加到晶体管3002的栅极和晶体管3004的栅极。
在图12B所示的NAND中，并联的晶体管3001和3002共用半导体膜3005。此外，串联的晶体管3003和3004共用半导体膜3006。此外，导线3007的多个部分充当晶体管3001的栅极和晶体管3003的栅极。由此，加到导线3007上的电势作为输入端子IN1的电势，被加到晶体管3001的栅极和晶体管3003的栅极。导线3008的多个部分充当晶体管3002的栅极和晶体管3004的栅极。加到导线3008上的电势作为输入端子IN2的电势，被加到晶体管3002的栅极和晶体管3004的栅极。
通过导线3009，将高电平电压VDD加到晶体管3001的源极和漏极之一以及晶体管3002的源极和漏极之一。此外，通过导线3010，将低电平电压VSS加到晶体管3004的源极和漏极之一。通过导线3011和导线3012，将晶体管3001的源极和漏极中的另一个、晶体管3002的源极和漏极中的另一个、以及晶体管3003的源极和漏极之一的电势作为输出端子OUT的电势，加到下一级中的电路。
该实施例可以恰当地与任何上述实施方式和实施例组合起来而实现。
实施例4
在本实施例中，将描述RF标签的结构，它是用本发明的制造方法形成的半导体器件之一。图13A是示出了本发明的RF标签的一个模式的框图。在图13A中，RF标签500包括天线501和集成电路502。集成电路502包括电源电路503、解调电路504、调制电路505、调节器506、控制电路507以及存储器509。
当从询问器发送电波时，在天线501中电波被转换成AC电压。在电源电路503中，来自天线501的AC电压被整流，以产生用于电源的电压。用于电源的电压(它是在电源电路503中产生的)被馈送到控制电路507和调节器506。在使来自电源电路503的用于电源的电压稳定化之后，或者在调节其电平之后，调节器506将电压提供给集成电路502中的各种电路，比如解调电路504、调制电路505、控制电路507、或存储器509。
解调电路504对天线501所接收到的AC信号进行解调，然后，将该信号输出到下一级的控制电路507。控制电路507根据从解调电路504输入的信号来执行算术处理，并且产生另一个信号。在上述算术处理中，可以用存储器509作为主高速缓冲存储器或次高速缓冲存储器。此外，控制电路507分析从解调电路504输入的信号，并且根据从询问器所发送的指令的内容来输出存储器509中的信息或存储存储器509中的指令的内容。从控制电路507输出的信号经编码，再被发送到调制电路505。调制电路505根据该信号对天线501所接收到的电波进行调制。调制电路505中所调制的电波被询问器接收。由此，可以知道从RF标签500中输出的数据。
这样，通过调制被用作载波的电波，执行RF标签500和询问器之间的通信。作为载波，有频率为125kHz、13.56MHz、950MHz等的电波，根据标准它们是不同的。根据标准，调制方法包括各种方法，比如幅度调制、频率调制和相位调制；然而，任何调制都是可以使用的，只要它是基于标准的。
此外，根据载波的波长，信号传输方法可以被归类为各个种类，比如电磁耦合方法、电磁感应方法、微波方法等。
存储器509可以是非易失性存储器或易失性存储器。作为存储器509，可以使用SRAM、DRAM、闪存、EEPROM、FeRAM等。
在本实施例中，描述了包括天线501的RF标签500的结构；然而，本发明的RF标签并不必然地包括天线。另外，图13A所示的RF标签可以具有振荡电路或二次电池。
在图13A中，描述了一种只包括一个天线的RF标签的结构；然而，本发明并不限于该结构。可以提供两个天线，一个天线用于接收电能，一个天线用于接收信号。如果只提供一个天线，则在用950MHz的电波执行电能的提供和信号的传输的情况下，大量的电能有可能被传输到一定的距离，由此干扰了其它无线设备的接收操作。因此，期望用电波在短距离上提供电能，这些电波的频率已被减小；然而，在这种情况下，通信距离不可避免地会变短。另一方面，如果提供两个天线，则用于提供电能的电波的频率以及用于发送信号的电波的频率可以是分开使用的。例如，在发送电能的情况下，使用频率为13.56MHz的电波以及一个磁场，并且在发送信号的情况下，使用频率为950MHz的电波以及一个电场。如上所述，根据各种功能，单独地使用各个天线；由此，可以提供电能以便仅在短距离上进行通信，并且可以在长距离上发送信号。
在RF标签(它是用本发明的制造方法所构成的各种半导体器件之一)中，通过使用具有绝缘表面的基板或者接合到绝缘基板上的单晶半导体层(SOI层)，可以形成集成电路502；因此，不仅可以实现更快的处理速度，还可以实现更低的功耗。此外，可以抑制混入半导体膜中的杂质的量；因此，有可能防止杂质导致晶体管的可靠性下降和电学特征变差，比如阈值电压的变化或漏电流的增大。
该实施例可以恰当地与任何上述实施方式和实施例组合起来而实现。
接下来，将描述CPU(中央处理单元)的结构，CPU是用本发明的制造方法形成的半导体器件之一。
图13B是示出了该实施方式的CPU的结构的框图。图13B所示CPU主要包括算术逻辑单元(ALU)801、ALU控制器802、指令解码器803、中断控制器804、定时控制器805、寄存器806、寄存器控制器807、总线接口(总线I/F)808、存储器809以及存储器接口820，它们都在基板800上。可以在另一个芯片上设置存储器809和存储器接口820。不用说，图13B中所示的CPU仅仅是一个示例，它显示出其简化结构。事实上，CPU根据其预期目的而具有各种结构。
在指令解码器803中对通过总线接口808而输入到CPU的指令进行解码，然后，输入到ALU控制器802、中断控制器804、寄存器控制器807和定时控制器805。ALU控制器802、中断控制器804、寄存器控制器807和定时控制器805，基于经解码的指令进行各种控制。具体来讲，ALU控制器802产生用于控制ALU 801的操作的信号。在CPU执行一程序时，中断控制器804基于其优先级或屏蔽(mask)状态，判断来自外部输入/输出设备或外围电路的中断请求，并且处理该请求。寄存器控制器807产生寄存器806的地址，并且根据CPU的状态读取来自寄存器806的数据/将数据写入寄存器806。
定时控制器805产生用于控制ALU 801、ALU控制器802、指令解码器803、中断控制器804和寄存器控制器807的操作的定时的信号。例如，定时控制器805具有内部时钟发生器，它基于参考时钟信号来产生内部时钟信号并且将内部时钟信号提供给上述电路。
可以用具有绝缘表面或单晶半导体层的基板(SOI层)(它接合到绝缘基板上)来形成CPU(它是用本发明的制造方法形成的半导体器件之一)中的集成电路；因此，不仅可以实现更快的处理速度，还可以实现更低的功耗。此外，可以抑制混入半导体膜中的杂质的量；因此，有可能防止杂质导致晶体管的可靠性下降和电学特征变差，比如最终完成的CPU中的阈值电压的变化或漏电流的增大。
该实施例可以恰当地与任何上述实施方式和实施例组合起来而实现。
实施例5
在本实施例中，将描述一种有源矩阵半导体显示设备的结构，它是根据本发明而制造的半导体器件之一。
在有源矩阵发光设备中，每一个像素都具有与显示元件相对应的发光元件。因为发光元件自身会发光，所以其可视性很高且不再需要液晶显示设备所必需的背光源。此外，发光元件适合于更薄的设备，并且没有视角的限制。尽管本实施例中描述了使用有机发光二极管(OLED，这是一种发光元件)的发光设备，但是根据本发明而制造的半导体显示设备可以是使用另一种发光元件的发光设备。
OLED包括阳极层、阴极层以及含一种通过施加电场就能从中获得光发射(电致发光)的材料的层(在下文中，该层被称为电致发光层)。作为电致发光，在从单激发态返回到基态时会发光(荧光)，并且在从三重激发态返回到基态时也会发光(磷光)。在本发明的发光设备中，可以使用荧光和磷光之一或两者都使用。
图14A是本实施例的发光设备的横截面图。图14A所示的发光设备具有：晶体管1601和晶体管1602，它们被用于驱动器电路；驱动器晶体管1604，它被用于像素；以及开关晶体管1603，它在元件基板1600上。图14A所示的发光设备具有在元件基板1600上的像素中的发光元件1605。
发光元件1605具有像素电极1606、电致发光层1607和对置电极1608。像素电极1606和对置电极1608之一是阳极，而另一个是阴极。
阳极可以由透光氧化物导电材料构成，比如包括氧化硅的氧化锡铟(ITSO)、氧化锡铟(ITO)、氧化锌(ZnO)、氧化锌铟(IZO)、或掺镓的氧化锌(GZO)。作为上述透光氧化物导电材料的备选，阳极可以利用下列构成：单层膜，它包含氮化钛、氮化锆、Ti、W、Ni、Pt、Cr、Ag、Al等中的一种或多种；氮化钛膜以及以铝为其主要成分的膜的层叠结构；或氮化钛膜、以铝为其主要成分的膜以及氮化钛膜的三层结构。在用除透光氧化物导电材料以外的材料构成阳极且从阳极一侧提取光线的情况下，阳极形成一定的厚度，使得光线能透射过去(最好约为5-30nm)。
可以用包括导电大分子(也被称为导电聚合物)的导电成分于阳极。使用该导电成分并充当阳极的导电膜最好具有10000Ω/正方形或更小的薄膜电阻，并且在550nm的波长处透光率为70％或更大。此外，较佳地，导电成分中所包括的导电大分子具有0.1Ω·cm或更小的电阻。
作为导电大分子，可以使用所谓的π电子共轭导电大分子。例如，作为π电子共轭导电大分子，可以给出聚苯胺和/或其衍生物、聚吡咯和/或其衍生物、聚噻吩和/或其衍生物以及多种此类材料的共聚物。
共轭导电性大分子的具体例子如下：聚吡咯，聚(3-甲基吡咯)，聚(3-丁基吡咯)，聚(3-辛基吡咯)，聚(3-癸基吡咯)，聚(3，4-二甲基吡咯)，聚(3，4-二丁基吡咯)，聚(3-羟基吡咯)，聚(3-甲基-4-羟基吡咯)，聚(3-甲氧基吡咯)，聚(3-乙氧基吡咯)，聚(3-辛氧基吡咯)，聚(3-羧基吡咯)，聚(3-甲基-4-羧基吡咯)，聚N-甲基吡咯，聚噻吩，聚(3-甲基噻吩)，聚(3-丁基噻吩)，聚(3-辛基噻吩)，聚(3-癸基噻吩)，聚(3-十二烷基噻吩)，聚(3-甲氧基噻吩)，聚(3-乙氧基噻吩)，聚(3-辛氧基噻吩)，聚(3-羧基噻吩)，聚(3-甲基-4-羧基噻吩)，聚(3，4-亚乙基二氧基噻吩)，聚苯胺，聚(2-甲基苯胺)，聚(2-辛基苯胺)，聚(2-异丁基苯胺)，聚(3-异丁基苯胺)，聚(2-苯胺磺酸)，聚(3-苯胺磺酸)等。
任何上述导电性大分子都可以单独作为导电成分而用于阳极。或者，任何上述导电性大分子都可以与加入其中的有机树脂一起使用，以调节膜特性，比如导电成分的膜厚度的均匀性或导电成分的膜强度。
上述有机树脂可以是热固性树脂、热塑性树脂或者可光致固化的树脂，只要所述有机树脂能够与所述导电性大分子相容或者所述有机树脂能够混合或分散入所述导电性大分子中即可。例如，可使用以下树脂：基于聚酯的树脂，例如聚(对苯二甲酸乙二醇酯)，聚(对苯二甲酸丁二醇酯)，或者聚(萘二甲酸乙二醇酯)；基于聚酰亚胺的树脂，例如聚酰亚胺或聚酰胺-酰亚胺；聚酰氨树脂，例如聚酰胺6，聚酰胺66，聚酰胺12或聚酰胺11；氟树脂，例如聚(偏二氟乙烯)，聚(氟乙烯)，聚四氟乙烯，乙烯-四氟乙烯共聚物，或者聚三氟氯乙烯；乙烯基树脂，例如，聚(乙烯醇)，聚(乙烯醚)，聚(乙烯基丁缩醛)，聚(乙酸乙烯酯)或聚氯乙烯；环氧树脂；二甲苯树脂；芳族聚酰胺树脂；基于聚氨酯的树脂；基于聚脲的树脂；三聚氰胺树脂；基于酚的树脂；聚醚；基于丙烯酸类的树脂；或者这些树脂的共聚物。
此外，导电成分可以掺有受主掺杂剂或施主掺杂剂，使得共轭导电大分子中的共轭电子的氧化-还原势可以发生变化，以便调节该导电成分的导电性。
作为受主掺杂剂，可以使用卤素化合物、Lewis酸、质子酸、有机氰基化合物、有机金属化合物等。卤素化合物的示例是氯、溴、碘、氯化碘、溴化碘、氟化碘等。作为Lewis酸的示例，可以给出五氟化磷、五氟化砷、五氟化锑、三氟化硼、三氯化硼和三溴化硼。作为质子酸的示例，可以给出盐酸、硫酸、硝酸、磷酸、氟硼酸、盐酸、或高氯酸等无机酸以及有机羧酸、或有机磺酸等有机酸。作为有机羧酸和有机磺酸，可以使用羧酸化合物或磺酸化合物。作为有机氰基化合物，给出了具有两个或多个共轭键合的氰基基团，比如四氰基乙烯、四氰基乙烯氧化物、四氰基苯、四氰基喹啉并二甲烷、或四氰基氮杂萘。
作为施主掺杂剂，有碱金属、碱土金属、季胺化合物等。
导电成分可以被溶解在水或有机溶剂中(比如醇基溶剂、酮基溶剂、酯基溶剂、烃基溶剂、或芳香基溶剂)，由此，可以通过湿法来形成充当阳极的薄膜。
对溶解导电成分的溶剂没有特别的限制，只要上述导电大分子和大分子树脂化合物(比如有机树脂)能被溶解就可以。例如，导电成分可以溶解在下列的单一溶剂中或混合溶剂中：水；甲醇；乙醇；碳酸丙烯；N-甲基吡咯烷酮；二甲基甲酰胺；二甲基乙酰胺；环己酮；丙酮；甲基乙基酮；甲基异丁基酮；甲苯等。
在导电成分溶解到上述溶剂中之后，可以通过湿法形成它的膜，比如涂敷方法、微滴排放方法(也被称为喷墨方法)或印刷方法。通过热处理可以使溶剂干燥，或者在减压条件下可以使用溶剂干燥。当有机树脂是热固性树脂时，可以执行另一种热处理。当有机树脂是光固化树脂时，可以执行光照射处理。
阴极通常可以由金属、合金、导电化合物、或其混合物构成，每一种都具有较低的功函数。具体来讲，也可以形成碱金属(比如Li或Cs)、碱土金属(比如Mg、Ca或Sr)、含它们的合金(比如Mg:Ag或Al:Li)、或稀土金属(比如Yb或Er)。此外，通过形成一层具有高电子注入性的材料以便与阴极相接触，也可以使用由铝构成的普通的导电膜、透光氧化物导电材料等。
利用单层或多层的层叠体，可以形成电致发光层1607；在每一层中，不仅可以包括有机材料，还可以包括无机材料。电致发光层1607中的发光包括从单激发态返回到基态所获得的光发射(荧光)以及从三重激发态返回到基态所获得的光发射(磷光)。当电致发光层1607具有多层且像素电极1606是阴极时，通过使电子注入层、电子输运层、发光层、空穴输运层和空穴注入层按顺序层叠在像素电极1606上，就形成了电致发光层1607。注意到，在像素电极1606对应于阳极的情况下，通过使空穴注入层、空穴输运层、发光层、电子输运层和电子注入层按顺序层叠，就形成了电致发光层1607。
当使用大分子重量有机化合物、中等分子重量有机化合物(这种有机化合物不具有升华特性，但具有10微米或更小的分子链长度)、小分子重量有机化合物、或无机化合物来形成电致发光层1607时，通过微滴排放方法，就可以形成电致发光层1607。此外，也可以通过汽相沉积方法来形成中等分子重量有机化合物、小分子重量有机化合物、和无机化合物。
注意到，开关晶体管1603和驱动器晶体管1604都可以具有多栅极结构，比如双栅极结构或三栅极结构，而非单栅极结构。
接下来，图14B是本实施例的液晶显示设备的横截面图。图14B所示的液晶显示设备包括用在驱动器电路中的晶体管1611和晶体管1612以及充当像素中的开关元件的晶体管1613，它们都在元件基板1610上。另外，图14B所示的液晶显示设备包括位于元件基板1610和对置基板1614之间的液晶单元1615。
液晶单元1615具有形成于元件基板1610上的像素电极1616、形成于对置基板1614上的对置电极1617以及位于像素电极1616和对置电极1617之间的液晶1618。像素电极1616可以用下列材料构成：包括氧化硅的氧化锡铟(ITSO)、氧化锡铟(ITO)、氧化锌(ZnO)、氧化锌铟(IZO)、或掺镓的氧化锌(GZO)等。
该实施例可以恰当地与任何上述实施方式和实施例组合起来而实现。
实施例6
作为可以使用通过本发明的制造方法而形成的半导体器件的电子设备，可以给出：手机；便携式游戏控制台；电子书读取器；照相机，比如摄像机或数码相机；头戴式显示器(安装在头部的显示器)；导航系统；声音回放设备(比如车载组件或音频组件)；膝上型计算机；具有记录介质的图像回放设备(通常，用于播放记录介质(比如DVD)且具有显示图像的显示器的设备)等等。
图15A-15C显示出这样的电子设备的具体示例。
图15A显示出手机，它包括主体2101、显示部分2102、音频输入部分2103、音频输出部分2104以及操作按键2105。通过将本发明的制造方法所形成的半导体器件用于显示部分2102或用于另一个信号处理电路，就可以获得具有高可靠性的手机。
图15B显示出摄像机，它包括主体2601、显示部分2602、外壳2603、外部连接端口2604、远程控制接收部分2605、图像接收部分2606、电池2607、音频输入部分2608、操作按键2609、目镜部分2610等等。通过将本发明的制造方法所形成的半导体器件用于显示部分2602或用于另一个信号处理电路，就可以获得具有高可靠性的摄像机。
图15C显示出图像显示设备，它包括外壳2401、显示部分2402、扬声器部分2403等。通过将本发明的制造方法所形成的半导体器件用于显示部分2402或用于另一个信号处理电路，就可以获得具有高可靠性的图像显示设备。注意到，该图像显示设备对应于所有显示图像的图像显示设备，比如用于个人计算机、电视广播接收、广告显示等的显示设备。
如上所述，本发明的应用范围非常广，并且本发明可以应用于各种领域的电子设备。
该实施例可以恰当地与任何上述实施方式和实施例组合起来而实现。
实施例7
本实施例显示出在通过离子掺杂方法形成易碎层的硅晶片的表面上存在的各种元素的浓度估计结果。
在本实施例中，首先，作为表面处理，硅晶片经臭氧水处理和兆超声波清洗，然后，再经全反射X射线荧光分析(TXRF)。之后，硅晶片再次经兆超声波处理，然后，通过离子掺杂方法，用氢离子束来照射硅晶片从而在硅晶片中形成了易碎层，其形成条件是氢流速是50sccm、加速电压是20kV且剂量是1.5×1016离子/平方厘米。以这种方式获得的硅晶片再次经TXRF处理。
TXRF是指一种分析方法，其中用X射线以极浅的角度来照射一基板，并且检测当其完全被反射时所产生的荧光X射线。基于荧光X射线的波长，可以获知该基板的表面上的各种元素。此外，基于荧光X射线的强度，可以获知各种元素的浓度或量。
图16A和16B显示出硅晶片的表面上的各元素的检测结果。图16A是在离子照射之前和之后测量高达100×1010原子/平方厘米的浓度的各种元素的检测浓度的曲线图，图16B是在离子照射之前和之后测量高达10×1010原子/平方厘米的浓度的各种元素的检测浓度的曲线图。
从图16A中看出，在离子照射之后，除了作为硅晶片构成元素的硅以外，硅晶片上存在许多磷、硫、氯和钼。另外，如图16B所示，硅晶片上还存在钙、锰、铁等。在离子照射之前和之后的比较中，硫和钙在离子照射之后就减小了；另一方面，磷、氯、锰、铁和钼在离子照射之后就增大了。特别是，钼在离子照射之前几乎没有，在离子照射之后，钼的存在浓度为25.45×1010原子/平方厘米。
如上所述，在通过离子掺杂方法形成的易碎层中，硅晶片的表面上存在许多杂质元素。在离子掺杂之后，除了钼以外，磷、氯、锰、铁等原子也特别地增多了。
本申请基于2007年10月10日提交到日本专利局的日本专利申请2007-264051，其全部内容引用在此作为参考。

Claims (20)

1.一种制造半导体器件的方法，包括：
通过向接合基板添加离子，在接合基板中形成易碎层；
除去接合基板的一区域，所述区域是从比易碎层浅的位置到接合基板的表面；以及
将接合基板粘贴到底部基板，然后，在易碎层处分离接合基板，由此，在底部基板上形成半导体膜。
2.如权利要求1所述的制造半导体器件的方法，其特征在于，所述接合基板是单晶硅基板。
3.如权利要求1所述的制造半导体器件的方法，其特征在于，通过离子掺杂方法，向接合基板添加离子。
4.如权利要求1所述的制造半导体器件的方法，其特征在于，除去步骤是通过蚀刻或抛光而执行的。
5.如权利要求1所述的制造半导体器件的方法，其特征在于，所除去的接合基板的区域是1到5nm。
6.一种制造半导体器件的方法，包括：
通过向接合基板添加离子，在接合基板中形成易碎层；
除去接合基板的一区域，所述区域是从比易碎层浅的位置到接合基板的表面；
在通过除去步骤而露出的接合基板的表面上，形成一个或多个绝缘膜；以及
将接合基板粘贴到底部基板，同时一个或多个绝缘膜夹在两者之间，然后，在易碎层处分离接合基板，由此，在底部基板上形成半导体膜。
7.如权利要求6所述的制造半导体器件的方法，其特征在于，所述接合基板是单晶硅基板。
8.如权利要求6所述的制造半导体器件的方法，其特征在于，通过离子掺杂方法，向接合基板添加离子。
9.如权利要求6所述的制造半导体器件的方法，其特征在于，除去步骤是通过蚀刻或抛光而执行的。
10.如权利要求6所述的制造半导体器件的方法，其特征在于，所除去的接合基板的区域是1到5nm。
11.一种制造半导体器件的方法，包括：
在接合基板上形成绝缘膜；
通过透过绝缘膜向接合基板添加离子，在接合基板中形成易碎层；
除去绝缘膜的一区域，所述区域是从绝缘膜的表面到预定的深度；
在除去绝缘膜的所述区域之后，将接合基板粘贴到底部基板，同时绝缘膜夹在两者之间，然后，在易碎层处分离接合基板，由此，在底部基板上形成半导体膜。
12.如权利要求11所述的制造半导体器件的方法，其特征在于，所述接合基板是单晶硅基板。
13.如权利要求11所述的制造半导体器件的方法，其特征在于，通过离子掺杂方法，向接合基板添加离子。
14.如权利要求11所述的制造半导体器件的方法，其特征在于，除去步骤是通过蚀刻或抛光而执行的。
15.如权利要求11所述的制造半导体器件的方法，其特征在于，所除去的绝缘膜的区域是1到5nm。
16.一种制造半导体器件的方法，包括：
在接合基板上形成第一绝缘膜；
通过透过第一绝缘膜向接合基板添加离子，在接合基板中形成易碎层；
除去第一绝缘膜的一区域，所述区域是从第一绝缘膜的表面到预定的深度；
在通过除去步骤而露出的第一绝缘膜的表面上，形成第二绝缘膜；以及
将接合基板粘贴到底部基板，同时第一绝缘膜和第二绝缘膜夹在两者之间，然后，在易碎层处分离接合基板，由此，在底部基板上形成半导体膜。
17.如权利要求16所述的制造半导体器件的方法，其特征在于，所述接合基板是单晶硅基板。
18.如权利要求16所述的制造半导体器件的方法，其特征在于，通过离子掺杂方法，向接合基板添加离子。
19.如权利要求16所述的制造半导体器件的方法，其特征在于，除去步骤是通过蚀刻或抛光而执行的。
20.如权利要求16所述的制造半导体器件的方法，其特征在于，所除去的第一绝缘膜的区域是1到5nm。
CN2008101665153A 2007-10-10 2008-10-09 制造半导体器件的方法 Expired - Fee Related CN101409214B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-264051 2007-10-10
JP2007264051 2007-10-10
JP2007264051 2007-10-10

Publications (2)

Publication Number Publication Date
CN101409214A true CN101409214A (zh) 2009-04-15
CN101409214B CN101409214B (zh) 2012-11-14

Family

ID=40534650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101665153A Expired - Fee Related CN101409214B (zh) 2007-10-10 2008-10-09 制造半导体器件的方法

Country Status (5)

Country Link
US (1) US8101501B2 (zh)
JP (1) JP2009111375A (zh)
KR (1) KR101498576B1 (zh)
CN (1) CN101409214B (zh)
TW (1) TWI453803B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449689A (zh) * 2016-11-11 2017-02-22 中国电子科技集团公司第四十四研究所 带聚酰亚胺垫层的帧转移可见光ccd
CN109791890A (zh) * 2016-08-22 2019-05-21 胜高股份有限公司 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008132904A1 (en) * 2007-04-13 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Photovoltaic device and method for manufacturing the same
SG163481A1 (en) 2009-01-21 2010-08-30 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
JP2011029610A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2011017179A2 (en) 2009-07-28 2011-02-10 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
EP2282332B1 (en) 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI426565B (zh) * 2009-10-15 2014-02-11 Au Optronics Corp 顯示面板及薄膜電晶體之閘極絕緣層的重工方法
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110165721A1 (en) * 2009-11-25 2011-07-07 Venkatraman Prabhakar Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
TWI451474B (zh) * 2009-12-14 2014-09-01 Tien Hsi Lee 一種製作可轉移性晶體薄膜的方法
WO2011081000A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP5618656B2 (ja) * 2010-07-09 2014-11-05 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
KR101705937B1 (ko) 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
WO2012136268A1 (de) 2011-04-08 2012-10-11 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern
JP2014516470A (ja) 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
CN102593285B (zh) * 2012-03-06 2014-07-09 华灿光电股份有限公司 一种回收图形化蓝宝石衬底的方法
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
JP6393574B2 (ja) * 2014-10-09 2018-09-19 東京エレクトロン株式会社 エッチング方法
US9870940B2 (en) 2015-08-03 2018-01-16 Samsung Electronics Co., Ltd. Methods of forming nanosheets on lattice mismatched substrates
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
WO2019236320A1 (en) * 2018-06-08 2019-12-12 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874259B2 (ja) * 1990-03-15 1999-03-24 富士通株式会社 半導体基板のドライ洗浄方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69334324D1 (de) * 1992-01-30 2010-05-06 Canon Kk Herstellungsverfahren für Halbleitersubstrat
JPH07263721A (ja) * 1994-03-25 1995-10-13 Nippondenso Co Ltd 半導体装置及びその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2920188B1 (ja) * 1998-06-26 1999-07-19 日新電機株式会社 パルスバイアス水素負イオン注入方法及び注入装置
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2001168308A (ja) 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6566233B2 (en) * 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
US6900113B2 (en) * 2000-05-30 2005-05-31 Shin-Etsu Handotai Co., Ltd. Method for producing bonded wafer and bonded wafer
CN100454552C (zh) * 2001-07-17 2009-01-21 信越半导体株式会社 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
EP1667214B1 (en) * 2003-09-10 2012-03-21 Shin-Etsu Handotai Co., Ltd. Method for cleaning a multilayer substrate and method for bonding substrates and method for producing bonded wafer
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
US7867877B2 (en) * 2004-01-30 2011-01-11 Sumco Corporation Method for manufacturing SOI wafer
JP4626175B2 (ja) * 2004-04-09 2011-02-02 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP4730581B2 (ja) 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
DE102004030612B3 (de) * 2004-06-24 2006-04-20 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
US6893936B1 (en) * 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7276430B2 (en) * 2004-12-14 2007-10-02 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer
JP2006303089A (ja) * 2005-04-19 2006-11-02 Sumco Corp シリコン基板の洗浄方法
JP2009507363A (ja) * 2005-07-27 2009-02-19 シリコン・ジェネシス・コーポレーション 制御された劈開プロセスを用いてプレート上の複数タイル部分を形成する方法および構造
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791890A (zh) * 2016-08-22 2019-05-21 胜高股份有限公司 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
CN109791890B (zh) * 2016-08-22 2023-03-31 胜高股份有限公司 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
CN106449689A (zh) * 2016-11-11 2017-02-22 中国电子科技集团公司第四十四研究所 带聚酰亚胺垫层的帧转移可见光ccd

Also Published As

Publication number Publication date
US8101501B2 (en) 2012-01-24
US20090098709A1 (en) 2009-04-16
KR20090037312A (ko) 2009-04-15
KR101498576B1 (ko) 2015-03-04
TW200931503A (en) 2009-07-16
CN101409214B (zh) 2012-11-14
JP2009111375A (ja) 2009-05-21
TWI453803B (zh) 2014-09-21

Similar Documents

Publication Publication Date Title
CN101409214B (zh) 制造半导体器件的方法
CN101329999B (zh) 半导体衬底及其制造方法
CN101743616B (zh) 半导体装置的制造方法
CN101409222B (zh) Soi衬底的制造方法
CN101303967B (zh) 半导体装置的制造方法
CN101937861B (zh) 半导体衬底的制造方法、以及半导体装置的制造方法
US8309429B2 (en) Method for manufacturing semiconductor substrate and semiconductor device
CN101308783B (zh) 半导体衬底、半导体装置、以及其制造方法
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
CN101471248B (zh) 半导体衬底的制造方法及半导体器件的制造方法
CN101295734B (zh) 半导体装置及其制造方法
CN101393920B (zh) 半导体装置以及其制造方法
US8432021B2 (en) Manufacturing method of SOI substrate
CN101419943B (zh) 用于制造半导体基板、显示面板和显示设备的方法
US8318587B2 (en) Method for manufacturing semiconductor device
CN101409221A (zh) 制造半导体器件的方法
US8415228B2 (en) Manufacturing method of SOI substrate and semiconductor device
US8216914B2 (en) Method for manufacturing SOI substrate and method for manufacturing semiconductor device
TWI529805B (zh) 半導體基板的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114

Termination date: 20201009

CF01 Termination of patent right due to non-payment of annual fee