DE102004030612B3 - Halbleitersubstrat und Verfahren zu dessen Herstellung - Google Patents
Halbleitersubstrat und Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE102004030612B3 DE102004030612B3 DE102004030612A DE102004030612A DE102004030612B3 DE 102004030612 B3 DE102004030612 B3 DE 102004030612B3 DE 102004030612 A DE102004030612 A DE 102004030612A DE 102004030612 A DE102004030612 A DE 102004030612A DE 102004030612 B3 DE102004030612 B3 DE 102004030612B3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- disk
- donor
- disc
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 43
- 238000007669 thermal treatment Methods 0.000 claims abstract description 21
- 230000007547 defect Effects 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 15
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 28
- 238000012546 transfer Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910020751 SixGe1-x Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
- E01D19/00—Structural or constructional details of bridges
- E01D19/04—Bearings; Hinges
- E01D19/041—Elastomeric bearings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleitersubstrats, umfassend eine Trägerscheibe (2) und eine Schicht (8) aus einkristallinem Halbleitermaterial auf einer Seite der Trägerscheibe (2), wobei das Verfahren folgende Schritte in der angegebenen Reihenfolge umfasst: DOLLAR A a) Herstellung einer Vertiefungen (3) enthaltenden Schicht an der Oberfläche einer Donorscheibe (1), bestehend aus dem einkristallinen Halbleitermaterial, DOLLAR A b) Verbinden der Vertiefungen (3) enthaltenden Schicht der Donorscheibe (1) mit der Trägerscheibe (2), DOLLAR A c) thermische Behandlung zum Verschließen der Vertiefungen (3) an der Grenzfläche (4) zwischen der Trägerscheibe (2) und der Donorscheibe (1), so dass eine Schicht von Hohlräumen (6) innerhalb der Donorscheibe (1) entsteht, und DOLLAR A d) Spalten der Donorscheibe (1) entlang der Schicht von Hohlräumen (6), sodass eine Schicht (8), bestehend aus dem Halbleitermaterial, auf der Trägerscheibe (2) zurückbleibt. DOLLAR A Die Erfindung bezieht sich auch auf ein Halbleitersubstrat, umfassend eine Trägerscheibe (2) und eine Schicht (8), bestehend aus einkristallinem Halbleitermaterial, dadurch gekennzeichnet, dass die Schicht (8) eine Dicke von 100 nm oder weniger, eine Schichtdickengleichmäßigkeit von 5% oder weniger und eine HF-Defekt-Dichte von 0,02/cm·2· oder weniger aufweist.
Description
- Gegenstand der Erfindung ist ein Halbleitersubstrat, umfassend eine Trägerscheibe und eine Schicht bestehend aus einkristallinem Halbleitermaterial sowie ein Verfahren zur Herstellung des Halbleitersubstrats und ein dabei entstehendes Zwischenprodukt.
- Im Stand der Technik sind Scheiben als Vorprodukte für die Herstellung elektronischer Bauelemente bekannt, die eine dünne Schicht aus Halbleitermaterial auf einem elektrisch isolierenden Substrat aufweisen. Alternativ kann die dünne Halbleiterschicht durch eine elektrisch isolierende Schicht von einem ebenfalls aus Halbleitermaterial bestehenden Substrat getrennt sein. Ist das Halbleitermaterial der dünnen Schicht Silicium, so spricht man von SOI-Scheiben („silicon on insulator").
- Es sind auch mehrere Verfahren zur Herstellung derartiger Scheiben bekannt. Bei den meisten bekannten Verfahren wird dicht unterhalb der Oberfläche einer Halbleiterscheibe (der sog. Donorscheibe) eine Trennschicht, beispielsweise eine Schicht mit Hohlräumen erzeugt. Die derart vorbereitete Donorscheibe wird mit einer zweiten Scheibe, der Trägerscheibe, verbunden. Anschließend wird die Donorscheibe entlang der Trennschicht gespalten. Dadurch wird eine Schicht der Donorscheibe auf die Trägerscheibe übertragen.
-
DE 10131249 A1 beschreibt ein Verfahren, bei dem eine dünne Schicht aus Halbleitermaterial von einer Donorscheibe auf eine Trägerscheibe übertragen wird. Auf der für den Transfer vorgesehenen Seite der Donorscheibe werden zunächst Strukturen aus sich periodisch wiederholenden Vertiefungen vorgegebener Geometrien erzeugt. Diese Vertiefungen werden anschließend durch eine thermische Behandlung oberflächlich verschlossen, sodass sich eine Schicht mit sich periodisch wiederholenden Hohlräumen unter einer geschlossenen Schicht an der Oberfläche des Materials bildet. - (Die Erzeugung von Vertiefungen auf der Oberfläche einer Siliciumscheibe und das oberflächliche Verschließen der Vertiefungen durch eine thermische Behandlung sind auch in
EP 1427010 A1 beschrieben.) Die derart vorbereitete Donorscheibe wird mit einer Trägerscheibe verbunden. Danach wird, beispielsweise durch eine weitere thermische Behandlung, die Donorscheibe entlang der Schicht, die die Hohlräume enthält, gespalten. - Das beschriebene Verfahren umfasst eine Vielzahl von Schritten und ist daher vergleichsweise aufwändig. Darüber hinaus erlaubt das Verfahren gemäß dem Stand der Technik nicht die Übertragung beliebig dünner Schichten, da die Dicke der Schicht durch die zur Erzeugung der Vertiefungen eingesetzte Lithographie limitiert ist. Um sehr dünne Schichten mit einer Dicke von beispielsweise weniger als 10 nm zu erhalten, muss eine dickere Schicht, beispielsweise mit einer Dicke von 50 nm, auf die Trägerscheibe übertragen und anschließend die Schichtdicke durch geeignete Maßnahmen reduziert werden, wie in
DE 10131249 A1 beschrieben. Beispielsweise kann eine Schicht mit einer mittleren Schichtdicke von 100 nm und einer Standardabweichung von 5 % bezogen auf die mittlere Schichtdicke übertragen werden. Dies bedeutet, dass bis zu 32 % der Fläche 5% (d. h. 5 nm) oder mehr und 0,3 % der Fläche sogar 15 % (d. h. 15 nm) oder mehr von der mittleren Schichtdicke abweichen. Wird die Dicke der übertragenen Schicht anschließend auf 15 nm reduziert, so führt die nach dem Übertragen und Trennen vorhandene Standardabweichung von 5 % dazu, dass statistisch auf etwa 0,15 % der Fläche die übertragene Schicht aus Halbleitermaterial vollständig entfernt wird. Bei einer Scheibe mit einem Durchmesser von 300 mm und einer Fläche von 707 cm2 wird die Schicht aus Halbleitermaterial somit auf einer Fläche von etwa 1 cm2 vollständig entfernt. Diese Bereiche sind als HF-Defekte detektierbar. Wird in der beschriebenen Art und Weise die Dicke einer übertragenen Halbleiterschicht sehr stark reduziert, wirkt sich die nach dem Übertragen und Trennen vorhandene Schichtdickenhomogenität direkt auf die HF-Defekt-Dichte nach der Dickenreduktion aus. Hinzu kommt, dass durch die herkömmlichen Verfahren zur Dickenreduktion die absolute Schichtdickenhomogenität tendenziell eher verschlechtert wird, sodass bei sehr geringen Enddicken die HF-Defekt-Dichte nochmals ansteigt. - Die der Erfindung zu Grunde liegende Aufgabe bestand somit darin, eine Schichtstruktur mit einer ultra-dünnen Halbleiterschicht und einer gleichzeitig sehr niedrigen HF-Defekt-Dichte sowie ein Verfahren zu deren Herstellung zur Verfügung zu stellen.
- Die Aufgabe wird gelöst durch Halbleitersubstrat nach Anspruch 7 sowie ein ein Verfahren zur Herstellung des Halbleitersubstrats umfassend eine Trägerscheibe und eine Schicht aus einkristallinem Halbleitermaterial auf einer Seite der Trägerscheibe, wobei das Verfahren folgende Schritte in der angegebenen Reihenfolge umfasst:
- a) Herstellung einer Vertiefungen enthaltenden Schicht an der Oberfläche einer Donorscheibe bestehend aus dem einkristallinen Halbleitermaterial,
- b) Verbinden der Vertiefungen enthaltenden Schicht der Donorscheibe mit der Trägerscheibe,
- c) thermische Behandlung zum Verschließen der Vertiefungen an der Grenzfläche zwischen der Trägerscheibe und der Donorscheibe, sodass eine Schicht von Hohlräumen innerhalb der Donorscheibe entsteht und
- d) Spalten der Donorscheibe entlang der Schicht von Hohlräumen, sodass eine Schicht bestehend aus dem Halbleitermaterial auf der Trägerscheibe zurückbleibt.
- Die Erfindung wird im Folgenden anhand von Figuren im Detail beschrieben:
-
1 zeigt schematisch die erfindungsgemäße Übertragung einer dünnen Schicht eines Halbleitermaterials von einer Donorscheibe auf eine Trägerscheibe. -
2 zeigt schematisch die erfindungsgemäße Übertragung einer dünnen Schicht eines Halbleitermaterials von einer Donorscheibe auf eine Trägerscheibe, wobei die Trägerscheibe auf einer Fläche eine zusätzliche Schicht trägt, mit der die Vertiefungen enthaltende Schicht der Donorscheibe verbunden wird. - Erfindungsgemäß wird zunächst in Schritt a) die aus dem gewünschten Halbleitermaterial bestehende Donorscheibe
1 vorbereitet, indem auf einer ihrer Flächen eine Vertiefungen3 enthaltende Schicht hergestellt wird. Die Vertiefungen3 können regelmäßig oder unregelmäßig geformt sein. Sie können beispielsweise durch Lithographie und Trench-Ätzen (siehe beispielsweiseDE 10131249 A1 ) oder durch anodisches Ätzen (siehe beispielsweiseEP 553852 B1 - Die Donorscheibe
1 wird anschließend in Schritt b) derart mit einer Trägerscheibe2 verbunden, dass die Schicht mit Vertiefungen3 zwischen den beiden verbundenen Scheiben liegt. Beim erfindungsgemäßen Verfahren wird somit im Gegensatz zum Stand der Technik eine Vertiefungen3 enthaltende Schicht direkt mit einer Trägerscheibe2 verbunden. Falls die Trägerscheibe2 , wie in2 dargestellt, eine zusätzliche Schicht9 trägt, ist die Donorscheibe1 mit der zusätzlichen Schicht9 verbunden. Wenn die Trägerscheibe2 eine Halbleiterscheibe ist, kann die zusätzliche Schicht9 beispielsweise eine isolierende Schicht sein, beispielsweise ein Oxid des Halbleitermaterials. In diesem Fall kann mit dem erfindungsgemäßen Verfahren eine SOI-Scheibe hergestellt werden, wenn als Donorscheibe1 eine Siliciumscheibe eingesetzt wird. - In Schritt c) werden die verbundenen Scheiben bei einer geeigneten Temperatur thermisch behandelt. Die Temperatur ist abhängig von dem Material, aus dem die Donorscheibe
1 besteht. Die Temperatur muss so hoch sein, dass eine ausreichende Mobilität der Atome der Donorscheibe1 an der Grenzfläche4 gewährleistet ist. Besteht die Donorscheibe1 aus Silicium, so findet die thermische Behandlung vorzugsweise bei einer Temperatur im Bereich zwischen 500 °C und dem Schmelzpunkt von Silicium statt. Besonders bevorzugt ist eine thermische Behandlung zwischen 900 °C und 1100 °C. Die thermische Behandlung kann beispielsweise unter einer wasserstoffhaltigen Atmosphäre stattfinden. Durch die thermische Behandlung wird, falls erforderlich, die Verbindungskraft an der Grenzfläche4 der verbundenen Scheiben verstärkt. In erster Linie werden jedoch die Vertiefungen3 an der Grenzfläche4 zwischen der Donorscheibe1 und der Trägerscheibe2 durch Oberflächendiffusion der Atome des Halbleitermaterials verschlossen, so dass geschlossene Hohlräume6 entstehen, die vollständig innerhalb der Donorscheibe1 liegen und nicht mehr direkt an die Trägerscheibe2 oder die zusätzliche Schicht9 der Trägerscheibe2 angrenzen. Infolge der durch die thermische Behandlung angeregten Oberflächendiffusion beginnen sich die Vertiefungen3 im Bereich der Grenzfläche4 zu verengen, um sich schließlich vollständig zu verschließen. Die Form der Vertiefungen3 bzw. Hohlräume6 bleibt hierbei nahezu gleich. Während der thermischen Behandlung bildet sich somit an der Grenzfläche4 eine durchgehende Schicht7 bestehend aus dem Halbleitermaterial der Donorscheibe1 . - Nach der thermischen Behandlung weisen die verbundenen Scheiben folgende Struktur auf: An die Trägerscheibe
2 (oder die zusätzliche Schicht9 ) schließt sich eine dünne, durchgehende, einkristalline Schicht7 des Halbleitermaterials an, darauf folgt die verbleibende Schicht mit Hohlräumen6 und darauf wiederum der Rest5 der Donorscheibe. - Diese Struktur wird anschließend in Schritt d) entlang der verbleibenden Schicht mit Hohlräumen
6 gespalten, sodass lediglich eine dünne Schicht8 des Halbleitermaterials auf der Trägerscheibe2 verbleibt. Die Spaltung kann unter Einwirkung einer mechanischen Kraft erfolgen, beispielsweise unter Verwendung eines Gasstrahls, eines Flüssigkeitsstrahls, eines Keils, durch Biegebeanspruchung oder weitere geeignete Maßnahmen, die auch in Kombination eingesetzt werden können. - Vorzugsweise wird die Spaltung aber durch eine weitere thermische Behandlung erreicht. Direkt nach dem Verschließen der Oberfläche in Schritt c), d. h. sobald sich eine durchgehende, dünne, wenige Atomlagen dicke Schicht
7 gebildet hat, beginnen die Hohlräume6 im Bestreben der Energieminimierung ihre inneren Oberflächen zu reduzieren und somit eine kugelige Form anzustreben. Durch die Verbreiterung der Hohlräume6 verbinden sich diese miteinander und trennen schließlich die dünne einkristalline Schicht7 ,8 vom Rest5 der Donorscheibe. Die Bedingungen dieser weiteren thermischen Behandlung entsprechen vorzugsweise denen des Schritts c), da dieselben Mechanismen der Oberflächendiffusion benutzt werden. - Die Erfindung bezieht sich auch auf ein Halbleitersubstrat, umfassend eine Trägerscheibe
2 und eine Donorscheibe1 bestehend aus einkristallinem Halbleitermaterial, dadurch gekennzeichnet, dass die Donorscheibe1 über eine Vertiefungen3 enthaltende Schicht an ihrer Oberfläche mit der Trägerscheibe2 verbunden ist. - Dieses Halbleitersubstrat entsteht als Zwischenprodukt in Schritt b) des erfindungsgemäßen Verfahrens, d. h. beim Verbinden der Vertiefungen
3 enthaltenden Schicht der Donorscheibe1 mit der Trägerscheibe2 . Es besteht aus einer Abfolge mehrerer Schichten und zeichnet sich durch eine, vorzugsweise ebene, innere Grenzfläche4 aus, entlang derer eine Schicht mit geschlossenen Hohlräumen existiert. Diese Hohlräume sind so angeordnet, dass sie auf einer Seite die innere Grenzfläche4 berühren und somit die Wände der Hohlräume aus den beiden Materialien bestehen, die durch die Grenzfläche4 getrennt werden. - Die Erfindung bezieht sich auch auf ein Halbleitersubstrat, umfassend eine Trägerscheibe
2 und eine Schicht8 bestehend aus einkristallinem Halbleitermaterial, dadurch gekennzeichnet, dass die Schicht8 eine Dicke von 100 nm oder weniger, eine Schichtdickengleichmäßigkeit von 5 % oder weniger und eine HF-Defekt-Dichte von 0,02/cm2 oder weniger aufweist. - Insbesondere bezieht sich die Erfindung auf ein derartiges Halbleitersubstrat, das eine Schicht
8 bestehend aus einkristallinem Halbleitermaterial mit einer geringeren Dicke, genauer gesagt von 80 nm oder weniger, bevorzugt 50 nm oder weniger und besonders bevorzugt 20 nm oder weniger sowie die im vorangehenden Absatz aufgeführten Eigenschaften aufweist. - Dabei ist der Ausdruck „Schichtdickengleichmäßigkeit" gleichbedeutend mit dem 6σ-Wert, d. h. dem sechsfachen Wert der Standardabweichung.
- Das erfindungsgemäße Halbleitersubstrat, das durch das erfindungsgemäße Verfahren hergestellt werden kann, zeichnet sich durch eine sehr dünne aus dem Halbleitermaterial bestehende Schicht
8 mit guter Schichtdickengleichmäßigkeit und einer sehr geringen HF-Defekt-Dichte aus. Die maximale HF-Defekt-Dichte des erfindungsgemäßen Halbleitersubstrats beträgt lediglich 20 % des inDE 10131249 A1 erreichten Werts von 0,1/cm2. Die sehr geringe Defektdichte führt zu einer hohen Ausbeute bei der Bauelementeherstellung, die gute Schichtdickenhomogenität hat gute, homogene Transistoreigenschaften wie z. B. Einsatzspannung zur Folge. Das Halbleitersubstrat eignet sich daher hervorragend für die Fertigung von anspruchsvollen elektronischen Bauelementen. - Das Verbinden einer Vertiefungen enthaltenden Oberfläche mit einer Trägerscheibe kombiniert mit der Nutzbarmachung der Oberflächendiffusion und des Bestrebens, die Oberflächenenergie und damit die Oberfläche selbst zu minimieren, ist ein völlig neuer Ansatz. Im Gegensatz zu den bekannten Verfahren zur Herstellung von SOI-Scheiben wird bei dieser Technologie keine einkristalline Schicht mit vordefinierter, konstanter Dicke mit der Trägerscheibe verbunden. Beim erfindungsgemäßen Verfahren bildet sich die geschlossene Schicht erst nach dem Verbinden mit der Trägerscheibe.
- Die vorliegende Erfindung stellt ein vergleichsweise einfaches Verfahren zur Verfügung, das gegenüber
DE 10131249 A1 eine verringerte Anzahl von Prozessschritten aufweist Durch den einfacheren Prozessablauf ist das Verfahren wirtschaftlicher und einfacher zu beherrschen und bietet daher weniger Fehlerquellen. - Das in
DE 10131249 A1 angegebene Verfahren erlaubt die Übertragung einer Schicht mit einer Dicke von nicht wesentlich weniger als 50 nm, da die Dicke der übertragenen Schicht durch die Lithographie begrenzt ist. Mit Hilfe des erfindungsgemäßen Verfahrens können deutlich dünnere Schichten übertragen werden, da die Atome im Bereich der mit Vertiefungen versehenen Oberfläche, die direkt mit der Trägerscheibe verbunden werden, durch die Verbindung mit der Trägerscheibe an ihren jeweiligen Positionen fixiert werden und für die Oberflächendiffusion nicht zur Verfügung stehen. Dagegen können Atome von den Seitenwänden und vom Boden der Vertiefungen entlang der Oberfläche der Vertiefungen Richtung Trägerscheibe diffundieren. Infolgedessen verschließen sich die ehemaligen Öffnungen der Vertiefungen direkt an der Grenzfläche zur Trägerscheibe. In der weiteren Temperaturbehandlung haben die neu gebildeten länglichen Hohlräume das Bestreben nach minimalem Energiezustand, d. h. kugeliger Form. Sie wachsen in die Breite und schrumpfen in der Tiefe. Durch Anordnung und Größe der länglichen Vertiefungen lässt sich direkt die Dicke der Schicht nach dem Trennen einstellen – von wenigen Nanometern Dicke bis hin zu mehreren Mikrometern. Kleine Durchmesser und geringe Abstände der Vertiefungen führen zu einer geringen Dicke der übertragenen Schicht, während große Dimensionen und größere Abstände zu größeren Schichtdicken führen. - Bei dem in
DE 10131249 A1 angegebenen Verfahren sind dagegen auch die Atome in den Bereichen zwischen den Öffnungen der Vertiefungen, d. h. auf der Oberfläche, die gemäß der vorliegenden Erfindung direkt mit der Trägerscheibe verbunden ist, frei beweglich und stehen damit der Oberflächendiffusion zu Verfügung. Infolgedessen verrundet sich beiDE 10131249 A1 auch die Kante zwischen Vertiefung und Oberfläche, was wiederum zur Folge hat, dass sich die Hohlräume nicht exakt an der Oberfläche, sondern in einer gewissen Tiefe verschließen. Daher bilden sich beim Schließen der Vertiefungen über den daraus entstandenen Hohlräumen flache „Mulden", die dann im weiteren Verlauf des Prozesses wieder mit Material gefüllt werden, was zu einer Erhöhung der Schichtdicke führt. - Da das erfindungsgemäße Verfahren somit die Übertragung sehr dünner Schichten erlaubt, können Nachbearbeitungsschritte teilweise oder vollständig entfallen, die der Reduktion der Schichtdicke dienen. Daher ist die Gleichmäßigkeit der Schichtdicke (d. h. der sechsfache Wert der Standardabweichung der Schichtdicke) im Wesentlichen nur von der Homogenität der Durchmesser der Vertiefungen abhängig und liegt deshalb im Bereich von 5 % oder weniger.
- Die HF-Defekt-Dichte wird besonders im Fall sehr dünner Schichten, beispielsweise mit einer Dicke von 10 nm oder weniger, sehr stark durch die Schichtdickenhomogenität beeinflusst. Dies gilt, wie oben beschrieben, besonders dann, wenn eine dickere Schicht übertragen und anschließend die Schichtdicke reduziert wird. Da die vorliegende Erfindung die Übertragung sehr dünner Schichten erlaubt, kann in der Regel auf eine anschließende Reduktion der Schichtdicke verzichtet werden. Da die übertragenen Schichten außerdem eine sehr gute Schichtdickenhomogenität aufweisen, ist die HF-Defekt-Dichte mit 0,02/cm2 oder weniger bei erfindungsgemäßen Substraten sehr gering.
- Das erfindungsgemäße Verfahren eignet sich für die Übertragung einkristalliner Halbleiterschichten auf beliebige Trägerscheiben, sofern auf dem Halbleitermaterial eine nennenswerte Oberflächendiffusion erreicht werden kann. Die Übertragung kann dadurch unterstützt werden, dass man vor der Verbindung der beiden Scheiben in Schritt b) eine nur wenige Atomlagen dicke polykristalline oder amorphe Schicht auf die Trägerscheibe
2 aufbringt. Diese Schicht besteht aus einem Material, das mit dem zu übertragenden Halbleitermaterial identisch ist oder zumindest einen Bestandteil des zu übertragenden Materials enthält. Die Aufbringung der polykristallinen oder amorphen Schicht erfolgt beispielsweise mittels chemischer Gasphasenabscheidung (CVD, von engl. „chemical vapour deposition"). - Das erfindungsgemäße Verfahren eignet sich zur Herstellung einer Vielzahl von Produkten:
- A) SOI-Substrate werden hergestellt, indem
als Donorscheibe
1 eine einkristalline Siliciumscheibe und als Trägerscheibe2 eine Scheibe bestehend aus einem elektrisch isolierenden Material wie Glas oder Saphir verwendet wird. Als Trägerscheibe2 kann auch eine Halbleiterscheibe, beispielsweise eine polykristalline oder vorzugsweise einkristalline Siliciumscheibe verwendet werden, die auf ihrer Oberfläche eine elektrisch isolierende Schicht9 (siehe2 ), beispielsweise eine Siliciumoxid-Schicht trägt. - B) GeOI-Substrate („Germanium
on Insulator") werden
genauso hergestellt wie SOI-Substrate (Punkt A)), wobei jedoch als
Donorscheibe
1 eine einkristalline Germaniumscheibe verwendet wird. - C) Eine Siliciumcarbid-Schicht auf einem beliebigen Substrat
wird hergestellt, indem als Donorscheibe
1 eine einkristalline Scheibe bestehend aus Siliciumcarbid verwendet wird. - C) Ein SGOI-Substrat („Silicon-Germanium
on Insulator") wird
hergestellt, indem als Donorscheibe
1 eine Siliciumscheibe verwendet wird, die zumindest auf einer Fläche eine einkristalline Silicium-Germanium-Schicht der Zusammensetzung SixGe1-x (0 < x < 1) trägt. Als Trägerscheibe2 kann eine Scheibe bestehend aus einem elektrisch isolierenden Material verwendet werden oder eine Halbleiterscheibe, beispielsweise eine polykristalline oder vorzugsweise einkristalline Siliciumscheibe, die auf ihrer Oberfläche eine elektrisch isolierende Schicht9 (2 ), beispielsweise eine Siliciumoxid-Schicht, trägt. Nach Durchführung der Schritte a) bis d) des erfindungsgemäßen Verfahrens kann auf dem SGOI-Substrat zusätzlich eine dünne, verspannte Siliciumschicht abgeschieden werden. - D) Um ein sSOI-Substrat („Strained
Silicon on Insulator")
herzustellen, wird zunächst
eine einkristalline, spannungsfreie Silicium-Germanium-Schicht der
Zusammensetzung SixGe1-x (0 < x < 1) auf einer Siliciumscheibe
abgeschieden. Auf dieser wiederum wird eine dünne, verspannte Siliciumschicht
(engl. „strained
silicon layer")
abgeschieden, in der anschließend
in Schritt a) durch Lithographie und Trench-Ätzen oder anodisches Ätzen Vertiefungen
3 hergestellt werden. Die so vorbereitete Donorscheibe1 wird in Schritt b) mit einer elektrisch isolierenden Schicht9 einer Trägerscheibe2 (beispielsweise der oxidierten Oberfläche einer Siliciumscheibe) verbunden. Die verbundenen Scheiben werden anschließend den Schritten c) und d) des erfindungsgemäßen Verfahrens unterworfen. - Beispiel 1
- Dieses Beispiel bezieht sich auf
2 . In die Oberfläche einer Siliciumscheibe1 wurden mittels Lithographie und Ionenstrahlätzen nach dem Stand der Technik periodisch regelmäßige Vertiefungen3 mit einem runden Querschnitt erzeugt. Die Vertiefungen hatten eine Tiefe von 3,5 μm, einen Durchmesser von 0,4 μm und der Abstand von Mitte zu Mitte der Vertiefungen betrug 0,8 μm. In einem weiteren Schritt wurde die mit Vertiefungen versehene Silicium-Oberfläche mit einer Siliciumscheibe2 , die eine Siliciumoxidschicht9 trug, verbunden (gebondet). Hierzu wurde ein handelsüblicher Bonder verwendet. Die miteinander verbundenen Scheiben wurden einer thermischen Behandlung mit insgesamt 10 h Dauer und einer Maximaltemperatur von 1100 °C unterzogen. Die Behandlung wurde unter einer Argon-Atmosphäre bei einem Druck von 0,1 MPa durchgeführt. Durch diese thermische Behandlung wurde zum einem die Stärke der Verbindung zwischen den beiden Scheiben erhöht, zum anderen schlossen sich die Vertiefungen3 direkt an der Grenzfläche4 zur Siliciumoxid-Schicht9 auf der Siliciumscheibe2 und bildeten eine dünne einkristalline Silicium-Schicht7 . Im weiteren Verlauf der thermischen Behandlung verschmolzen die neu entstandenen Hohlräume6 , sodass ein durchgehender Hohlraum zwischen der neu entstandenen Silicium-Schicht8 und dem Rest5 der ehemals mit Vertiefungen versehenen Siliciumscheibe entstand. Die dünne einkristalline Silicium-Schicht8 war nun nur noch mit der Oxidschicht9 verbunden. - Beispiel 2
- In die Oberfläche einer herkömmlichen mit Silicium-Germanium beschichteten Siliciumscheibe (Dicke der Silicium-Germanium- Schicht etwa 4 μm) wurden mittels Lithographie und Ionenstrahlätzen nach dem Stand der Technik periodisch regelmäßige Vertiefungen mit einem runden Querschnitt erzeugt. Die Vertiefungen hatten eine Tiefe von 3,5 μm, einen Durchmesser von 0,4 μm und der Abstand von Mitte zu Mitte der Vertiefungen betrug 0,8 μm. In einem weiteren Schritt wurde die mit Vertiefungen versehene Silicium-Germanium-Oberfläche mit einer Siliciumscheibe mit oxidierter Oberfläche verbunden (gebondet). Hierzu wurde ein handelsüblicher Bonder verwendet. Das miteinander verbundene Scheibenpaar wurde dann einer Temperaturbehandlung mit insgesamt 10 h Dauer und einer Maximaltemperatur von 1100 °C unterzogen. Der Druck betrug 0,1 MPa und als Atmosphärengas wurde Ar gewählt. Durch diese Temperaturbehandlung wurde zum einem die Stärke der Verbindung zwischen den beiden Scheiben erhöht, zum anderen schlossen sich die Vertiefungen direkt an der Grenzfläche zur oxidierten Siliciumscheibe und bildeten eine dünne einkristalline Silicium-Germanium-Schicht. Im weiteren Verlauf der Temperaturbehandlung verschmolzen die neu entstandenen Hohlräume, sodass ein durchgehender Hohlraum zwischen der neu entstandenen Silicium-Germanium-Schicht und der ehemals mit Vertiefungen versehenen Siliciumscheibe. Die dünne einkristalline Silicium-Germanium-Schicht war nun nur noch mit der Oxidschicht verbunden, so dass ein SGOI-Substrat vorlag.
- Beispiel 3
- Zunächst wurde auf einer mit einer relaxierten Silicium-Germanium-Schichtbeschichteten Siliciumscheibe eine verspannte Siliciumschicht abgeschieden. In die Oberfläche der verspannten Siliciumschicht wurde mittels Lithographie und Ionenstrahlätzen nach dem Stand der Technik periodisch regelmäßige Vertiefungen mit einem runden Querschnitt erzeugt. Die Vertiefungen hatten eine Tiefe von 3,5 μm, einen Durchmesser von 0,4 μm und der Abstand von Mitte zu Mitte der Vertiefungen betrug 0,8 μm. In einem weiteren Schritt wurde die mit Vertiefungen versehene verspannte Siliciumoberfläche mit einer Siliciumscheibe mit oxidierter Oberfläche verbunden (gebondet). Hierzu wurde ein handelsüblicher Bonder verwendet. Das miteinander verbundene Scheibenpaar wurde dann einer Temperaturbehandlung mit insgesamt 10 h Dauer und einer Maximaltemperatur von 1100 °C unterzogen. Der Druck betrug 0,1 MPa und als Atmosphärengas wurde Ar gewählt. Durch diese Temperaturbehandlung wurde zum einem die Stärke der Verbindung zwischen den beiden Scheiben erhöht, zum anderen schlossen sich die Vertiefungen direkt an der Grenzfläche zur oxidierten Siliciumscheibe und bildeten eine dünne, einkristalline, verspannte, Siliciumschicht. Im weiteren Verlauf der Temperaturbehandlung verschmolzen die aus den Vertiefungen entstandenen Hohlräume, so dass ein durchgehender Hohlraum zwischen einer neu gebildeten Siliciumschicht und der ehemals mit Vertiefungen versehenen verspannten Siliciumschicht entstand. Die dünne, einkristalline, verspannte Siliciumschicht war nun nur noch mit der Oxidschicht verbunden, so dass ein sSOI-Substrat vorlag.
Claims (15)
- Verfahren zur Herstellung eines Halbleitersubstrats umfassend eine Trägerscheibe (
2 ) und eine dünne einkristalline Schicht (8 ) aus Halbleitermaterial auf einer Seite der Trägerscheibe (2 ), wobei das Verfahren folgende Schritte in der angegebenen Reihenfolge umfasst: a) Herstellung einer Vertiefungen (3 ) enthaltenden Schicht an der Oberfläche einer Donorscheibe (1 ) bestehend aus dem einkristallinen Halbleitermaterial, b) Verbinden der Vertiefungen (3 ) enthaltenden Schicht der Donorscheibe (1 ) mit der Trägerscheibe (2 ), c) thermische Behandlung zum Verschließen der Vertiefungen (3 ) an der Grenzfläche (4 ) zwischen der Trägerscheibe (2 ) und der Donorscheibe (1 ), sodass eine Schicht von Hohlräumen (6 ) innerhalb der Donorscheibe (1 ) entsteht und d) Spalten der Donorscheibe (1 ) entlang der Schicht von Hohlräumen (6 ), sodass eine dünne einkristalline Schicht (8 ) bestehend aus dem Halbleitermaterial auf der Trägerscheibe (2 ) zurückbleibt. - Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass das Spalten der Donorscheibe (
1 ) in Schritt d) durch eine thermische Behandlung erfolgt, während der sich die Hohlräume (6 ) miteinander verbinden und die dünne einkristalline Schicht (7 ,8 ) vom Rest (5 ) der Donorscheibe trennen. - Verfahren gemäß Anspruch 2, dadurch gekennzeichnet, dass die Schritte c) und d) zusammengefasst als eine kontinuierliche thermische Behandlung durchgeführt werden.
- Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, dass die Bedingungen der thermischen Behandlung in den Schritten c) und d) gleich sind.
- Verfahren gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass vor Schritt b) auf zumindest einer Fläche der Trägerscheibe (
2 ) eine amorphe oder polykristalline Schicht aufgebracht wird, die aus einem Material besteht, das zumindest einen Bestandteil enthält, der mit einem Bestandteil der Donorscheibe (1 ) identisch ist. - Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, dass die Zusammensetzung der amorphen oder polykristallinen Schicht mit der Zusammensetzung der Donorscheibe (
1 ) identisch ist. - Halbleitersubstrat, umfassend eine Trägerscheibe (
2 ) und eine Donorscheibe (1 ) bestehend aus einkristallinem Halbleitermaterial, dadurch gekennzeichnet, dass die Donorscheibe (1 ) über eine Vertiefungen (3 ) enthaltende Schicht an ihrer Oberfläche mit der Trägerscheibe (2 ) verbunden ist. - Halbleitersubstrat gemäß Anspruch 7, dadurch gekennzeichnet, dass die Donorscheibe (
1 ) eine Siliciumscheibe, eine Siliciumscheibe mit einer Silicium-Germanium-Schicht, eine Siliciumscheibe mit einer Silicium-Germanium-Schicht und einer verspannten Siliciumschicht, eine Germaniumscheibe oder eine Siliciumcarbid-Scheibe ist. - Halbleitersubstrat gemäß Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Trägerscheibe (
2 ) eine Siliciumscheibe mit einer Oxidschicht (9 ) ist. - Halbleitersubstrat, umfassend eine Trägerscheibe (
2 ) und eine dünne einkristalline Schicht (8 ) bestehend aus Halbleitermaterial, dadurch gekennzeichnet, dass die dünne einkristalline Schicht (8 ) eine Dicke von 100 nm oder weniger, eine Schichtdickengleichmäßigkeit von 5 % oder weniger und eine HF-Defekt-Dichte von 0,02/cm2 oder weniger aufweist. - Halbleitersubstrat gemäß Anspruch 10, dadurch gekennzeichnet, dass die dünne einkristalline Schicht (
8 ) aus Silicium, verspanntem Silicium, Silicium-Germanium, Germanium oder Siliciumcarbid besteht. - Halbleitersubstrat gemäß Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Trägerscheibe (
2 ) eine Siliciumscheibe mit einer Oxidschicht (9 ) ist. - Halbleitersubstrat gemäß einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die dünne einkristalline Schicht (
8 ) eine Dicke von 80 nm oder weniger aufweist. - Halbleitersubstrat gemäß Anspruch 13, dadurch gekennzeichnet, dass die dünne einkristalline Schicht (
8 ) eine Dicke von 50 nm oder weniger aufweist. - Halbleitersubstrat gemäß Anspruch 14, dadurch gekennzeichnet, dass die dünne einkristalline Schicht (
8 ) Halbleitermaterial eine Dicke von 20 nm oder weniger aufweist.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004030612A DE102004030612B3 (de) | 2004-06-24 | 2004-06-24 | Halbleitersubstrat und Verfahren zu dessen Herstellung |
KR1020050033950A KR100745598B1 (ko) | 2004-06-24 | 2005-04-25 | 반도체 기판 및 그의 제조 방법 |
FR0506261A FR2872343B1 (fr) | 2004-06-24 | 2005-06-21 | Substrat semi-conducteur et son procede de preparation |
US11/157,260 US7491966B2 (en) | 2004-06-24 | 2005-06-21 | Semiconductor substrate and process for producing it |
JP2005184098A JP4465306B2 (ja) | 2004-06-24 | 2005-06-23 | 半導体基板の製造方法 |
CNB2005100791117A CN100358128C (zh) | 2004-06-24 | 2005-06-24 | 半导体衬底及其制造工艺 |
US12/270,042 US7803695B2 (en) | 2004-06-24 | 2008-11-13 | Semiconductor substrate and process for producing it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004030612A DE102004030612B3 (de) | 2004-06-24 | 2004-06-24 | Halbleitersubstrat und Verfahren zu dessen Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004030612B3 true DE102004030612B3 (de) | 2006-04-20 |
Family
ID=35506430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004030612A Expired - Lifetime DE102004030612B3 (de) | 2004-06-24 | 2004-06-24 | Halbleitersubstrat und Verfahren zu dessen Herstellung |
Country Status (6)
Country | Link |
---|---|
US (2) | US7491966B2 (de) |
JP (1) | JP4465306B2 (de) |
KR (1) | KR100745598B1 (de) |
CN (1) | CN100358128C (de) |
DE (1) | DE102004030612B3 (de) |
FR (1) | FR2872343B1 (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10326578B4 (de) * | 2003-06-12 | 2006-01-19 | Siltronic Ag | Verfahren zur Herstellung einer SOI-Scheibe |
FR2887074A1 (fr) * | 2005-06-09 | 2006-12-15 | St Microelectronics Crolles 2 | Formation d'un masque sur un circuit electronique integre |
FR2887075B1 (fr) * | 2005-06-09 | 2007-10-12 | St Microelectronics Crolles 2 | Realisation de deux elements superposes au sein d'un circuit electronique integre |
US7456057B2 (en) * | 2005-12-31 | 2008-11-25 | Corning Incorporated | Germanium on glass and glass-ceramic structures |
US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
KR100962610B1 (ko) * | 2008-03-17 | 2010-06-11 | 주식회사 티지솔라 | 열처리 방법 |
US11181688B2 (en) | 2009-10-13 | 2021-11-23 | Skorpios Technologies, Inc. | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
US8630326B2 (en) | 2009-10-13 | 2014-01-14 | Skorpios Technologies, Inc. | Method and system of heterogeneous substrate bonding for photonic integration |
US9496431B2 (en) | 2013-10-09 | 2016-11-15 | Skorpios Technologies, Inc. | Coplanar integration of a direct-bandgap chip into a silicon photonic device |
US8735191B2 (en) | 2012-01-04 | 2014-05-27 | Skorpios Technologies, Inc. | Method and system for template assisted wafer bonding using pedestals |
US8222084B2 (en) | 2010-12-08 | 2012-07-17 | Skorpios Technologies, Inc. | Method and system for template assisted wafer bonding |
US9922967B2 (en) | 2010-12-08 | 2018-03-20 | Skorpios Technologies, Inc. | Multilevel template assisted wafer bonding |
CN104137262B (zh) | 2012-01-18 | 2015-11-25 | 斯考皮欧技术有限公司 | Cmos电子器件与光子器件的垂直集成 |
AU2013222069A1 (en) * | 2012-02-26 | 2014-10-16 | Solexel, Inc. | Systems and methods for laser splitting and device layer transfer |
US9406551B2 (en) | 2012-09-27 | 2016-08-02 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate |
FR3001225B1 (fr) | 2013-01-22 | 2016-01-22 | Commissariat Energie Atomique | Procede de fabrication d’une structure par collage direct |
CN104078407B (zh) * | 2013-03-29 | 2018-12-04 | 济南晶正电子科技有限公司 | 薄膜和制造薄膜的方法 |
US10833175B2 (en) * | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
CN110459501A (zh) * | 2019-05-30 | 2019-11-15 | 中国电子科技集团公司第五十五研究所 | 一种用于减薄圆片的加固拿持结构及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10131249A1 (de) * | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
EP1427010A1 (de) * | 2002-11-29 | 2004-06-09 | STMicroelectronics S.r.l. | Verfahren zur Herstellung eines Halbleitersubstrates mit mindestens einem vergrabenen Hohlraum und mit dem Verfahren hergestelltes Bauteilen |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69333152T2 (de) | 1992-01-30 | 2004-05-27 | Canon K.K. | Verfahren zur Herstellung eines Halbleitersubstrates |
EP0755068B1 (de) * | 1995-07-21 | 2003-06-04 | Canon Kabushiki Kaisha | Halbleitendes Substrat und dessen Herstellungsverfahren |
FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
JP4623451B2 (ja) | 1997-07-30 | 2011-02-02 | 忠弘 大見 | 半導体基板及びその作製方法 |
US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
US6602767B2 (en) * | 2000-01-27 | 2003-08-05 | Canon Kabushiki Kaisha | Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery |
JP2002237607A (ja) | 2000-01-27 | 2002-08-23 | Canon Inc | 多孔質層の転写方法、半導体素子の製造方法及び太陽電池の製造方法 |
CN1119830C (zh) * | 2000-04-27 | 2003-08-27 | 中国科学院上海冶金研究所 | 一种器件转移方法 |
JP2002110688A (ja) | 2000-09-29 | 2002-04-12 | Canon Inc | Soiの熱処理方法及び製造方法 |
DE102004054564B4 (de) * | 2004-11-11 | 2008-11-27 | Siltronic Ag | Halbleitersubstrat und Verfahren zu dessen Herstellung |
-
2004
- 2004-06-24 DE DE102004030612A patent/DE102004030612B3/de not_active Expired - Lifetime
-
2005
- 2005-04-25 KR KR1020050033950A patent/KR100745598B1/ko active IP Right Grant
- 2005-06-21 US US11/157,260 patent/US7491966B2/en active Active
- 2005-06-21 FR FR0506261A patent/FR2872343B1/fr active Active
- 2005-06-23 JP JP2005184098A patent/JP4465306B2/ja active Active
- 2005-06-24 CN CNB2005100791117A patent/CN100358128C/zh active Active
-
2008
- 2008-11-13 US US12/270,042 patent/US7803695B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10131249A1 (de) * | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
EP1427010A1 (de) * | 2002-11-29 | 2004-06-09 | STMicroelectronics S.r.l. | Verfahren zur Herstellung eines Halbleitersubstrates mit mindestens einem vergrabenen Hohlraum und mit dem Verfahren hergestelltes Bauteilen |
Also Published As
Publication number | Publication date |
---|---|
CN100358128C (zh) | 2007-12-26 |
KR20060045830A (ko) | 2006-05-17 |
FR2872343A1 (fr) | 2005-12-30 |
JP2006013511A (ja) | 2006-01-12 |
US20090065891A1 (en) | 2009-03-12 |
JP4465306B2 (ja) | 2010-05-19 |
US7803695B2 (en) | 2010-09-28 |
US20050287767A1 (en) | 2005-12-29 |
US7491966B2 (en) | 2009-02-17 |
FR2872343B1 (fr) | 2011-02-25 |
CN1716577A (zh) | 2006-01-04 |
KR100745598B1 (ko) | 2007-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004030612B3 (de) | Halbleitersubstrat und Verfahren zu dessen Herstellung | |
DE60127402T2 (de) | Verfahren zur herstellung von substraten und dadurch hergestellte substrate | |
DE112014001279B4 (de) | Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit | |
DE69738608T2 (de) | Verfahren zur Herstellung einer Halbleiter-Dünnschicht | |
EP1604390B9 (de) | Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen | |
DE60036286T2 (de) | Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens | |
DE69332511T2 (de) | Verfahren zur Herstellung eines Halbleitersubstrats | |
DE102008051494B4 (de) | Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht | |
DE102011002546B4 (de) | Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen | |
EP2668661B1 (de) | Verfahren zum permanenten bonden von wafern | |
EP2695182B1 (de) | Verfahren zum permanenten bonden von wafern | |
DE102018131829A1 (de) | Isolierschichtstruktur für ein halbleiterprodukt und herstellungsverfahren dafür | |
DE102005046479A1 (de) | Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie | |
DE102017118860B4 (de) | Herstellungsverfahren für einen Dünnfilm | |
WO2006092114A1 (de) | Verfahren zum herstellen einer dünnschicht-struktur | |
DE112004001102B4 (de) | Verfahren zur Steuerung der Planheit und der Elektronenbeweglichkeit von mit Diamant beschichtetem Silizium und dadurch gebildeten Strukturen | |
DE102019102323A1 (de) | Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen | |
EP1681711A1 (de) | Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung | |
DE102020214925A1 (de) | Verfahren zur Herstellung eines Polysilizium-SOI-Substrats mit einer Kavität | |
DE112008000394T5 (de) | Verfahren zum Herstellen eines Substrats, das eine abgeschiedene vergrabene Oxidschicht umfasst | |
DE102004054564B4 (de) | Halbleitersubstrat und Verfahren zu dessen Herstellung | |
EP2695181B1 (de) | Verfahren zum permanenten bonden von wafern | |
EP0211318B1 (de) | Verfahren zum selektiven Auffüllen von in Isolationsschichten geätzten Kontaktlöchern mit metallisch leitenden Materialien bei der Herstellung von höchstintegrierten Halbleiterschaltungen sowie eine Vorrichtung zur Durchführung des Verfahrens | |
DE102012213071A1 (de) | Vorgespanntes Substrat und Verfahren zu dessen Herstellung | |
DE102020101520A1 (de) | Halbleitervorrichtung und verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |