CN100358128C - 半导体衬底及其制造工艺 - Google Patents
半导体衬底及其制造工艺 Download PDFInfo
- Publication number
- CN100358128C CN100358128C CNB2005100791117A CN200510079111A CN100358128C CN 100358128 C CN100358128 C CN 100358128C CN B2005100791117 A CNB2005100791117 A CN B2005100791117A CN 200510079111 A CN200510079111 A CN 200510079111A CN 100358128 C CN100358128 C CN 100358128C
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- alms giver
- silicon
- depression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 238000005516 engineering process Methods 0.000 claims description 34
- 238000010438 heat treatment Methods 0.000 claims description 19
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 16
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 129
- 230000007547 defect Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000003801 milling Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000000306 recurrent effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
- E01D19/00—Structural or constructional details of bridges
- E01D19/04—Bearings; Hinges
- E01D19/041—Elastomeric bearings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种制造半导体衬底的工艺，该半导体衬底包括载体晶圆(2)和该载体晶圆(2)一侧上的单晶体半导体材料层(8)，该工艺包括依照顺序给出的下列步骤：在由所述单晶体半导体材料制成的施主晶圆(1)的表面产生含有凹穴(3)的层；将含有凹穴(3)的所述施主晶圆(1)的所述层与所述载体晶圆(2)结合；进行热处理以封闭所述载体晶圆(2)与所述施主晶圆(1)之间界面(4)处的所述凹穴(3)，从而在所述施主晶圆(1)内形成空穴(6)层；以及沿着所述空穴(6)层分离所述施主晶圆(1)，从而在所述载体晶圆(2)上保留的是由所述半导体材料所组成的层(8)。
Description
技术领域
本发明的内容涉及一种半导体衬底，该半导体衬底包括载体晶圆和由单晶态半导体材料制成的层，并且涉及一种制造该半导体衬底的工艺以及在该工艺中所形成的中间产品。
背景技术
现有技术已经揭示晶圆作为用于制作电子元件的最初产品，晶圆包括电绝缘衬底上的一薄层半导体材料。或者，薄半导体层可以通过电绝缘层与同样是由半导体材料制成的衬底分开。如果该薄层半导体材料是硅，那么所述晶圆公知为SOI(绝缘体的硅)晶圆。
制造这种类型晶圆的许多工艺也是公知的。在绝大多数公知的工艺中，正好在半导体晶圆(称为施主晶圆)表面的下面制造分离层，例如具有空穴的层。以这种方式制备的施主晶圆与第二晶圆，载体晶圆，结合。然后，沿着分离层分离施主晶圆，这将一层施主晶圆转移至载体晶圆上。
WO 03/003430 A2说明了一种工艺，其中将一薄层半导体材料从施主晶圆转移至载体晶圆上，首先，在施主晶圆打算用于转移的那一侧上产生预定几何形状的周期性反复出现的凹穴的图案。然后，通过热处理在表面封闭这些凹穴，从而在材料表面在连续层的下方形成具有周期性反复出现的空穴的层。以这种方式制备的施主晶圆与载体晶圆结合。然后，例如通过进一步的热处理，沿着含有空穴的层分离施主晶圆。
上述工艺包括许多步骤，因此相对来说比极复杂。此外，根据现有技术的工艺不允许转移与上述同样薄的层，这是因为该层的厚度受到用以产生凹穴的光刻的限制。为了获得非常薄的层，例如，厚度小于10nm，有必要将较厚的层，例如，厚度为50nm，转移至载体晶圆上，然后需要通过适当的措施减小该层厚度，如WO 03/003430 A2中所述的那样。例如，根据平均层厚度，可以转移平均厚度为100nm以及标准偏差为5％的层。这意谓着高达32％的表面区域与平均层厚度偏差5％(即，5nm)或更多，并且0.3％的表面区域甚至偏差15％(即，15nm)或更多。如果随后将转移层的厚度减小至15nm，那么在转移和分离之后出现的5％标准偏差将导致就统计学观点而言在大约0.15％的表面区域上完全除去半导体材料的转移层。因此，在直径为300mm和表面积为707cm2的晶圆的情况下，在大约1cm2的表面区域上这层半导体材料完全被除去。这些区域作为HF缺陷是可检测的。如果以所述方式过分减小转移半导体层的厚度，那么在厚度减小之后，在转移和分离之后出现的层厚度均匀性对HF缺陷密度具有直接的影响。此外，用于厚度减小的传统工艺易于对绝对层厚均匀性产生不良影响，因此，在最终厚度极低的情况下，HF缺陷密度仍进一步增高。
发明内容
因此本发明的目的是提供一种层结构，该结构具有超薄的半导体层，并且同时具有极低的HF缺陷密度。
通过一种制造半导体衬底的工艺实现该目的，所述衬底包括载体晶圆和载体晶圆一侧上的一层单晶体半导体材料，该工艺包括依照顺序给出的下列步骤：
a)在由单晶体半导体材料制成的施主晶圆的表面上制造含有凹穴的层，
b)将含有凹穴的施主晶圆层结合在载体晶圆上，
c)进行热处理以在载体晶圆与施主晶圆之间的界面处封闭凹穴，从而在施主晶圆内形成空穴层，以及
d)沿着空穴层分离施主晶圆，从而在载体晶圆上保留下来的是由半导体材料组成的层。
附图说明
以下参考附图对本发明进行详细说明，其中：
图1至5图解示出根据本发明将一薄层半导体材料从施主晶圆转移至载体晶圆；
图6至10图解示出根据本发明将一薄层半导体材料从施主晶圆转移至载体晶圆，载体晶圆在一个承载附加层的表面上，施主晶圆含有凹穴的层与之结合。
具体实施方式
根据本发明，首先在步骤a)中(图1+6)，通过在施主晶圆的一个表面上产生含有凹穴3的层来制备由所希望的半导体材料组成的施主晶圆1。凹穴3在形状上可以是规则的也可以是不规则的。例如，可以通过光刻和沟槽蚀刻(例如参阅WO 03/003430 A2)或通过阳极蚀刻(例如参阅欧洲专利EP 553852 B1)来制造它们。
之后，在步骤b)中(图2+7)，以如下方式使施主晶圆1与载体晶圆2结合：含有凹穴3的层位于两个结合层之间。因此，在根据本发明的工艺中，与现有技术不同，含有凹穴3的层直接与载体晶圆2结合。如图6至10中所示，如果载体晶圆2具有附加层9，则施主晶圆1与附加层9结合。如果载体晶圆2是半导体晶圆，则附加层9例如可以是绝缘层，例如，半导体材料的氧化物，在这种情况下，利用根据本发明的工艺，如果施主晶圆1是硅晶圆，那么可以制造SOI晶圆。
在步骤c)中(图3、4以及8、9)，在适当的温度下对所结合的晶圆进行热处理。温度取决于组成施主晶圆1的材料。温度必须足够高以确保在界面4施主晶圆1的原子有足够的移动性。如果施主晶圆是由硅组成的，热处理优选在500℃至硅熔点的温度范围内进行。在900℃至1100℃温度下进行热处理就更好。例如，热处理可以在含氢的环境中进行。如果有必要，则热处理可以强化在结合的晶圆之间的界面4的结合力。然而，主要地，通过半导体材料原子的表面扩散来封闭在施主晶圆1与载体晶圆2之间的界面4处的凹穴3，从而形成封闭的空穴6，所述空穴6完全位于施主晶圆1内，不再直接与载体晶圆2或载体晶圆2的附加层9毗连。由于由热处理造成的表面扩散，在最终被封闭从而形成空穴6之前，凹穴3在界面4的区域中开始变窄。在此步骤期间凹穴3或空穴6的形状实际上保持相同。因此，在热处理期间，在界面4形成由施主晶圆1的半导体材料组成的连续层7。
在热处理之后，结合的晶圆具有下列结构：继载体晶圆2(或附加层9)之后是一层薄的、连续的、半导体材料的单晶体层7，依次继其之后是包括空穴6的残留层，之后是施主晶圆的剩余部分5。
然后，在步骤d)中(图5+10)，沿着包括空穴6的残留层分离该结构，从而在载体晶圆2上保留下来的是半导体材料薄层8。分离可以在机械力的作用下执行，例如，利用气体喷射、液体喷射、楔子，通过挠性负载或其他适当的措施，也可以结合使用它们。
然而，最好通过进一步的热处理来执行分离步骤，在步骤c)中立即在表面已经封闭之后，即，一形成连续的、厚度为数个原子层的薄层7，为了将能量减小到最低，空穴6就开始缩小其内部表面面积，因此试图采取球形形状。空穴6的扩展导致空穴相互结合起来，并且最终将薄单晶体层7、8与施主晶圆的剩余部分5分开。该进一步热处理的条件优选对应于在c)步骤中所使用的条件，这是因为利用了相同的表面扩散机制。
本发明还涉及一种半导体衬底，该半导体衬底包括载体晶圆2以及由单晶体半导体材料组成的施主晶圆1，其中施主晶圆1是经由在其表面含有凹穴3的层与载体晶圆2结合。
在根据本发明的工艺的步骤b)中，即，当含有凹穴3的施主晶圆1的层与载体晶圆2结合时，形成半导体衬底作为中间产品，该衬底包括一系列多层，并且其特点在于内界面4，该内界面4最好是平坦的，沿着该内界面4有包括封闭空穴的层。以如下方法设置这些空穴：在一侧上它们与内界面4接触，并且因此空穴的壁是由通过界面4分离的两种材料所组成的。
本发明还涉及一种半导体衬底，该衬底包括载体晶圆2以及由单晶体半导体材料组成的层8，其中层8的厚度为100nm或更薄，层厚均匀度为5％或更低以及HF缺陷密度为0.02/cm2或更小。
特别地，本发明涉及该类型的半导体衬底，该衬底包括层8，该层8是由厚度较薄的单晶体半导体材料所组成，更具体地讲，厚度为80nm或更薄，优选为50nm或更薄，最好为20nm或更薄，以及具有在前段中所列的特性。
在本说明书中，表达方式“层厚均匀度”相当于6σ的值，即标准偏差的六倍。
通过本发明的工艺制造的本发明的半导体衬底，其显著特点是具有极薄的层8，该层8是由半导体材料所组成的，并且具有良好的层厚均匀度，以及极低的HF缺陷密度。本发明的半导体衬底的最大HF缺陷密度仅为在WO 03/003430 A2中所取得的值0.1/cm2的20％。极低的缺陷密度导致元件制造期间的高产率，并且良好的层厚均匀度导致良好的、均匀的晶体管特性，例如，阈值电压。因此，该半导体衬底非常适合于制造要求很高的电子元件。
含有凹穴的表面与载体晶圆的结合，连同表面扩散利用，以及使表面能量减小到最小因此使表面积本身减小到最小的努力，是一种完全新的方法。与制造SOI晶圆的已知工艺不同，在这一技术中，与载体晶圆结合的并不是具有预定的、恒定不变的厚度的单晶体层。在本发明的工艺中，被封闭的层仅在与载体晶圆结合之后形成。
本发明提供了一种相对简单的工艺，与WO 03/003430 A2相比工艺步骤的数量减少。较简单的工艺步骤意谓着对于控制来说该工艺还更经济以及更简单，因此产生更少的缺陷源。
WO 03/003430 A2中所述的工艺允许转移厚度没有远远小于50nm的层，这是因为转移层的厚度受到光刻的限制。本发明的工艺允许转移薄很多的层，这是因为设有凹穴的表面区域内的原子由于与载体晶圆的结合而固定在其各自位置上，因此无法用于表面扩散，其中所述设有凹穴的表面直接与载体晶圆结合。相反地，来自凹穴侧壁和底部的原子可以沿着凹穴的表面向载体晶圆扩散。因此，凹穴的先前开口在与载体晶圆的界面处直接封闭起来。在进一步的热处理期间，新形成的稍长空穴试图采取能量最低的状态，即，球形。其宽度增加，而其深度减小。稍长凹穴的设置以及大小使得可以在分离之后直接设定厚度，厚度从几奈米至几微米。凹穴的小直径以及凹穴之间的短距离导致薄的转移层，而大直径以及较大的距离则导致较大的厚度。
相反地，在WO 03/003430 A2中所述的工艺中，凹穴开口之间的区域内，即，根据本发明直接与载体晶圆结合的表面上，的原子也可以自由移动，并且因此可以用于表面扩散。因此，在WO 03/003430A2中，凹穴与表面之间的边缘也变圆了，这反过来意谓着空穴在表面并没有精确地封闭，而是在某一深度封闭起来。因此，当凹穴封闭时，在由其形成的空穴上形成浅的“凹陷”，然后，在工艺继续进行时再次以材料填充这些凹陷，这导致层厚度的增加。
因此，因为本发明的工艺允许转移极薄的层，所以用来减小层厚度的再加工步骤可以完全地或部分地省去。因此，层厚度的均匀度(即，六倍于层厚度的标准偏差)基本上仅仅取决于凹穴直径的均匀度，并且因此在5％或更小的范围内。
层厚度均匀度对HF缺陷密度有非常大的影响，尤其在层非常薄的情况下，例如，厚度为10nm或更薄。如上所述，如果转移较厚的层，然后减小层的厚度，那么这尤其适用。由于本发明允许转移极薄的层，所以通常没有必要随后减小层的厚度。此外，由于所转移的层具有很好的层厚均匀度，所以0.02/cm2或更低的HF缺陷密度在本发明的衬底中是非常低的。
如果可以在半导体材料上取得显著的表面扩散，那么本发明的工艺则适合于将单晶体半导体层转移至任何所希望的载体晶圆上。通过在两个晶圆在b)步骤中被结合在一起之前，将厚度仅为几个原子层的多晶或无定形层涂敷在载体晶圆2上，可以帮助所述转移。该层是由与半导体材料相同的材料组成的，所述半导体材料将要被转移或至少含有将要转移材料的成分。例如，通过化学汽相沉积法(CVD)涂敷多晶或无定形层。
本发明的工艺适合于制造范围广泛的产品：
A)通过使施主晶圆1是单晶体硅晶圆并且使载体晶圆2是由诸如玻璃或蓝宝石的电绝缘材料所组成的晶圆来制造SOI衬底。载体晶圆2也可以是半导体晶圆，例如，多晶体或最好为单晶体硅晶圆，该半导体晶圆在其表面上承载有一层电绝缘层9(请参阅图6至10)，例如，一个硅氧化物层。
B)以与SOI衬底(点(A))完全相同的方式制造GeOI衬底(“绝缘体上的锗”)，不同之处在于：使用单晶体锗晶圆作为施主晶圆1。
C)通过使用作为由碳化硅组成的单晶体晶圆的施主晶圆1来制造在任何所希望的衬底上的碳化硅层。
D)通过使用作为硅晶圆的施主晶圆1来制造SGOI衬底(绝缘体上的硅-锗)，所述硅晶圆至少在一个表面上承载有成分为SixGe1-x(0＜x＜1)的单晶体硅-锗层。载体晶圆2可以是由电绝缘材料组成的晶圆或半导体晶圆，例如，多晶体或最好为单晶体晶圆，该半导体晶圆在其表面上承载有一层电绝缘层9(图6至10)，例如，氧化硅层。在执行了本发明的工艺的步骤a)至d)之后，另外可以在SGOI衬底上沉积薄的、应变的硅层。
E)为制造sSOI衬底(绝缘体上的应变硅)，首先在硅晶圆上沉积成分为SixGe1-x(0＜x＜1)的、单晶的、无应力的硅-锗层。然后，在硅-锗层上沉积薄的、应变的硅层，随后在步骤a)中通过光刻以及沟槽蚀刻或阳极蚀刻在应变硅层中产生凹穴3。在步骤b)中，将以这种方式制备的施主晶圆1与载体晶圆2的电绝缘层9(例如，硅晶圆的氧化的表面)结合。然后对结合的晶圆施以本发明的工艺的c)及d)步骤。
实施例1
本实施例涉及图6至10。通过根据现有技术的光刻和离子束蚀刻在硅晶圆1的表面中产生具有圆形截面的周期性规则的凹穴3。凹穴的深度为3.5μm，其直径为0.4μm以及凹穴中心间的距离为0.8μm。在另一个步骤中，将设有凹穴的硅表面与承载有氧化硅层9的硅晶圆2相结合(粘合)，为此目的使用商业上可获得的粘合器。在最高1100℃的温度下对已经相互结合的晶圆进行热处理，持续共计10小时。氩环境中、在0.1Mpa的压力下执行热处理。该热处理一方面增加两个晶圆之间的结合强度，另一方面导致凹穴3在与硅晶圆2上的氧化硅层9的界面4直接封闭，形成薄单晶体硅层7。随着热处理继续进行，新形成的空穴6熔合在一起，从而在新形成的硅层8与原先设有凹穴的硅晶圆的剩余部分5之间形成连续的空穴。然后薄单晶体硅层8仅仅与氧化物层9结合。
实施例2
通过根据现有技术的光刻和离子束蚀刻在涂敷有硅-锗(硅-锗层的厚度约为4μm)的常规硅晶圆的表面上来产生具有圆形截面的周期性规则的凹穴。凹穴的深度为3.5μm，其直径为0.4μm以及凹穴中心间的距离为0.8μm。在另一步骤中，将已经设有凹穴的硅-锗表面与具有氧化表面的硅晶圆结合(粘合)。为此目的使用商业上可获得的粘合器。然后在最高1100℃的温度下对已经相互结合的一对晶圆施进行热处理，持续共计10小时。压力为0.1Mpa，并且所选环境气体是氩。该热处理一方面增加两个晶圆之间的结合强度，另一方面导致凹穴在与氧化的硅晶圆的界面处直接封闭，形成薄单晶体硅-锗层。随着热处理继续进行，新形成的空穴熔合在一起，从而在新形成的硅-锗层与原先设有凹穴的硅晶圆之间形成连续的空穴。然后薄单晶体硅-锗层仅仅与氧化物层结合，形成SGOI衬底。
实施例3
首先，在涂敷有松弛的硅-锗层的硅晶圆上沉积应变硅层。根据现有技术在应变硅层的表面内通过光刻和离子束蚀刻来产生具有圆形截面的周期性规则的凹穴。凹穴的深度为3.5μm，其直径为0.4μm以及凹穴中心间的距离为0.8μm。在另一步骤中，将设有凹穴的应变硅表面与具有氧化表面的硅晶圆结合(粘合)。为此目的使用商业上可获得的粘合器。在最高1100℃的温度下对已经相互结合的一对晶圆进行热处理，持续共计10小时。压力为0.1Mpa，并且所选环境气体是氩。该热处理一方面增加两个晶圆之间的结合强度，另一方面导致凹穴在与氧化的硅晶圆的界面处直接封闭，形成薄单晶体应变硅层。随着热处理继续进行，从凹穴形成的空穴熔合在一起，从而在新形成的硅层与原先设有凹穴的应变硅层之间形成连续的空穴。现在，薄单晶体应变硅层仅仅与氧化层结合，形成sSOI衬底。
Claims (9)
1、一种制造半导体衬底的工艺，该半导体衬底包括载体晶圆(2)和在所述载体晶圆(2)一侧上的单晶体半导体材料层(8)，该工艺包括依照顺序给出的如下步骤：
a)在由所述单晶体半导体材料制成的施主晶圆(1)的表面产生含有凹穴(3)的层，
b)将含有凹穴(3)的所述施主晶圆(1)的所述层与所述载体晶圆(2)直接结合，
c)进行热处理以封闭所述载体晶圆(2)与所述施主晶圆(1)之间界面(4)处的所述凹穴(3)，从而在所述施主晶圆(1)内形成空穴(6)层，以及
d)沿着所述空穴(6)层分离所述施主晶圆(1)，从而在所述载体晶圆(2)上保留的是由所述半导体材料所组成的层(8)。
2、如权利要求1所述的工艺，其中通过热处理执行步骤d)中的所述施主晶圆(1)的所述分离，在此期间所述空穴(6)相互结合起来并将所述薄单晶体层(7，8)与所述施主晶圆的剩余部分(5)分开。
3、如权利要求2所述的工艺，其中步骤c)和d)结合起来执行作为单一连续的热处理。
4、如权利要求3所述的工艺，其中步骤c)和d)中的所述热处理的条件是相同的。
5、如权利要求1至4其中一项所述的工艺，其中在步骤b)之前，将无定形或多晶体层涂敷在所述载体晶圆(2)的至少一侧上，所述无定形或多晶体层是由含有至少一种与所述施体晶圆(1)的成分相同的成分的材料所组成的。
6、如权利要求5所述的工艺，其中所述无定形或多晶体层的成分与所述施主晶圆(1)的成分相同。
7、一种半导体衬底，包括载体晶圆(2)和由单晶体半导体材料组成的施主晶圆(1)，其中所述施主晶圆(1)经由其表面含有凹穴(3)的层与所述载体晶圆(2)直接结合。
8、如权利要求7所述的半导体衬底，其中所述施主晶圆(1)是硅晶圆、具有硅-锗层的硅晶圆、具有硅-锗层和应变硅层的硅晶圆、锗晶圆或碳化硅晶圆。
9、如权利要求7或8所述的半导体衬底，其中所述载体晶圆(2)是具有氧化物层(9)的硅晶圆。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004030612.5 | 2004-06-24 | ||
| DE102004030612A DE102004030612B3 (de) | 2004-06-24 | 2004-06-24 | Halbleitersubstrat und Verfahren zu dessen Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1716577A CN1716577A (zh) | 2006-01-04 |
| CN100358128C true CN100358128C (zh) | 2007-12-26 |
Family
ID=35506430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100791117A Active CN100358128C (zh) | 2004-06-24 | 2005-06-24 | 半导体衬底及其制造工艺 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7491966B2 (zh) |
| JP (1) | JP4465306B2 (zh) |
| KR (1) | KR100745598B1 (zh) |
| CN (1) | CN100358128C (zh) |
| DE (1) | DE102004030612B3 (zh) |
| FR (1) | FR2872343B1 (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10326578B4 (de) * | 2003-06-12 | 2006-01-19 | Siltronic Ag | Verfahren zur Herstellung einer SOI-Scheibe |
| FR2887074A1 (fr) * | 2005-06-09 | 2006-12-15 | St Microelectronics Crolles 2 | Formation d'un masque sur un circuit electronique integre |
| FR2887075B1 (fr) * | 2005-06-09 | 2007-10-12 | St Microelectronics Crolles 2 | Realisation de deux elements superposes au sein d'un circuit electronique integre |
| US7456057B2 (en) * | 2005-12-31 | 2008-11-25 | Corning Incorporated | Germanium on glass and glass-ceramic structures |
| US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| KR100962610B1 (ko) * | 2008-03-17 | 2010-06-11 | 주식회사 티지솔라 | 열처리 방법 |
| US8630326B2 (en) | 2009-10-13 | 2014-01-14 | Skorpios Technologies, Inc. | Method and system of heterogeneous substrate bonding for photonic integration |
| US9882073B2 (en) | 2013-10-09 | 2018-01-30 | Skorpios Technologies, Inc. | Structures for bonding a direct-bandgap chip to a silicon photonic device |
| US11181688B2 (en) | 2009-10-13 | 2021-11-23 | Skorpios Technologies, Inc. | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
| US8735191B2 (en) * | 2012-01-04 | 2014-05-27 | Skorpios Technologies, Inc. | Method and system for template assisted wafer bonding using pedestals |
| US9922967B2 (en) | 2010-12-08 | 2018-03-20 | Skorpios Technologies, Inc. | Multilevel template assisted wafer bonding |
| US8222084B2 (en) | 2010-12-08 | 2012-07-17 | Skorpios Technologies, Inc. | Method and system for template assisted wafer bonding |
| SG10201509551PA (en) | 2012-01-18 | 2015-12-30 | Skorpios Technologies Inc | Vertical integration of cmos electronics with photonic devices |
| WO2013126927A2 (en) * | 2012-02-26 | 2013-08-29 | Solexel, Inc. | Systems and methods for laser splitting and device layer transfer |
| US9406551B2 (en) | 2012-09-27 | 2016-08-02 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate |
| FR3001225B1 (fr) * | 2013-01-22 | 2016-01-22 | Commissariat Energie Atomique | Procede de fabrication d’une structure par collage direct |
| CN104078407B (zh) * | 2013-03-29 | 2018-12-04 | 济南晶正电子科技有限公司 | 薄膜和制造薄膜的方法 |
| US10833175B2 (en) * | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
| CN110459501A (zh) * | 2019-05-30 | 2019-11-15 | 中国电子科技集团公司第五十五研究所 | 一种用于减薄圆片的加固拿持结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| CN1119830C (zh) * | 2000-04-27 | 2003-08-27 | 中国科学院上海冶金研究所 | 一种器件转移方法 |
| TW575910B (en) * | 2001-06-28 | 2004-02-11 | Wacker Siltronic Halbleitermat | Film or layer of semiconducting material, and process for producing the film or layer |
| EP1427010A1 (en) * | 2002-11-29 | 2004-06-09 | STMicroelectronics S.r.l. | Manufacturing method for a semiconductor substrate comprising at least a buried cavity and devices formed with this method |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1043768B1 (en) | 1992-01-30 | 2004-09-08 | Canon Kabushiki Kaisha | Process for producing semiconductor substrates |
| US6136684A (en) * | 1995-07-21 | 2000-10-24 | Canon Kabushiki Kaisha | Semiconductor substrate and process for production thereof |
| FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| JP4623451B2 (ja) | 1997-07-30 | 2011-02-02 | 忠弘 大見 | 半導体基板及びその作製方法 |
| US6602767B2 (en) * | 2000-01-27 | 2003-08-05 | Canon Kabushiki Kaisha | Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery |
| JP2002237607A (ja) | 2000-01-27 | 2002-08-23 | Canon Inc | 多孔質層の転写方法、半導体素子の製造方法及び太陽電池の製造方法 |
| JP2002110688A (ja) | 2000-09-29 | 2002-04-12 | Canon Inc | Ｓｏｉの熱処理方法及び製造方法 |
| DE102004054564B4 (de) * | 2004-11-11 | 2008-11-27 | Siltronic Ag | Halbleitersubstrat und Verfahren zu dessen Herstellung |
-
2004
- 2004-06-24 DE DE102004030612A patent/DE102004030612B3/de not_active Expired - Lifetime
-
2005
- 2005-04-25 KR KR1020050033950A patent/KR100745598B1/ko active IP Right Grant
- 2005-06-21 US US11/157,260 patent/US7491966B2/en active Active
- 2005-06-21 FR FR0506261A patent/FR2872343B1/fr active Active
- 2005-06-23 JP JP2005184098A patent/JP4465306B2/ja active Active
- 2005-06-24 CN CNB2005100791117A patent/CN100358128C/zh active Active
-
2008
- 2008-11-13 US US12/270,042 patent/US7803695B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| CN1119830C (zh) * | 2000-04-27 | 2003-08-27 | 中国科学院上海冶金研究所 | 一种器件转移方法 |
| TW575910B (en) * | 2001-06-28 | 2004-02-11 | Wacker Siltronic Halbleitermat | Film or layer of semiconducting material, and process for producing the film or layer |
| EP1427010A1 (en) * | 2002-11-29 | 2004-06-09 | STMicroelectronics S.r.l. | Manufacturing method for a semiconductor substrate comprising at least a buried cavity and devices formed with this method |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2872343A1 (fr) | 2005-12-30 |
| JP2006013511A (ja) | 2006-01-12 |
| US20050287767A1 (en) | 2005-12-29 |
| KR100745598B1 (ko) | 2007-08-02 |
| FR2872343B1 (fr) | 2011-02-25 |
| DE102004030612B3 (de) | 2006-04-20 |
| KR20060045830A (ko) | 2006-05-17 |
| CN1716577A (zh) | 2006-01-04 |
| JP4465306B2 (ja) | 2010-05-19 |
| US20090065891A1 (en) | 2009-03-12 |
| US7491966B2 (en) | 2009-02-17 |
| US7803695B2 (en) | 2010-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100358128C (zh) | 半导体衬底及其制造工艺 | |
| KR100587997B1 (ko) | 반도체 재료의 필름 또는 층, 및 그 필름 또는 층의제조방법 | |
| CN100530531C (zh) | 复合基材的制造方法 | |
| CN100407408C (zh) | 混合晶向衬底上的高性能cmos soi器件 | |
| US7915173B2 (en) | Shallow trench isolation structure having reduced dislocation density | |
| TWI282117B (en) | High-quality SGOI by oxidation near the alloy melting temperature | |
| US20050082526A1 (en) | Techniques for layer transfer processing | |
| KR100749041B1 (ko) | 반도체 기판 및 그의 제조 방법 | |
| US20020135020A1 (en) | Process for manufacturing an isolated-gate transistor with an architecture of the substrate-on-insulator type, and corresponding transistor | |
| JP2006173568A (ja) | Ｓｏｉ基板の製造方法 | |
| EP2161741B1 (en) | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density | |
| TW201537623A (zh) | 應變釋放方法、形成應變釋放半導體層的方法及半導體元件 | |
| KR20070084075A (ko) | 반도체 웨이퍼의 제조방법 | |
| JPH11121310A (ja) | 半導体基板の製造方法 | |
| WO2005067053A1 (ja) | Soiウェーハの作製方法 | |
| CN101558486A (zh) | 制造复合材料晶片的方法以及相应的复合材料晶片 | |
| KR100580998B1 (ko) | Ｓｏｉ 웨이퍼 제조 방법 | |
| KR100704146B1 (ko) | Ｓｏｉ 기판의 제조방법 | |
| TWI447785B (zh) | 對接合基板進行植入以增進其導電性的方法和結構 | |
| CN106876320B (zh) | 一种半导体器件及其制造方法 | |
| KR100609382B1 (ko) | Ｓｏｉ 기판의 제조방법 | |
| CN108666211B (zh) | 一种改善控制栅填充缺陷的方法 | |
| KR100382612B1 (ko) | 보이드 웨이퍼 제작 방법 | |
| KR20220003226A (ko) | Soi 기판 제조 방법 | |
| KR100609377B1 (ko) | Ｓｏｉ 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |