CN108666211B - 一种改善控制栅填充缺陷的方法 - Google Patents
一种改善控制栅填充缺陷的方法 Download PDFInfo
- Publication number
- CN108666211B CN108666211B CN201810415999.4A CN201810415999A CN108666211B CN 108666211 B CN108666211 B CN 108666211B CN 201810415999 A CN201810415999 A CN 201810415999A CN 108666211 B CN108666211 B CN 108666211B
- Authority
- CN
- China
- Prior art keywords
- forming
- floating gate
- layer
- polysilicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000007547 defect Effects 0.000 title claims abstract description 18
- 238000011049 filling Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 238000002955 isolation Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000969 carrier Substances 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 description 7
- 239000002245 particle Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Abstract
本发明公开了一种改善控制栅填充缺陷的方法，采用在已形成浮栅结构的半导体结构表面采用较低的温度沉积多晶硅，以形成多晶硅层，再对硅片进行高温退火处理使得多晶硅二次生长。采用本发明的技术方案能够实现消除多晶硅填充时的空洞缺陷，同时保持多晶硅的阻值和载流子的迁移率不变，达到工艺要求。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种改善控制栅填充缺陷的方法。
背景技术
在现有的半导体存储器的生成工艺中，包括在晶圆表面形成控制栅的工艺。现有的生成控制栅的工艺中，通常采用高温条件下进行多晶硅沉积的工艺。但是，多晶硅在高温条件下不仅沉积速率较快，而且晶粒尺寸较大。因此，现有工艺中沉积在高深宽比的浮栅间隔中的多晶硅会形成空洞，导致控制栅和浮栅接触面积的降低，最终影响器件的耦合率。
随着器件尺寸的逐步递减，浮栅与浮栅之间的沟槽开口越来越小，导致浮栅间隙的深宽比增大。不断增大的深宽比和较小的填充开口更容易在多晶硅的填充过程中形成空洞，导致多晶硅沉淀过程中形成的空洞对最终形成的半导体存储器的性能的影响更为明显。
针对这一问题，现有技术中采用降低多晶硅的沉积温度的方法进行处理。但是，这种做法会减小多晶硅颗粒尺寸，导致多晶硅的晶界减少，降低载流子的迁移率，并增大多晶硅的阻值，因此，现有的改进工艺也存在较大的缺陷。
发明内容
针对现有技术中存在的上述问题，现提供一种改善控制栅填充缺陷的方法。
具体技术方案如下：
一种改善控制栅填充缺陷的方法，应用于半导体制造工艺中，包括以下步骤：
步骤S1：提供一具制备有浮栅结构的半导体结构；
步骤S2：以一小于等于600℃的第一温度在所述半导体结构表面沉积多晶硅，以形成一用以制备控制栅的第一多晶硅层；
步骤S3：以一大于600℃的第二温度对所述第一多晶硅层进行退火处理。
优选的，所述步骤S2中，所述第一温度为580℃-600℃。
优选的，所述步骤S2中，所述第一温度为580℃。
优选的，所述步骤S3中，所述第二温度大于等于615℃。
优选的，所述步骤S3中，所述第二温度为620℃。
优选的，形成所述步骤S1中提供的所述半导体结构包括以下步骤：
步骤A1：提供一硅片，并于所述硅片表面形成浅沟槽隔离结构；
步骤A2：在所述硅片表面形成一浮栅氧化层；
步骤A3：于所述浮栅氧化层表面沉积多晶硅以形成一用以形成浮栅的第二多晶硅层；
步骤A4：刻蚀所述浅沟槽隔离结构，使所述浅沟槽隔离结构顶部低于所述第二多晶硅层的上表面，且不低于所述浮栅氧化层的上表面，以形成浮栅形貌；
步骤A5：于所述浮栅形貌外表面及所述浅沟槽隔离结构顶面形成一控制栅绝缘层，以得到浮栅结构。
优选的，所述步骤A3中，在形成所述第二多晶硅层后，还包括以下步骤：
对所述硅片表面进行研磨，使所述第二多晶硅层与所述浅沟槽隔离结构顶部齐平。
优选的，采用化学机械研磨的方法对所述硅片表面进行研磨。
优选的，所述步骤A5中，形成所述控制栅绝缘层的方法包括：
步骤A51：于所述浮栅形貌外表面及所述浅沟槽隔离结构顶面形成一第一氧化硅层；
步骤A52：于所述第一氧化硅层表面形成一氮化硅层；
步骤A53：于所述氮化硅层表面形成一第二氧化硅层。
上述技术方案具有如下优点或有益效果：
采用降低多晶硅的沉积温度来解决多晶硅填充时的空洞缺陷，在多晶硅的沉积后增加一步退火工艺使得多晶硅的二次生长，实现在消除多晶硅填充时的空洞缺陷的同时，保持多晶硅的阻值和载流子的迁移率不变，达到工艺要求。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1-3为本发明实施例中采用改善控制栅填充缺陷的方法的半导体结构的示意图；
图4为本发明改善控制栅填充缺陷的方法的实施例的流程图；
图5为本发明实施例中形成半导体结构的流程图；
图6为本发明实施例中形成控制栅绝缘层的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明一种较佳的实时例中，根据图4所示，一种改善控制栅填充缺陷的方法，应用于半导体制造工艺中，包括以下步骤：
步骤S1：提供一具制备有浮栅结构的半导体结构；
步骤S2：以一小于等于600℃的第一温度在半导体结构表面沉积多晶硅，以形成一用以制备控制栅的第一多晶硅层；
步骤S3：以一大于600℃的第二温度对第一多晶硅层进行退火处理。
具体地，本实施例中，从工艺整合的角度对现有的工艺进行优化，在不改变浮栅结构中多晶硅填充开口大小状态的条件下，通过改变多晶硅沉积温度，使得多晶硅的颗粒小于现有的工艺中的颗粒尺寸，使得多晶硅能够将半导体结构的间隙完全填充，实现减少多晶硅填充时的缺陷。
进一步，采用增加高温退火工艺控制多晶硅继续生长，使得多晶硅颗粒尺寸大小能够达到工艺要求。
根据图1所示，在未进行多晶硅沉淀前的浮栅结构的截面图中，包括底部的硅片、浅沟槽隔离结构2、浮栅结构1，每个浮栅结构之间存在孔隙3。
根据图2所示，在对半导体结构表面沉积多晶硅后的截面图中，多晶硅41彻底填充了浮栅结构之间存在孔隙，并且覆盖了半导体结构的表面。
根据图3和图2所示，经过退火处理的硅片中，多晶硅42的颗粒尺寸变大。实现了消除多晶硅填充时的空洞缺陷，同时保持多晶硅的阻值和载流子的迁移率不变。
本发明一种较佳的实时例中，步骤S2中，第一温度为580℃-600℃。
具体地，本实施中，再用低于现有工艺中的温度进行多晶硅沉淀操作，使得在多晶硅沉淀过程中减小了颗粒尺寸，使得多晶硅的晶界减少，从而达到避免空洞缺陷的效果。
本发明一种较佳的实时例中，步骤S2中，第一温度为580℃。
本发明一种较佳的实时例中，步骤S3中，第二温度大于等于615℃。
具体地，本实施中，在沉淀多晶硅后，由于多晶硅的颗粒尺寸较小无法满足工艺要求，采用热退火工艺对硅片进行处理，使得沉淀在的得到的多晶硅能够继续生长，使得多晶硅的颗粒尺寸增大，在最终制得的存储器中，保持多晶硅的阻值和载流子的迁移率不变，达到工艺要求。
本发明一种较佳的实时例中，步骤S3中，第二温度为620℃。
本发明一种较佳的实时例中，根据图5所示，形成步骤S1中提供的半导体结构包括以下步骤：
步骤A1：提供一硅片，并于硅片表面形成浅沟槽隔离结构；
步骤A2：在硅片表面形成一浮栅氧化层；
步骤A3：于浮栅氧化层表面沉积多晶硅以形成一用以形成浮栅的第二多晶硅层；
步骤A4：刻蚀浅沟槽隔离结构，使浅沟槽隔离结构顶部低于第二多晶硅层的上表面，且不低于浮栅氧化层的上表面，以形成浮栅形貌；
步骤A5：于浮栅形貌外表面及浅沟槽隔离结构顶面形成一控制栅绝缘层，以得到浮栅结构。
具体地，本实施例中，采用上述步骤在硅片表面构建浮栅结构得到半导体结构，作为后续进行多晶硅沉淀工艺的基础。
本发明一种较佳的实时例中，步骤A3中，在形成第二多晶硅层后，还包括以下步骤：
对硅片表面进行研磨，使第二多晶硅层与浅沟槽隔离结构顶部齐平。
本发明一种较佳的实时例中，采用化学机械研磨的方法对硅片表面进行研磨。
本发明一种较佳的实时例中，根据图6所示，步骤A5中，形成控制栅绝缘层的方法包括：
步骤A51：于浮栅形貌外表面及浅沟槽隔离结构顶面形成一第一氧化硅层；
步骤A52：于第一氧化硅层表面形成一氮化硅层；
步骤A53：于氮化硅层表面形成一第二氧化硅层。
具体地，本实施例中，采用上述步骤在浮栅形貌外表面及源漏制备区顶面制备控制栅绝缘层。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (9)
1.一种改善控制栅填充缺陷的方法，应用于半导体制造工艺中，其特征在于，包括以下步骤：
步骤S1：提供一具制备有浮栅结构的半导体结构；
步骤S2：以一小于等于600℃的第一温度在所述半导体结构表面沉积一次多晶硅，以形成一用以制备控制栅的第一多晶硅层；
步骤S3：以一大于600℃的第二温度对所述第一多晶硅层进行一次退火处理。
2.根据权利要求1所述的改善控制栅填充缺陷的方法，其特征在于，所述步骤S2中，所述第一温度为580℃-600℃。
3.根据权利要求1所述的改善控制栅填充缺陷的方法，其特征在于，所述步骤S2中，所述第一温度为580℃。
4.根据权利要求1所述的改善控制栅填充缺陷的方法，其特征在于，所述步骤S3中，所述第二温度大于等于615℃。
5.根据权利要求1所述的改善控制栅填充缺陷的方法，其特征在于，所述步骤S3中，所述第二温度为620℃。
6.根据权利要求1所述的改善控制栅填充缺陷的方法，其特征在于，形成所述步骤S1中提供的所述半导体结构包括以下步骤：
步骤A1：提供一硅片，并于所述硅片表面形成浅沟槽隔离结构；
步骤A2：在所述硅片表面形成一浮栅氧化层；
步骤A3：于所述浮栅氧化层表面沉积多晶硅以形成一用以形成浮栅的第二多晶硅层；
步骤A4：刻蚀所述浅沟槽隔离结构，使所述浅沟槽隔离结构顶部低于所述第二多晶硅层的上表面，且不低于所述浮栅氧化层的上表面，以形成浮栅形貌；
步骤A5：于所述浮栅形貌外表面及所述浅沟槽隔离结构顶面形成一控制栅绝缘层，以得到浮栅结构。
7.根据权利要求6所述的改善控制栅填充缺陷的方法，其特征在于，所述步骤A3中，在形成所述第二多晶硅层后，还包括以下步骤：
对所述硅片表面进行研磨，使所述第二多晶硅层与所述浅沟槽隔离结构顶部齐平。
8.根据权利要求7所述的改善控制栅填充缺陷的方法，其特征在于，采用化学机械研磨的方法对所述硅片表面进行研磨。
9.根据权利要求6所述的改善控制栅填充缺陷的方法，其特征在于，所述步骤A5中，形成所述控制栅绝缘层的方法包括：
步骤A51：于所述浮栅形貌外表面及所述浅沟槽隔离结构顶面形成一第一氧化硅层；
步骤A52：于所述第一氧化硅层表面形成一氮化硅层；
步骤A53：于所述氮化硅层表面形成一第二氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810415999.4A CN108666211B (zh) | 2018-05-03 | 2018-05-03 | 一种改善控制栅填充缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810415999.4A CN108666211B (zh) | 2018-05-03 | 2018-05-03 | 一种改善控制栅填充缺陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108666211A CN108666211A (zh) | 2018-10-16 |
| CN108666211B true CN108666211B (zh) | 2021-04-02 |
Family
ID=63781674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810415999.4A Active CN108666211B (zh) | 2018-05-03 | 2018-05-03 | 一种改善控制栅填充缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108666211B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026211B1 (en) * | 2004-03-08 | 2006-04-11 | Advanced Micro Devices, Inc. | Semiconductor component and method of manufacture |
| CN101289739A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅沉积制程 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658907B2 (ja) * | 1994-09-29 | 1997-09-30 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US7157327B2 (en) * | 2004-07-01 | 2007-01-02 | Infineon Technologies Ag | Void free, silicon filled trenches in semiconductors |
-
2018
- 2018-05-03 CN CN201810415999.4A patent/CN108666211B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026211B1 (en) * | 2004-03-08 | 2006-04-11 | Advanced Micro Devices, Inc. | Semiconductor component and method of manufacture |
| CN101289739A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅沉积制程 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108666211A (zh) | 2018-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449948B1 (ko) | 콘택저항을 감소시킨 콘택플러그 형성방법 | |
| CN100405578C (zh) | 半导体结构及其制造方法 | |
| JP4345875B2 (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| US20060131689A1 (en) | Semiconductor device and fabrication method thereof | |
| US10644135B2 (en) | FinFET device with non-recessed STI | |
| KR100455725B1 (ko) | 반도체소자의 플러그 형성방법 | |
| CN110379765A (zh) | 深槽隔离工艺方法 | |
| CN108666211B (zh) | 一种改善控制栅填充缺陷的方法 | |
| CN112542387A (zh) | 半导体器件及其沟槽栅结构的制造方法 | |
| US20030068885A1 (en) | Method of forming a contact plug for a semiconductor device | |
| TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
| US6207515B1 (en) | Method of fabricating buried source to shrink chip size in memory array | |
| CN111446300A (zh) | 一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅mosfet结构及其制备方法 | |
| WO2019085919A1 (zh) | 浅沟槽隔离结构的凹陷区处理方法及半导体元器件 | |
| CN109216439B (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| KR101077014B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| CN104916532A (zh) | 栅极氧化层的制备方法 | |
| KR100327339B1 (ko) | 어닐링을 수반한 반도체 웨이퍼의 제조방법 및 반도체 소자의 제조방법 | |
| KR100583146B1 (ko) | 선택적 에피택셜 성장법을 적용한 반도체소자 제조방법 | |
| US20220093451A1 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
| WO2023019694A1 (zh) | 半导体结构及其制备方法 | |
| US9059094B2 (en) | Semiconductor gate structure and method of fabricating thereof | |
| KR950009286B1 (ko) | 초고집적 회로의 소자 고립방법 | |
| KR100810074B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |