CN101289739A - 多晶硅沉积制程 - Google Patents
多晶硅沉积制程 Download PDFInfo
- Publication number
- CN101289739A CN101289739A CNA200710039782XA CN200710039782A CN101289739A CN 101289739 A CN101289739 A CN 101289739A CN A200710039782X A CNA200710039782X A CN A200710039782XA CN 200710039782 A CN200710039782 A CN 200710039782A CN 101289739 A CN101289739 A CN 101289739A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- reaction
- silane
- procedure
- adjusted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
本发明提供一种多晶硅沉积制程，首先在反应机台上调节反应参数，在反应炉内充入硅烷(SiH4)以在衬底上形成多晶硅，当沉积结束后，结束硅烷的充入。与现有技术相比，对于深宽比大于2∶1的沟槽，本发明通过调节机台的反应参数(反应炉内压力调节至小于500毫托，硅烷流量调节至小于0.5升/分钟，反应温度设置为560℃)，可以改善多晶硅的填充能力，有效防止沉积的多晶硅中出现空洞。
Description
技术领域
本发明涉及半导体制程，尤其涉及一种多晶硅沉积制程。
背景技术
以多晶硅作为MOS器件的栅极是MOS技术的一项重大发展，其原因是多晶硅栅极的可靠性优于铝电极。一般最常用的低压沉积有两种方法，一种是压强约为4～10Pa，使用完全纯度的硅烷(SiH4)作为反应气体；另一种是利用氮气作为稀释硅烷的气体，浓度控制在20％～30％。
使用完全纯度的硅烷作为反应气体是集成电路中所用多晶硅薄膜的制备中普遍采用的标准方法，具有生长速度快，成膜致密、均匀、装片容量大等特点。
目前常用制程的工艺中，由于工艺参数的不同，当应用在沟槽填充时，尤其是深宽比较大的沟槽时，多晶硅沉积很容易出现空洞(Void)，这些空洞引生缺陷和可靠度的问题，在后续制程中影响最终硅片的质量。
发明内容
本发明的目的在于提供一种改进的多晶硅沉积制程，其可以有效防止沟槽填充时出现空洞。
为实现上述目的，本发明提供一种多晶硅沉积制程，首先在反应机台上调节反应参数，在反应炉内充入硅烷(SiH4)以在衬底上形成多晶硅，当沉积结束后，结束硅烷的充入；其中，对于深宽比大于2∶1的沟槽，机台的反应参数需要调节至：反应炉内压力小于500毫托，硅烷流量小于0.5升/分钟，反应温度为560℃。
与现有技术相比，本发明通过调节压力，气体流量及温度来降低沉积速率，从而改善多晶硅的填充能力，有效防止沉积的多晶硅中出现空洞。
具体实施方式
多晶硅沉积制程首先在反应机台上调节反应参数，在反应炉内充入硅烷(SiH4)以在衬底上形成多晶硅，当沉积结束后，结束硅烷的充入。但是现有技术在使用多晶硅填充沟槽时，当待沉积的衬底沟槽的深宽比大于2∶1时容易产生空洞或缝隙。
为了改善多晶硅的填充能力，需要降低沉积速率。影响沉积速率的参数主要温度，气体流量以及压力。
本发明的多晶硅沉积制程，首先需要将机台的反应参数进行如下调整：反应炉内压力调节至小于500毫托，硅烷流量调节至小于0.5升/分钟；然后再进行多晶硅的沉积填充，在本发明中，使用多晶硅填充的沟槽没有空洞或缝隙。
在本发明较佳实施例中，当压力降低到350毫托，硅烷的流量降低到0.1升/分钟，温度设置为560℃时，经过实验，可以得到最好的沟槽填充效果。
Claims (4)
1、一种多晶硅沉积制程，首先在反应机台上调节反应参数，在反应炉内充入硅烷(SiH4)以在衬底上形成多晶硅，当沉积结束后，结束硅烷的充入；其特征在于：机台的反应参数中，反应炉内压力调节至小于500毫托。
2、如权利要求1所述的一种多晶硅沉积制程，其特征在于：硅烷流量调节至小于0.5升/分钟。
3、如权利要求1所述的一种多晶硅沉积制程，其特征在于：反应温度设置为560℃。
4、如权利要求1所述的一种多晶硅沉积制程，其特征在于：衬底沟槽的深宽比大于2∶1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200710039782XA CN101289739A (zh) | 2007-04-20 | 2007-04-20 | 多晶硅沉积制程 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200710039782XA CN101289739A (zh) | 2007-04-20 | 2007-04-20 | 多晶硅沉积制程 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101289739A true CN101289739A (zh) | 2008-10-22 |
Family
ID=40034181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200710039782XA Pending CN101289739A (zh) | 2007-04-20 | 2007-04-20 | 多晶硅沉积制程 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101289739A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104377121A (zh) * | 2014-11-18 | 2015-02-25 | 天津中环领先材料技术有限公司 | Igbt用8英寸单晶硅晶圆片的多晶背封工艺 |
| CN108149216A (zh) * | 2017-12-07 | 2018-06-12 | 上海申和热磁电子有限公司 | 一种改善低压化学气相淀积多晶硅薄膜质量的方法 |
| CN108666211A (zh) * | 2018-05-03 | 2018-10-16 | 武汉新芯集成电路制造有限公司 | 一种改善控制栅填充缺陷的方法 |
| CN109545739A (zh) * | 2018-11-15 | 2019-03-29 | 武汉新芯集成电路制造有限公司 | 一种导电结构的形成方法 |
| CN111048416A (zh) * | 2019-12-25 | 2020-04-21 | 上海华力微电子有限公司 | 多晶硅薄膜的沉积方法 |
| CN111785628A (zh) * | 2020-06-28 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Igbt器件的制造方法 |
| CN111883428A (zh) * | 2020-07-16 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 发射区多晶硅的形成方法及器件 |
| US11764057B2 (en) | 2021-05-24 | 2023-09-19 | Che Inc. | Method of forming structure having coating layer and structure having coating layer |
-
2007
- 2007-04-20 CN CNA200710039782XA patent/CN101289739A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104377121A (zh) * | 2014-11-18 | 2015-02-25 | 天津中环领先材料技术有限公司 | Igbt用8英寸单晶硅晶圆片的多晶背封工艺 |
| CN108149216A (zh) * | 2017-12-07 | 2018-06-12 | 上海申和热磁电子有限公司 | 一种改善低压化学气相淀积多晶硅薄膜质量的方法 |
| CN108666211A (zh) * | 2018-05-03 | 2018-10-16 | 武汉新芯集成电路制造有限公司 | 一种改善控制栅填充缺陷的方法 |
| CN108666211B (zh) * | 2018-05-03 | 2021-04-02 | 武汉新芯集成电路制造有限公司 | 一种改善控制栅填充缺陷的方法 |
| CN109545739A (zh) * | 2018-11-15 | 2019-03-29 | 武汉新芯集成电路制造有限公司 | 一种导电结构的形成方法 |
| CN111048416A (zh) * | 2019-12-25 | 2020-04-21 | 上海华力微电子有限公司 | 多晶硅薄膜的沉积方法 |
| CN111785628A (zh) * | 2020-06-28 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Igbt器件的制造方法 |
| CN111883428A (zh) * | 2020-07-16 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 发射区多晶硅的形成方法及器件 |
| US11764057B2 (en) | 2021-05-24 | 2023-09-19 | Che Inc. | Method of forming structure having coating layer and structure having coating layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101289739A (zh) | 多晶硅沉积制程 | |
| US11482412B2 (en) | Method for depositing a gap-fill layer by plasma-assisted deposition | |
| US20200266097A1 (en) | Cyclical deposition method and apparatus for filling a recess formed within a substrate surface | |
| CN110431661B (zh) | 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺 | |
| CN107104036B (zh) | 用于在沟槽侧壁或平整表面上选择性形成氮化硅膜的方法 | |
| US20130260564A1 (en) | Insensitive dry removal process for semiconductor integration | |
| US7919416B2 (en) | Method of forming conformal dielectric film having Si-N bonds by PECVD | |
| KR102120527B1 (ko) | 오목부의 매립 방법 | |
| KR102068636B1 (ko) | 개선된 인트렌치 프로파일 | |
| US8415259B2 (en) | Method of depositing dielectric film by modified PEALD method | |
| CN100447962C (zh) | 半导体装置的制造方法及衬底处理装置 | |
| US20110086516A1 (en) | METHOD OF DEPOSITING DIELECTRIC FILM HAVING Si-N BONDS BY MODIFIED PEALD METHOD | |
| US20100144162A1 (en) | METHOD OF FORMING CONFORMAL DIELECTRIC FILM HAVING Si-N BONDS BY PECVD | |
| KR20200019242A (ko) | Si 갭충전을 위한 순환 컨포멀 증착/어닐링/에칭 | |
| US10546750B2 (en) | System and method for substrate wafer back side and edge cross section seals | |
| TW201330103A (zh) | 減少間隙填充製程期間基板差排之方法 | |
| CN114864478A (zh) | 填充衬底表面上的凹部的方法、系统及结构 | |
| JPH06236853A (ja) | 窒化物薄膜の成長方法 | |
| CN107564800B (zh) | 一种氮化硅层的制备方法 | |
| CN101789377A (zh) | 增大引入沟道中的应力的方法和半导体器件 | |
| CN102222606A (zh) | 一种电容的形成方法 | |
| CN101106076A (zh) | 一种新型金属-绝缘层-金属电容及其制造方法 | |
| US20180350596A1 (en) | Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth | |
| TW201516175A (zh) | 非晶矽膜形成方法及非晶矽膜形成裝置 | |
| TW518369B (en) | Method of silicon oxide and silicon glass films deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20081022 |