CN111883428A - 发射区多晶硅的形成方法及器件 - Google Patents

发射区多晶硅的形成方法及器件 Download PDF

Info

Publication number
CN111883428A
CN111883428A CN202010685512.1A CN202010685512A CN111883428A CN 111883428 A CN111883428 A CN 111883428A CN 202010685512 A CN202010685512 A CN 202010685512A CN 111883428 A CN111883428 A CN 111883428A
Authority
CN
China
Prior art keywords
layer
region
polycrystalline silicon
polysilicon
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010685512.1A
Other languages
English (en)
Inventor
黄景丰
陈曦
史稼峰
孔蔚然
李冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010685512.1A priority Critical patent/CN111883428A/zh
Publication of CN111883428A publication Critical patent/CN111883428A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请公开了一种发射区多晶硅的形成方法及器件，该方法包括：提供一衬底,衬底中形成有集电区，集电区中形成有环绕的隔离层，集电区上形成有基区，基区上形成有环绕设置的第一介质层；在第一介质层和基区的表面沉积形成第一多晶硅层，第一多晶硅层包括第一类型离子掺杂的多晶硅；沉积形成第二多晶硅层，第二多晶硅层填充第一介质层环绕形成的发射区窗口；对第二多晶硅层进行离子注入，注入的离子包括第一类型离子；对第一多晶硅层和第二多晶硅层进行退火处理，形成发射区多晶硅。本申请能够降低了形成得到的发射区多晶硅中出现缝隙的几率，提高了器件的稳定性和制造良率。

Description

发射区多晶硅的形成方法及器件
技术领域
本申请涉及半导体制造技术领域，具体涉及一种异质结双极晶体管(heterojunction bipolar transistor，HBT)器件的发射区多晶硅的形成方法及器件。
背景技术
HBT器件，尤其是锗硅(GeSi)HBT器件由于电流放大倍数较高，特征频率较高且与硅工艺兼容的特性，被广泛应用于超高频领域。为了得到应用于更高频率范围的HBT器件，通常需要降低器件的发射区窗口区的尺寸。
参考图1，其示出了相关技术中提供的HBT器件的局部剖面示意图。如图1所示，发射区多晶硅110有一定的几率在发射区窗口区形成缝隙(如图1中虚线所示)，从而降低了器件的稳定性和制造良率。
发明内容
本申请提供了一种发射区多晶硅的形成方法及器件，可以解决相关技术中提供的HBT器件由于有一定的几率在发射区窗口形成多晶硅缝隙所导致的器件稳定性差和制造良率低的问题。
一方面，本申请实施例提供了一种发射区多晶硅的形成方法，所述方法应用于HBT器件的制造过程中，所述方法包括：
提供一衬底，所述衬底中形成有集电区，所述集电区中形成有环绕的隔离层，所述集电区上形成有基区，所述基区上形成有环绕设置的第一介质层；
在所述第一介质层和所述基区的表面沉积形成第一多晶硅层，所述第一多晶硅层包括第一类型离子掺杂的多晶硅；
沉积形成第二多晶硅层，所述第二多晶硅层填充所述第一介质层环绕形成的发射区窗口；
对所述第二多晶硅层进行离子注入，注入的离子包括所述第一类型离子；
对所述第一多晶硅层和所述第二多晶硅层进行退火处理，形成发射区多晶硅。
可选的，对所述第二多晶硅层进行离子注入的注入深度为100纳米(nm)至200纳米。
可选的，对所述第二多晶硅层进行离子注入的能量为50千电子伏特(KeV)至100千电子伏特。
可选的，所述第一多晶硅层的厚度为50纳米至200纳米。
可选的，所述第二多晶硅层的厚度为100纳米至200纳米。
另一方面，本申请实施例提供了一种HBT器件，包括：
衬底，所述衬底中形成有集电区，所述集电区中形成有环绕的隔离层；
基区，所述基区形成于所述衬底上，所述基区的底端与所述集电区接触；
第一介质层，所述第一介质层环绕形成于所述基区上；
发射区多晶硅，所述发射区多晶硅形成于所述第一介质层上且填充所述第一介质层环绕形成的发射区窗口，所述发射区多晶硅是在所述发射区窗口形成后，依次沉积第一多晶硅层和第二多晶硅层，对所述第二多晶硅层进行离子注入后，对所述第一多晶硅层和所述第二多晶硅层进行退火处理形成的；
其中，所述第一多晶硅层包括第一类型离子掺杂的多晶硅，对所述第二多晶硅层注入的离子包括所述第一类型离子。
可选的，所述基区包括锗硅外延层，所述锗硅外延层掺杂有第二类型离子。
可选的，所述衬底中还形成有埋层，所述埋层形成于所述集电区下方且与所述集电区接触。
可选的，所述集电区底部形成有重掺杂区，所述重掺杂区与所述埋层接触，所述重掺杂区掺杂有所述第一类型离子。
可选的，所述隔离层上形成有第二介质层，所述第二介质层的底端与所述隔离层接触，所述第二介质层的顶端与所述基区接触。
本申请技术方案，至少包括如下优点：
通过在HBT器件的发射区窗口形成后，依次沉积掺杂的第一多晶硅层和不掺杂的第二多晶硅层，对第二多晶硅层进行离子注入后，对第一多晶硅层和第二多晶硅层进行退火处理，从而降低了形成得到的发射区多晶硅中出现缝隙的几率，提高了器件的稳定性和制造良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的HBT器件的局部剖面示意图；
图2是本申请一个示例性实施例提供的发射区多晶硅的形成方法的流程图；
图3至图5是本申请一个示例性实施例提供的HBT器件的制造流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的发射区多晶硅的形成方法的流程图，该方法可应用于HBT器件(尤其是锗硅HBT器件)的制造中，该方法包括：
步骤201，提供一衬底,衬底中形成有集电区，集电区中形成有环绕的隔离层，集电区上形成有基区，基区上形成有环绕设置的第一介质层。
步骤202，在第一介质层和基区的表面沉积形成第一多晶硅层，第一多晶硅层包括第一类型离子掺杂的多晶硅。
参考图3，其示出了沉积形成第一多晶硅层的剖面示意图。如图3所示，衬底310中形成有集电区301，集电区301中形成有环绕的隔离层320，集电区301上形成有基区330，基区330上形成有环绕设置的第一介质层341。
示例性的，步骤202中，可通过化学气相沉积(chemical vapor deposition，CVD)工艺在第一介质层341和基区330的表面沉积形成第一多晶硅层351，该第一多晶硅层351包括第一类型离子掺杂的多晶硅。可选的，沉积形成的第一多晶硅层351的厚度为50纳米至200纳米。
步骤203，沉积形成第二多晶硅层，第二多晶硅层填充第一介质层环绕形成的发射区窗口。
参考图4，其示出了沉积形成第二多晶硅层的剖面示意图。示例性的，如图4所示，可通过CVD工艺沉积形成第二多晶硅层352，第二多晶硅层352填充第一介质层341环绕形成的发射区窗口(如图4中虚线所示)。可选的，第二多晶硅层352的厚度为100纳米至200纳米。
步骤204，对第二多晶硅层进行离子注入，注入的离子包括第一类型离子。
参考图5，其示出了对第二多晶硅层进行离子注入的剖面示意图。可选的，对第二多晶硅层352进行离子注入的注入深度为100纳米至200纳米；可选的，对第二多晶硅层352进行离子注入的能量为50千电子伏特至100千电子伏特。
步骤205，对第一多晶硅层和第二多晶硅层进行退火处理，形成发射区多晶硅。
示例性的，可通过脉冲退火工艺对第一多晶硅层351和第二多晶硅层352进行退火处理，形成发射区多晶硅，退火处理中的温度为1000摄氏度(℃)至1100摄氏度，退火处理的峰值时间为0秒(s)至5秒。通过将退火温度设置为低温范围(1000摄氏度至1100摄氏度)，结合前面的步骤，能够进一步改善发射区多晶硅的形貌。
通过将发射区多晶硅沉积分为两次完成，首先沉积一层掺杂的第一多晶硅层351，然后再沉积一层不掺杂的第二多晶硅层352，然后再表面进行一次浅注入，使第二多晶硅层352掺杂，这样即可以保留原位掺杂工艺的优势，又可以使沉积的发射区多晶硅表面较为平整，从而利于后续工艺中金属硅化物的形成和接触通孔的填充。
综上所述，本申请实施例中，通过在HBT器件的发射区窗口形成后，依次沉积掺杂的第一多晶硅层和不掺杂的第二多晶硅层，对第二多晶硅层进行离子注入后，对第一多晶硅层和第二多晶硅层进行退火处理，从而降低了形成得到的发射区多晶硅中出现缝隙的几率，提高了器件的稳定性和制造良率。
参考图5，其示出了本申请一个示例性实施例提供的HBT器件的剖面示意图，该HBT器件可通过上述实施例进行制造，该器件包括：
衬底310，其中形成有集电区301，集电区301中形成有环绕的隔离层320。
其中，隔离层320可以是浅槽隔离(shallow trench isolation，STI)或者硅局部氧化隔离(local oxidation of silicon，LOCOS)，隔离层320的构成材料包括硅氧化物(例如二氧化硅SiO2)。
如图3至图5所示，可选的，衬底310中还形成有埋层302，埋层302形成于301集电区下方且与集电区301接触；可选的，集电区301底部形成有重掺杂区303，掺杂区303与埋层302接触，其掺杂有第一类型离子。
如图3至图5所示，可选的，隔离层320上形成有第二介质层342，第二介质层342的底端与隔离层320接触，第二介质层342的顶端与基区330接触。其中，第二介质层342的构成材料包括硅氧化物(例如二氧化硅)。
基区330，其形成于衬底310上，基区330的底端与集电区301接触。
可选的，基区330包括锗硅外延层，该锗硅外延层掺杂有第二类型离子。
第一介质层341，其环绕形成于基区330上方。
其中，第一介质层341构成材料包括硅氧化物(例如二氧化硅)。
如图3至图5所示，可选的，第一介质层341和基区330之间形成有第三多晶硅层353；第一介质层341和第三多晶硅层353的内侧形成有侧壁343。其中，侧壁343的构成材料包括硅氧化物(例如二氧化硅)
发射区多晶硅(其包括第一多晶硅层351和第二多晶硅层352)，其形成于第一介质层341上且填充第一介质层341环绕形成的发射区窗口(如图4和图5中虚线所示)。其中，发射区多晶硅可通过上述方法制造形成，在此不做赘述。
需要说明的是，本申请实施例中，当第一类型离子为P型离子时，第二类型离子为N型离子；当第一类型离子为N型离子时，第二类型离子为P型离子。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种发射区多晶硅的形成方法，其特征在于，所述方法应用于HBT器件的制造过程中，所述方法包括：
提供一衬底，所述衬底中形成有集电区，所述集电区中形成有环绕的隔离层，所述集电区上形成有基区，所述基区上形成有环绕设置的第一介质层；
在所述第一介质层和所述基区的表面沉积形成第一多晶硅层，所述第一多晶硅层包括第一类型离子掺杂的多晶硅；
沉积形成第二多晶硅层，所述第二多晶硅层填充所述第一介质层环绕形成的发射区窗口；
对所述第二多晶硅层进行离子注入，注入的离子包括所述第一类型离子；
对所述第一多晶硅层和所述第二多晶硅层进行退火处理，形成发射区多晶硅。
2.根据权利要求1所述的方法，其特征在于，对所述第二多晶硅层进行离子注入的注入深度为100纳米至200纳米。
3.根据权利要求2所述的方法，其特征在于，对所述第二多晶硅层进行离子注入的能量为50千电子伏特至100千电子伏特。
4.根据权利要求1至3任一所述的方法，其特征在于，所述第一多晶硅层的厚度为50纳米至200纳米。
5.根据权利要求4所述的方法，其特征在于，所述第二多晶硅层的厚度为100纳米至200纳米。
6.一种HBT器件，其特征在于，包括：
衬底，所述衬底中形成有集电区，所述集电区中形成有环绕的隔离层；
基区，所述基区形成于所述衬底上，所述基区的底端与所述集电区接触；
第一介质层，所述第一介质层环绕形成于所述基区上；
发射区多晶硅，所述发射区多晶硅形成于所述第一介质层上且填充所述第一介质层环绕形成的发射区窗口，所述发射区多晶硅是在所述发射区窗口形成后，依次沉积第一多晶硅层和第二多晶硅层，对所述第二多晶硅层进行离子注入后，对所述第一多晶硅层和所述第二多晶硅层进行退火处理形成的；
其中，所述第一多晶硅层包括第一类型离子掺杂的多晶硅，对所述第二多晶硅层注入的离子包括所述第一类型离子。
7.根据权利要求6所述的器件，其特征在于，所述基区包括锗硅外延层，所述锗硅外延层掺杂有第二类型离子。
8.根据权利要求7所述的器件，其特征在于，所述衬底中还形成有埋层，所述埋层形成于所述集电区下方且与所述集电区接触。
9.根据权利要求8所述的器件，其特征在于，所述集电区底部形成有重掺杂区，所述重掺杂区与所述埋层接触，所述重掺杂区掺杂有所述第一类型离子。
10.根据权利要求6至9任一所述的器件，其特征在于，所述隔离层上形成有第二介质层，所述第二介质层的底端与所述隔离层接触，所述第二介质层的顶端与所述基区接触。
CN202010685512.1A 2020-07-16 2020-07-16 发射区多晶硅的形成方法及器件 Pending CN111883428A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010685512.1A CN111883428A (zh) 2020-07-16 2020-07-16 发射区多晶硅的形成方法及器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010685512.1A CN111883428A (zh) 2020-07-16 2020-07-16 发射区多晶硅的形成方法及器件

Publications (1)

Publication Number Publication Date
CN111883428A true CN111883428A (zh) 2020-11-03

Family

ID=73155889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010685512.1A Pending CN111883428A (zh) 2020-07-16 2020-07-16 发射区多晶硅的形成方法及器件

Country Status (1)

Country Link
CN (1) CN111883428A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490114A (zh) * 2020-11-27 2021-03-12 上海华虹宏力半导体制造有限公司 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法
CN117577667A (zh) * 2024-01-19 2024-02-20 常州承芯半导体有限公司 半导体器件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101289739A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 多晶硅沉积制程
CN103547704A (zh) * 2011-04-04 2014-01-29 奥克美蒂克公共有限公司 用于在衬底上沉积一个或者多个多晶硅层的方法
CN108110052A (zh) * 2018-01-30 2018-06-01 上海华虹宏力半导体制造有限公司 锗硅异质结双极晶体管及制造方法
CN108133892A (zh) * 2017-12-21 2018-06-08 深圳市晶特智造科技有限公司 双极晶体管的制作方法
CN109830528A (zh) * 2019-01-23 2019-05-31 上海华虹宏力半导体制造有限公司 锗硅hbt器件及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101289739A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 多晶硅沉积制程
CN103547704A (zh) * 2011-04-04 2014-01-29 奥克美蒂克公共有限公司 用于在衬底上沉积一个或者多个多晶硅层的方法
CN108133892A (zh) * 2017-12-21 2018-06-08 深圳市晶特智造科技有限公司 双极晶体管的制作方法
CN108110052A (zh) * 2018-01-30 2018-06-01 上海华虹宏力半导体制造有限公司 锗硅异质结双极晶体管及制造方法
CN109830528A (zh) * 2019-01-23 2019-05-31 上海华虹宏力半导体制造有限公司 锗硅hbt器件及制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490114A (zh) * 2020-11-27 2021-03-12 上海华虹宏力半导体制造有限公司 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法
CN112490114B (zh) * 2020-11-27 2023-11-14 上海华虹宏力半导体制造有限公司 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法
CN117577667A (zh) * 2024-01-19 2024-02-20 常州承芯半导体有限公司 半导体器件及其形成方法
CN117577667B (zh) * 2024-01-19 2024-04-16 常州承芯半导体有限公司 半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
US6531369B1 (en) Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
US8569840B2 (en) Bipolar transistor integrated with metal gate CMOS devices
US8022496B2 (en) Semiconductor structure and method of manufacture
US7105415B2 (en) Method for the production of a bipolar transistor
US8541812B2 (en) Semiconductor device and method of manufacture thereof
JP2006510214A (ja) トレンチ・ゲート型半導体デバイスの製造方法
KR20040071949A (ko) 자기정렬을 이용한 바이씨모스 제조방법
EP3306670B1 (en) Semiconductor device structure with non planar side wall and method of manufacturing using a doped dielectric
CN111883428A (zh) 发射区多晶硅的形成方法及器件
US6551891B1 (en) Process for fabricating a self-aligned vertical bipolar transistor
JP2008520115A (ja) Ｃｍｏｓトランジスタにおけるドーパントプロフィールの改善のためのシステム及び方法
US6566680B1 (en) Semiconductor-on-insulator (SOI) tunneling junction transistor
JP4202389B2 (ja) バイポーラ半導体構成要素、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法
US7198998B2 (en) Method of manufacturing bipolar-complementary metal oxide semiconductor
US6489211B1 (en) Method of manufacturing a semiconductor component
US6744080B2 (en) Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor
US7008851B2 (en) Silicon-germanium mesa transistor
JP2006024809A (ja) 半導体装置及びその製造方法
CN111883427A (zh) Hbt器件及其制造方法
JP4349131B2 (ja) バイポーラトランジスタの製造方法及び半導体装置の製造方法
CN111900087B (zh) Igbt器件的制造方法
CN114188405A (zh) 一种hbt器件及其制造方法
JP2012231187A (ja) 半導体装置及びその製造方法
JPH0621451A (ja) 半導体装置の製造方法
CN115274449A (zh) 耗尽型mos器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination