CN112490114A - 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法 - Google Patents

一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法 Download PDF

Info

Publication number
CN112490114A
CN112490114A CN202011360222.6A CN202011360222A CN112490114A CN 112490114 A CN112490114 A CN 112490114A CN 202011360222 A CN202011360222 A CN 202011360222A CN 112490114 A CN112490114 A CN 112490114A
Authority
CN
China
Prior art keywords
silicon
polysilicon
layer
substrate
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011360222.6A
Other languages
English (en)
Other versions
CN112490114B (zh
Inventor
李镇圻
黄锦才
傅荣颢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202011360222.6A priority Critical patent/CN112490114B/zh
Priority to US17/145,070 priority patent/US11393684B2/en
Publication of CN112490114A publication Critical patent/CN112490114A/zh
Application granted granted Critical
Publication of CN112490114B publication Critical patent/CN112490114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种调整多晶硅沉积速率的方法及一种锗硅HBT器件的制造方法，所述调整多晶硅沉积速率的方法包括：提供基底，所述基底的第一表面包括氧化物材料区域、氮化硅材料区域和硅材料区域中的至少两个；对所述基底的第一表面进行第一处理，以调整多晶硅在所述第一表面不同区域的沉积速率使其接近；在所述基底的第一表面形成多晶硅层。

Description

一种调整多晶硅沉积速率的方法及锗硅HBT器件的制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种调整多晶硅沉积速率的方法及一种锗硅HBT器件的制造方法。
背景技术
由于现代通信对高频带下高性能、低噪声和低成本的射频器件的需求，传统的硅(Si)材料器件无法满足性能规格、输出功率和线性度的要求，硅锗异质结双极晶体管(HBT)则是更好的选择。首先，利用硅锗与硅的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次，利用硅锗基区的高掺杂，降低基区电阻，提高特征频率；另外，硅锗工艺基本与硅工艺兼容，因此锗硅HBT已经成为超高频器件的主力军。
现有锗硅HBT采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在P型掺杂的锗硅外延形成基区；之后，形成位于基区表面上的由发射区窗口介质层围成的发射区窗口，之后在发射区窗口中填充离子掺杂的多晶硅形成由N型重掺杂多晶硅构成的发射区，最终完成锗硅HBT的制作。
为了得到更高频率的锗硅HBT器件，发射区窗口尺寸需要不断缩小，这给制作工艺带来了困难。因此，需要一种改善发射区内多晶硅沉积的方法。
发明内容
本发明要解决的技术问题为提供一种调整多晶硅沉积速率的方法及一种锗硅HBT器件的制造方法，以改善锗硅HBT器件的发射区内的多晶硅沉积困难的问题，进而提高锗硅HBT器件的性能。
为解决上述问题，本发明实施例提供了一种调整多晶硅沉积速率的方法，包括：提供基底，所述基底的第一表面包括氧化物材料区域、氮化硅材料区域和硅材料区域中的至少两个；对所述基底的第一表面进行第一处理，以调整多晶硅在所述第一表面不同区域的沉积速率使其接近；在所述基底的第一表面形成多晶硅层。
可选地，所述第一处理包括：原子表面处理。
可选地，所述第一处理还包括加热处理，所述加热处理包括：加热所述基底并在温度达到稳定状态后维持第一时间长度。
可选地，所述第一时间为40s～100s，所述稳定状态的温度为650℃～700℃。
可选地，所述原子表面处理包括：采用原子对所述第一表面进行处理，以在所述第一表面形成钝化层。
可选地，所述原子表面处理中的原子在离子状态时为N型导电类型或者P型导电类型。
可选地，所述原子表面处理采用化学气相沉积的方法进行，所述化学气相沉积法中前体的流量为150～200sccm，温度为650℃～800℃。
可选地，所述钝化层覆盖所述第一表面且厚度至少为1个单原子层。
可选地，形成所述多晶硅层的方法为化学气相沉积法，沉积压力为200Torr～280Torr。
可选地，所述多晶硅层内具有掺杂离子，且所述掺杂离子和所述原子表面处理中的原子在离子状态时相同。
本发明实施例还提供了一种锗硅HBT器件的制造方法，包括：提供基底，所述基底包括：依次位于半导体衬底上的第一多晶硅层和氧化物层，以及位于所述第一多晶硅层和氧化物层中的第一开口，所述第一开口暴露出半导体衬底中的第一单晶硅层；对所述基底的第一表面进行第一处理，所述第一表面包括氧化物层的表面和第一开口暴露出的第一单晶硅层的表面，以调整多晶硅在所述第一表面不同区域的沉积速率使其接近；形成第二多晶硅层；在所述第二多晶硅层形成第二开口并进行硅化处理形成硅化物层；以及在所述第二开口内形成接触电极。
可选地，所述第一处理包括：原子表面处理。
可选地，所述第一处理还包括加热处理，所述加热处理包括：加热所述基底并在温度达到稳定状态后维持第一时间长度。
可选地，所述第一时间为40s～100s，所述稳定状态的温度为650℃～700℃。
可选地，所述原子表面处理包括：采用原子对所述第一表面进行处理，以在所述第一表面形成钝化层。
可选地，所述原子表面处理中的原子在离子状态时为N型导电类型或者P型导电类型。
可选地，所述原子表面处理采用化学气相沉积的方法进行，所述化学气相沉积法中前体的流量为150～200sccm，温度为650℃～800℃。
可选地，所述钝化层覆盖所述第一表面且厚度至少为1个单原子层。
可选地，形成第二多晶硅层的方法为化学气相沉积法，沉积压力为200Torr～280Torr。
可选地，所述第二多晶硅层的厚度为1000埃～1800埃。
可选地，所述第二多晶硅层内具有掺杂离子，且所述掺杂离子和所述原子表面处理中的原子在离子状态时相同。
可选地，所述第一开口内还包括侧墙，所述侧墙包括氮化硅和/或氮氧化硅和/或氧化物，所述第一开口暴露出所述侧墙。
综上所述，本发明实施例提供的调整多晶硅沉积速率的方法以及锗硅HBT器件的制造方法，通过对待沉积多晶硅的第一表面进行原子表面处理，所述第一表面包括氧化物材料区域、氮化硅材料区域和硅材料区域中的至少两个，以调整多晶硅在所述第一表面不同材料区域的沉积速率，能够使得多晶硅在所述第一表面的沉积速率变得接近，改善在所述第一表面的不同材料区域形成的多晶硅层的一致性、均匀性，进而提高器件性能。
本发明实施例提供的调整多晶硅沉积速率的方法以及锗硅HBT器件的制造方法，还包括对基底进行加热处理，或者降低化学气象沉积法中形成多晶硅层时的沉积压力，能够进一步调整多晶硅在不同材料表面的沉积速率，改善在所述第一表面的不同材料表面形成的多晶硅层的一致性、均匀性，进而提高器件性能。
附图说明
图1(a)和1(b)是现有技术形成锗硅HBT器件过程中的剖面结构示意图；
图2是本发明实施例提供的一种调整多晶硅沉积速率的方法的流程示意图；
图3是本发明实施例提供的砷掺杂的多晶硅在不同情况下在不同材料表面的沉积速率示意图；
图4是本发明实施例提供的一种锗硅HBT器件的制造方法的流程示意图；
图5-8是本发明实施例提供的锗硅HBT器件的制造方法的各步骤中的剖面结构示意图；
图9是在透射电子显微镜下看到的第二多晶硅层形成后的结果对比图，其中图9(a)为现有技术中的，图9(b)为本发明实施例中的；
图10是在透射电子显微镜下看到的硅化处理步骤之后的结果对比图，其中图10(a)为现有技术中的，图10(b)为本发明实施例中的；以及
图11是在透射电子显微镜下看到的形成接触电极后的结果对比图，其中图11(a)为现有技术中的，图11(b)为本发明实施例中的。
具体实施方式
图1(a)和1(b)是现有技术形成锗硅HBT器件过程中的剖面结构示意图。如图1(a)和1(b)所示，所述锗硅HBT器件包括：半导体衬底101、外延生长在半导体衬底101上面的多晶锗硅区域102和单晶锗硅区域103、多晶硅层104、氧化物层105、侧墙106以及离子掺杂的多晶硅层107。所述单晶锗硅区域103还包括覆盖在其上的薄薄的单晶硅层103a。发明人发现，随着发射区窗口尺寸的不断缩小，发射区内的多晶硅(图1(a)和1(b)中的离子掺杂的多晶硅层107的沉积变得困难，容易出现如图1(a)所示的缝隙107a的情况，或者随着形成的多晶硅层107厚度的增加，会出现如图1(b)所示的缝隙107a和空隙107b的情况。从而影响后续接触电极的形成，使得器件特性不稳定。
现有技术中，离子掺杂的多晶硅层107常用的形成工艺为：刻蚀所述多晶硅层104和氧化物层105形成第一开口，所述第一开口暴露出覆盖在单晶锗硅区域103上面的薄薄的单晶硅层103a；形成侧墙106；形成离子掺杂的多晶硅层107。
出现图1(a)和1(b)中的缝隙107a或者空隙107b，主要是由于离子掺杂的多晶硅层107是形成在三种不同的材料表面，具体为：氮化硅构成的侧墙106，氧化硅构成的氧化物层105，以及单晶硅层103a。而多晶硅在不同材料的表面具有不同的沉积速率，有些材料表面多晶硅的沉积速率快，而有些材料表面多晶硅的沉积速率比较慢，沉积速率的差异导致多晶硅在不同材料表面沉积过程中会出现如图1(a)和1(b)所示的缝隙107a或者空隙107b的问题。
图3以砷掺杂的多晶硅为例，示出了砷掺杂的多晶硅在几种不同情况下、在氧化物材料、氮化硅材料和硅材料表面的沉积速率。如图3所示，在未进行任何处理之前，砷掺杂的多晶硅在氧化硅和氮化硅表面的沉积速率约为22埃/秒，在硅表面的沉积速率约为19.5埃/秒，即砷掺杂的多晶硅在氧化硅和氮化硅表面的沉积速率要明显大于其在硅表面的沉积速率。正是由于多晶硅在氧化硅和氮化硅表面的沉积速率比较大，侧墙106和氧化物层105表面的多晶硅的沉积速率快，而单晶硅层103a表面的沉积速率要慢很多，也即是说，经过相同的时间之后，所述侧墙106和氧化物层105表面形成的多晶硅要比所述单晶硅层103a表面形成的多晶硅厚，才会导致所述侧墙106和氧化物层105表面形成的多晶硅向中间挤压，覆盖在形成于所述单晶硅层103a表面的多晶硅之上，进而影响所述单晶硅层103a表面的多晶硅的生长，形成如图1(a)中所示的缝隙107a。随着所述多晶硅层厚度的增加，还可能会形成如图1(b)中所示的空隙107b。
为解决上述问题，本发明实施例提供了一种调整多晶硅沉积速率的方法，如图2所示，所述方法包括：S11、提供基底，所述基底的第一表面包括氧化物材料区域、氮化硅材料区域和硅材料区域中的至少两个；S12、对所述基底的第一表面进行第一处理，以调整多晶硅在所述第一表面不同区域的沉积速率使其接近；S13、在所述基底的第一表面形成多晶硅层。
在一实施例中，所述第一表面可以为平整的、有凹槽的或者有凸起的。在本发明的实施例中，以所述第一表面为有槽的表面为例进行说明。
在一实施例中，所述第一处理包括：原子表面处理。所述原理表面处理包括：采用离子状态时为N型或者P型导电类型的原子进行表面处理。可选地，所述离子状态时为N型或者P型导电类型的原子包括砷原子、磷原子或者硼原子。
在一实施例中，采用砷原子对包含氧化物材料区域、氮化硅材料区域和硅材料区域的第一表面进行原子表面处理。所述原子表面处理采用化学气相沉积的方法进行。具体地，在所述第一表面上通入气态的砷原子，通入气态的砷原子的流量为150～200sccm，温度为650℃～800℃，且持续时间要使得砷原子能够覆盖所述第一表面，并最终在第一表面形成一个薄薄的砷原子钝化层，所述砷原子钝化层覆盖所述第一表面且厚度至少为1个单原子层。
在一实施例中，所述多晶硅层内具有掺杂离子，且所述掺杂的离子种类和所述原子表面处理过程中使用的原子在离子状态时的种类相同。在一具体实施例中，用砷原子对所述第一表面进行第一处理，则所述多晶硅层采用砷离子进行掺杂。在其他实施例中，若采用磷原子进行所述原子表面处理，则所述多晶硅层采用磷离子进行掺杂；若采用硼原子进行所述原子表面处理，则所述多晶硅层采用硼离子进行掺杂。如图3所示，经过所述原子表面之后，砷掺杂的多晶硅在所述第一表面包含的氧化物材料区域、氮化硅材料区域和硅材料区域的沉积速率均在21埃/秒-22埃/秒之间，非常接近。因此，经过所述原子表面之后，在所述第一表面进行砷掺杂的多晶硅的沉积，在不同材料区域的表面的沉积速率接近，不会出现因为沉积速率不同而导致的不同材料区域形成的多晶硅层的厚度不一致的情况，进而不会出现如图1(a)和1(b)中所示的缝隙107a和空隙107b。
在一实施例中，所述第一处理还包括：加热处理。所述加热处理包括：对所述基底的第一表面进行原子表面处理的步骤之前、之后或者同时，加热所述基底并在温度达到稳定状态后维持第一时间长度。具体地，所述第一时间为40s～100s，所述稳定状态的温度为650℃～700℃。参考图3，以加热所述基底后沉积砷掺杂的多晶硅为例，由于温度达到稳定状态后维持的时间足够长，使得不同材料表面的活性均达到比较好的程度，进而使得砷掺杂的多晶硅在所述第一表面包含的氧化物材料区域、硅材料区域和氮化硅材料区域的沉积速率均在22埃/秒-23埃/秒之间，非常接近。因此，经过所述加热处理之后，在所述第一表面进行砷掺杂的多晶硅的沉积，在不同材料区域的表面的沉积速率接近，不会出现因为沉积速率不同而导致的不同材料区域形成的多晶硅层的厚度不一致的情况，进而不会出现如图1(a)和1(b)中所示的缝隙107a和空隙107b。需要指出的是，如果工艺对热预算有比较严格的要求，所述加热处理过程中的第一时间的长度和稳定状态的温度需要相应调整。
在一实施例中，形成所述多晶硅层的方法为化学气相沉积法，沉积压力为200Torr～280Torr。现有技术中，采用化学气相沉积法沉积多晶硅时，常用沉积压力约为280Torr～300Torr。参考图3，降低沉积压力至200Torr～280Torr之后，多晶硅在所述第一表面包含的氧化物材料区域、硅材料区域和氮化硅材料区域的沉积速率均在17.5埃/秒-19埃/秒之间，非常接近。因此，降低化学气相沉积法中的沉积压力之后，在所述第一表面进行砷掺杂的多晶硅的沉积，在不同材料区域的表面的沉积速率接近，不会出现因为沉积速率不同而导致的不同材料区域形成的多晶硅层的厚度不一致的情况，进而不会出现如图1(a)和1(b)中所示的缝隙107a和空隙107b。需要指出的是，降低所述多晶硅层沉积过程中的压力，会使得多晶硅在不同材料表面的沉积速率均下降，如果工艺对沉积速率有较高的要求，则需要综合考虑降低沉积压力对沉积速率以及不同材料表面沉积速率差异的影响。
综上所述，本发明实施例提供的调整多晶硅沉积速率的方法，能够使得多晶硅层在包括氧化物材料区域、氮化硅材料区域和硅材料区域中至少两个的表面的沉积速率变得接近，进而改善在不同材料表面形成的多晶硅层的一致性、均匀性。
图4是发明实施例提供的一种锗硅HBT器件制造方法的流程示意图。所述锗硅HBT器件的制造方法包括步骤S21-S25。图5-图8为本发明实施例提供的锗硅HBT器件制造过程中的剖面示意图。
参考图5，步骤S21包括：提供基底20，所述基底20包括：依次位于半导体衬底20a上的第一多晶硅层204和氧化物层205，以及位于所述第一多晶硅层204和氧化物层205中的第一开口206，所述第一开口206暴露出半导体衬底20a中的第一单晶硅层203a。所述半导体衬底20a包括硅衬底201以及形成于所述硅衬底201上的锗硅衬底。所述锗硅衬底包括多晶锗硅区域202以及单晶锗硅区域203。所述单晶锗硅区域203还包括覆盖在其上的薄薄的第一单晶硅层203a。
参考图5，步骤S22包括：对所述基底20的第一表面进行第一处理，所述第一表面包括氧化物层205的表面和第一开口206暴露出的第一单晶硅层203a的表面，以调整多晶硅在所述第一表面不同区域的沉积速率使其接近。
在一些实施例中，所述第一处理包括：原子表面处理。所述原子表面处理包括采用离子状态时为N型或者P型导电类型的原子进行表面处理，所述离子状态时为N型或者P型导电类型的原子包括砷原子、磷原子或者硼原子。在一具体实施例中，采用砷原子对所述第一表面进行原子表面处理。所述原子表面处理采用化学气相沉积的方法进行。具体地，在所述第一表面上通入气态的砷原子，通入气态的砷原子的流量为150～200sccm，温度为650℃～800℃，且持续时间要使得砷原子能够覆盖所述第一表面，并最终在第一表面形成一个薄薄的砷原子钝化层，所述砷原子钝化层覆盖所述第一表面且厚度至少为1个单原子层。在其他实施例中，可以采用磷原子或者硼原子进行所述原子表面处理。
在一些实施例中，所述第一处理还包括：加热处理。具体的，对氧化物层205的表面和第一开口206暴露出的第一单晶硅层203a进行所述原子表面处理的步骤之前、之后或者同时，加热所述基底20并在温度达到稳定状态后维持第一时间长度，且所述第一时间为40s～100s，所述稳定状态的温度为650℃～700℃。需要指出的是，如果工艺对热预算有比较严格的要求，所述加热处理过程中的第一时间的长度和稳定状态的温度需要相应调整。参考图5，在某一实施例中，先对所述基底20进行加热，当温度达到650℃～700℃之后，为节省工艺时间，即开始对所述基底20进行所述原子表面处理。在其他实施例中，可以先对所述基底20进行加热，当温度达到650℃～700℃之后维持至少40s，再开始对所述基底20进行所述原子表面处理；或者，启动对所述基底20进行加热的同时开始对所述基底20进行所述原子表面处理；或者，先对所述基底20进行所述原子表面处理，之后再对所述基底20进行加热，当温度达到650℃～700℃之后维持至少40s。
在一实施例中，所述第一开口206内还包括侧墙207，所述侧墙207的材料包括氮化硅和/或氮氧化硅和/或氧化物，所述第一开口206暴露出所述侧墙207。则所述原子表面处理的第一表面包括：氧化物层205的表面、第一开口206暴露出的第一单晶硅层203a的表面以及侧墙207的表面。具体地，在氧化物层205的表面、第一单晶硅层203a的表面以及侧墙207的表面通入气态的砷原子，且通入气态的砷原子的流量为150～200sccm，温度为650℃～800℃，持续时间要使得砷原子能够覆盖氧化物层205的表面、第一单晶硅层203a的表面以及侧墙207的表面，并最终在所述氧化物层205的表面、第一单晶硅层203a的表面以及侧墙207的表面形成一个薄薄的砷原子钝化层。
参考图6，步骤S23包括：形成第二多晶硅层208。
在一实施例中，在进行第一处理步骤之后，在所述氧化物层205的表面、第一单晶硅层203a的表面以及侧墙207的表面，采用化学气相沉积的方法沉积所述第二多晶硅层208。
在一实施例中，所述第二多晶硅层208具有掺杂离子，所述掺杂离子的种类和所述原子表面处理中离子状态时为N型或者P型导电类型的原子的类型相同。在本发明的实施例中，所述原子表面处理采用砷原子进行，则第二多晶硅层208采用砷离子掺杂。在其他实施例中，如果所述原子表面处理采用磷原子进行，则第二多晶硅层208采用磷离子掺杂；如果所述原子表面处理采用硼原子进行，则第二多晶硅层208采用硼离子掺杂。
在一实施例中，形成所述第二多晶硅层208的沉积压力为200Torr～280Torr。现有技术中，采用化学气相沉积法沉积多晶硅时，沉积压力约为280Torr～300Torr。本发明的实施例中，把沉积压力从280Torr～300Torr降低到280Torr～200Torr。参考图3，当把沉积压力降低到280Torr～200Torr时，砷掺杂的多晶硅在所述氧化物层205的表面、第一单晶硅层203a的表面以及侧墙207的表面的沉积速率均在17.5埃/秒-19埃/秒之间，非常接近。本发明实施例通过降低所述第二多晶硅层208的沉积压力，能够使得多晶硅在所述第一表面的不同材料区域的沉积速率趋于一致，从而有利于改善形成的第二多晶硅层208的均一性。需要指出的是，降低所述第二多晶硅层208沉积过程中的压力，会使得多晶硅在不同材料表面的沉积速率均下降，如果工艺对沉积速率有较高的要求，则需要综合考虑降低沉积压力对沉积速率以及不同材料表面沉积速率差异的影响。
在一实施例中，所述第二多晶硅层208的厚度为1000埃～1800埃。
参考图7，步骤S24包括：在所述第二多晶硅层208形成第二开口209，并进行硅化处理形成硅化物层210。
如图7所示，采用本发明实施例的方法形成的位于不同材料表面的第二多晶硅层208的厚度均匀，进而在其中形成的第二开口209的宽度较大，且所述第二开口209的表面光滑均匀，有利于后续硅化处理步骤的进行。
在一实施例中，所述硅化处理采用化学气相沉积法进行。
参考图8，步骤S25包括：在所述第二开口209内形成接触电极211。
在一实施例中，所述接触电极211的形成工艺为化学气相沉积法，所述接触电极211的材料为钨。
参考图9，图9为在透射电子显微镜下看到的第二多晶硅层形成后的结果对比示意图。其中，图9(a)为按照现有技术形成第二多晶硅层后的TEM结果图，图9(b)为按照本发明实施例中的方法形成第二多晶硅层后的TEM结果图。如图9(a)所示，第一开口内形成的第二多晶硅层的厚度约为1027.77埃，中间开口的宽度约为323.08埃。如图9(b)所示，第一开口内形成的第二多晶硅层的厚度约为1153.91埃，中间开口的宽度约为756.95埃。也就是说，采用现有技术和采用本发明的实施例形成的第二多晶硅层在第一开口内的厚度相差不大，但是中间开口的宽度却相差很大。采用本发明实施例的方法形成的第二多晶硅层，其中间开口的宽度是按照现有技术形成的第二多晶硅层中间开口宽度的两倍多。
参考图10，图10为在透射电子显微镜下看到的硅化处理步骤之后的结果对比示意图。其中，图10(a)为按照现有技术进行硅化处理之后的TEM结果图，图10(b)为按照本发明实施例中的方法进行硅化处理之后的TEM结果图。如图10(a)所示，现有技术进行硅化处理后第二多晶硅层的中间开口的宽度约为189.23埃。如图9(b)所示，本发明实施例提供的第二多晶硅层的中间开口的宽度约为549.25埃。也就是说，采用本发明实施例的方法形成的第二多晶硅层，硅化处理步骤之后其中间开口的宽度约为按照现有技术形成的第二多晶硅层的中间开口宽度的三倍。
参考图11，图11为在透射电子显微镜下看到的形成接触电极后的结果对比示意图。其中，图11(a)为按照现有技术形成接触电极之后的TEM结果图，图11(b)为按照本发明实施例中的方法形成接触电极之后的TEM结果图。如图11(a)所示，现有技术形成的第二开口宽度很窄，其下方容易出现如图11(a)所示的深深的狭缝，会影响后续接触电极的形成，造成接触电极沉积不充分，影响接触电极的导电性能。如图9(b)所示，本发明实施例形成的第二开口宽度较大，且开口表面圆滑均匀，下方无狭缝，有利于接触电极的形成，且形成的接触电极性能稳定。
综上所述，本发明实施例提供的调整多晶硅沉积速率的方法以及锗硅HBT器件的制造方法，通过对待沉积多晶硅的第一表面进行原子表面处理，所述第一表面包括氧化物材料区域、氮化硅材料区域和硅材料区域中的至少两个，以调整多晶硅在所述第一表面不同材料区域的沉积速率，能够使得多晶硅在所述第一表面的沉积速率变得接近，进而改善在不同材料表面形成的多晶硅层的一致性、均匀性。
本发明实施例提供的调整多晶硅沉积速率的方法以及锗硅HBT器件的制造方法，还包括对基底进行加热处理，或者降低化学气象沉积法中形成多晶硅层时的沉积压力，能够进一步调整多晶硅在不同材料表面的沉积速率，进而改善在不同材料表面形成的多晶硅层的一致性、均匀性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种调整多晶硅沉积速率的方法，其特征在于，包括：
提供基底，所述基底的第一表面包括氧化物材料区域、氮化硅材料区域和硅材料区域中的至少两个；
对所述基底的第一表面进行第一处理，以调整多晶硅在所述第一表面不同区域的沉积速率使其接近；
在所述基底的第一表面形成多晶硅层。
2.如权利要求1所述的调整多晶硅沉积速率的方法，其特征在于，所述第一处理包括：原子表面处理。
3.如权利要求2所述的调整多晶硅沉积速率的方法，其特征在于，所述第一处理还包括加热处理，所述加热处理包括：加热所述基底并在温度达到稳定状态后维持第一时间长度。
4.如权利要求3所述的调整多晶硅沉积速率的方法，其特征在于，所述第一时间为40s～100s，所述稳定状态的温度为650℃～700℃。
5.如权利要求2所述的调整多晶硅沉积速率的方法，其特征在于，所述原子表面处理包括：采用原子对所述第一表面进行处理，以在所述第一表面形成钝化层。
6.如权利要求5所述的调整多晶硅沉积速率的方法，其特征在于，所述原子表面处理中的原子在离子状态时为N型导电类型或者P型导电类型。
7.如权利要求5所述的调整多晶硅沉积速率的方法，其特征在于，所述原子表面处理采用化学气相沉积的方法进行，所述化学气相沉积法中前体的流量为150～200sccm，温度为650℃～800℃。
8.如权利要求5所述的调整多晶硅沉积速率的方法，其特征在于，所述钝化层覆盖所述第一表面且厚度至少为1个单原子层。
9.如权利要求1所述的调整多晶硅沉积速率的方法，其特征在于，形成所述多晶硅层的方法为化学气相沉积法，沉积压力为200Torr～280Torr。
10.如权利要求5所述的调整多晶硅沉积速率的方法，其特征在于，所述多晶硅层内具有掺杂离子，且所述掺杂离子和所述原子表面处理中的原子在离子状态时相同。
11.一种锗硅HBT器件的制造方法，包括：
提供基底，包括：依次位于半导体衬底上的第一多晶硅层和氧化物层，以及位于所述第一多晶硅层和氧化物层中的第一开口，所述第一开口暴露出半导体衬底中的第一单晶硅层；
其特征在于，还包括：
对所述基底的第一表面进行第一处理，所述第一表面包括氧化物层的表面和第一开口暴露出的第一单晶硅层的表面，以调整多晶硅在所述第一表面不同区域的沉积速率使其接近；
形成第二多晶硅层；
在所述第二多晶硅层形成第二开口并进行硅化处理形成硅化物层；以及
在所述第二开口内形成接触电极。
12.如权利要求11所述的锗硅HBT器件的制造方法，其特征在于，所述第一处理包括：原子表面处理。
13.如权利要求12所述的锗硅HBT器件的制造方法，其特征在于，所述第一处理还包括加热处理，所述加热处理包括：加热所述基底并在温度达到稳定状态后维持第一时间长度。
14.如权利要求13所述的锗硅HBT器件的制造方法，其特征在于，所述第一时间为40s～100s，所述稳定状态的温度为650℃～700℃。
15.如权利要求12所述的锗硅HBT器件的制造方法，其特征在于，所述原子表面处理包括：采用原子对所述第一表面进行处理，以在所述第一表面形成钝化层。
16.如权利要求15所述的锗硅HBT器件的制造方法，其特征在于，所述原子表面处理中的原子在离子状态时为N型导电类型或者P型导电类型。
17.如权利要求15所述的锗硅HBT器件的制造方法，其特征在于，所述原子表面处理采用化学气相沉积的方法进行，所述化学气相沉积法中前体的流量为150～200sccm，温度为650℃～800℃。
18.如权利要求15所述的锗硅HBT器件的制造方法，其特征在于，所述钝化层覆盖所述第一表面且厚度至少为1个单原子层。
19.如权利要求11所述的锗硅HBT器件的制造方法，其特征在于，形成第二多晶硅层的方法为化学气相沉积法，沉积压力为200Torr～280Torr。
20.如权利要求11所述的锗硅HBT器件的制造方法，其特征在于，所述第二多晶硅层的厚度为1000埃～1800埃。
21.如权利要求15所述的锗硅HBT器件的制造方法，其特征在于，所述第二多晶硅层内具有掺杂离子，且所述掺杂离子和所述原子表面处理中的原子在离子状态时相同。
22.如权利要求11所述的锗硅HBT器件的制造方法，其特征在于，所述第一开口内还包括侧墙，所述侧墙包括氮化硅和/或氮氧化硅和/或氧化物，所述第一开口暴露出所述侧墙。
CN202011360222.6A 2020-11-27 2020-11-27 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法 Active CN112490114B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011360222.6A CN112490114B (zh) 2020-11-27 2020-11-27 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法
US17/145,070 US11393684B2 (en) 2020-11-27 2021-01-08 Method of manipulating deposition rates of poly-silicon and method of manufacturing a SiGe HBT device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011360222.6A CN112490114B (zh) 2020-11-27 2020-11-27 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法

Publications (2)

Publication Number Publication Date
CN112490114A true CN112490114A (zh) 2021-03-12
CN112490114B CN112490114B (zh) 2023-11-14

Family

ID=74936256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011360222.6A Active CN112490114B (zh) 2020-11-27 2020-11-27 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法

Country Status (2)

Country Link
US (1) US11393684B2 (zh)
CN (1) CN112490114B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250452A (en) * 1990-04-27 1993-10-05 North Carolina State University Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer
CN101459076A (zh) * 2007-12-13 2009-06-17 上海华虹Nec电子有限公司 SiGe HBT晶体管的制备方法
CN102420243A (zh) * 2011-11-09 2012-04-18 上海华虹Nec电子有限公司 锗硅异质结双极晶体管及制造方法
CN103489762A (zh) * 2012-06-08 2014-01-01 胜华科技股份有限公司 形成多晶硅薄膜的方法
CN103547704A (zh) * 2011-04-04 2014-01-29 奥克美蒂克公共有限公司 用于在衬底上沉积一个或者多个多晶硅层的方法
CN104217940A (zh) * 2014-09-24 2014-12-17 上海华力微电子有限公司 多晶硅薄膜的制备方法
CN109830528A (zh) * 2019-01-23 2019-05-31 上海华虹宏力半导体制造有限公司 锗硅hbt器件及制造方法
CN111883428A (zh) * 2020-07-16 2020-11-03 上海华虹宏力半导体制造有限公司 发射区多晶硅的形成方法及器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ
US9608096B1 (en) * 2015-10-02 2017-03-28 Globalfoundries Inc. Implementing stress in a bipolar junction transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250452A (en) * 1990-04-27 1993-10-05 North Carolina State University Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer
CN101459076A (zh) * 2007-12-13 2009-06-17 上海华虹Nec电子有限公司 SiGe HBT晶体管的制备方法
CN103547704A (zh) * 2011-04-04 2014-01-29 奥克美蒂克公共有限公司 用于在衬底上沉积一个或者多个多晶硅层的方法
CN102420243A (zh) * 2011-11-09 2012-04-18 上海华虹Nec电子有限公司 锗硅异质结双极晶体管及制造方法
CN103489762A (zh) * 2012-06-08 2014-01-01 胜华科技股份有限公司 形成多晶硅薄膜的方法
CN104217940A (zh) * 2014-09-24 2014-12-17 上海华力微电子有限公司 多晶硅薄膜的制备方法
CN109830528A (zh) * 2019-01-23 2019-05-31 上海华虹宏力半导体制造有限公司 锗硅hbt器件及制造方法
CN111883428A (zh) * 2020-07-16 2020-11-03 上海华虹宏力半导体制造有限公司 发射区多晶硅的形成方法及器件

Also Published As

Publication number Publication date
US20220172950A1 (en) 2022-06-02
US11393684B2 (en) 2022-07-19
CN112490114B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
US5834800A (en) Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
US7875908B2 (en) Selective links in silicon hetero-junction bipolar transistors using carbon doping and method of forming same
US5266504A (en) Low temperature emitter process for high performance bipolar devices
US5620907A (en) Method for making a heterojunction bipolar transistor
KR100307183B1 (ko) 바이폴라 소자 및 그 제조 방법
KR100275540B1 (ko) 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
US20030189239A1 (en) Self-aligned NPN transistor with raised extrinsic base
US5962879A (en) Super self-aligned bipolar transistor
US6346452B1 (en) Method for controlling an N-type dopant concentration depth profile in bipolar transistor epitaxial layers
JPH0785476B2 (ja) エミッタ埋め込み型バイポーラ・トランジスタ構造
TW202018774A (zh) 具有增強局部等向性之磊晶半導體材料生長
KR20030028483A (ko) 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라트랜지스터의 회로 장치 및 제조 방법
JP2002524853A (ja) バイポーラトランジスタを備える半導体デバイスの製造方法
US7939854B2 (en) Semiconductor device with a bipolar transistor and method of manufacturing such a device
CN112490114B (zh) 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法
JP2001068479A (ja) ヘテロバイポーラトランジスタ及びその製造方法
US7012009B2 (en) Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
US6744080B2 (en) Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor
US20230088544A1 (en) Dopant profile control in heterojunction bipolar transistor (hbt)
US20020109208A1 (en) Method of forming an NPN device
KR100333674B1 (ko) 이종접합 쌍극자 트랜지스터 제조방법
KR100390331B1 (ko) 헤테로 구조체의 바이폴라 트랜지스터 제조 방법
JP3332079B2 (ja) 半導体装置及びその製造方法
KR940010915B1 (ko) 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법
CN115347040A (zh) 半导体装置以及制造半导体装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant