CN104217940A - 多晶硅薄膜的制备方法 - Google Patents
多晶硅薄膜的制备方法 Download PDFInfo
- Publication number
- CN104217940A CN104217940A CN201410491543.8A CN201410491543A CN104217940A CN 104217940 A CN104217940 A CN 104217940A CN 201410491543 A CN201410491543 A CN 201410491543A CN 104217940 A CN104217940 A CN 104217940A
- Authority
- CN
- China
- Prior art keywords
- preparation
- polysilicon
- sih
- polycrystalline silicon
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 67
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910003828 SiH3 Inorganic materials 0.000 claims abstract 4
- OLRJXMHANKMLTD-UHFFFAOYSA-N silyl Chemical compound [SiH3] OLRJXMHANKMLTD-UHFFFAOYSA-N 0.000 claims abstract 4
- 229920005591 polysilicon Polymers 0.000 claims description 58
- 239000012528 membrane Substances 0.000 claims description 32
- 229910000077 silane Inorganic materials 0.000 claims description 14
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 238000011534 incubation Methods 0.000 abstract description 6
- 230000003746 surface roughness Effects 0.000 abstract description 5
- 238000001179 sorption measurement Methods 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 3
- 239000002245 particle Substances 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract 1
- 229910052990 silicon hydride Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种多晶硅薄膜的制备方法，通过乙硅烷分解出的SiH3具有较好的硅表面吸附性，吸附系数比硅烷高两个数量级左右，可以在硅衬底表面迅速吸附，在反应初期就有薄膜生成，不需要如硅烷的前期孕育时间，使生成的多晶硅薄膜下表面即与硅衬底的界面具有高质量，且生成的多晶硅薄膜具有较好的表面均匀度，表面粗糙度得到很大改善，也具有更好的晶粒均匀度，在填充凹槽的情形也能有效改善凹槽内的裂缝或空洞。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种多晶硅薄膜的制备方法。
背景技术
随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应应对半导体工艺制作结果的影响也日益突出，常需要针对小尺寸器件进行新的工艺改进。以多晶硅栅极的制作为例，当器件尺寸缩小后，采用原有的大尺寸器件的栅极制作的小尺寸器件易出现栅极漏电流性能较差的现象，该栅极制作方法对于小尺寸器件已不再适用，需要对其进行改进优化。
金属氧化物半导体晶体管(MOSET)是集成电路中一种重要的基本元器件，其主要由半导体衬底、栅氧化层、多晶硅栅极、栅极侧壁层和源漏掺杂区组成。
图1是现有MOS器件制作方法的剖面图，如图1所示，首先在衬底101上形成栅氧化层102，然后沉积一层多晶硅薄膜103。在大尺寸器件多晶硅栅极的制作中，该多晶硅薄膜通常为单层结构。
接着，为有效降低多晶硅栅极的电阻值，提高器件性能，对多晶硅栅极103进行生长后的离子注入处理，这是影响该器件性能的关键工艺之一。再接着，刻蚀该多晶硅薄膜103及栅氧化层102，形成栅极；沉积栅极侧壁介质层，并刻蚀形成栅极侧壁层104；最后，以栅极和栅极侧壁层104为掩模进行离子注入，形成源漏区105和106。
上述MOS器件的制作过程中，多晶硅薄膜的形成质量对器件性能的影响至关重要。一方面，其与下层材料之间的交界面质量会影响到器件的漏电流等电特性；另一方面，其在各晶片之间、以及同一晶片之内的薄膜厚度的一致性(uniformity)也会直接直接影响到形成的各器件之间性能的一致性，甚至影响到器件的成品率。
尤其在小尺寸器件中，要求该多晶硅薄膜既要具有高质量的交界面，又要具有高的平整度或一致性。
例如，在浮栅晶体管单元(Floating-gate transistor Cell)结构中，整个浮栅晶体管单元结构有连续的6层薄膜组成，如何提高6层薄膜的平整度对可靠性有较大影响，其中的两层多晶硅层(Floating Gate(浮置栅极)和Control Gate(控制栅极))是厚度最厚的两层膜，对整体的厚度平整度有重大影响。如图2的TEM(透射电镜)照片所示，浮置栅极层上表面出现明显的凹凸不平，而下表面光滑平整。在不平整的浮置栅极层层上再生长ONO(Oxide/Nitride/Oxide)层会叠加放大不平整度，当再生长上控制栅极层时不平整度被进一步放大。这对产品的可靠性带来不确定性。
此外，在凹形结构中填充多晶硅时，容易形成空洞(void)，如图3所示，后续工艺也不能使空洞愈合，对产品性能带来巨大影响。
现有的多晶硅薄膜形成方法中，通常以硅烷(SiH4)为特气，在500℃以上，采用炉管低压化学气相沉积工艺，其反应机理为：SiH4吸附在硅片表面；SiH4分解为SiH2；SiH2进一步分解为Si。
然而，SiH4在硅表面吸附很慢，限制整个反应速度，图4是多晶硅薄膜生长厚度和时间关系示意图，如图可见，前2分钟没有生成多晶硅，2分钟薄膜厚度才按照现行生长。此外，不同的反应温度得到的硅结构也不同，一般而言，500-570℃生长无定型硅(amorphous)，570-600℃生长无定型硅和微晶硅(microcrystal)，600-650℃生长多晶硅(poly)。因此，当反应温度低于500℃，生长速率太慢而不能用于生长多晶硅，而当反应温度高于650℃，生长的多晶硅薄膜表面平整度会过于粗糙。
综上，如何提供一种新的多晶硅薄膜制备方法，以改善其表面粗糙度(surfaceroughness)，并消除薄膜中的裂缝(seam)、空洞，是本领域技术人员亟待解决的技术问题之一。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种多晶硅薄膜的制备方法，以解决现有多晶硅薄膜制造工艺中，薄膜表面不平整，薄膜内有缝隙、空洞的技术问题。
本发明提供的多晶硅薄膜的制备方法，其包括以下步骤：
步骤S01，提供一衬底，并放入反应设备内；
步骤S02，通入乙硅烷(Si2H6)，并使乙硅烷分解出SiH3，SiH3在该衬底表面迅速吸附形成薄膜；
步骤S03，SiH3进一步分解，并最终在该衬底上形成第一多晶硅层。
进一步地，步骤S03包括SiH3分解出SiH2，SiH2进一步分解出Si。
进一步地，步骤S02和步骤S03的反应温度为400-450℃。
进一步地，步骤S03中形成的第一多晶硅层厚度为
进一步地，步骤S02和步骤S03中压力为0.3-0.6Toor。
进一步地，该制备方法还包括步骤S04，通入硅烷，在该第一多晶硅层上形成第二多晶硅层。
进一步地，步骤S04的反应温度为530-600℃。
进一步地，该反应设备为反应炉管，该制备方法采用炉管低压化学气相沉积。
本发明的多晶硅薄膜的制备方法，通过乙硅烷分解出的SiH3具有较好的硅表面吸附性，吸附系数比硅烷高两个数量级左右，可以在硅衬底表面迅速吸附，在反应初期就有薄膜生成，不需要如硅烷的前期孕育时间(incubation time)，使生成的多晶硅薄膜下表面即与硅衬底的界面具有高质量，且生成的多晶硅薄膜具有较好的表面均匀度，表面粗糙度得到很大改善，也具有更好的晶粒均匀度，在填充凹槽的情形也能有效改善凹槽内的裂缝或空洞。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1是现有MOS器件制作方法的剖面图；
图2是现有方法制作浮栅晶体管单元结构的透射电镜照片；
图3是现有方法多晶硅填充凹形结构的示意图；
图4是利用硅烷生长多晶硅薄膜的生长厚度和时间关系示意图；
图5是本发明制备方法的流程示意图；
图6是利用乙硅烷与硅烷的薄膜生长厚度和时间关系对比图。
具体实施方式
第一实施例
请参阅图5，本发明提供的多晶硅薄膜的制备方法，其包括以下步骤：
步骤S01，提供一衬底，并放入反应设备内；
步骤S02，通入乙硅烷，并使乙硅烷分解出SiH3，SiH3在该衬底表面迅速吸附形成薄膜；
步骤S03，SiH3进一步分解，并最终在该衬底上形成第一多晶硅层。
本实施例中，乙硅烷分解出的SiH3具有较好的硅表面吸附性，吸附系数比硅烷高两个数量级左右，可以在硅衬底表面迅速吸附，在反应初期就有薄膜生成，不需要如硅烷的前期孕育时间(incubation time)，使生成的多晶硅薄膜下表面即与硅衬底的界面具有高质量，且生成的多晶硅薄膜具有较好的表面均匀度，表面粗糙度得到很大改善，也具有更好的晶粒均匀度，在填充凹槽的情形也能有效改善凹槽内的裂缝或空洞。
图6是利用乙硅烷与硅烷的薄膜生长厚度和时间关系对比图，从图中可见，乙硅烷在反应一开始就生成薄膜，而硅烷有两分钟的孕育时间。
本实施例中，乙硅烷在较低的温度下就可以分解并开始生成薄膜，较佳地为400-450℃之间，而现有技术利用硅烷分解生成多晶硅薄膜需要超过500℃的反应温度，较佳地要600-650℃才能得到多晶硅，且生长速率和表明平整度都不理想。本发明在400-450℃反应温度、0.3-0.6Torr压力下，多晶硅薄膜的生长速率为0.5-3nm/min。
本实施例中，步骤S03包括两步分解步骤：SiH3分解出SiH2，SiH2进一步分解出Si。由于需要多步分解步骤且反应温度较低，一定程度上会生长速率，因此本实施例中步骤S03生长的第一多晶硅层厚度较佳地为若需要厚于的多晶硅薄膜，可以包括步骤S04，在该第一多晶硅层上，利用硅烷生长第二多晶硅层。
其中，利用硅烷生长第二多晶硅层的反应温度较佳地为530-600℃，由此得到的第二多晶硅层亦具有较好的表面均匀度，且第一多晶硅层与第二多晶硅层之间的界面也非常平整、光滑。
本实施例中，反应设备为反应炉管，本制备方法采用炉管低压化学气相沉积。
Claims (8)
1.一种多晶硅薄膜的制备方法，其特征在于，其包括以下步骤：
步骤S01，提供一衬底，并放入反应设备内；
步骤S02，通入乙硅烷，并使乙硅烷分解出SiH3，SiH3在该衬底表面迅速吸附形成薄膜；
步骤S03，SiH3进一步分解，并最终在该衬底上形成第一多晶硅层。
2.根据权利要求1所述的多晶硅薄膜的制备方法，其特征在于：步骤S03包括SiH3分解出SiH2，SiH2进一步分解出Si。
3.根据权利要求2所述的多晶硅薄膜的制备方法，其特征在于：步骤S02和步骤S03的反应温度为400-450℃。
4.根据权利要求3所述的多晶硅薄膜的制备方法，其特征在于：步骤S02和步骤S03中压力为0.3-0.6Toor。
5.根据权利要求1至4任一项所述的多晶硅薄膜的制备方法，其特征在于：步骤S03中形成的第一多晶硅层厚度为
6.根据权利要求5所述的多晶硅薄膜的制备方法，其特征在于：该制备方法还包括步骤S04，通入硅烷，在该第一多晶硅层上形成第二多晶硅层。
7.根据权利要求6所述的多晶硅薄膜的制备方法，其特征在于：步骤S04的反应温度为530-600℃。
8.根据权利要求1所述的多晶硅薄膜的制备方法，其特征在于：该反应设备为反应炉管，该制备方法采用炉管低压化学气相沉积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410491543.8A CN104217940A (zh) | 2014-09-24 | 2014-09-24 | 多晶硅薄膜的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410491543.8A CN104217940A (zh) | 2014-09-24 | 2014-09-24 | 多晶硅薄膜的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104217940A true CN104217940A (zh) | 2014-12-17 |
Family
ID=52099318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410491543.8A Pending CN104217940A (zh) | 2014-09-24 | 2014-09-24 | 多晶硅薄膜的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104217940A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579071A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种沟道孔中沟道层的形成方法 |
| CN108149216A (zh) * | 2017-12-07 | 2018-06-12 | 上海申和热磁电子有限公司 | 一种改善低压化学气相淀积多晶硅薄膜质量的方法 |
| CN112490114A (zh) * | 2020-11-27 | 2021-03-12 | 上海华虹宏力半导体制造有限公司 | 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1134602A (zh) * | 1995-04-28 | 1996-10-30 | 现代电子产业株式会社 | 利用晶界形成半导体器件中的两层多晶硅栅极的方法 |
| US20030119334A1 (en) * | 2001-12-22 | 2003-06-26 | Kwak Noh Yeal | Method of manufacturing a flash memory cell |
| CN1716537A (zh) * | 2004-06-29 | 2006-01-04 | 海力士半导体有限公司 | 在半导体装置中形成多晶硅层的方法 |
| CN1979775A (zh) * | 2005-12-06 | 2007-06-13 | 上海华虹Nec电子有限公司 | 一种在集成电路中使用α多晶硅的方法 |
| CN101307488A (zh) * | 2007-05-15 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅薄膜的制备方法 |
| CN101364539A (zh) * | 2007-08-09 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 栅层的制造方法、半导体器件的制造方法和半导体结构 |
| US20090124077A1 (en) * | 2007-10-12 | 2009-05-14 | Mitsuhiro Okada | Method for forming poly-silicon film |
| CN101577221A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 多晶硅薄膜及多晶硅栅极的形成方法 |
| US20120193796A1 (en) * | 2011-01-31 | 2012-08-02 | United Microelectronics Corp. | Polysilicon layer and method of forming the same |
-
2014
- 2014-09-24 CN CN201410491543.8A patent/CN104217940A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1134602A (zh) * | 1995-04-28 | 1996-10-30 | 现代电子产业株式会社 | 利用晶界形成半导体器件中的两层多晶硅栅极的方法 |
| US20030119334A1 (en) * | 2001-12-22 | 2003-06-26 | Kwak Noh Yeal | Method of manufacturing a flash memory cell |
| CN1716537A (zh) * | 2004-06-29 | 2006-01-04 | 海力士半导体有限公司 | 在半导体装置中形成多晶硅层的方法 |
| CN1979775A (zh) * | 2005-12-06 | 2007-06-13 | 上海华虹Nec电子有限公司 | 一种在集成电路中使用α多晶硅的方法 |
| CN101307488A (zh) * | 2007-05-15 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅薄膜的制备方法 |
| CN101364539A (zh) * | 2007-08-09 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 栅层的制造方法、半导体器件的制造方法和半导体结构 |
| US20090124077A1 (en) * | 2007-10-12 | 2009-05-14 | Mitsuhiro Okada | Method for forming poly-silicon film |
| CN101577221A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 多晶硅薄膜及多晶硅栅极的形成方法 |
| US20120193796A1 (en) * | 2011-01-31 | 2012-08-02 | United Microelectronics Corp. | Polysilicon layer and method of forming the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579071A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种沟道孔中沟道层的形成方法 |
| CN108149216A (zh) * | 2017-12-07 | 2018-06-12 | 上海申和热磁电子有限公司 | 一种改善低压化学气相淀积多晶硅薄膜质量的方法 |
| CN112490114A (zh) * | 2020-11-27 | 2021-03-12 | 上海华虹宏力半导体制造有限公司 | 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法 |
| CN112490114B (zh) * | 2020-11-27 | 2023-11-14 | 上海华虹宏力半导体制造有限公司 | 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110431661B (zh) | 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺 | |
| CN110892505B (zh) | 用于硅间隙填充的循环保形沉积/退火/蚀刻 | |
| US9837271B2 (en) | Process for forming silicon-filled openings with a reduced occurrence of voids | |
| EP2975635B1 (en) | Process for forming silicon-filled openings with a reduced occurrence of voids | |
| JP4117914B2 (ja) | 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層 | |
| DE102015102592A1 (de) | Verfahren zum Wachsen eines Nitrid-Einkristalls und Verfahren zum Herstellen einer Nitridhalbleitervorrichtung | |
| US20130037858A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2950272B2 (ja) | 半導体薄膜の製造方法 | |
| TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
| US6933228B2 (en) | Method of manufacturing of contact plug in a contact hole on a silicon substrate | |
| JP2012033944A (ja) | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 | |
| JP2011018946A (ja) | 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法 | |
| JPH04293228A (ja) | 多結晶シリコン層の製造方法 | |
| KR20130011926A (ko) | 어모퍼스 실리콘막의 성막 방법 및 성막 장치 | |
| CN105529249A (zh) | 一种多晶硅制备方法 | |
| CN104217940A (zh) | 多晶硅薄膜的制备方法 | |
| CN100580893C (zh) | 包括基底以及于其上异质外延沉积的硅和锗的层的多层结构及其制造方法 | |
| TW200405436A (en) | Fabrication method of semiconductor device and semiconductor device | |
| TWI301640B (en) | Strained semiconductor structures | |
| CN101307488A (zh) | 多晶硅薄膜的制备方法 | |
| EP2045836B1 (en) | Method for producing semiconductor substrate | |
| TW410388B (en) | A laminated structure and a method of forming the same | |
| KR100676521B1 (ko) | 저온 산화물 배면 실 형성 방법 및 이를 사용하여 제조되는웨이퍼 | |
| CN103325665A (zh) | 多晶硅层的形成方法 | |
| CN116646237A (zh) | 一种背封硅片结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141217 |
|
| WD01 | Invention patent application deemed withdrawn after publication |