JP2950272B2 - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法Info
- Publication number
- JP2950272B2 JP2950272B2 JP9011069A JP1106997A JP2950272B2 JP 2950272 B2 JP2950272 B2 JP 2950272B2 JP 9011069 A JP9011069 A JP 9011069A JP 1106997 A JP1106997 A JP 1106997A JP 2950272 B2 JP2950272 B2 JP 2950272B2
- Authority
- JP
- Japan
- Prior art keywords
- growth
- film
- atomic hydrogen
- reaction chamber
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
Description
【発明の属する技術分野】本発明は半導体薄膜製造方法
に関し、特に選択シリコンエピタキシャル膜の形成方法
に関する。
に関し、特に選択シリコンエピタキシャル膜の形成方法
に関する。
【０００１】
【従来の技術】半導体装置の高集積化に伴い、素子寸法
の微細化が進んでいる。絶縁ゲート型電界効果トランジ
スタ（ＭＯＳトランジスタ）の微細化においては、短チ
ャネル効果が問題となることが知られている。この短チ
ャネル効果を抑制する方法の一つとして、トランジスタ
のソース・ドレインの拡散層深さを浅くすることが考え
られている。しかし、単に拡散層を浅くする方法では、
シート抵抗の増大や配線材料とのコンタクト抵抗の増大
などの問題があるため、ソース・ドレイン拡散層となる
領域を選択シリコンエピタキシャル膜によりせり上げる
構造が提案されている。この方法によれば、浅い拡散層
の形成と低抵抗化を同時に達成することができる。
の微細化が進んでいる。絶縁ゲート型電界効果トランジ
スタ（ＭＯＳトランジスタ）の微細化においては、短チ
ャネル効果が問題となることが知られている。この短チ
ャネル効果を抑制する方法の一つとして、トランジスタ
のソース・ドレインの拡散層深さを浅くすることが考え
られている。しかし、単に拡散層を浅くする方法では、
シート抵抗の増大や配線材料とのコンタクト抵抗の増大
などの問題があるため、ソース・ドレイン拡散層となる
領域を選択シリコンエピタキシャル膜によりせり上げる
構造が提案されている。この方法によれば、浅い拡散層
の形成と低抵抗化を同時に達成することができる。
【０００２】ところが、選択エピタキシャル成長では、
成長膜端部（絶縁膜との接触部）にファセットと呼ばれ
る、ある結晶方位面の現れた膜厚の薄い領域が形成され
易い。このファセットが形成された場合、イオン注入後
におけるその領域の拡散層が深くなり、浅い接合を形成
することが困難となる。
成長膜端部（絶縁膜との接触部）にファセットと呼ばれ
る、ある結晶方位面の現れた膜厚の薄い領域が形成され
易い。このファセットが形成された場合、イオン注入後
におけるその領域の拡散層が深くなり、浅い接合を形成
することが困難となる。
【０００３】このファセットが形成される原因は、面方
位による表面エネルギーの違いに由来する。シリコンの
表面エネルギーは、その結晶面方位により異なり、（１
００）面は（１１１）面や（３１１）面に比べて高い表
面エネルギーを有する。したがって、（１００）シリコ
ン基板上では、（１００）面のみでなく表面エネルギー
の低い（１１１）面や（３１１）面が形成されながらエ
ピタキシャル成長してゆく。
位による表面エネルギーの違いに由来する。シリコンの
表面エネルギーは、その結晶面方位により異なり、（１
００）面は（１１１）面や（３１１）面に比べて高い表
面エネルギーを有する。したがって、（１００）シリコ
ン基板上では、（１００）面のみでなく表面エネルギー
の低い（１１１）面や（３１１）面が形成されながらエ
ピタキシャル成長してゆく。
【０００４】そこで、ファセットを形成せずに選択シリ
コンエピタキシャル膜を成長する方法が特開平４−０７
４４１５等に述べられている。
コンエピタキシャル膜を成長する方法が特開平４−０７
４４１５等に述べられている。
【０００５】特開平４−０７４４１５によると、１０-3
Ｔｏｒｒ以下の高真空下において、成長温度を下げ、膜
形成原料ガスの供給量を増加させることによりファセッ
ト形成のない選択シリコンエピタキシャル膜を形成でき
る。成長温度と原料ガス流量の範囲としては、成長温度
５５０℃以下においてはジシラン（Ｓｉ2 Ｈ6 ）およそ
５ｓｃｃｍ以上、７００℃においてはおよそ５０ｓｃｃ
ｍ以上となっている。
Ｔｏｒｒ以下の高真空下において、成長温度を下げ、膜
形成原料ガスの供給量を増加させることによりファセッ
ト形成のない選択シリコンエピタキシャル膜を形成でき
る。成長温度と原料ガス流量の範囲としては、成長温度
５５０℃以下においてはジシラン（Ｓｉ2 Ｈ6 ）およそ
５ｓｃｃｍ以上、７００℃においてはおよそ５０ｓｃｃ
ｍ以上となっている。
【０００６】また、他の方法として、１．５×１０-4Ｔ
ｏｒｒの高真空下において、膜形成原料ガスのＳｉ2 Ｈ
6 と共に、水素（Ｈ2 ）ガスを高温に熱せられたフィラ
メントを用いて原子状水素化したものを導入することに
より、７００℃成長においても、Ｓｉ2 Ｈ6 流量１ｓｃ
ｃｍでファセットのほとんどない選択シリコンエピタキ
シャル膜を形成することができる。
ｏｒｒの高真空下において、膜形成原料ガスのＳｉ2 Ｈ
6 と共に、水素（Ｈ2 ）ガスを高温に熱せられたフィラ
メントを用いて原子状水素化したものを導入することに
より、７００℃成長においても、Ｓｉ2 Ｈ6 流量１ｓｃ
ｃｍでファセットのほとんどない選択シリコンエピタキ
シャル膜を形成することができる。
【０００７】
【発明が解決しようとする課題】特開平４−０７４４１
５の方法においては、低温成長やＳｉ2 Ｈ6 流量の多い
場合には、成長の選択性が保たれる膜厚が薄くなり、実
際のデバイスに適用するのは難しい。
５の方法においては、低温成長やＳｉ2 Ｈ6 流量の多い
場合には、成長の選択性が保たれる膜厚が薄くなり、実
際のデバイスに適用するのは難しい。
【０００８】原子状水素を用いる方法では、選択成長膜
厚を厚くすることが可能となるが、成長時の圧力を１．
５×１０-4Ｔｏｒｒ程度以下の高真空としなければなら
ず、成長室内の到達真空度が１０-9Ｔｏｒｒ台となる超
高真空用のＣＶＤ装置（ＵＨＶ−ＣＶＤ装置）を使用し
ている。成長装置に超高真空を必要とするのは特開平４
−０７４４１５も同様である。
厚を厚くすることが可能となるが、成長時の圧力を１．
５×１０-4Ｔｏｒｒ程度以下の高真空としなければなら
ず、成長室内の到達真空度が１０-9Ｔｏｒｒ台となる超
高真空用のＣＶＤ装置（ＵＨＶ−ＣＶＤ装置）を使用し
ている。成長装置に超高真空を必要とするのは特開平４
−０７４４１５も同様である。
【０００９】ＵＨＶ−ＣＶＤ装置は、その超高真空を維
持するためにリークを少なくする構造とする必要があ
り、一般に広く用いられている減圧（ＬＰ）ＣＶＤ装置
に比べて非常に高価なものとなる。その上、その超高真
空を維持するための保守作業もＬＰＣＶＤ装置に比べて
煩雑となり、生産性も低下する。
持するためにリークを少なくする構造とする必要があ
り、一般に広く用いられている減圧（ＬＰ）ＣＶＤ装置
に比べて非常に高価なものとなる。その上、その超高真
空を維持するための保守作業もＬＰＣＶＤ装置に比べて
煩雑となり、生産性も低下する。
【００１０】これら生産性や保守性の観点から、ＵＨＶ
−ＣＶＤ装置よりもＬＰＣＶＤ装置での選択シリコンエ
ピタキシャル成長が望まれている。
−ＣＶＤ装置よりもＬＰＣＶＤ装置での選択シリコンエ
ピタキシャル成長が望まれている。
【００１１】ところが、ＬＰＣＶＤ装置での選択成長の
場合には、選択性を得るために膜形成原料ガスのジクロ
ルシラン（ＳｉＨ2 Ｃｌ2 ）の他に塩化水素（ＨＣｌ）
を用いている。そのため、成長領域の広さや密集度によ
り成長速度が変化しやすくなる、いわゆる、ローディン
グ効果が顕著である。ローディング効果は、成長圧力が
高い場合に生じ、ＵＨＶ−ＣＶＤでは問題とならなかっ
た。一方ＬＰＣＶＤでは、ローディング効果の他に、成
長圧力を低くするとファセットが形成されてしまうとい
う問題がある。ＬＰＣＶＤにおいて、このローディング
効果とファセット形成の両者を抑えた選択シリコンエピ
タキシャル成長を可能とする成長条件領域は、ＵＨＶ−
ＣＶＤ装置での成長の場合に比べて非常に狭いものであ
り、安定して量産することができるものではない。
場合には、選択性を得るために膜形成原料ガスのジクロ
ルシラン（ＳｉＨ2 Ｃｌ2 ）の他に塩化水素（ＨＣｌ）
を用いている。そのため、成長領域の広さや密集度によ
り成長速度が変化しやすくなる、いわゆる、ローディン
グ効果が顕著である。ローディング効果は、成長圧力が
高い場合に生じ、ＵＨＶ−ＣＶＤでは問題とならなかっ
た。一方ＬＰＣＶＤでは、ローディング効果の他に、成
長圧力を低くするとファセットが形成されてしまうとい
う問題がある。ＬＰＣＶＤにおいて、このローディング
効果とファセット形成の両者を抑えた選択シリコンエピ
タキシャル成長を可能とする成長条件領域は、ＵＨＶ−
ＣＶＤ装置での成長の場合に比べて非常に狭いものであ
り、安定して量産することができるものではない。
【００１２】本発明の目的は、ファセットのない平坦な
形状をした選択シリコンエピタキシャル薄膜を、超高真
空を必要としないＬＰＣＶＤ装置において製造すること
を目的とする。
形状をした選択シリコンエピタキシャル薄膜を、超高真
空を必要としないＬＰＣＶＤ装置において製造すること
を目的とする。
【００１３】
【課題を解決するための手段】本発明は、反応室とは別
に設けられた形成室で形成された原子状水素と膜形成原
料ガスを反応室に導入して、７５０〜９００℃のいずれ
かの成長温度および反応室内の圧力を１〜３０Ｔｏｒｒ
の範囲内のある圧力に維持しながら選択シリコンエピタ
キシャル膜を成長することを特徴としている。
に設けられた形成室で形成された原子状水素と膜形成原
料ガスを反応室に導入して、７５０〜９００℃のいずれ
かの成長温度および反応室内の圧力を１〜３０Ｔｏｒｒ
の範囲内のある圧力に維持しながら選択シリコンエピタ
キシャル膜を成長することを特徴としている。
【００１４】反応室とは別の形成室で形成された原子状
水素は、反応室に導入されるとシリコン表面に吸着し、
シリコンの表面自由エネルギーを大幅に低下させる。こ
れによりファセット形成が抑制され、ファセット形成の
ない成長圧力領域が低圧側に広がる。
水素は、反応室に導入されるとシリコン表面に吸着し、
シリコンの表面自由エネルギーを大幅に低下させる。こ
れによりファセット形成が抑制され、ファセット形成の
ない成長圧力領域が低圧側に広がる。
【００１５】ローディング効果は低圧成長ほど抑制され
るため、ファセット形成のない成長圧力領域が低圧側に
広がることにより、ローディング効果とファセットの両
者共発生しない成長条件領域が広がることになる。
るため、ファセット形成のない成長圧力領域が低圧側に
広がることにより、ローディング効果とファセットの両
者共発生しない成長条件領域が広がることになる。
【００１６】したがって、本発明の方法を用いることに
より、ＵＨＶ−ＣＶＤ装置のような高価で煩雑な保守作
業を必要としないＬＰＣＶＤ装置において、ファセット
とローディング効果の両者の発生しない選択シリコンエ
ピタキシャル膜を安定して成長することができる。
より、ＵＨＶ−ＣＶＤ装置のような高価で煩雑な保守作
業を必要としないＬＰＣＶＤ装置において、ファセット
とローディング効果の両者の発生しない選択シリコンエ
ピタキシャル膜を安定して成長することができる。
【００１７】
【発明の実施の形態】次に、本発明の一実施の形態につ
いて、図面を参照して説明する。
いて、図面を参照して説明する。
【００１８】（実施例１）図１は、本発明の第１の実施
例で用いた選択シリコンエピタキシャル装置である。本
装置は一般に広く用いられているＬＰＣＶＤ装置におい
て、原子状水素を反応室１に導入するための原子状水素
形成室２が設けてある。ＳｉＨ2 Ｃｌ2 やＨＣｌガス
は、マスフローコントローラ（ＭＦＣ）３で流量制御さ
れながら、この原子状水素形成室２を通さずに反応室１
に直接送り込まれる。Ｈ2 ガスはＭＦＣ３で流量制御さ
れた後、原子状水素形成室２でその一部が原子状水素と
なり、反応室１へと送り込まれる。そのようにして反応
室１に送り込まれたガスにより、サセプタ５上に配置さ
れたＳｉ基板４上に選択シリコンエピタキシャル成長が
起こる。
例で用いた選択シリコンエピタキシャル装置である。本
装置は一般に広く用いられているＬＰＣＶＤ装置におい
て、原子状水素を反応室１に導入するための原子状水素
形成室２が設けてある。ＳｉＨ2 Ｃｌ2 やＨＣｌガス
は、マスフローコントローラ（ＭＦＣ）３で流量制御さ
れながら、この原子状水素形成室２を通さずに反応室１
に直接送り込まれる。Ｈ2 ガスはＭＦＣ３で流量制御さ
れた後、原子状水素形成室２でその一部が原子状水素と
なり、反応室１へと送り込まれる。そのようにして反応
室１に送り込まれたガスにより、サセプタ５上に配置さ
れたＳｉ基板４上に選択シリコンエピタキシャル成長が
起こる。
【００１９】以下に、本装置を用いて選択シリコンエピ
タキシャル成長した例を示す。
タキシャル成長した例を示す。
【００２０】まず、図２（ａ）に示すように、面方位
（１００）の６インチシリコン基板２１全面にシリコン
酸化膜２２を厚さ２００ｎｍ形成し、フォトリソグラフ
ィー工程およびイオンエッチング工程により、正方形開
孔パターン２３を形成する。その際、０．５×０．５μ
ｍ〜２×２μｍと大きさの異なる開孔パターンを用意し
た。
（１００）の６インチシリコン基板２１全面にシリコン
酸化膜２２を厚さ２００ｎｍ形成し、フォトリソグラフ
ィー工程およびイオンエッチング工程により、正方形開
孔パターン２３を形成する。その際、０．５×０．５μ
ｍ〜２×２μｍと大きさの異なる開孔パターンを用意し
た。
【００２１】この基板表面に形成された自然酸化膜の除
去のために、０．５％希フッ酸にて１分間エッチングを
行い、水洗，乾燥後、成長装置にセットした。成長前処
理として、基板温度を８５０℃に上昇させ、Ｈ2 ガスの
みを２０ＳＬＭ流し、圧力を１０Ｔｏｒｒとして５分間
維持した。次に、選択シリコンエピタキシャル膜を成長
する基板温度８００℃に設定し、ＳｉＨ2 Ｃｌ2 を１０
０ｓｃｃｍ、ＨＣｌを３０ｓｃｃｍ反応室に流し、Ｈ2
ガス２０ＳＬＭを原子状水素形成室を通じて反応室へ導
入した。原子状水素形成方法として、マイクロ波（８０
Ｗ：２．４５ＧＨｚ）を用いた。
去のために、０．５％希フッ酸にて１分間エッチングを
行い、水洗，乾燥後、成長装置にセットした。成長前処
理として、基板温度を８５０℃に上昇させ、Ｈ2 ガスの
みを２０ＳＬＭ流し、圧力を１０Ｔｏｒｒとして５分間
維持した。次に、選択シリコンエピタキシャル膜を成長
する基板温度８００℃に設定し、ＳｉＨ2 Ｃｌ2 を１０
０ｓｃｃｍ、ＨＣｌを３０ｓｃｃｍ反応室に流し、Ｈ2
ガス２０ＳＬＭを原子状水素形成室を通じて反応室へ導
入した。原子状水素形成方法として、マイクロ波（８０
Ｗ：２．４５ＧＨｚ）を用いた。
【００２２】このようにして選択シリコンエピタキシャ
ル膜を２×２μｍサイズの正方形開孔部において約５０
ｎｍとなるように成長させ、各サイズの開孔部での膜厚
と形状を評価した。また、原子状水素形成室において、
原子状水素を形成せずに成長した場合（従来のＬＰＣＶ
Ｄ装置での成長に相当）も対照例１として評価した。
ル膜を２×２μｍサイズの正方形開孔部において約５０
ｎｍとなるように成長させ、各サイズの開孔部での膜厚
と形状を評価した。また、原子状水素形成室において、
原子状水素を形成せずに成長した場合（従来のＬＰＣＶ
Ｄ装置での成長に相当）も対照例１として評価した。
【００２３】具体的な評価方法として、図３（ａ），
（ｂ）に示すようにエピタキシャル膜の中央部での膜厚
３１、最端部（シリコン酸化膜との接触部）での膜厚３
２、最大膜厚３３を測定し、ファセットやローディング
効果発生程度の評価とした。ここで、図３（ａ），
（ｂ）はそれぞれ、ファセットが形成されている場合、
ファセット形成のない場合のエピタキシャル膜断面模式
図である。
（ｂ）に示すようにエピタキシャル膜の中央部での膜厚
３１、最端部（シリコン酸化膜との接触部）での膜厚３
２、最大膜厚３３を測定し、ファセットやローディング
効果発生程度の評価とした。ここで、図３（ａ），
（ｂ）はそれぞれ、ファセットが形成されている場合、
ファセット形成のない場合のエピタキシャル膜断面模式
図である。
【００２４】次に第１の実施例および対照例１による選
択シリコンエピタキシャル膜評価結果を述べる。対照例
１の場合にはファセットが形成され、図３（ａ）のよう
な膜構造をしているのに対し、第１の実施例を用いた場
合には、ファセット形成は起こらず、しかも、図３
（ｂ）に見られるようなエピタキシャル膜端部での膜厚
の増加もない、きわめて平坦な構造の膜が形成された。
択シリコンエピタキシャル膜評価結果を述べる。対照例
１の場合にはファセットが形成され、図３（ａ）のよう
な膜構造をしているのに対し、第１の実施例を用いた場
合には、ファセット形成は起こらず、しかも、図３
（ｂ）に見られるようなエピタキシャル膜端部での膜厚
の増加もない、きわめて平坦な構造の膜が形成された。
【００２５】対照例１ではファセットが形成されている
ため、このファセットを抑えた成長条件で成長した結果
を対照例２として述べる。その際、成長前処理までは第
１の実施例と同じであり、選択シリコンエピタキシャル
成長時の圧力のみを４０Ｔｏｒｒと変えて成長した。こ
の対照例２の場合には、ファセットは形成されていない
ものの、図３（ｂ）のようなエピタキシャル膜端部での
膜厚の増加が見られた。
ため、このファセットを抑えた成長条件で成長した結果
を対照例２として述べる。その際、成長前処理までは第
１の実施例と同じであり、選択シリコンエピタキシャル
成長時の圧力のみを４０Ｔｏｒｒと変えて成長した。こ
の対照例２の場合には、ファセットは形成されていない
ものの、図３（ｂ）のようなエピタキシャル膜端部での
膜厚の増加が見られた。
【００２６】図４に、第１の実施例，対照例１，２にお
いて、開孔２μｍ角でのエピタキシャル膜の中央部膜厚
で規格化した、最端部（シリコン酸化膜との接触部）膜
厚と最大膜厚の開孔径による変化を示す。ただし、第１
の実施例，対照例２においては、ファセットが形成され
ておらず、エピタキシャル膜端部において最大膜厚とな
っている。
いて、開孔２μｍ角でのエピタキシャル膜の中央部膜厚
で規格化した、最端部（シリコン酸化膜との接触部）膜
厚と最大膜厚の開孔径による変化を示す。ただし、第１
の実施例，対照例２においては、ファセットが形成され
ておらず、エピタキシャル膜端部において最大膜厚とな
っている。
【００２７】図４に示したとおり、対照例１ではファセ
ット形成によるエピタキシャル膜端部での膜厚減少が見
られ、対照例２ではファセット形成はないものの、開孔
サイズが小さくなるにつれてエピタキシャル膜端部の膜
厚が増加する傾向（ローディング効果）が見られる。こ
のように、従来のＬＰＣＶＤ装置による成長方法ではフ
ァセットとローディング効果の両者を抑えた成長条件を
見出すことは非常に困難であり、見出せたとしてもその
プロセスウィンドウの狭さから非常に不安定なプロセス
である。
ット形成によるエピタキシャル膜端部での膜厚減少が見
られ、対照例２ではファセット形成はないものの、開孔
サイズが小さくなるにつれてエピタキシャル膜端部の膜
厚が増加する傾向（ローディング効果）が見られる。こ
のように、従来のＬＰＣＶＤ装置による成長方法ではフ
ァセットとローディング効果の両者を抑えた成長条件を
見出すことは非常に困難であり、見出せたとしてもその
プロセスウィンドウの狭さから非常に不安定なプロセス
である。
【００２８】しかしながら、第１の実施例を用いること
により、ファセットとローディング効果の両者を抑えた
成長条件のウィンドウ幅は広がり、プロセス安定性が確
保される。具体的には、本第１の実施例において、基板
温度：７５０〜９００℃，Ｈ2 ：１０〜４０ＳＬＭ，Ｓ
ｉＨ2 Ｃｌ2 ：７０〜１５０ｓｃｃｍ、ＨＣｌ：１０〜
４０ｓｃｃｍ，成長圧力：５〜２０Ｔｏｒｒの範囲で同
様の効果が得られる。
により、ファセットとローディング効果の両者を抑えた
成長条件のウィンドウ幅は広がり、プロセス安定性が確
保される。具体的には、本第１の実施例において、基板
温度：７５０〜９００℃，Ｈ2 ：１０〜４０ＳＬＭ，Ｓ
ｉＨ2 Ｃｌ2 ：７０〜１５０ｓｃｃｍ、ＨＣｌ：１０〜
４０ｓｃｃｍ，成長圧力：５〜２０Ｔｏｒｒの範囲で同
様の効果が得られる。
【００２９】また、原子状水素の形成方法としてマイク
ロ波によるものを用いた例を挙げたが、例えば、ＤＵＶ
（ｄｅｅｐ ＵＶ）照射や高温加熱したタングステンフ
ィラメントなどの他の方法を用いても同様の効果が得ら
れる。
ロ波によるものを用いた例を挙げたが、例えば、ＤＵＶ
（ｄｅｅｐ ＵＶ）照射や高温加熱したタングステンフ
ィラメントなどの他の方法を用いても同様の効果が得ら
れる。
【００３０】このように第１の実施例によれば、ファセ
ット形成とローディング効果の両者を抑えた選択シリコ
ンエピタキシャル膜を安定して成長することが可能とな
る。
ット形成とローディング効果の両者を抑えた選択シリコ
ンエピタキシャル膜を安定して成長することが可能とな
る。
【００３１】（実施例２）図５は、本発明の第２の実施
例で用いる選択シリコンエピタキシャル装置である。本
装置は本発明の第１の実施例で用いられたＬＰＣＶＤ装
置において、Ｈ2ガスを原子状水素形成室５２を介して
反応室５１に導入するためのガスラインとは別に、直接
反応室５１に導入するためのラインが設けてある。つま
り、第１の実施例と異なる点は、Ｈ2 ガスは２つのＭＦ
Ｃ５３により分けられ、一方はＳｉＨ2 Ｃｌ2 やＨＣｌ
と混合され直接反応室５１へと送り込まれる点である。
例で用いる選択シリコンエピタキシャル装置である。本
装置は本発明の第１の実施例で用いられたＬＰＣＶＤ装
置において、Ｈ2ガスを原子状水素形成室５２を介して
反応室５１に導入するためのガスラインとは別に、直接
反応室５１に導入するためのラインが設けてある。つま
り、第１の実施例と異なる点は、Ｈ2 ガスは２つのＭＦ
Ｃ５３により分けられ、一方はＳｉＨ2 Ｃｌ2 やＨＣｌ
と混合され直接反応室５１へと送り込まれる点である。
【００３２】以下に、本装置を用いて選択シリコンエピ
タキシャル成長した例を示す。
タキシャル成長した例を示す。
【００３３】まず、正方形開孔パターン基板の製造方法
から成長前処理までは第１の実施例と同様に行った。次
に、マイクロ波による水素ラジカル形成法を用いた選択
シリコンエピタキシャル膜の成長条件を振り、ファセッ
ト形成とローディング効果の両者が抑えられる条件範囲
を求めた。
から成長前処理までは第１の実施例と同様に行った。次
に、マイクロ波による水素ラジカル形成法を用いた選択
シリコンエピタキシャル膜の成長条件を振り、ファセッ
ト形成とローディング効果の両者が抑えられる条件範囲
を求めた。
【００３４】本第２の実施例においては、Ｈ2 ガスライ
ン追加によるコストが第１の実施例に比べて高くなる
が、成長条件範囲において、以下のような優位性が見ら
れた。第１の実施例においては、基板温度：７５０〜９
００℃，Ｈ2 ：１０〜４０ＳＬＭ，ＳｉＨ2 Ｃｌ2 ：７
０〜１５０ｓｃｃｍ、ＨＣｌ：１０〜４０ｓｃｃｍ，成
長圧力：５〜２０Ｔｏｒｒの範囲でファセット形成とロ
ーディング効果の両者を抑制した成長が実現されたが、
本第２の実施例においては、基板温度：７５０〜９００
℃，Ｈ2 ：５〜５０ＳＬＭ，ＳｉＨ2 Ｃｌ2 ：５０〜２
００ｓｃｃｍ、ＨＣｌ：１０〜５０ｓｃｃｍ，成長圧
力：１〜３０Ｔｏｒｒの範囲に広げることが可能となっ
た。ただし、ここで重要なのは、Ｈ2 ガスの配分比であ
り、原子状水素形成室５２に導入する流量をＨ2 ガス総
流量の１〜１０％とすることが必要である。この範囲以
下であると水素ラジカルの発生量が少なくなり、多すぎ
ても２系統に分割した効果が失われる。
ン追加によるコストが第１の実施例に比べて高くなる
が、成長条件範囲において、以下のような優位性が見ら
れた。第１の実施例においては、基板温度：７５０〜９
００℃，Ｈ2 ：１０〜４０ＳＬＭ，ＳｉＨ2 Ｃｌ2 ：７
０〜１５０ｓｃｃｍ、ＨＣｌ：１０〜４０ｓｃｃｍ，成
長圧力：５〜２０Ｔｏｒｒの範囲でファセット形成とロ
ーディング効果の両者を抑制した成長が実現されたが、
本第２の実施例においては、基板温度：７５０〜９００
℃，Ｈ2 ：５〜５０ＳＬＭ，ＳｉＨ2 Ｃｌ2 ：５０〜２
００ｓｃｃｍ、ＨＣｌ：１０〜５０ｓｃｃｍ，成長圧
力：１〜３０Ｔｏｒｒの範囲に広げることが可能となっ
た。ただし、ここで重要なのは、Ｈ2 ガスの配分比であ
り、原子状水素形成室５２に導入する流量をＨ2 ガス総
流量の１〜１０％とすることが必要である。この範囲以
下であると水素ラジカルの発生量が少なくなり、多すぎ
ても２系統に分割した効果が失われる。
【００３５】ここで、Ｈ2 ガス系統を２分割したことに
よる効果について説明する。第１の実施例においては、
大流量のＨ2 ガスが原子状水素形成室に流れ込むため
に、原子状水素の形成効率が低下する。したがって、本
第２の実施例のようにＨ2 ガスの一部を原子状水素形成
室に導入することにより、効率よく原子状水素が形成さ
れるようになる。一方、本第１の実施例において、Ｈ2
ガス流量を減少させた場合には、本来のキャリアガスと
しての役割が損なわれるようになる。
よる効果について説明する。第１の実施例においては、
大流量のＨ2 ガスが原子状水素形成室に流れ込むため
に、原子状水素の形成効率が低下する。したがって、本
第２の実施例のようにＨ2 ガスの一部を原子状水素形成
室に導入することにより、効率よく原子状水素が形成さ
れるようになる。一方、本第１の実施例において、Ｈ2
ガス流量を減少させた場合には、本来のキャリアガスと
しての役割が損なわれるようになる。
【００３６】本第２の実施例において、原子状水素の形
成方法としてマイクロ波によるものを用いた例を挙げた
が、例えば、ＤＵＶ（ｄｅｅｐ ＵＶ）照射や高温加熱
したフィラメントなどの他の方法を用いても同様の効果
が得られる。
成方法としてマイクロ波によるものを用いた例を挙げた
が、例えば、ＤＵＶ（ｄｅｅｐ ＵＶ）照射や高温加熱
したフィラメントなどの他の方法を用いても同様の効果
が得られる。
【００３７】このように第２の実施例によれば、ファセ
ット形成とローディング効果の両者を抑えた選択シリコ
ンエピタキシャル膜を安定して成長することが可能とな
る。
ット形成とローディング効果の両者を抑えた選択シリコ
ンエピタキシャル膜を安定して成長することが可能とな
る。
【００３８】
【発明の効果】以上説明したように本発明は、反応室と
は別に設けられた形成室で形成された原子状水素と膜形
成原料ガスを反応室に導入して、７５０〜９００℃のい
ずれかの成長温度および反応室内の圧力を１〜３０Ｔｏ
ｒｒの範囲内のある圧力に維持しながら選択シリコンエ
ピタキシャル膜を成長することにより、ファセットやロ
ーディング効果のない平坦な形状をした選択シリコンエ
ピタキシャル薄膜を、超高真空を必要としないＬＰＣＶ
Ｄ装置を用いて安定して製造することが可能になるとい
う効果がある。
は別に設けられた形成室で形成された原子状水素と膜形
成原料ガスを反応室に導入して、７５０〜９００℃のい
ずれかの成長温度および反応室内の圧力を１〜３０Ｔｏ
ｒｒの範囲内のある圧力に維持しながら選択シリコンエ
ピタキシャル膜を成長することにより、ファセットやロ
ーディング効果のない平坦な形状をした選択シリコンエ
ピタキシャル薄膜を、超高真空を必要としないＬＰＣＶ
Ｄ装置を用いて安定して製造することが可能になるとい
う効果がある。
【図１】本発明の第１の実施例で使用した選択シリコン
エピタキシャル装置の構造図。
エピタキシャル装置の構造図。
【図２】本発明の第１および第２の実施例で使用した基
板の作製方法を示した図。
板の作製方法を示した図。
【図３】本発明の第１の実施例の効果を説明するために
定義した膜厚を示した図。
定義した膜厚を示した図。
【図４】本発明の第１の実施例の効果を説明するために
開孔径と規格化した膜厚の関係を示したグラフ。
開孔径と規格化した膜厚の関係を示したグラフ。
【図５】本発明の第２の実施例で使用した選択シリコン
エピタキシャル装置の構造図。
エピタキシャル装置の構造図。
１，５１ 反応室 ２，５２ 原子状水素形成室 ３，５３ マスフローコントローラ ４，２１，５４ シリコン基板 ５，５５ サセプタ ２２ シリコン酸化膜 ２３ 正方形開孔パターン ２４ 選択シリコンエピタキシャル膜 ３１ 中央部膜厚 ３２ 最端部膜厚 ３３ 最大膜厚
Claims (6)
- 【請求項１】 選択シリコンエピタキシャル膜の成長方
法において、成長温度を７５０〜９００℃の範囲とし、
反応室内の圧力を１〜３０Ｔｏｒｒの範囲に維持しなが
ら、膜形成原料ガスと原子状水素を反応室に導入するこ
とを特徴とする、半導体薄膜の製造方法。 - 【請求項２】 前記反応室内の圧力を５〜２０Ｔｏｒｒ
とした請求項１記載の半導体薄膜の製造方法。 - 【請求項３】 前記原子状水素は、反応室とは別に設け
られた原子状水素形成室で形成された後に反応室に導入
されることを特徴とする、請求項１記載の半導体薄膜の
製造方法。 - 【請求項４】 前記原子状水素が、水素ガスをマイクロ
波または高周波を用いたプラズマ放電して形成される請
求項３記載の選択シリコンエピタキシャル膜の製造方
法。 - 【請求項５】 前記原子状水素ラジカルが、水素ガスに
紫外線を照射して形成される請求項３記載の選択シリコ
ンエピタキシャル膜の製造方法。 - 【請求項６】 前記原子状水素が、水素ガスを高温に加
熱されたフィラメントに触れさせることより形成される
請求項２記載の選択シリコンエピタキシャル膜の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9011069A JP2950272B2 (ja) | 1997-01-24 | 1997-01-24 | 半導体薄膜の製造方法 |
| US09/006,880 US6074478A (en) | 1997-01-24 | 1998-01-14 | Method of facet free selective silicon epitaxy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9011069A JP2950272B2 (ja) | 1997-01-24 | 1997-01-24 | 半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209050A JPH10209050A (ja) | 1998-08-07 |
| JP2950272B2 true JP2950272B2 (ja) | 1999-09-20 |
Family
ID=11767702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9011069A Expired - Fee Related JP2950272B2 (ja) | 1997-01-24 | 1997-01-24 | 半導体薄膜の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6074478A (ja) |
| JP (1) | JP2950272B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100210261B1 (ko) * | 1997-03-13 | 1999-07-15 | 이서봉 | 발열반응을 이용한 다결정 실리콘의 제조 방법 |
| EP1114210A4 (en) * | 1998-08-26 | 2003-04-16 | Semitool Inc | LOW TEMPERATURE PROCESS FOR FORMING AN EPITAXIAL LAYER ON A SEMICONDUCTOR SUBSTRATE |
| JP2000260713A (ja) * | 1999-03-05 | 2000-09-22 | Sanyo Electric Co Ltd | 多結晶シリコン膜の形成方法 |
| US6409829B1 (en) * | 1999-12-15 | 2002-06-25 | Agere Systems Guardian Corp. | Manufacture of dielectrically isolated integrated circuits |
| KR100398041B1 (ko) * | 2000-06-30 | 2003-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 에피 채널 형성 방법 |
| US7176109B2 (en) * | 2001-03-23 | 2007-02-13 | Micron Technology, Inc. | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer |
| JP2004533118A (ja) * | 2001-05-30 | 2004-10-28 | エーエスエム アメリカ インコーポレイテッド | 低温搬入出およびベーク |
| US20040175893A1 (en) * | 2003-03-07 | 2004-09-09 | Applied Materials, Inc. | Apparatuses and methods for forming a substantially facet-free epitaxial film |
| US7153772B2 (en) * | 2003-06-12 | 2006-12-26 | Asm International N.V. | Methods of forming silicide films in semiconductor devices |
| US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| US7789965B2 (en) * | 2006-09-19 | 2010-09-07 | Asm Japan K.K. | Method of cleaning UV irradiation chamber |
| US8367548B2 (en) * | 2007-03-16 | 2013-02-05 | Asm America, Inc. | Stable silicide films and methods for making the same |
| US20080289650A1 (en) * | 2007-05-24 | 2008-11-27 | Asm America, Inc. | Low-temperature cleaning of native oxide |
| US7759199B2 (en) * | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
| JP5235142B2 (ja) * | 2009-01-21 | 2013-07-10 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| US7871937B2 (en) | 2008-05-16 | 2011-01-18 | Asm America, Inc. | Process and apparatus for treating wafers |
| FR2936095B1 (fr) * | 2008-09-18 | 2011-04-01 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif microelectronique dote de zones semi-conductrices sur isolant a gradient horizontal de concentration en ge. |
| US8338884B2 (en) | 2009-05-12 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective epitaxial growth of semiconductor materials with reduced defects |
| US8367528B2 (en) | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| JP5738022B2 (ja) * | 2010-03-12 | 2015-06-17 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、および電磁波発生装置 |
| US9885123B2 (en) | 2011-03-16 | 2018-02-06 | Asm America, Inc. | Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
| US9324870B2 (en) * | 2013-09-09 | 2016-04-26 | Globalfoundries Inc. | Fin field effect transistor including asymmetric raised active regions |
| US9620356B1 (en) * | 2015-10-29 | 2017-04-11 | Applied Materials, Inc. | Process of selective epitaxial growth for void free gap fill |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4462847A (en) * | 1982-06-21 | 1984-07-31 | Texas Instruments Incorporated | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition |
| JPS6016420A (ja) * | 1983-07-08 | 1985-01-28 | Mitsubishi Electric Corp | 選択的エピタキシヤル成長方法 |
| JPS6016439A (ja) * | 1983-07-08 | 1985-01-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4698316A (en) * | 1985-01-23 | 1987-10-06 | Rca Corporation | Method of depositing uniformly thick selective epitaxial silicon |
| US5166767A (en) * | 1987-04-14 | 1992-11-24 | National Semiconductor Corporation | Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer |
| US5168089A (en) * | 1989-11-27 | 1992-12-01 | At&T Bell Laboratories | Substantially facet-free selective epitaxial growth process |
| JP2638261B2 (ja) * | 1990-07-17 | 1997-08-06 | 日本電気株式会社 | シリコンの選択エピタキシヤル成長方法 |
| US5242530A (en) * | 1991-08-05 | 1993-09-07 | International Business Machines Corporation | Pulsed gas plasma-enhanced chemical vapor deposition of silicon |
| US5409543A (en) * | 1992-12-22 | 1995-04-25 | Sandia Corporation | Dry soldering with hot filament produced atomic hydrogen |
| JP2765622B2 (ja) * | 1995-08-23 | 1998-06-18 | 日本電気株式会社 | 選択シリコンエピタキシャル膜の成長方法 |
-
1997
- 1997-01-24 JP JP9011069A patent/JP2950272B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-14 US US09/006,880 patent/US6074478A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6074478A (en) | 2000-06-13 |
| JPH10209050A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2950272B2 (ja) | 半導体薄膜の製造方法 | |
| US6808986B2 (en) | Method of forming nanocrystals in a memory device | |
| US7888244B2 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
| TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
| JP2005536054A (ja) | アモルファスケイ素含有膜の堆積 | |
| JP2012033944A (ja) | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 | |
| WO2007078802A2 (en) | Epitaxial deposition of doped semiconductor materials | |
| KR100434698B1 (ko) | 반도체소자의 선택적 에피성장법 | |
| JP5910430B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| KR101321424B1 (ko) | 반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치 | |
| EP0241204B1 (en) | Method for forming crystalline deposited film | |
| KR100335124B1 (ko) | 반도체 소자의 에피택셜층 형성 방법 | |
| CN104217940A (zh) | 多晶硅薄膜的制备方法 | |
| KR19990043658A (ko) | 화학 기상 증착 방법을 이용한 반도체 소자의 박막 형성 방법 | |
| US11651960B2 (en) | Method for forming amorphous silicon thin film, method for manufacturing semiconductor device including same, and semiconductor manufactured thereby | |
| JPH0513339A (ja) | シリコンエピタキシヤル膜の選択成長方法及びその装置 | |
| KR102532228B1 (ko) | 에칭과 화학기상증착에 의한 재성장을 이용한 계층적 다이아몬드 구조 제작방법 및 그 다이아몬드 구조를 갖는 방열소재 | |
| CN112820636B (zh) | 半导体结构、自支撑氮化镓层及其制备方法 | |
| US20070254451A1 (en) | Process for forming a silicon-based single-crystal portion | |
| JPS6369220A (ja) | ４族半導体薄膜の製造方法 | |
| KR102557905B1 (ko) | 고품질의 대면적 초박형 산화갈륨 박막 제조 방법 | |
| GB2326648A (en) | Growth of polycrystalline silicon film by raising temperature during deposition | |
| KR100541516B1 (ko) | 양자점 형성 방법 | |
| JP2005179171A (ja) | Ｉｎドーピングを通したＧａＮ側面成長方法 | |
| JPH05267166A (ja) | シリコンエピタキシャル膜の選択成長方法及び成長装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990608 |
|
| LAPS | Cancellation because of no payment of annual fees |