JPS6369220A - 4族半導体薄膜の製造方法 - Google Patents

4族半導体薄膜の製造方法

Info

Publication number
JPS6369220A
JPS6369220A JP21445886A JP21445886A JPS6369220A JP S6369220 A JPS6369220 A JP S6369220A JP 21445886 A JP21445886 A JP 21445886A JP 21445886 A JP21445886 A JP 21445886A JP S6369220 A JPS6369220 A JP S6369220A
Authority
JP
Japan
Prior art keywords
group
flow
seconds
thin film
cross valve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21445886A
Other languages
English (en)
Inventor
Masayasu Ishiko
雅康 石子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21445886A priority Critical patent/JPS6369220A/ja
Publication of JPS6369220A publication Critical patent/JPS6369220A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は■族半導体薄膜の製造方法に関する。
〔従来の技術〕
シリコンを始めとする■族半導体は半導体工業の中心材
料であり、その薄膜も応用範囲を広げている。例えば太
陽電池や薄膜トランジスタあるいはSol等や半導体デ
バイスのエピタキシャル層や最近注目される超格子デバ
イス等である。従来、このような■族半導体薄膜は減圧
あるいは常圧のCVD (化学的気相成長法)やMBE
、プラズマ等を利用したCVD等数多くの方法で製造さ
れている。これらの方法で良質な単結晶、多結晶あるい
は非晶質の薄膜が製造されている。
〔発明が解決しようとする問題点〕
従来技術ではガス流量やガス圧力、基板温度等を精密に
制御しなければ再現性ある結果が得られなかった。また
成膜時間も精密に制御しなければならない、更に膜厚分
布を均一にするためにガスの流れ方を検討したり、基板
を回転したり、温度分布を精密に制御する等、多くの工
夫が必要であった。しかし、基板が大型化するに伴い、
広い面積にわたり膜厚が均一で、かつ再現性良く製造す
ることがますます困難となってきた。また、原子層オー
ダーで成長膜厚を精密に制御可能であれば半導体デバイ
スの特性向上が図れる。更に近年注目されている超格子
構造を有している新デバイス開発も、原子層オーダーの
膜厚制御が重要である。しかし、前述したように、数多
くの製造パラメータ及び製造装置に依存して、成長速度
が異なるため、再現性良く原子層オーダーの膜厚制御は
困難であった。
本発明の目的は、広い面積にわたり原子層オーダーで膜
厚が均一な■族半導体薄膜の製造方法を提供することに
ある。
〔問題点を解決するための手段〕
本発明の■族半導体薄膜の製造方法は、少くとも1以上
の■族元素を含むハロゲン化物又はそのラジカルを供給
して基板表面に吸着させる第1の工程と、前記■族元素
を含むハロゲン化物又はそのラジカルが吸着された基板
表面に水素ラジカルを供給する第2の工程とを交互にお
こなうという構成を有している。
〔作用〕
第1の工程は基板表面原子と■族元素を含む分子あるい
はそのラジカルが化学吸着する工程である。このとき、
吸着分子のハロゲン元素が完全に脱離せず、かつ2分子
層以上の吸着層が形成されにくいように、例えば基板温
度等の条件を選ぶ。
このような条件下では、基板表面に入射した分子あるい
はそのラジカルが、単分子層を形成した時点で自動的に
化学吸着反応が終了する。更に吸着現象を利用している
ため、ガスの流れ方等、製造装置の構造に依存せず広い
面積にわたって単分子吸着層を形成することが可能であ
る。このとき、基板を回転させる等、従来膜厚分布の均
一性向上のため用いられている工夫は必要ない0次に第
2の工程は単分子層吸着した分子に残留しているハロゲ
ン元素を水素ラジカルを用い剥奪する工程である。これ
により、単分子吸着層を■族単原子層に還元している。
この工程は、表面吸着層が完全に■族原子層に還元され
た時点で終了し、これ以上何ら不都合な反応は生じない
。尚、水素ラジカルの寿命が長いため、広い面積にわた
って完全に前記還元反応を生じせしめることは容易であ
る。
以上述べたように本発明による■族半導体薄膜の製造方
法では、前記第1の工程および前記第2の工程を交互に
くり返す毎に、単原子層オーダーで■族薄膜を広い面積
にわたって均一に成長させることが可能である。したが
って、成長膜厚は前記第1および第2の工程のくり返し
回数によって精密に制御可能である。更に前記第1およ
び第2の工程の手順を1サイクルとすると、1サイクル
で成長する膜厚は供給ガス圧力、流量およびガスの流れ
方等のパラメータに依存しない。このために、製造装置
形状にほとんど依存しないで、かつ多数枚の基板を一度
に成膜できるという利点をもっている。1サイクルで1
原子層程度の成長であるため、成膜時間゛は長くなるが
、前述したように大面積基板を多数枚同時に処理可能で
あるため、トータルなスルーブツトは低くない。
また、本発明を用いれば成膜温度を従来技術より低くで
きる点があげられる。この理由に関してはいまだ明確で
はないが、次のように考えられる。まず表面の化学吸着
現象を利用しているため、吸着分子を完全に分解させる
必要がない点である。次に表面にのみ吸着した分子を水
素ラジカルで還元させる表面反応であるため高い基板温
度を必要としないと考えられる。
従来より低温で成長が可能となったために、1・地層か
らの不純物拡散等の好ましくない影響を少なくできると
ともに石英等非晶質基板上にも粒径の大きな多結晶成膜
が可能となった。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
(実施例1) 本実施例に使用した半導体薄膜製造装置のブロック図を
第1図に示す。本実施例ではシリコンの塩化物を■族ソ
ース(図示せず)に利用している。水素ラジカルは10
0%純水素を高周波あるいはマイクロ波によりプラズマ
を発生させ生成させている。反応室1は石英であり10
 ’−5Torrまで排気可能である。ガス導入にあた
り、三方弁2゜3をコントローラで制御してシリコンの
塩化物又は水素ラジカルを交互に反応室1に導びく。加
熱は電気炉5によりおこなっている。真空ポンプでそれ
ぞれ反応室1、排気ガス管を排気している。
ここでは、この装置を用いガラス基板上に成膜した多結
晶シリコン薄膜について述べる。まず反応室1を10−
’Torr台まで減圧した後、基板温度を500℃とす
る。■族ソースとして用いたトリクロロシランを100
 SCCM排気管の方に流し、安定させるため20分程
度そのままの状態にする。同時に水素ラジカル生成器6
において水素プラズマを発生させる。このとき水素流量
は100 SCCMである。真空計7.8の値がl T
orrとなるように圧力調整バルブ10.11を調整す
る。まず3秒間三方弁2を反応室側間としてトリクロロ
シランを流す。次に2秒間三方弁2を閉として、パージ
ガス(ArあるいはN2)を流し反応室内を置換する。
次に三方弁3を3秒間開き水素ラジカルを流す。
次に2秒問三方弁3を閉として、パージガスを流す、こ
れらの手順を1サイクルとして、所定のサイクル数だけ
くり返す、1サイクルで約1.5人強の成長が認められ
た。電子線回折により良好な多結晶シリコンであること
がわかった。3000サイクルで4700人弱の膜厚を
得ることができ、膜厚分布は±1%以内と非常に均一で
あった。
本実施例ではトリクロロシランを用いたがジクロロシラ
ンや四塩化シリコンあるいは他のハロゲン化物を用いて
もよい、また同様にゲルマニウムの塩化物あるいは他の
ハロゲン化物を用いてもよい。なお、電気的特性等、応
用目的に応じて適当な不純物を適当なサイクル数毎に、
あるいは原料ガス中に添加することが可能である。
(実施例2) 本実施例に使用した半導体薄膜製造装置のブロック図を
第2図に示す。この装置は実施例1で使用した装置と基
本的には同じであるが、■族ハロゲン化物のラジカル生
成器27が新たに追加されている。■族ハロゲン化物の
ラジカルは高周波あるいはマイクロ波放電を利用して生
成される。
■族ハロゲン化物としてトリクロロシランを用いた。基
板は単結晶シリコンを用い、基板温度を550℃とした
。手順は実施例1と同様に3秒間トリクロロシランのラ
ジカル供給、2秒間の置換後3秒間水素ラジカルの供給
をおこなう。続いて2秒間の置換後トリクロロシランの
ラジカル供給と、一連の手順を1サイクルとして所定の
回数だけくり返す。
成膜された膜はシリコンのエピタキシャル層であった。
本実施例による■族半導体薄膜の製造方法は、成膜時間
が従来の方法より長くかかるものの、原子層オーダーで
の膜厚制御および大面積基板を多数枚一度に成膜できる
ため総合スループ・ソトでは従来方法と大差ない。更に
低温で原子層オーダーの膜厚コントロールが可能となっ
たため、従来方法よりデバイス特性の向上はもとより、
新しいデバイス製造の可能性も生まれた。なお、実施例
1と同様に各種■族ハロゲン化物や、適当な不純物添加
等をおこなっても同様な効果を得ることができる。
[発明の効果〕 ■族のハロゲン化物あるいは■族ハロゲ〉・化物のラジ
カルを供給する第1の工程と水素ラジカルを供給する第
2の工程を交互にくり返すことにより■族半導体薄膜を
製造する本発明の方法は、原子層オーダーで成長膜厚を
制御できると同時に比較的低温で広い面積にわたって均
一に成膜することを可能とした。この結果、ガラス基板
上に良好な多結晶薄膜を形成したり、結晶基板上にエピ
タキシャル成長させることが可能となる効果がある。更
に原子層オーダーで膜厚制御できることを利用して、超
格子構造のデバイス製造も可能になる効果もある。
【図面の簡単な説明】
第1図は本発明の実施例1に使用した半導体薄膜製造装
置のブロック図、 第2図は本発明の実施例2に使用した半導体薄膜製造装
置のブロック図である。 1・・・反応室、2.3・・・三方弁、4・・・基板、
5・・・電気炉、6・・・水素ラジカル生成器、7.8
.9・・・真空計、10.11・・・圧力調整バルブ、
12・1.主バルブ、13・・・圧力調整バルブ、14
.15.16・・・流量計、21・・・反応室、22.
2B、、、三方弁、24・・・基板、25・・・電気炉
、26・・・水素ラジカル生成器、27・・・■ハロゲ
ン化物のラジカル生成器、28,29.30・・・真空
計、31,32゜33・・・流量計、41,42.43
・・・圧力調整バルブ、44・・・主バルブ。

Claims (1)

    【特許請求の範囲】
  1. 少くとも1以上のIV族元素を含むハロゲン化物又はその
    ラジカルを供給して基板表面に吸着させる第1の工程と
    、前記IV族元素を含むハロゲン化物又はそのラジカルが
    吸着された基板表面に水素ラジカルを供給する第2の工
    程とを交互におこなうことを特徴とするIV族半導体薄膜
    の製造方法。
JP21445886A 1986-09-10 1986-09-10 4族半導体薄膜の製造方法 Pending JPS6369220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21445886A JPS6369220A (ja) 1986-09-10 1986-09-10 4族半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21445886A JPS6369220A (ja) 1986-09-10 1986-09-10 4族半導体薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPS6369220A true JPS6369220A (ja) 1988-03-29

Family

ID=16656079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21445886A Pending JPS6369220A (ja) 1986-09-10 1986-09-10 4族半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS6369220A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360760A (en) * 1992-04-02 1994-11-01 Nec Corporation Vapor phase epitaxial growth method of a compound semiconductor
US5686349A (en) * 1992-10-07 1997-11-11 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid crystal display apparatus
US6807971B2 (en) * 1998-11-27 2004-10-26 Tokyo Electron Ltd. Heat treatment apparatus and cleaning method of the same
JP2007504357A (ja) * 2003-08-29 2007-03-01 アイピーエス リミテッド 薄膜蒸着方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360760A (en) * 1992-04-02 1994-11-01 Nec Corporation Vapor phase epitaxial growth method of a compound semiconductor
US5686349A (en) * 1992-10-07 1997-11-11 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid crystal display apparatus
US6807971B2 (en) * 1998-11-27 2004-10-26 Tokyo Electron Ltd. Heat treatment apparatus and cleaning method of the same
JP2007504357A (ja) * 2003-08-29 2007-03-01 アイピーエス リミテッド 薄膜蒸着方法

Similar Documents

Publication Publication Date Title
US5695819A (en) Method of enhancing step coverage of polysilicon deposits
JPS6364993A (ja) 元素半導体単結晶薄膜の成長方法
US5593497A (en) Method for forming a deposited film
JP2950272B2 (ja) 半導体薄膜の製造方法
US9127345B2 (en) Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
SG193516A1 (en) Method and apparatus for the selective deposition of epitaxial germanium stressor alloys
JPS6134928A (ja) 元素半導体単結晶薄膜の成長法
JPS639368B2 (ja)
US3941647A (en) Method of producing epitaxially semiconductor layers
US20140299056A1 (en) Low temperature migration enhanced Si-Ge epitaxy with plasma assisted surface activation
JPH01143221A (ja) 絶縁薄膜の製造方法
JPS6369220A (ja) 4族半導体薄膜の製造方法
US4873125A (en) Method for forming deposited film
AU632204B2 (en) Method for forming a deposited film
KR102094540B1 (ko) 플라즈마를 이용한 박막 제조방법 및 장치
JPH01321625A (ja) 薄膜形成方法及び薄膜形成装置
JPH0587171B2 (ja)
JPH0513337A (ja) 半導体薄膜製造方法
JPH01258416A (ja) 気相成長方法
JPH04184921A (ja) 気相成長方法
JPH06177055A (ja) 多結晶シリコン層の製造方法
JPS62228470A (ja) 堆積膜形成法
JPS62202894A (ja) 第3・v族化合物半導体の気相成長法
Ahmed et al. The growth of polycrystalline silicon by ultra low pressure chemical vapour deposition
JPS61114519A (ja) 気相成長装置